Field Effect Transistor (FET)By : ALFITH, S.Pd, M.Pd

Perbedaan FET dan BJTBJT Bipolar device (dua carrier : elektron dan hole)FET Unipolar device (satu carrier : elektron / n-channel atau hole / p-channel)

BJT

Kontrol arus

FET

Kontrol tegangan

Struktur FET

Perbedaan JFET dan MOSFETStruktur dan karakteristiknyaLapisan oksidasi pada MOSFETMOSFET bisa tegangan GS positif

JFET kanal n

G

S

D

Jika G-S tidak diberikan bias (VGS=0) maka deplesi hanya pada sambungan PN saja masih ada celah kanal n maka dengan hanya memberikan D-S tegangan kecil (VDS kecil) maka arus drain (ID) mengalirJika VDS dinaikkan terus saat VGS=0, maka VDS= VDG dimana tipe p hole-nya pada G ditarik oleh tegangan negatif sehingga deplesi semakin mengecil kanal membesar akan didapatkan ID konstan.Jika terus dinaikkan, akan dicapai saluran diapit oleh daerah deplesi pada daerah sekitar Drain, yang nilainya sama dengan bias balik VDG= - VP

Kenaikkan lebih lanjut tidak akan merubah bentuk saluran ID tetap konstan pada nilainya yang dicapai saat VDS= - VP

Jika VGS dinaikkan maka deplesi semakin melebar dan suatu saat didapatkan arus drain sama dengan nol dan saat itulah dikatakan VGS=Vp tegangan pinch off

Kurva karakteristik Drain

Kurva karakteristik DrainDaerah Ohmic/trioda

Kurva karakteristik DrainDaerah aktif/pinch off/saturasi

Daerah Ohmic/Trioda

Daerah Aktif/ Pinch Off

Kurva Transfer

JFET kanal p

G

S

D

MOSFET depletion mode

Kurva Karakteristik

JFET Kanal n

d- Mosfet kanal n

Daerah Ohmic/Trioda

Daerah Aktif/Pinch Off/Saturasi

Simbol MOSFET depletion mode

MOSFET enhancement mode

Kurva karakteristik

Daerahohmic

Daerah saturasi

Daerah Ohmic/Trioda

Daerah Aktif/ Pinch Off

Simbol MOSFET enhancement mode

Karakteristik FETOperasinya tergantung pada aliran pembawa mayoritas saja.Mudah dibuat dalam bentuk IC dan memerlukan tempat lebih sedikit dalam IC.Rin tinggi (ratusan M).Derau lebih rendah dibandingkan transistor bipolar.Hasil kali penguatan dan lebar band frekuensi lebih kecil.gm FET < gm transistor bipolar. Konsumsi daya kecil

*Tegangan minimum GS yang diberikan atau tegang reverse maksimum yang mengakobatkan ID = 0 disebut VpNilai ID maksi sebelum nilai tegangan GS positif atau tega revers negatif disebut IDSS*Saat GS=0 ID=IDSS diharapkan deplesi maksimum, saat GS (-) Gate akan mendorong e pd n dan menarik hole pd p deplesi semakin tebal sehingga semakin negatif GS arus ID semakin kecil, saat GS (+) Gate akan menarik e pd n dan hole pd p ke arah sambungan substrat sehingga deplesi terbuka arus semakin besar*Saat GS=0 ID=0, saat GS (+) maka hole pada p tertekan kearah ujung substart akan menimbulkan kekosongan hole yang diisi oleh e sehingga muncul lapisan e, lapiasn e membenuk n sehingga ID bisa mengalir. GS yg menghasilkan arus pertama kali disebut VGS threshod VT