Analog Dialogue 46-01 Back Burner, January (2012) 1

マルチチャンネルDDSを使用してゼロ交差時に変調状態を切替え可能なFSK/PSK変調器著者：David Brandon、Jeff Keip周波数シフト・キーイング（FSK）と位相シフト・キーイング（PSK）の変調方式は、デジタル・コミュニケーション、レーダー、RFID、その他多くのアプリケーションで使用されています。FSKの最も簡単な方式は、異なる2周波数を使用し、ロジック1（マーク）用の周波数、ロジック0（スペース）用の周波数を送出することにより、バイナリ情報を送信するものです。PSKの最も簡単な方式はバイナリPSK（BPSK）であり、180°位相のずれた2相を使用します。図1にこの2つの変調方式を示します。

DATA

CARRIER

MODULATED SIGNAL

1 1 10 0

CARRIER SIGNAL

MODULATED SIGNAL

(a) (b)

図1.　バイナリFSK (a) とバイナリPSK (b) の変調

ダイレクト・デジタル・シンセサイザ（DDS）の変調出力は、図1に示すように（また「マルチチャンネルDDSで位相コヒーレントFSK変調を実現」で説明したように）、周波数や位相を連続（またコヒーレント）に切り替えられます。そのためDDS技術はFSK・PSK変調に最適です。

この記事では、DDSの同期した2チャンネルを用いて、キャリアのゼロ交差点で変調状態を切り替えられるFSK変調器またはPSK変調器の実現方法をご紹介します。ここではキャリアのゼロ交差点での周波数や位相の切り替えに、2チャンネル500MSPSの全機能内蔵DDS AD9958（付録を参照）を使用します。なお他の2チャンネル同期ソリューションでもこの機能を実現可能です。キャリア・ゼロ交差点切り替えによって、たとえば位相コヒーレント・レーダー・システムでは、ターゲットからの反射波の認識に必要な後処理を減らすことができます。またPSKをキャリア・ゼロ交差点切り替えで実現すれば、スペクトルの余分な広がりを減少させることができます。

AD9958の2チャンネルのDDS出力は独立してはいますが、ひとつのチップ上で構成され、また内部システム・クロックはチップ内で共有されています。したがって複数のシングル・チャンネルのデバイス出力を同期させるより、温度変化や電源変動に対しても、高い信頼性でチャンネル間の同期が可能です。またプロセス変動による別々のデバイス間の差異の方が、同一シリコン上の2チャンネル間のものよりも大きくなります。このためマルチチャンネルDDSは、ゼロ交差点切り替え方式のFSK/PSK変調器として実現するのに適しています。

ZERO-CROSSING FSK/PSK MODULATOR

AD9520 AD9958

LPFREF CLK

PS2

LVPECL

REF CLKLVPECL500MSPS

CH0

CH1

DATASOURCE

CLK

XTAL

図2.　ゼロ交差点切り替え方式FSK/PSK変調器の基本的構成

DDSの重要な機能は位相アキュムレータであり、この実現方法では32ビット幅になっています。アキュムレータはオーバーフローしたときに余り値を保持します。アキュムレータが余りなしにオーバーフローすると（図3を参照）、出力はちょうど位相0となり、DDSエンジンは時間0の時点と同じである、この点から再度スタートします。ゼロ・オーバーフローが発生する率をDDSの総繰返し率（Grand-Repetition Rate: GRR）といいます。

FTWFREQUENCYTUNING WORD

ACCUMULATOR ANGLE-TO-AMPLITUDE DAC

FSSYSTEM CLOCK

NN-BIT

ACCUM.

NN N P D

DAC ANALOGSINE WAVEx y

PHASE TRUNCATION(N→P)

NCO

FTWFTW

2 × FTW

3 × FTW

(n – 1) × FTWn × FTW

FTW

FTW

TS = 1/FS

SYSTEM

RO

LLO

VER

RO

LLO

VER

REMAINDERFTW

REMAINDER

0

C = 2N

FTW

FREQUENCYTUNING WORD

NN-BIT

ACCUM.

N

N N

FS

SYSTEMCLOCK

図3.　オーバーフローするアキュムレータを持つ基本的なDDS

www.analog.com/jp/analogdialogue

2 Analog Dialogue 46-01 Back Burner, January (2012)

GRRはDDS周波数同調ワード（FTW）の一番右側のノン・ゼロのビット位置によって、次式で決定されます。

GRR = FS/2n

ここで

FSは、DDSのサンプリング周波数です。

nは、FTWの一番右側のノン・ゼロのビット位置です。

たとえばサンプリング周波数1GHzのDDSで、次の32ビットバイナリ値のマーク用FTWと、スペース用FTWを使用すると想定します。この場合いずれかのFTWの一番右側のノン・ゼロのビットが（左から数えて）19番目のビットであるため、GRR = 1GHz／ 219、つまり約1907Hzになります。

マーク (CH0)00101010001001101010000000000000スペース (CH0)00111010111100111100000000000000

GRR (CH1)00000000000000000010000000000000

本質的にDDSは位相連続で周波数を切り替えます。つまり周波数同調ワードが変化しても、瞬時的に位相ジャンプが生じないことになります。アキュムレータは、新しいFTWが適用されたときの位相位置から、その新しいFTW値でアキュムレーション（累積）を開始します。位相がコヒーレントであるためには、あたかも次の周波数がもともと存在していたかのように、次の周波数の位相に瞬間的にスイッチする必要があります。したがって一般的なDDSを用いて、位相コヒーレントなFSK スイッチングを実現するには、マーク用周波数からスペース用周波数への切り替えを、両周波数が同じ絶対位相のタイミングのときに行う必要があります。位相コヒーレントはゼロ交差時で切り替えることで実現できます。ここでDDSが0°、つまりアキュムレータが余剰ゼロでオーバーフローするときに、周波数を切り替える必要があります。したがって位相コヒーレントでキャリア・ゼロ交差点となるタイミングを知る必要があります。マーク用FTWとスペース用FTWのGRRが既知である場合、2つのGRRのうち小さいほう（GRRが異なる場合）が位相コヒーレントなゼロ交差点切り替え点になります。

位相コヒーレントなゼロ交差点スイッチを実現するには、以下の3つの要素が必要です。

1. 図2のCH0に割り当てられるマーク用FTWとスペース用FTWのGRRのうち、どちらのGRRが小さいかを判断できること

2. DDSの2チャンネル目（図2のCH1）が、同図のCH0に同期し、小さいほうのGRRに対応するビット以外がオール・ゼロであるFTW値で設定されること

3. 2チャンネル目のロールオーバ機能を用いて、図2のCH0での周波数切り替えをトリガできること

残念ながら、DDSアキュムレータがゼロになってからゼロ位相が出力されるまでの遅延があることで、このソリューションはさらに複雑です。とはいえこの遅延は幸いなことに一定です。そのため補助チャンネルで位相調整を行い、この遅延を補償することが、理想的なソリューションになります。AD9958は両チャンネルに位相オフセット・ワードを持っており、これを使用すればこの問題を解決できます。

2チャンネルDDS AD9958により図4、図5、図6に示す結果が得られました。FSKの周波数切り替えにおいて、位相連続の 場合と、ゼロ交差点切り替えの場合との比較を、図4と図5に示します。図5は位相連続かつ位相コヒーレントな切り替え状態を示しています。図6は複数周波数で周波数スイッチする、疑似ランダム・シーケンス（PRS）データ・ストリームの例を示しています。

CH2 100mV �CH3 1.00V �

M100�s CH1 720mV

2

3

D 100ns RUNS AFTER

図4.　位相連続なFSK周波数スイッチ

CH2 100mV �CH3 1.00V �

M100�s CH1 720mV

2

3

D 100ns RUNS AFTER

図5.　ゼロ交差点で切り替えるFSK周波数スイッチ

CH2 100mV � M400ns CH3 540mV

2

D 200ns RUNS AFTER

図6.　複数周波数でFSK周波数スイッチするゼロ交差点切り替え方式

2チャンネルDDS AD9958で図7と図8に示す結果が得られました。これらの図は位相連続BPSKスイッチングとゼロ交差点切り替えBPSKスイッチングとの比較を示しています。

Analog Dialogue 46-01 Back Burner, January (2012) 3

著者David Brandon [david.brandon@analog.com]は、DDSが始めて発売された1995年からDDS製品のサポートを担当しています。アナログ・デバイセズでの経歴は28年になり、この11年間はクロック＆信号合成グループのアプリケーション・エンジニアとして活躍しています。多数のアプリケーション・ノートのほか、いくつかの記事も雑誌に発表しています。

Jeff Keip [ jeff .keip@analog.com]は、半導体業界で20年ほどの経験があります。そのうち15年以上、周波数合成製品に取り組んできました。この9年間はアナログ・デバイセズの高速DDS製品シリーズの責任者として活躍しています。

付録

2チャンネル、10ビット、500MSPSのダイレクト・デジタル・シンセサイザ2チャンネルのダイレクト・デジタル・シンセサイザ（DDS）、AD9958は、図9に示すように、2個の10ビット、500MSPSの電流出力DACを搭載しています。2つのチャンネルはひとつのシステム・クロックを共有し、内部で同期が可能です。3つ以上のチャンネルが必要な場合、並列に追加して使用することができます。各チャンネルの周波数、位相、振幅は個別に制御できるため、システム間の不整合を補正することができます。これらのパラメータは直線的に掃引できます。FSK、PSK、またはASK変調に16のレベルを選択できます。出力サイン波は32ビットの周波数分解能、14ビットの位相分解能、10ビットの振幅分解能で発生させることができます。1.8Vのコア電源、ロジック互換性のために3.3Vの I /O電源で動作します。AD9958の消費電力は全チャンネルがオンで315mW、パワーダウン・モードで13mWです。－40～＋85℃で仕様が規定され、56ピンのLFCSPパッケージです。1000個受注時の単価は20.24ドルです（米国における販売価格）。

CH2 100mV �CH3 1.00V �

M100�s CH1 720mV

2

3

D 100ns RUNS AFTER

図7.　位相連続BPSK位相スイッチ

CH2 100mV �CH3 1.00V �

M100�s CH1 720mV

2

3

D 100ns RUNS AFTER

図8.　ゼロ交差点切り替えによるBPSK位相スイッチ

AD995832 32 1015

CH0_IOUT10� � � DACCOS(X)

DDS CORE

CH0_IOUT

32

�FTWFTW

SYNC_CLK

CLK_MODE_SEL

BUFFER/XTAL

OSCILLATOR

SYSTEM CLK

1.8V

AVDD DVDD

SYNC_INSYNC_OUT

I/O_UPDATE

32

32 PHASE/�PHASE

AMP/�AMP

1014

1015CH1_IOUT

10� � � DACCH1_IOUT

DAC_RSET

REF_CLK

REF_CLK

PWR_DWN_CTL

MASTER_RESET

SCLK

SDIO_0SDIO_1SDIO_2SDIO_3

CS

TIMING AND CONTROL LOGIC

SCALABLEDAC REFCURRENT

MUX I/OPORT

BUFFER

CONTROLREGISTERS

CHANNELREGISTERS

PROFILEREGISTERS

÷4

REF CLOCKMULTIPLIER4× TO 20×

1.8V

P0 P1 P2 P3 DVDD_I/O

COS(X)

DDS CORE

図9.　AD9958のブロック図