アルゴリズムとRTLを統合した検証プラットフォームの開発と … ·...

２０１４年１０月２９日

ＮＥＣプラットフォームズ(株)

福井祥布

MathWorks Japan

柴田克久

アルゴリズムとRTLを統合した検証プラットフォームの

開発と適用

MATLAB EXPO ２０１４

© NEC Platforms, Ltd. 2014. All rights reserved

- アジェンダ -

１．はじめに‐ ＮＥＣプラットフォームズ(株)の紹介 by 福井‐ モデルベースデザインによるFPGA/ASIC開発 by 柴田

２．ソフトウエア無線の設計技術動向 by 福井

３．プロジェクトのゴールとチャレンジ by 福井

４．プロジェクト詳細説明 by 福井

５．FPGA/ASICのためのモデルベース検証 by 柴田

６．まとめ by 福井


ＮＥＣエンベデッドプロダクツ

テープストレージ事業

NECプラットフォームズの紹介NECグループの生産会社４社と、テープストレージ事業、サーバ基盤事業、およびBUのSC統括機能を統合し、ICT機器の開発・生産・販売を担う新会社を設立

NECアクセステクニカ

NECインフロンティアNECインフロンティア東北

NECコンピュータテクノ

NECプラットフォームズ株式会社

NECの社会ソリューション事業を支えるICT基盤(プラットフォーム)の開発・生産を一元的に担う会社

ＮＥＣシステムプラットフォームBU

ＳＣ統括機能

ＮＥＣソリューションイノベータ

サーバ基盤事業 2014年10月統合

2014年7月設立


NECプラットフォームズの概要

商号： NECプラットフォームズ株式会社 (英文：NEC Platforms, Ltd.)

本社：東京本社：東京都千代田区神田司町2-3

代表者：代表取締役執行役員社長保坂岳深

資本金： 103億3千1百万円（NEC全額出資）

売上高： 2,312億円 (連結) <2014年3月期単純合算ベース>

社員数：約5,400人 (連結) <2014年10月>

主要事業： ICT機器の開発・生産・販売

事業所：国内 8 （高津、墨田、掛川、甲府、米沢、松山、白石、茨城）

営業拠点：国内 25 （東日本、関東、中部、関西、西日本の主要都市）

関連会社：国内 3 （静岡日電ビジネス、エヌ・エヌ・ティ、NECインフロンティアアメニティズ）

海外 2 （NECプラットフォームズタイ、NECアクセステクニカ蘇州）


ＮＥＣプラットフォームズの事業領域

ビジネスＰＣタブレット

サーバ/ネットワーク

サービスステーション流通（外食・専門店）オフィスソリューションその他（公共・製造）

フロントオフィス

バック

オフィス

SV9000シリーズExpressシリーズ

ルータ/無線LAN

プロジェクタデジタルサイネージ

店舗ＷiFi自動釣銭機

監視カメラ

カード決済ターミナル

マーケット・ニーズと当社の強みを有機的に結合し、お客様に最適なソリューション・サービスを提案

QXシリーズ

IXシリーズ

6© 2014 The MathWorks, Inc.

モデルベースデザインによるASIC/FPGA開発

7

開発プロジェクトは「異文化交流」である

一般的なプロジェクトではエンジニアは設計フローの一部を担当:

メンバー各自のスキル、経験からもたらされる価値ある専門知識がプロジェクトの推進力

対象システムが複雑になるほど、コミュニケーションは困難

– バックグラウンドの技術、手法が異なる

– 所属する組織、グループが異なる

– 専門知識の深さ vs. 相互理解のしやすさ

アルゴリズム仕様・方式検討

システム設計ハードウェア検討

検証エンジニア（単体/統合）

組込みソフトウェアファームウェア

Etc.

8

典型的なシステムモデルの構成

Algorithmic System-level Testbench

ComponentModelAnalysis

ComponentModel

EnvironmentModel

DataSource

Alg

orith

m

アルゴリズムは外部環境とコンポーネントを通じ相互作用

アルゴリズムはデータの入力により動作

アルゴリズムの機能・性能は出力結果により解析

9

モデルベースデザインによるFPGA / ASIC開発

統合

実装

テス

ト＆

検証

RF & アナログHDL

トランジスタMCU DSP FPGA ASIC

C/C++

システム設計

環境モデル

タイミング・制御ロジック

デジタルモデル RFモデルアナログモデル

アルゴリズム

要件定義・仕様研究成果

マルチドメインシステムのモデル

– システム動作の調査、最適化

– チーム横断的な協調作業

自動コード生成

– 実装トレードオフの調査、最適化

– ビット精度での実装コード

– プロトタイピング

モデルを再利用したテスト&検証

– 開発初期で設計エラーを検出

– レグレッションテストの自動化

10

モデルベースデザインの導入効果

0 50 100 150 200 250

WithoutMathWorks

Tools

WithMathWorks

Tools

Days

プロジェクト全体にわたる作業時間

Requirements System Design Implementation Integration Testing

*MathWorks study done across companies developing mixed-signal systems in The Netherlands and Germany

開発時間全体の30%を短縮(さらに、品質改善、リスピンの削減等の効果)*


ソフトウェア無線（ＳＤＲ）とは

アナデジ変換とソフトウェア処理により無線機を実現する夢の技術現実には、アナデジ変換後をデジタル化。変復調をFPGA-DSPハイブリッド構成で、高速並列演算処理と複雑多機能演算処理を実現デジタル変復調技術は、数学/数式による理論展開の世界

アナデジ変換

アナログ信号処理

デジタル信号処理

FPGA DSP

アナログデジタルRF信号

変復調(MODEM)

ADC

DAC送信

受信

図．ソフトウェア無線


ソフトウエア無線の設計技術動向

MATLABによるアルゴリズム開発が広く普及 MATLABによりアルゴリズム検証し、ＦＰＧＡに実装他分野に比べ、アルゴリズム設計者とＨＷ設計者とのＧａｐ大

→ MATLAB/Simulinkは設計文化交流ツール

ＦＰＧＡ実装後機能検証する従来手法の限界実装する前に検証を完了し、ＧｏｌｄｅｎＲＴＬ完成するＡＳＩＣ手法へタイミング検証（タイミング制約条件、ＣＤＣ）の必要性

設計言語はＶｅｒｉｌｏｇとＶＨＤＬのバイリンガルＦＰＧＡ設計ではＶＨＤＬまだ多い検証言語はＳｙｓｔｅｍＶｅｒｉｌｏｇまだ少ない

アナログ回路、組込みソフトウェアとデジタル回路の協調設計環境統合設計検証環境の整備不十分アナログ回路とＤＳＰ等の検証モデルが一般化せず


プロジェクトのゴールとチャレンジ

ゴールソフトウエア無線分野への検証サービス事業の橋頭堡確立汎用性高いソフトウエア無線向け検証プラットフォーム構築変復調用ＦＰＧＡ部分に適用し、設計品質の担保と将来の性能

向上に向けた解析環境提供

チャレンジ新しいシステム技術領域のスキル習得

デジタル変復調などのソフトウエア無線技術の深耕モデルベース設計手法（MathWorks社MATLAB/Simulink）

異なるベンダー間での設計ツール統合 MathWorks社SimulinkとSynopsys社VCSのインタフェース開発

３社による共同プロジェクトの推進半年という短開発期間円滑な連結テストと適用


自主学習検証プラットフォーム構築

プロジェクト全体日程

1st

month2nd 3rd 4th 5th 6th 7th 8th 9th 10th

・全体スケジュール

・３社マネージメント会議(Synopsys、MathWorks、NES)

・３社テクニカル会議(Synopsys、MathWorks、NES)

随時

受信性能解析

技術蓄積（MATLAB)

顧客情報による学習

・MathWorks社との関係モデル生成（Simulink)比較対象(MATLAB)

・評価ライセンスの提供

・セミナーの実施

・選任者によるサポート

モデル作成

可視化

解析

モデル作成

可視化

解析


検証プラットフォームの概要

ＡＤＣ

DSP

ＤＡＣ変調部

図．SDR向け検証プラットフォーム

アナデジ変換



復調部

DUT（FPGA）

テストベンチ

性能解析環境

マルチ言語対応アルゴリズム開発： MATLAB/Simulink デザイン：ＶＨＤＬテストベンチ： Verilog HDL、

System Verilog、Ｃ言語

アナログ信号処理、アナデジ変換およびデジタル信号処理の一部のSimulinkによるモデル化（DPI-CでVCSに統合）

フィールドデータとパラメタライズＣモデルによる性能解析

性能解析環境（ＢＥＲ、アイパターンコンスタレーション）

MATLAB/Simulink

VCS

フィールドデータ

Cモデル生成人手作成

Cモデル生成

パラメータ

FPGA実装


１ｓｔフェーズ（無線技術習得）


アナデジ変換


変調

復調

符号化

復号化

変調

復調

符号化

復号化

DAC

ADC

無線部

DSPFPGA

一般構成

顧客アルゴリズム（MATLABコード）

実構成

配列表示

波形表示

MATLABで実行


２ｎｄフェーズ（受信性能解析）

変調

復調

符号化

復号化

変調

復調

符号化

復号化

DAC

ADC

無線部

DSPFPGA


RTLシミュレーション用テストベンチ

受信データ

実測データ復調データ

復調データモデル

内部信号の比較


３ｒｄフェーズ（検証プラットフォーム構築）

変調

復調

符号化

復号化

変調

復調

符号化

復号化

DAC

ADC

ノイズ付加

C+DPICFPGA


Simulink

データ生成

データ比較

ノイズ付加モデル（Simulinkモデル by MathWorks）

DAC

ADC

ノイズ付加

Simulink

C+DPIC

パラメータ

パラメータ

復調データ

復調データ

RTLシミュレーション用テストベンチ

モデル


モデルベース検証

MATLABコード解析

言語理解

コーディングシミュレーション

環境

Simulink

【今回】

Simulink使用により容易にモデルベース検証環境を構築、実践

Simulink使用による日程面でのメリット大

【従来】

モデルの機能解析、理解

記述言語理解（C、DPI-Cなど）

機能、組込みのコーディング

20© 2014 The MathWorks, Inc.

FPGA/ASICのためのモデルベース検証

21

ハードウェアを中心とした検証作業の統合

ハードウェア設計において、検証は最もコストのかかる作業– 検証のためのシミュレーション開発への膨大な投資

SystemVerilog および UVM テストフレームワーク

SystemC/TLM バーチャルプラットフォーム

– “モデルベース”検証へ

制約のあるランダムテストのような技術を提供

ビヘイビアモデルを再構築するより、MATLAB & Simulinkによって作成されたシステムモデルを再利用

– 前工程との継続性を維持

テストフレームワークにおける手作業のリスクを削減

作業の二重化を回避

22

Simulinkによるシステムモデリング



ComponentModel

EnvironmentModel

DataSource

Alg

orith

m

ブロック線図環境によるモデリング、シミュレーション環境

– 時間および並列処理の概念を内蔵

– デジタル、アナログ、イベントドリブンのコンポーネントを混在可能

– 柔軟な信号生成、解析機能を提供

既存のMATLABコードを統合

適用分野に特化した豊富なライブラリ群

パラメータのチューニング、最適化作業を自動化

– 固定小数点データで実装モデルを評価モデルの構造を変えずにデータ型を変換

GUIツールによる効率的な量子化検討

– 外部ツールと接続可能な各種インターフェースを提供

外部アプリケーションソフトウェア、EDA環境

計測器、プロトタイプ用ハードウェア

• 検証のためのインターフェース− HDL Verifier

• アルゴリズムのコード生成− HDL Coder− Embedded Coder

23

MATLAB/Simulinkによるモデルベース検証フローFPGA/ASICのためのHDL検証環境

MATLAB / Simulinkテストベンチ

ResponseStimulus

FPGA

入力出力


ResponseStimulus

HDLシミュレーター

入力出力

C テストベンチ

HDLシミュレーター

入力

SystemVerilog DPI-C

出力

ResponseStimulus


ResponseStimulus

入力

出力

モデル

MATLAB/SimulinkテストベンチとHDLシミュレータとの協調シミュレーション

MATLAB/SimulinkテストベンチとFPGAを用いた

デバイス上での高速なHDL検証

DPI-C を用いた、Cコード化したMATLAB/Simulinkテストベンチと、

HDLの協調シミュレーション

HDL Verifier

テキスト入力データ

--------------

--------------

テキスト期待値

HDL テストベンチ

HDLSim

出力

比較

24

SynopsysとMathWorksの協調

“MathWorks and Synopsys have been developing new capabilities to significantly improve productivity in these verification activities, including deployment of models to System Verilog to provide a more integrated verification workflow.”

– Analog Insights: Analog/Mixed-Signal Design and Verification Blog

アナログ・ミックスドシグナルなどの半導体設計分野において、より複雑かつ高度な設計フローを実現するため、新しい協調シミュレーション技術や、統合化、自動化の構築支援において協力

25

System Verilog DPI生成を利用した検証ワークフロー

Cコードを生成しHDLシミュレータ環境でテストベンチとして使用

ハンドコードのHDL or自動生成のHDL

Cコード(DPI) HDLコード

上流設計で使用したモデルをHDL検証に再利用

HDLシミュレータ/System Verilog

26

SystemVerilog Testbench Environment

システム検証モデルを再利用したSystem Verilogテストベンチ– HDL Verifier, Simulink Coder

設計– MATLAB/Simulink上でシステムコン

ポーネント（IPおよびテストベンチ）を作成

– モデリング、シミュレーションにより機能検証

自動生成– System Verilogラッパーを含むCコー

ドとしてコンポーネントを出力

統合– HDLシミュレータ上で生成された複数

のコンポーネントを統合

検証– システム設計の全体をシミュレーショ

ンにより検証

– コンポーネントはパラメタライズ化可能



ComponentModel

EnvironmentModel

DataSource

Alg

orith

m

ComponentModel

DPI-C

HDL VerifierSimulink Coder

DPI-C DPI-C DPI-C

27

System Verilog DPI-C コンポーネント生成

MATLAB/SimulinkのアルゴリズムからSystem Verilogコンポーネントを出力

必須オプション

– HDL Verifier– Simulink Coder

28

アルゴリズム開発HDLコードの自動生成 – HDL Coder

合成可能なHDLコードを生成– VHDL or Verilog– デバイスに依存しない汎用的な

コード

複数のエントリ環境をサポート– MATLAB (プログラミング言語）

– Simulink (ブロック線図）

– Stateflow (状態遷移表、チャート）

Workflow Advisor– GUIでプロセス全体の手順をガイド

– HDL生成のためのモデルの準備

– HDL生成のオプション設定

– モデルとFPGA合成ツールとの統合によるバックアノテーション機能

– ターンキーFPGAターゲットやIPコア生成のための設定



ComponentModel

EnvironmentModel

DataSource

Alg

orith

m

RTL HDL(VHDL, Verilog)

HDL Coder

29

HDL生成をサポートするSimulinkライブラリHDL Supported Blocks

約180種のブロックをサポート

Simulinkコア– 基本的なアレイ演算, Look-Up Tables,

信号操作 (Mux / Demux, Delays, Selectors), 論理 & ビット演算, デュアル・シングルポート

RAM, FIFOs CORDIC, バス, etc.

デジタル信号処理– NCO, FFT, デジタルフィルタ (FIR, IIR, マルチ

レート, 適応フィルタ, マルチチャンネル), レート変換 (アップ & ダウンサンプル）, 統計 (Min / Max), etc.

通信– PRBS生成, 変調/復調, インターリーバ / デイン

ターリーバ, ビタビ復号器, リードソロモン符号化/復号化, CRC 生成 / 検知, etc.

30

FPGAを用いたソフトウェア無線システム設計・プロトタイピングFPGA Radio Support – Communications System Toolbox

ストリームRF信号のI/OとしてXilinx FPGA Radio を使用

広帯域信号の受信のためのバーストモードオプション

FPGA上に実装されたコンフィギャラ

ブルなフィルタおよびサンプルレート変換

HDL Coderにより、FPGAをカスタマイズするためのワークフローを自動化(Xilinx ISE® Design Suite が必要)

導入のためのアプリケーション例

Virtex-6ML605

Spartan-6SL605

Epiq FMC-1Rx Rev B Card

Epiq FMC-1Rx Rev C Card

ADI FMCOMMS1 Rev B Card

サポートされるFPGAボードおよびRF FMCカード

31

デモブースのご案内

アナログ・デジタル設計からハードウェア実装

© 2014 The MathWorks, Inc. MATLAB and Simulink are registered trademarks of The MathWorks, Inc. See www.mathworks.com/trademarks for a list of additional trademarks. Other product or brand names may be trademarks or registered trademarks of their respective holders.

DPI-C生成によるシステム検証

実機デモ展示中!!

DPI-C生成によるシステム検証

実機デモ展示中!!


まとめ

成果ソフトウエア無線分野への検証サービス事業の橋頭堡を構築新技術領域、ベンダー間ツール統合等多くの課題があったが

予定通り設計期間6か月という短期間で検証プラットフォーム開発と適用を完了

新しいシステム技術領域のスキル習得

適用結果変復調用ＦＰＧＡに適用し、設計品質を担保性能向上アルゴリズム開発に向けて解析結果を提示

今後の展開完成した検証プラットフォームを最大限活用ＰＲ活動によりビジネス拡大検証から実装設計に向けプラットフォーム拡張を検討

アルゴリズムとRTLを統合した検証プラットフォームの開発と … ·...

Documents

Transcript of アルゴリズムとRTLを統合した検証プラットフォームの開発と … ·...

アルゴリズムとRTLを統合した 検証プラットフォームの 開発と … ·...

Documents

Transcript of アルゴリズムとRTLを統合した 検証プラットフォームの 開発と … ·...

アルゴリズムとRTLを統合した検証プラットフォームの開発と … ·...

Transcript of アルゴリズムとRTLを統合した検証プラットフォームの開発と … ·...