Fachhochschule Regensburg Fachbereich Elektrotechnik 1. Übung

Click here to load reader

  • date post

    15-Jan-2017
  • Category

    Documents

  • view

    218
  • download

    1

Embed Size (px)

Transcript of Fachhochschule Regensburg Fachbereich Elektrotechnik 1. Übung

  • Fachhochschule Regensburg Fachbereich Elektrotechnik

    1. bung aus Digitaltechnik 2

    1. Aufgabe

    Die folgende CMOS-Anordnung weist einen Fehler auf:

    a) Worin besteht der Fehler ?b) Bei welcher Eingangskombination von A,B,C tritt der Fehler auf ?c) Was passiert bei den anderen Kombinationen ?d) Welches Gatter ergibt sich, wenn der Fehler behoben wird ?

    Lsungen DT2 1 Kohlert

    p

    p

    p

    A

    B

    C

    VDD

    nn

    Y

    VSS

  • 2. Aufgabe

    Gegeben sei die folgende Anordnung aus Invertern und Transmission-Gates:

    a) Welche logische Funktion wird durch die Anordnung realisiert ?b) Wie mte eine Realisierung ohne Transmission-Gates (mit

    blichen Gattern) aussehen ?c) Wieviele Transistoren wrde diese Realisierung bentigen ?

    Lsungen DT2 2 Kohlert

    1 1

    A B

    Y

  • 3. Aufgabe

    Realisieren Sie die dargestellte logische Funktion als Complex-Gate, also ohne hintereinandergeschalteteGatter:

    Lsungen DT2 3 Kohlert

  • Lsungen DT2 4 Kohlert

  • Lsungen DT2 5 Kohlert

  • Lsungen DT2 6 Kohlert

  • Lsungen DT2 7 Kohlert

  • Lsungen DT2 8 Kohlert

  • Lsungen DT2 9 Kohlert

  • Lsungen DT2 10 Kohlert

  • Lsungen DT2 11 Kohlert

  • 2. Aufgabe

    Welche logische Funktion wird durch die nebenstehendeECL-Schaltung realisiert ?

    Y ,A2B0C

    Lsungen DT2 12 Kohlert

    Vref2

    Vcc = 0V

    A

    B

    Iq

    C

    Vref1

    Vee = -5.2V

  • 3. Aufgabe

    Welche Funktion wird durch die folgende ECL- Schaltung realisiert?

    C,1 C,0 :

    Stromfluss nur ber T1,T2 oder T3mglich, T4, T5 ohne Einfluss =>

    Q,A0B Q,A0B

    C,0 C,1:

    Rckgekoppelter Inverter(Latch):Alter Zustand wird gespeichert=> Ersatzschaltung:

    C=1: Latch ist transparentC=0: Latch speichert

    4. Aufgabe

    Die nebenstehende D-Latch-Schaltung soll mit Hilfe von I2L-Gatternrealisiert werden.

    a) Zeichnen Sie die Schaltung um, indem Sie die I2 L-typischen NAND-Gatter mit mehreren Ausgngen verwenden !

    b) Zeichnen Sie die Schaltung auf Transistor-Ebene !

    Lsungen DT2 13 Kohlert

    CK

    D

    Q

    Q

    G1

    G2G3

    G4G5

    G6

    G7

    A

    VEE

    C

    C Iq

    BT1

    Vcc

    VrefT2 T3 T4

    Q

    T5Q

    1

    CK 1

    D 1

    &&

    &&

    Q

    Q

    DLatch

    CK Q

    Q1

    A

    BC

    Ucc

    Gnd

    CK

    D

    Q Q

    G1 G2 G3 G4 G5 G6 G7

  • Fachhochschule Regensburg Fachbereich Elektrotechnik

    6. bung aus Digitaltechnik 2 /Lsung Blatt 1

    1. Aufgabe

    Die obige Schaltung zeigt einen seriellen 4Bit-Addierer.Die Register X und Y stellen parallel ladbare Schieberegister dar. Fr LD/SH = 1 wird der parallelanstehende Wert in das Register bernommen, fr LD/SH =0 wird der Inhalt jeweils um eine Stelle nachrechts verscho-ben. Beide Aktionen finden nur statt, wenn gleichzeitig das Steuersignal ansteht und eineansteigende CK-Flanke auftritt.

    a) Zeichnen Sie den inneren Aufbau dieser Register (Gatterebene) !

    Das Summenregister ist ein reines Schieberegister. Wie bei jedem Schieberegister knnen dieeingeschobenen Daten parallel entnommen werden.

    Die beiden Summanden X und Y werden zunchst parallel in das X- bzw. Y-Register eingeschrieben (Steu-ersignal LDX,LDY). Durch entsprechendes Weiterschieben der Summanden knnen die Bits derSummanden im Volladdierer der Reihe nach aufaddiert werden, wobei der bertrag in einem D-Flipflopzwischengespeichert wird. Mit Hilfe des Steuersignals RES_C wird das bertragsflipflop zurckgesetzt.

    Lsungen DT2 14 Kohlert

    Volladdierer

    Res_C

    CK

    CK Q

    QY3 QY0

    Q Q

    QY2 QY1

    Q

    Q

    LD_SH_Y Par_In

    Y3

    LD/SH

    QX3

    LD_SH_X

    X3

    CK

    Par_InLD/SH

    Q Q Q

    QX0

    Par_InPar_In Par_In

    Y2 Y1

    QX2 QX1

    Cin

    Y-Register

    Y0

    A

    B VA

    Par_In

    X2 X1

    Par_In Par_In

    X0

    X-Register

    CK QRes

    Co

    D QDFF

    S

    S3

    C4

    Q

    Ser_In

    CK Q

    S2 S1

    Q Q

    Summenregister

    S0

    D

    CK

    Q

    QDFF1

    0Mux

    Sel

    D3LD/SH

    "0"

    CK

    D

    CK

    Q

    QDFF 1

    0Mux

    Sel

    Q3

    D2

    1

    0Mux

    Sel

    Q1

    D0

    1

    0Mux

    Sel

    Q2

    D1

    D

    CK

    Q

    QDFF

    D

    CK

    Q

    QDFF

    Q0

  • 6. bung aus Digitaltechnik 2 /Lsung Blatt 2

    b) Zeichnen Sie ein komplettes Timing der Anordnung. Der Zeitpunkt des Anlegens der Daten X und Y ist frei whlbar. Die Steuersignale und die Daten sollen so angelegt werden, da eine 4-Bit-Addition durchgefhrt wird. Alle Steuersignale sollen ebenfalls taktsynchron sein, d.h. sie knnen sich nur als Reaktion auf eine ansteigende Taktflanke ndern (vollsynchrones Design).

    c) Wie viele Taktperioden werden fr eine 4-Bit-Addition bentigt ?

    Siehe Timing: 5 Taktperioden: 1* Laden, 4* Addieren

    d) Werden wirklich fr jedes Register getrennte Steuersignale bentigt, oder knnen Steuersignale zusammengelegt werden ?

    LD_SH_X, LD_SH_Y, Res_C haben den gleichen Zeitverlauf, daher reicht ein Steuersignal zur Einleitung einer neuen Addition.

    e) Was mte verndert werden, um den Addierer zum 8-Bit-Addierer zu erweitern ?

    Die Register mssten jeweils 8 Bit lang werden; das Ergebnis wrde dann 8 Schiebetakte nach dem Laden der Summanden im Summenregister stehen.

    Lsungen DT2 15 Kohlert

    LD_SH_YDY3 .. 0

    XXX

    XXX

    XXX

    XXX

    XXX

    XXX

    Res_C

    N=C4

    S2

    S1

    S0

    CI

    S3

    Y3..Y0

    QY3

    QY2

    QY1

    QY0

    S

    CO

    XXX

    XXX

    XXX

    XXX

    C1

    S0

    DY3

    DY2

    DY1

    DY0

    XXX

    DY2

    DY1

    S0 S1

    C1 C2

    DY3

    0

    XXX

    DX3 .. 0

    XXX

    XXX

    XXX

    LD_SH_X

    X3..X0

    QX3

    QX2

    QX1

    QX0

    CK

    XX

    DX2

    DX1

    DX0

    DX3

    DX3

    DX2

    DX1

    0

    C4

    S3

    S0

    S2

    S1

    C2

    S1

    S0

    S0

    C3

    S2

    S1

    DY3

    DY2

    C3

    S2

    0

    0

    DY3

    S3

    C4

    0

    DX3

    DX2

    0

    DX3

    0

    0

  • Lsungen DT2 16 Kohlert

  • Lsungen DT2 17 Kohlert

  • Lsungen DT2 18 Kohlert

  • Lsungen DT2 19 Kohlert

  • Lsungen DT2 20 Kohlert

  • Lsungen DT2 21 Kohlert

  • Lsungen DT2 22 Kohlert

  • Lsungen DT2 23 Kohlert

  • Lsungen DT2 24 Kohlert

  • Lsungen DT2 25 Kohlert

  • Lsungen DT2 26 Kohlert

  • Lsungen DT2 27 Kohlert

  • Fachhochschule Regensburg Fachbereich Elektrotechnik

    9. bung aus Digitaltechnik 2 / Lsung

    1. Aufgabe

    Der Befehl AND des in der Vorlesung behandelten Mikroprozessors soll in allen mglichenAdressierungsarten realisiert werden.

    a) Schreiben die zu jedem Befehl gehrigen Mikroprogramme in Registertransfersprache !

    AND,short,direct,adr

    Bedeutung:Bilde die UND-Verknpfung des Akku-Inhaltes mit demjenigen Datenwort, das unter der Adresse adr imSpeicher steht. adr ist eine Adresse zwischen 0 und 1023.

    Der Befehl bentigt nur 1 16-Bit-Wort.

    RTL-Programm:

    AC PC ;Befehl holenIR [ AR] PC PC+1 ;-----------------------------------------------------------------------------------------DECODE ;Dekodieren-----------------------------------------------------------------------------------------ARH 0 ARL IR(9..0) ;Daten aus effektiver AdresseDR M[AR] ;holen-----------------------------------------------------------------------------------------AC DR & AC ;UND-Verknpfung ausfhren

    AND,long ,direct,adr

    Bedeutung:Bilde die UND-Verknpfung des Akku-Inhaltes mit demjenigen Datenwort, das unter der Adresse adr imSpeicher steht. adr ist eine beliebige 26-bit-Adresse.

    Der Befehl bentigt 2 16-Bit-Worte.

    RTL-Programm:

    AC PC ;Befehl holenIR [ AR] PC PC+1 ;-----------------------------------------------------------------------------------------DECODE ;Dekodieren-----------------------------------------------------------------------------------------AR PC ;2. Teil der AdresseDR M[AR] PC PC+1 ;holen-----------------------------------------------------------------------------------------ARH DR ;ARL IR(9..0) ;Daten aus effektiver AdresseDR M[AR] ;holen-----------------------------------------------------------------------------------------AC DR & AC ;UND-Verknpfung ausfhren-------------------------------------------------------------------------

    Lsungen DT2 28 Kohlert

  • AND,long,indirect,adr

    Bedeutung:Bilde die UND-Verknpfung des Akku-Inhaltes mit demjenigen Datenwort, dessen Adresse unter derAdresse adr bzw adr+1 im Speicher steht. adr ist eine beliebige 26-bit-Adresse.

    Der Befehl bentigt 2 16-Bit-Worte.

    RTL-Programm:

    AC PC ;Befehl holenIR [ AR] PC PC+1 ;-----------------------------------------------------------------------------------------DECODE ;Dekodieren-----------------------------------------------------------------------------------------AR PC ;2. Teil der Adresse adrDR M[AR] PC PC+1 ;holen-----------------------------------------------------------------------------------------ARH DR ;Effektive AdresseARL IR(9..0) ; (Adresse des Operanden) DR M[AR] ;holen (untere 16 Bit, nur 10 davon relevant)--------------------------------------------------------------------