JTAG 1

ذ

دانشگاه صنعتي اصفهاندانشكده برق وكامپيوتر

JTAG ديجيتال با روش يتست مدارها

مطمئنيسميناردرس سيستمها

علي بهلولي زفره

استاد درسدكتر مازيار پالهنگ

1381اسفند

JTAG 2

يعناوين اصل

مقدمه (1

BSDLزبان (5

ازي مورد ني( مدار کنترل4

ش يماي پي( معمار3يمرز

2 )JTAGچيست؟

گر روش ي( مصارف د6JTAG

JTAG 3

مقدمه

امروزه تجهيزات الکترونيکي که مورد استفاده روز مره قرار مي گيرند در حال کوچک شدن ن يه و همچني چند الياز به بوردهاي و نيکيش حجم مدارات الکتروتيبا افزا هستند.

ا ي تراشه ها يه هاي به پايگر امکان دسترسيک تراشه ، دي يمتمرکز کردن مدارات بر رور ممکن شده است.ي غ”Bed of Nails“تست به روش

استفاده مي شوند PCBسير صعودي استفاده از قطعات کوچک که در دو طرف بردهاي باعث شده که تست اين بردها و برنامه ريزي آنها براي مهندسان مشکل شود.

عالوه بر کوچک شدن قطعات ، افزايش سرعت بردهاي ديجيتال باعث شده است که روشهاي تست سنتي غير ممکن شود.

بنابرين براي حل اين مشکالت بايد روشي جهت تست اين مدارها انديشيده شود.

مشخصاتي که اين روشها بايد داشته باشند عبارتند از:

- داراي کمترين باال سري باشند

-کم هزينه باشند

-قابل گسترش باشند

JTAG 4

ه ي جهت اراين المللي بي شرکتهايهمکار راه حل

Joint Test Action Group

Joint Test Action گروهي از شرکتهاي بزرگ ساخت آي سي)1985در سال Group.روشي کم هزينه براي تست معرفي کردند )

IEEE std تحت عنوان ي به استاندارد IEEE توسط 1990اين روش در سا ل شد.ي معرف1149.1

ست ي باي ميکي الکتروني سازنده ابزارهاين استاندارد شرکتهايطبق اه کننديها به منظور تست نعبي سي آيهاي و خروجي را در ورودييمدارها

ن قسمت در نظر گرفته شود.ي کنترل اي برايد مدارين بايعالوه بر ا

JTAG 5

ه شده توسط گروه يساختار روش اراJTAG

بايد ي الکترونيکي ساخت ابزارهايدر قسمت قبل گفته شد که کارخانه هاه کنند. ي هر تراشه تعبي و خروجي را در وروديمدارهاي

م. ي نامي گبرد را سلول مي قرار مي تراشه و مدار داخليه هاين پاياين مدار که برون قابل يق مدار کنترل از بيگر متصلند و از طريکدين سلولها به يا

هستند.يدسترس

JTAG را ، ن سلولهاي هر کدام از ا BSC ( Boundary Scan Cell )د و از روش ينام تست استفاده کرد.ي ( براBoundary Scan) يش مرزيمايپ

ف آن ي توصي براي استاندارد شده است و زبانIEEE توسط يش مرزيمايروش پ شده است. يه گذاريپا ( (BSDL Boundary Scan Description Languageبه نام

شود.ين مطلب پرداخته ميح ايدر ادامه به تشر

JTAG 6

ک تراشهي تست در ينش سلولهاينحوه چ

که بايد يمدارهاي اضافه شوندي و خروجيدر ورود

ي خروجيپايه هاInternal

Logicي وروديپايه ها

مدار کنترل

BSC

JTAG 7

BSC يساختار داخل

. استيگنال کنترلي سي و تعدادي اصلي ، خروجي ورود4 يهر سلول دارا

مجاورش ارتباط دارديهر سلول با سلولها

. کنندي آن متصل مي تراشه را به مدار داخليه هايسلولها پا

MUX

MUX

Scan out

Scan in

System Logic

Signal In

يسيگنالهايکنترل

JTAG 8

خارجياي با دن TAPارتباط

فت ين شي دهند. ايستر ميفت رجيک شيل يگر متصلند و تشکيسلولها به صورت سريال به يكد•ستر يرج

Data Register (DR )شود.يده مي نام ل به ين دلي هستند به همي قابل دسترسي به صورت مجازي ، خروجي وروديه هاي تمام پاDRتوسط شوند.يز گفته مي ن Virtual Nailآنها

كنترل مي شود.Test Access Port (TAP ) به نام يستر توسط کنترلريفت رجين شيار در ارتباط است:ين اصلی زي پ4 خارج توسط ياي با دنTAPا -TCK (Test Clk )يه فراهم کننده کالک براين پاي: ا TAP.است

-TMS(Test Mode Select )دستورات در يب اجراي : ترت TAP controllerه در ين پايت ايله وضعي بوسلبه

است.ي خارج pull upک ي يه داراين پاي شود، اين ميي تعTCK باال رونده

-TDI : ( Test Data In )يال براي سريک وروديه ين پاي: ا TAPتوان به ي است که به کمک آن م TAP ي وروديه هاي مقدار دادن به پايه براين پاين از اي را انجام دهد ، همچنيفرمان داد که چه دستور

توان استفاده کرد.ي تراشه ميا خروجي-TDO ( Test Data Out )يال براي سريک خروجيه ين پاي :ا TAPه توسط ين پايت اي است وضعTMS و

IR که به ي شود.در مواقعين ميي تع TDO آن يست خروجي نيازي ن Hi Zه ين پاي شود.اي مpull up است.ي داخل

-

JTAG 9

TAP نحوه کار

ي کنترليگنالهاي سTCK و TMS ي کنترليگنالهاين است که با توجه با سي ا TAPفه يوظ• سلول ها بفرستديبرا

JTAG 10

TAPماشين حالت

ين حالت داراين ماشي شود. اين حالت انجام ميک ماشيله ي بوسيش مرزيمايکنترل پ16 state.است

Select DR-scan

Capture DR

Shift DR

Exit1-DR

Pause DR

Exit2-DR

Update DR

Run-test/Idle

Test-logic-reset

Select IR-scan

Capture IR

Shift IR

Exit1-IR

Pause IR

Exit2-IR

Update IR

1

1

1

1

1

1

11

0

0

0

0

0

1

0

0

0

0

0

0

0

0

0

0

1

1

1

1

1

1

JTAG 11

TAPماشين حالت

شود. در لبه باال ين ميي تعTMSه يت پايله وضعين حالت بوسين ماشيجهت حرکت در ا مشخص ي بعدState شود و با توجه به آن ي مي نمونه بردار TMSت ي از وضعTCKرونده

شود.يم

داده به درون فت دادني شي برايکي باشد که ي مي دو ستون اصلين حالت داراين ماشياDRک دستورالعمل به درون يفت دادن ي شي برايگري شود و دي استفاده مInstruction

Registerشود.ي استفاده م

ر است:ين حالتها به شرح زيحات هر کدام از ايتوض

Test-logic-reset:

دهد. اگر ي خود را انجام مي شود و تراشه کار عادي متوقف ميش مرزيماي ، پstateن يدر اTMS 5 ي حداقل برا ،CLK در سطح Highم ي شوين حالت وارد مي باشد به ا

Run-test/Idle:

باشد ، اجرا خواهد ID codeا گرفتن ي ين مرحله اگر دستورالعمل مربوط به تست داخليدر اشد

Select-DR-Scan:

است.capture data رفتن به مرحله يک حالت موقت براين حالت يا

JTAG 12

TAPماشين حالت

Capture Data: منتقل DRستر يفت رجي درون شي به صورت موازي و خروجي ورودينهاين مرحله داده ها از پيدر ا

شوند.يم

Shift DR: DRستر يفت رجي شي باشد. محتواIRستر ي داخل رجينکه چه دستورالعملين مرحله با توجه به ايدر ا

وارد TDI وارد شده توسط يتهايا بي شود يرون منتقل ميال به بي به صورت سر TDOق ياز طر گردند.يستر ميفت رجيش

Exit1-DR,Exit2-DR: ي نگه داشته شوند عمل اسکن متوقف مTMS ، High موقت هستند که اگر ي، حالتهاStateن دو يا

شود.

Pause-DR: شود که دوباره ي اجازه داده مي شود و به باس اصلين مرحله عمل اسکن موقتا متوقف ميدر ا

کند.يريبارگ

Update DR: ي براي که فرمانيرد. و زماني گي درون لچ مرحله بعد قرار مDRستر يات رجين مرحله محتويدر ا

شوند.ير منتقل مين مقادي شود اي صادر ميا خروجي ي ورودينهايمقدار گرفتن پ

JTAG 13

TAPماشين حالت

Select IR Scan:.State ، Capture IR رفتن به يک مرحله موقت براي

Capture IR:رد.يگ ي قرار مIRک مقدار ثابت درون ين مرحله يدر ا

Shift IR: شود يفت داده مي شIRستر ي به درون رجTDI، داده قرارگرفته در TCKدر لبه باال رونده

شود.ي خارج مTDO از ين دستورالعمل قبليهمچن

Exit1IR,Exit2IR:م.ي شويم از حالت اسکن خارج مي کنhigh را TMSاگر

Pause-IR: اجازه دهد ي شود که عمل اسکن را موقتا متوقف کرده و به باس اصلين مرحله باعث ميا

شود.يريکه داده بارگ

JTAG 14

TAPماشين حالت

Update-IR:رد و دستور ي گي قرار مي قرار گرفته شده در لچ خروجIRن مرحله دستورالعمل که در يدر ا

د.ي آيد به حساب ميالعمل جدز از ي خارج کرد و به طور همزمان نTDOق ي توان دستورالعمل را از طريفت ميدر مرحله ش

د وارد شود.ي دستور جدTDIق يطر TDO ين رونده داده رويي شود و در لبه پاي برداشته مTDI داده از TCKدر هر لبه باال رونده

رد.ي گيقرار م دستورالعمل وارد شود. بعد از يتهاي که تمام بي شود تا زمانيفت آنقدر تکرار ميمرحله ش

م و به مرحله ي شوي مExit1 وارد مرحله TCKت در لبه باال رونده ين بيوارد شدن آخرUpdateد لچ شود.يم تا دستورالعمل جدي روي م

يت ميمم ، دو بيني ، مIR يتهاي شود.تعداد بي انجام مTCKن رونده يين اتفاق در لبه پاياباشد.

JTAG 15

TAP ي اصليدستوالعملها

د وجود داشته باشند ، شرکت ير باي دستور ز3 حداقل 1149.1در استاندارد يز در موقع طراحي نيگرين دستورات دستورات دي تواند عالوه بر ايسازنده مرد.يدر نظر بگ

1 -BYPASS:

ن ي از ا وصل شود.TDOپ فالپ به يک فلي با TDI شود که ين دستور باعث ميان تراشه در برد وجود داشته باشند ي شود که چندي استفاده ميدستور در مواقع

باشند.Bypassد به صورت يه باي از آنها بقيکين موقع هنگام تست يدر ا

ه ي ، بقIC#3 تست يبه عنوان مثال در شکل روبرو برا

باشند.bypassد در حالت يتراشه ها باIC#1 IC#2

IC#3 IC#4TDI TDI

TDITDITDO

TDO TDO

TDO

BYPAS

JTAG 16

TAP ي اصليدستوالعملها

2 -Sample/Preload:

ستر ي شود که رجي باعث مCapture DR صادر شده باشد، در مرحله ين دستوري که چنيزمانDRرا درون خود لود کند. سپس در مرحله ي داده جار Shift-DRرون ين داده به بي ا شوند.ي وارد مTDIق يز از طريد ني شوند و داده جديفت داده ميش

ي خروجيپايه هاInternal

Logicي وروديپايه ها

TDO

JTAG 17

يدستورات اصل

3 -EXTEST:(External Test )

قرار IRن دستور درون ي که اي شود. هنگامي دستگاه مين دستورالمل مانع از انجام کار عاديارند. ي قرار گي درون لچ در خروجي شود که داده ها ي سبب مUpdate IRرد در مرحله ي گيم

شود که داده ها درون ي سبب مCapture Data شود در مرحله ين دستور اجرا مي که ايزمانDRرند و در مرحله ي قرار گShift DRين روش ميرون منتقل شوند. در اين داده ها به بي ا

نان حاصل کردي دو تراشه اطيکيزيتوان از اتصال ف

IC#1 IC#1

TDI TDO

TMSTCK

Write Data

Read

Data

JTAG 18

ف توسط شرکت سازندهيدستورات قابل تعر

عبارتند از:ياريدستورات اخت

IDCODE:

ر کد ي نظي اطالعاتيرد که حاوي گي در داخل تراشه قرار ميتي ب32ستر يک رجي ين فرمانيشرکت سازنده ، شماره قطعه و نسخه آن است. در صورت صدور چن

خواند. TDOق ي را از طريتي ب32ن عدد ي توان ايم

1Manufacture ID(11Bits)Part Number(16Bits)Version(4Bits)

JTAG 19

ف توسط شرکت سازندهيدستورات قابل تعر

USERCODE:

ز يستر نين رجي باشد. همانطور که گفته شد اي تست مي خاص براي ساختن ساختارهايبرا را نام BIST توان ي آن مي کاربرديرد و از مثالهاي گيبه دلخواه شرکت سازنده قرار م

برد.

RUNBIST و INTEST:( Internal Test )

تست توسط شرکت ي انجام داد. الگوهاي داخلي تستهايک سري توان ين دستور ميبا اد از ي شرکت سازنده بايسازنده در درون تراشه قرار گرفته است . و با توجه به کاتالوگها

ن تستها مطمئن شد.يصحت انجام ا

JTAG 20

.[1,5] BSDL

از دستورات جنبه ي تنها تعدادTAP کنترل کننده يهمانطور که گفته شد در طراح• يري جلوگي شوند ، براي مي سازنده طراحياز شرکتهايه بر حسب ني دارند و بقيعموم

ف ي توصي براي شد تا استانداردي طراحBSDLاز بوجود آمدن هرج و مرج زبان ساخته BSD با پسوند يلي هر تراشه فاين حالت براي هر تراشه باشد. در ايش مرزيمايپ آمده Boundary scan ي شود که در آن مشخصات سخت افزار استفاده شده برايم

ين نرم افزاري آورده شده است. بنابرIDCODE وDR و IRستر ين طول رجياست همچن استفاده ي استخراج کردن مشخصات تراشه هاي شود براي تست برد استفاده ميکه برا

. دهديق مي کند وخود را با آنها تطبيز ميل آنها را آناليشده در برد، فا

است. VHDLف سخت افزار ي از زبان توصير مجموعه اين زبان زيا•

JTAG 21

JTAG [2]کابل

JTAG که طبق استاندارد ييم با تراشه هاي رشته س6 با يق کابلي از طرPC يوترهايکامپ• ين کابل داراي شود. اي گفته مJTAGن کابل ، کابل ي کنند. به ايهستند ارتباط برقرار م

4 شود. ين مين کابل تاميم هميق دو رشته سين بافر از طريه ايک بافر است که تغذي هستند.TCK, TDI,TDO,TMSگر يرشته د

ا يال يا سري ين کابلها در بازار موجودند.که عمده آنها از نوع موازي از ايانواع مختلف•USB.هستند

ين کابل جهت ارتباط با تراشه هاي سازنده از اي نوشته شده توسط شرکتهايبرنامه ها• کنند. ي برد استفاده ميرو

JTAG 22

JTAG [2]گر روش يمصارف د

ن روش چون به تمام يتال بوجود آمد. در ايجي دي تست مدارهاي ابتدا برا JTAG روش • ي توان براين مي داشت بنابري توان دسترسي ميک تراشه به صورت مجازي ينهايپ

ز استفاده شود. ي تراشه نيزيبرنامه ر ي کردن انواع تراشه ها Program ي براي به عنوان استانداردJTAGامروزه روش •

PROM، CPLD ها وFPGAل شده است.يها تبد

JTAG 23

مراجع

[1] IEEE std 1194.1-1990,IEEE standard Test Access port and boundary scan architecture

[2] Data source Xilinx CD,xapp017.pdf, jtag programmer help

[3] www.oki-europe.de/1.Products/ASIC/APPNOTES/Jtag.pdf

[4] Texas instrument ,scan educator demo program

[5] http://www.fm.vslib.cz/~kes/bs/bsdl.pdf

JTAG 24

پايان