Transistor bjt y fet _UNI
-
Upload
ortiga-arnao-m -
Category
Engineering
-
view
228 -
download
5
Transcript of Transistor bjt y fet _UNI
Transistores
Objetivos
• Entender la distribución y movimientos de carga en los
transistores
• Conocer las estructuras, funcionamiento y características
de los diferentes tipos de transistor
• Ser capaz de explicar les diferencias entre el transistor de
unión, el JFET y el MOSFET
• Conocer algunas aplicaciones
Transistores
• El transistor de unión– Polarización
– El amplificador
– Modelos
• El transistor de efecto campo– El JFET
– El MOSFET
– Circuitos lógicos, memorias, CCDs, TFTs
– Fundamentos físicos de la informática, cap. 10
– L. Montoto, Fundamentos físicos de la informática y las comunicaciones, Thomson, 2005
– A.M. Criado, F. Frutos, Introducción a los fundamentos físicos de la informática, Paraninfo, 1999
Transistores
I---
e-
-
ColectorEmisor
Base
ColectorEmisor
Base
Base poco dopada
Emisor más dopado que colector
El transistor bipolar de unión (BJT)
p
rE
pn
V V0
rE
Unión no polarizada
similar a dos diodos con polarización directa
p
rE
pn
V V0
rE
IE IB IC
IB + IC = IE
El transistor polarizado (saturación)
p
rE
pn
V
V0
rE
IE = IC = IB = 0
similar a dos diodos con polarización inversa
El transistor polarizado (corte)
p
rE
pn
rE
(P) Emisor (P) Colector(N) Base
IE
IB
InB
IBB
InC
IpB
IC
Transistor polarizado en forma activa
BC II
(P) Emisor (P) Colector(N) Base
IE
IB
InB
IBB
InC
IpB
IC
BC inversa puede conducir si BE directa
Los huecos que se difunden de E a B llegan a C
factor de ganancia
Transistor polarizado en forma activa
BC II
(P) Emisor (P) Colector(N) Base
IE
IB
InB
IBB
InC
IpB
IB = -InC + IBB +InB IC = IpB - IBB + InCIE = IpB + InB
ICIpB, huecos que por difusión
pasan del emisor a la base.
InB, electrones que pasan
de la base al emisor.
IBB, electrones procedentes del
circuito para cubrir las
recombinaciones.
InC, débil corriente de electrones del
colector a la base.
Hay 4 variables que dependen el tipo de conexión:
Vsalida, Ventrada, Isalida, Ientrada.
Base común
Variables:
VBE, VCB, IE, IC
E
B
C
Emisor común
Variables:
VBE, VCE, IB, IC
B
E
C B E
C
Colector común
Variables:
VCB, VCE, IB, IE
Configuraciones del transistor
RC
VCCIB = 1 mA
VBB
RB
n
C
B p
n
IC = 99 mA
IE = 100 mAE100 %
99 %
1 %
99E
c
I
I
RC
RB
VBE VCCVBB
VCE
IC
IB
Configuración en emisor común
E
C
B
RC
RB
VBEVBB
VCE
IC
VCC
E
C
B
Curva característica de entrada
IB
VBE
IB
0,7 VVBE = VBB - IB RB
VBE 0,7 V
Curva característica de salida
VCE (V)
IC
IB = 20 µA
IB = 40 µA
IB = 60 µA(mA)RC
RB
VBEVBB
VCE
IC
VCC
E
C
B
IB
VCE = VCC - IC RC
Variables: VBE, VCE, IB, IC
RB
RC
+VCC
Vsalida
Ventrada
RC
RB
VBE VCCVBB
VCE
IC
IBVBE 0,7 V para silicio
IC = IB
VBE = VBB - IB RB
VCE = VCC - IC RC
IC
IB
Emisor común: variables
• En región activa: unión EB con polarización directa, BC con
polarización inversa. Aplicación en amplificación.
• En región de corte: las dos uniones polarizadas inversamente:
circuito abierto.
• En región de saturación: las dos uniones polarizadas
directamente: cortocircuito.
IB = 0 µA
IB = 40 µA
IB = 20 µA
I C(
mA
)
VCE (V)
Región de saturación
Región activa
Región de corte
IB = 80 µA
IB = 60 µA
RC
RB
VBE
VCCVBB VCE
Ruptura
Curvas características del transistor EC
VBB (V) VCE (V) Ic (mA) IB (mA)
0,7 10 0 0
0,8 9,375 0,625 6,25
0,9 8,75 1,25 12,5
1 8,125 1,875 18,75
1,2 6,875 3,125 31,25
1,4 5,625 4,375 43,75
1,6 4,375 5,625 56,25
1,8 3,125 6,875 68,75
2 1,875 8,125 81,25
2,2 0,625 9,375 93,75
2,3 0 10 100
VBE = -IB RB+ VBB
RC =1 kW
RB=16 kW
VBE VCC=10 V
VBB = 2 VVCE
IC
VCEVCC = 10 V
C
CC
R
V
IB1
IB2
IB4
IB3
= 100 VBE 0,7 V
VCE = VCC - IC RC = 10 - 8,125 = 1,875 V
A25,8116000
7,02m
B
BEBBB
R
VVI
Ic = IB = 8,125 mA
Q
Q
Q
Saturación
Corte
IC
IB
Reg
ión
activa
Línea de carga y punto de funcionamiento
Línea de carga y punto de funcionamiento
V BE 0,7 V VCE (V) Ic (mA)
0 12,00 5,550 6,450
1000 W 12 0,00
100 kW
150
12 V
5 V
43,000 IB 43,00 µA 30,1 PEB 30,10 µW
6,450 Ic 6,45 mA 35,7975 PCE 35,80 mW
6,493 IE 6,49 mA PT 35,83 mW
5,550 VCE 5,55 V
4,850 VCB 4,85 V
V CC
V B
B
R B
R C
0
2
4
6
8
10
12
14
0 2 4 6 8 10 12 14
Vcc (V)
Ic (m
A)
43,00 µA 6,45 mA
6,49 mA
5,55 V
E
C
B
VCE = -IC RC+ VCC
IC
VCE
Q
O
VCE IC RC
VCC
C
CECCC
R
VVI
C
CC
R
V
RC
RB
VBE
VCCVBB VCE
IB1
IB2
IB4
IB3
Línea de carga y punto de funcionamiento
IC
VCE
IB1
IB2
IB4
IB3
RC
RB
VBE VCCVBB
VCE
IC
IB
VCC
C
CC
R
V
Punto de funcionamiento: IB
IC
VCE
IB1
IB2
IB4
IB3
RC
RB
VBE VCCVBB
VCE
IC
IB
VCC
1C
CC
R
V
2C
CC
R
V
3C
CC
R
V
Punto de funcionamiento: RC
IC
VCE
IB1
IB2
IB4
IB3
RC
RB
VBE VCCVBB
VCE
IC
IB
VCC3
C
CC
R
V 3
C
CC
R
V 2
C
CC
R
V 1
VCC2VCC1
Punto de funcionamiento: VCC
B E
B
C
IC
VCEVCC
Si VBB , IB = , IE IC = VCC/RC
zona de saturación
cortocircuito CE VCE = 0
Si VBB = 0 o < 0,7 V, IB = 0,
IE IC 0, VCE = VCC
Zona de corte
circuito abierto VCE = VCC
El transistor como conmutador
VBB (V) VCE (V) Ic (mA) IB (mA)
0,7 10 0 0
0,8 9,375 0,625 6,25
0,9 8,75 1,25 12,5
1 8,125 1,875 18,75
1,2 6,875 3,125 31,25
1,4 5,625 4,375 43,75
1,6 4,375 5,625 56,25
1,8 3,125 6,875 68,75
2 1,875 8,125 81,25
2,2 0,625 9,375 93,75
2,3 0 10 100
RB
RC
+VCC
Vsalida
Ventrada
Ventrada Vsalida
A Y
Y = not AINVERSOR
Circuito inversor simple
IE
IB
PEmisor
PColector
NBase
IC
RL
A
D
VEB V
E
B
C
gm : transconductancia
DVAD = RLDIC
D(-IC) = gm DVEB
mL
EB
AD gRV
V
D
D
Transistor de unión: amplificador
• Transistor de efecto campo de unión (JFET)
• Transistor de efecto campo metal-óxido-semiconductor (MOSFET)
Transistores de efecto campo(FET)
n
Drenador D
Fuente S
Puerta Gp p
Región de agotamiento
Contactos óhmicos
Transistores de efecto de campo de unión (JFET)
Canal n Canal p
Fuente Drenador
Puerta
+VDD
D
S
G
IG
VG
-VDD
D
S
G
IG
VG
Transistor de efecto campo de unión (JFET)
n
p
p
S
G
D
IDID
VDD
ID
VDS
IDSS
VPVoltaje de estrechamiento
Al aumentar la tensión entre
Drenador y Fuente VDS, la
intensidad ID aumenta, al tiempo
que se estrecha el pasillo debido
al incremento de la de las uniones
p-n y la ampliación de la región de
agotamiento.
El pasillo se cierra para VDS = VP;
tensión para la que ID deja de
aumentar.Tran
sist
ore
s d
e e
fect
o d
e
cam
po
de
un
ión
VDD VDD
n n p
pp
pS S
G G
D D
IDID IDID
VGS=0
Manteniendo nula la tensión entre la fuente y G, VGS, al aumentar la
tensión entre Drenador y Fuente VDS, la intensidad ID aumenta, al
tiempo que se estrecha el pasillo debido al incremento de la de las
uniones p-n y la ampliación de la región de agotamiento .
Transistores de efecto de campo deunión (JFET)
VDD
n p
p
S
G
D
IDID
VDS
IDSSID
Región de comportamiento óhmico
Estrechamiento del canal,
aumento de la resistencia
Para
VGS=0
VP
Voltaje de estrechamiento, VP
Al aumentar la tensión entre
Drenador y Fuente VDS, la
intensidad ID aumenta, al tiempo
que se estrecha el pasillo debido
al incremento de la de las uniones
p-n y la ampliación de la región de
agotamiento
El pasillo se cierra para VDS = VP
Corriente de saturación, IDSat
Estrechamiento del canal
VGS< 0
ID
VDD
nS
G
D
IDID
p
p
VDS
ID
VGS= -1 V
VGS= -3 V
VGS= 0 V
VP (para VGS=0)
2
1
P
GSDSSD
V
VII
IDSat3
VGS= -VP
Con valores negativos de VGS el
pasillo se cierra antes, siendo la
corriente de saturación menor
VP
IDSS
IDSat2
IDSat1
Estrechamiento del canal
VDS (V)
ID (mA)
8
VGS= -1 V
VGS= -2 V
VGS= 0 V2
518
GS
D
VI
IDSS
VGS= -VP
S
G
D
5 10 15
1
5
VP = 5 V
-2-4 0VGS (V) -5 -3 -1
VP
VGS= -3 V
Intensidad de saturación ID=f(VGS)
D
G sustrato
n
S
D
G sustrato
p
S
D
G sustrato
n
S
D
G sustrato
p
S
DS G
np
n
DS G
np
n
Metal
Óxido
Semiconductor
Metal
de enriquecimiento de agotamiento
pMOS-FET
de enriquecimiento
nMOS-FET
de enriquecimiento
pMOS-FET
de agotamientonMOS-FET
de agotamiento
Formado por una placa de metal y un semiconductor, separados por una zona de óxido del semiconductor -
por ejemplo SiO2 - de unos 100 nm de espesor. Posee cuatro electrodos:
•Compuerta, gate en inglés, simbolizado con G; que se conecta a la placa metálica.
•Fuente (Source) y drenador (Drain), ambos simétricos, que se internan en el sustrato.
•Sustrato (Body), generalmente conectado eléctricamente con la fuente.
Tran
sist
or
de
efe
cto
cam
po
m
etal
-óxi
do
-se
mic
on
du
cto
r (M
OSF
ET)
p
D
G
n n
SiO2S
Contactos metálicos
D
G sustrato
p
S
MOSFET de enriquecimiento de canal n
p
SD
G
VDS
+++++++++++++
n n
e- atraídos por la puerta +VGS>VT
ID
Región de agotamiento
D
G sustrato
p
S
- - - - - - - - - - - - - - - - -
Formación del canal en el MOSFET de enriquecimiento de canal n
D
G sustrato
p
S
p
SD
G
VDS
+++++++++++++
n n
VGS>VT
ID
- - - - - - - - - - - - - - - - -
Al aumentar VDS, se estrecha el canal, alcanzándose la I de
saturación, IDS
Formación del canal en el MOSFET de enriquecimiento de canal n
Cara
cteríst
ica M
OSFET d
e
enr
ique
cimient
o de c
ana
l n
VDS
ID (mA)
VGS= 4 V
VGS= 6 V
VGS= 5 V
VGS= VT
En ausencia de canal para VGS = 0, no hay corriente ID. Es necesario un
valor mínimo de voltaje umbral VT positivo de VGS para que se forme el canal.
Aumentando VGS aumenta el valor de la corriente de saturación
VGS= 7 V
2)( TGSSatD VVKI
53 7
ID (mA)
VGS (V)
1 2 4 6 8
VT
n+
p
GS D
+ VD
- - - - - - - -- - - - - - - - -
+ VG
+ + + + + +
n+
p
GS
D
+ VDS=VDsat
n+n+ - - - - - - - - -- - - - - - - - -+ + + + +
n+ n+
p
GS
D
+ VDS+ VG
p
SD
G
n nn
D
G sustrato
p
S
MOSFET de agotamiento de canal n
p VDS
n n
VGS = 0
ID
Con VGS=0 ya existe canal y los e- del canal son
atraídos por D
SD
G
D
G sustrato
p
S
- - - - - - - - - - - - - - - - -n
MOSFET de agotamiento de canal n
D
G sustrato
p
S
p VDS
VGS < 0
ID
n
SD
G -
— — — — — —
- - - - - - - - - - - - - - -
+ + + + + + + + + + + + + + +n n- - - - - - - - - - - -
+ + + + + + + + + +
Con VGS<0, los e- del canal son repelidos hacia la zona p,
recombinándose con huecos. La corriente de saturación
disminuye.
MOSFET de agotamiento de canal n
Car
acte
ríst
ica
MO
SFET
de
ag
ota
mie
nto
de
can
al n
VDS (V)
ID (mA)
VGS= -3 V
VGS= -2 V
VGS= -1 V
VGS= 0 V
VGS= 1 V
5 10 15
2
1
p
GSDSSD
V
VII
2
418
GS
D
VI
5
10
D
G sustrato
p
S
n+
n+
p
GS D
+ VDS
n
VGS (V)-3 -2 -1 0 1
VP
5
10
IDSS
ID (mA)
-4
- VG
- - - - - - -
n+
p
GS
D
+ VDS=VDsat
n+
- - - - - - - - -- - - - - - - - -
1950: Abandono de las válvulas de vacío y sustitución
por transistores individuales
1960: Circuitos integrados en sustrato de silicio
1980: Transistores de efecto campo
1993: Tecnología CMOS
Del vacío al CMOS
Aplicaciones: circuitos lógicostecnología CMOS
Inversor (NOT)
G
D
S
FILA
BITSe almacena un “1” en la celda cargando el
condensador mediante una VG en fila y VD en bit
La lectura se hace aplicando VG en fila y midiendo la
corriente en la línea bit
La lectura es un proceso destructivo. Hay que
restaurar el valor leído
SRAM
DRAM
Aplicaciones: memorias RAM
EPROM
MOSFET ROM
Aplicaciones: memorias ROM