TRANSISTORES DE EFECTO DE CAMPO

TRANSISTORES DE EFECTO DE CAMPOV Semana1IntroduccinEl FET (Field Efect Transistor) es un dispositivo de tres terminales.El BJT es un dispositivo controlado por corriente mientras que FET es controlado por voltaje.La IC es funcin directa de IB en el BJT mientras que I es funcin del VGS en el FET en ambos casos la corriente de salida se controla por un parmetro del circuito de entrada.2IntroduccinAs como existen BJT npn y pnp los FET son de canal-n y canal-p.El BJT tiene un nivel de conduccin en funcin de dos portadores de carga.El FET es un dispositivo unipolar.

3IntroduccinQue depende nicamente de la conduccin de electrones (canal-n) o de huecos (canal-p)Efecto de campo: El FET establece un campo elctrico mediante las cargas presentes, que controlar la trayectoria de conduccin del circuito de salida, sin la necesidad de un contacto directo entre las cantidades controladoras y controladas.Una de las caractersticas ms importantes del FET es su gran impedancia de entrada4IntroduccinCon un nivel de 1 hasta varios cientos de megaohms, excede por mucho los niveles tpicos de resistencia de entrada de las configuraciones con Transistor BJTCaracterstica importante para el diseo de sistemas de amplificacin lineal de ac.El BJT tiene mayor sensibilidad ante cambios en la seal aplicada5IntroduccinAnte el mismo caso de voltaje aplicado a los BJT y FET, la corriente de salida es mayor para el primer caso.Los FET son mas estables a la temperaturaSon frecuentemente de construccin ms pequea que los BJTsLas caractersticas de construccin de los FET pueden ser de manejo ms delicado por los BJT6Tipos de FETsEntre los tipos de FETs se tienen:JFET (Juntion Field Effect Transistor)MOSFET (Metal-Oxide Semiconductor Field-Effect Transistor)Los MOSFET se dividen en los tipos Decremental e incremental7Construccin y caractersticas de los JFETsEs un dispositivo de tres terminales, con un terminal para controlar la corriente entre las otras dos.La mayor parte es de material tipo n que forma el canal entre las capas integradas de tipo pLa parte superior del canal de tipo n se encuentra conectada por medio de un contacto hmico a una terminal referida como drenaje (D), el extremo inferior se conecta a un terminal referida como fuente (S)Los dos materiales de tipo p se encuentran conectados entre s y tambin con la terminal de compuerta (G)8Construccin y caractersticas de los JFETs

9

VGS = 0 VDS algn valor positivoSe aplica un voltaje positivo VDS a travs del canal,La compuerta se conecta directamente con la fuente (VGS=0)Terminales de compuerta y fuente al mismo potencial.Regin de agotamiento en cada material-p, similar a la condicin de no polarizacin de la fig anterior.Bajo estas condiciones la ID es igual a IS10VGS = 0 VDS algn valor positivoA media que el voltaje VDS se incrementa desde 0 a unos cuantos volts, la corriente se incrementarConforme VDS se eleva se acerca al nivel referido como VP las regiones de agotamiento se harn ms anchas, con lo que se ocasiona una reduccin considerable en el ancho del canal.11VGS = 0 VDS algn valor positivo

12VGS = 0 VDS algn valor positivoA medida que VDS se incrementa ms all de VP, la regin del estrecho que se encuentra entre las dos regiones de agotamiento incrementar su longitud a lo largo del canal, pero el nivel de ID permanecer esencialmente constante.Una vez que VDS>VP el JFET tendr las caractersticas de una fuente de corriente.El VDS (para niveles >VP) estar determinado por la carga aplicadaIDSS es la corriente de drenaje mxima de un JFET y est definida mediante las condiciones: VGS=0 y VDS>VPIDSS, corriente del drenaje a la fuente con una conexin de corto circuito de la compuerta a la fuente.

13VGS < 0VVGS es el voltaje de control del JFET.Para el dispositivo de canal-n, el voltaje de control VGS se hace ms y ms negativo a partir de su nivel VGS=0V.La polarizacin negativa de VGS es para establecer regiones de agotamiento similares a las obtenidas cuando VGS=0V, pero a menores niveles de VDS

14VGS < 0VEl resultado de aplicar una polarizacin negativa a la compuerta, es alcanzar un nivel de saturacin a un nivel menor de VDS.VGS=-1 V, el nivel de saturacin resultante para ID ha sido reducido y de hecho, continuar reducindose a medida que VGS se hace ms y ms negativo.Cuando VGS=-VP, VGS ser lo suficientemente negativo como para establecer un nivel de saturacin que ser , en esencia, de 0 mA y para todo propsito prctico el dispositivo se ha apagado.15VGS < 0V

16VGS < 0V

17VGS < 0VCuando ID=0 mA, VGS =VP, siendo VP (VGS apagando) un Voltaje negativo para los dispositivos de canal-n18Resistor controlado por voltajeLa regin hmica o de resistencia controlada por voltaje, puede ser usada como un resistor variableLa siguiente ecuacin ofrecer una buena primera aproximacin al nivel de resistencia en trminos del voltaje aplicado VGS

r0 es la resistencia cuando VGS=0V rd resistencia en un nivel particular de VGS.

19Dispositivos canal-p

20Dispositivos canal-p

21Smbolos

22ResumenLa corriente mxima se encuentra definida como IDSS y ocurre cuando VGS=0V y VDS>=VPPara los voltajes de la compuerta a la fuente VGS menores que (ms negativos que) el nivel de estrechamiento, la corriente de drenaje es igual a 0 A (ID= 0 A)Para todos los niveles de VGS ente 0V y el nivel de estrechamiento, la corriente ID se encontrar en el rango entre IDSS y 0 A,23Resumen

24Resumen

25Caractersticas de transferenciaLa relacin lineal de las corrientes de entrada y salida en los BJTs se da por medio de como una constante.En los JFET no se tiene una relacin lineal entre las cantidades de entrada, la relacin entre ID y VGS se encuentra definida por la ec. De Shockley

26Caractersticas de transferenciaLas caractersticas de transferencia definidas por la ecuacin de Shockley no resultan afectadas por la red en la cual se emplea el dispositivo.27Caractersticas de transferencia

28

Caractersticas de transferenciaCuando VGS = 0V, ID = IDSSCuando VGS = VP = -4 V, la corriente de drenaje es de cero miliamperios, con lo que se define otro punto sobre la curva de transferencia. VGS = VP, ID = 0 mA29Aplicacin de la Ec. ShockleySustituyendo VGS = 0V

30Aplicacin de la Ec. ShockleySustituyendo VGS = VP

31Aplicacin de la Ec. ShockleyDe la Ec. 5.3, se despeja VGS.

32Mtodo AbreviadoPara graficar la curva de transferencia de la manera mas rpida y eficiente mientras se mantenga un grado aceptable de precisin.Si se especifica que VGS sea la mitad del valor de estrechamiento VP, el nivel resultante de ID ser:33

Mtodo AbreviadoEs una ec. General para cualquier nivel de VP siempre y cuando VGS=VP/2.Si se elige ID=IDSS/2 y se sustituye 34

Mtodo AbreviadoSe determinan puntos adicionales, pero la curva de transferencia puede trazarse con un nivel satisfactorio de precisin al utilizar simplemente los cuatro puntos definidos arriba y revisado en la tabla.35

RELACIONES IMPORTANTES36

37

38

39

MOSFET DE TIPO DECREMENTALLos trminos decremental e incremental definen su modo bsico de operacin, mientras que MOSFET significa transistor de efecto de campo metal-xido-semiconductor.Tienen caractersticas similares a las de un JFET entre el corte y la saturacin para IDSS,

40Construccin bsicaSobre el sustrato se construye el dispositivoDispositivos discretos ofrecen un terminal adicional (SS)Los terminales de fuente y compuerta conectados por medio de contactos metlicos a las regiones dopadas-n unidas por un canal n La compuerta conectada a una superficie de contacto metlico, aislada del canal n por dixido de silicio (SiO2)No existe conexin elctrica directa entre la terminal de la compuerta y el canal de un MOSFET41Construccin bsica42

Operacin bsica y caractersticasVoltaje VGS = 0V, VDS PositivoCorriente similar a la establecida a travs del canal del JFET, Corriente resultante IDSS

43

Operacin bsica y caractersticas44

Operacin bsica y caractersticasVGS voltaje negativoLa polarizacin negativa dar una recombinacin entres los electrones y los huecos que reducir el nmero de electrones libres en el canal nEl nivel de corriente de drenaje es reducido.

VGS = -1 V, -2 V, hasta el nivel de estrechamiento de -6VLa corriente de drenaje, la grfica de la curva de transferencia son igual al JFET45

Operacin bsica y caractersticasLa Regin incremental es la regin de voltajes positivos de la compuerta sobre el drenaje o las caractersticas de transferencia,La regin entre el nivel de corte y de saturacin de IDSS se denomina como la regin decremental.Es necesario que se incluya en signo adecuado de VGS en la ec.46MOSFET de tipo decremental de canal-p47

Smbolos48

MOSFET DE TIPO INCREMENTALLas caractersticas del MOSFET de tipo incremental son muy diferentes.La curva de transferencia no est definida por Ec. De Shockley.La corriente de drenaje esta en corte hasta que VGS alcanza una magnitud especifica.El control de corriente en un dispositivo de canal-n ahora resulta afectado por un VGS positivo 49Construccin BsicaLos terminales de la fuente y de drenaje se conectan por medio de contactos metlicos a regiones dopadas-n.Ausencia de un canal ente las dos regiones dopadas-n, principal diferencia entre el MOSFET decremental y los incrementalCapa de SiO2 para aislar la plataforma metlica de la compuerta de la regin entre el drenaje y la fuente.No existe un canal entre los terminales del drenaje y la fuente.

50Operacin bsica y caractersticasSi VGS = 0V y se aplica un voltaje entre el drenaje y fuente.La ausencia del canal-n dar una corriente de cero amperios efectivosUna diferencia mayor con el MOSFET y JFET de tipo decremental donde ID=IDSS.Si VDS tiene cierto voltaje positivo, VGS =0V y la terminal SS se conecta directamente a la fuente, se tendr dos uniones p-n con polarizacin inversa entre las regiones dopadas-n y el sustrato-p para oponerse a cualquier flujo significativo entre el drenaje y la fuente.

51Operacin bsica y caractersticas52

Operacin bsica y caractersticas53

Operacin bsica y caractersticasTanto VDS y VGS con un voltaje positivo mayor de cero.Drenaje y compuerta en un potencial positivo con respecto a la fuente.El potencial positivo en la compuerta presionar los huecos.El resultado es una regin de agotamiento cerca de la capa aislante de SIO2 libre de huecos.El SIO2 evitan que los portadores negativos sean absorbidos en el terminal de la compuerta.El nivel de VGS ocasiona un incremento significativo de la corriente de drenaje se le llama voltaje de umbral (VT o VGS(Th)).Por la ley de Kirchhoff a los voltajes de las terminales del MOSFET se tiene:54

Operacin bsica y caractersticasSi VGS se mantiene fijo en un valor y VDS se incrementa el voltaje VDG caer Ec. 5.11, y la compuerta ser cada vez menos positiva con respecto al drenaje.Esta reduccin de voltaje reducir55

Operacin bsica y caractersticasA su vez la fuerza de atraccin de los portadores libres (electrones) en esta regin del canal inducido, con lo que causar una reduccin en el ancho efectivo del canal Hasta el punto de estrechamiento y se establecer una condicin de saturacin56

Operacin bsica y caractersticasCualquier crecimiento posterior en VDS con un valor fijo de VGS no afecta el nivel de saturacin de ID hasta que aparezcan las condiciones de ruptura.El nivel de saturacin para VDS est relacionado con el nivel de VGS aplicado por:57

Operacin bsica y caractersticasPara valores de VGS menores que el nivel de umbral, la corriente del drenaje de un MOSFET de tipo incremental es de 0 mA.Cuando VGS se incrementa de VT a 8V en nivel de saturacin resultante para ID aumenta de nivel de 0 mA a 10 mAPara niveles de VGS>VT la corriente de drenaje est relacionada con el voltaje compuerta-fuente aplicado mediante la siguiente relacin no lineal:

58

Operacin bsica y caractersticasResulta el trmino cuadrtico de la relacin no lineal (curva) entre ID y VGS.K es una constante que a su vez, esta en funcin de la fabricacin del dispositivo.Se calcula a partir de la derivada de la Ec. 5.13Donde ID(encendido) y VGS(encendido) 59

Operacin bsica y caractersticas60

Operacin bsica y caractersticas61

MOSFET tipo incremental canal-p62

Simbolos63

64

CMOSDos MOSFET de canal-p y de canal-n sobre el mismo sustrato tipo n, se le conoce como un arreglo complementario de MOSFET y es abreviado como CMOSImpedancia de entrada relativamente altaRpidas velocidades de conmutacinBajos niveles de potencia de operacin de la configuracin CMOS dan por resultado una disciplina totalmente nueva que se denomina diseo lgico CMOS.6566

Resumen67

Resumen68

Resumen69