Sdh
65
TREINAMENTO EM SDH
Transcript of Sdh
TREINAMENTO EM SDH
I
ÍNDICE
1. INTRODUÇÃO .............................................................................................................................................1
1.1. GERAL ..................................................................................................................................................1 1.2. REDES PDH ATUAIS ...........................................................................................................................2 1.3. REDE SDH............................................................................................................................................3 1.4. BENEFÍCIOS DA SDH..........................................................................................................................4
2. HIERARQUIA DIGITAL SÍNCRONA...........................................................................................................5
2.1. INTERFACE DE NÓ DA REDE (NNI)...................................................................................................5 2.1.1. TAXAS DE BITS ............................................................................................................................5 2.1.2. ESTRUTURA DE MULTIPLEXAÇÃO............................................................................................6 2.1.3. ESTRUTURA DE QUADRO STM-N............................................................................................12
2.2. CAMADAS DA REDE SDH.................................................................................................................13 2.3. MÉTODOS DE MULTIPLEXAÇÃO.....................................................................................................15
2.3.1. FORMAÇÃO DO VC-12 A PARTIR DE 2Mbps...........................................................................16 2.3.2. FORMAÇÃO DO TUG-2 A PARTIR DE VC-12...........................................................................19 2.3.3. FORMAÇÃO DO VC-3 A PARTIR DE 34Mbps...........................................................................20 2.3.4. FORMAÇÃO DO TUG-3 A PARTIR DE VC-3.............................................................................22 2.3.5. FORMAÇÃO DO TUG-3 A PARTIR DE TUG-2 ..........................................................................23 2.3.6. FORMAÇÃO DE VC-4 A PARTIR DE 140Mbps .........................................................................24 2.3.7. FORMAÇÃO DE VC-4 A PARTIR DE TUG-3 .............................................................................25 2.3.8. FORMAÇÃO DO STM-N A PARTIR DE VC-4 ............................................................................26
2.4. FORMAÇÃO DA ESTRUTURA DE QUADRO DO STM-0.................................................................27 2.4.1. FORMAÇÃO DO "PAYLOAD" DO STM-0...................................................................................27 2.4.2. INTERCONEXÃO STM-0/STM-1 ................................................................................................29
2.5. BYTES DE OVERHEAD .....................................................................................................................32 2.5.1. OVERHEAD DE SEÇÃO (SOH)..................................................................................................32 2.5.2. OVERHEAD DE VIA (POH).........................................................................................................38
2.6. SINAIS DE MANUTENÇÃO................................................................................................................45 2.7. PONTEIROS .......................................................................................................................................47
2.7.1. PONTEIROS DE AU....................................................................................................................47 2.7.2. PONTEIRO DE TU-3 ...................................................................................................................54 2.7.3. PONTEIRO DE TU-12 .................................................................................................................56
2.8. CONCATENAÇÃO DE QUADROS DE AU-4 .....................................................................................61 2.9. MAPEAMENTO DE CÉLULAS ATM ..................................................................................................63
1
1. INTRODUÇÃO
1.1. GERAL
Os trabalhos para padronização da Hierarquia Digital Síncrona (SDH)
tiveram início no XVIII Grupo de Estudos do CCITT (atual ITU-T) em Junho de 1986. O
objetivo desses estudos era criar um padrão mundial para os sistemas de transmissão
síncrona que proporcionasse aos operadores de rede uma rede mais flexível e
econômica.
Em Novembro de 1988 foram aprovados as primeiras recomendações da
SDH: G.707, G.708 e G.709. Essas recomendações definem as taxas de transmissão,
o formato do sinal, as estruturas de multiplexação e o mapeamento de tributários. O
CCITT também definiu uma série de recomendações que controlam a operação dos
multiplexadores síncronos (recomendações G.781, G.782 e G.783) e Gerência de
Rede da SDH (recomendação G.784).
É a padronização destes aspectos dos equipamentos SDH que vai
fornecer a flexibilidade necessária aos operadores de rede para gerenciar
eficientemente o crescimento da rede e o provisionamento de novos serviços
esperados para as próximas décadas. Além disso, esta padronização torna possível a
interconexão direta de equipamentos de diversos fabricantes.
As recomendações da SDH estão baseadas nos princípios da
multiplexação síncrona direta, que é a chave para uma rede de telecomunicações mais
eficiente e mais flexível. Isso significa que sinais tributários individuais podem ser
multiplexados diretamente em um sinal SDH de taxa superior sem a necessidade de
estágios de multiplexação intermediários. Portanto, os Elementos de Rede SDH podem
ser interconectados diretamente, o que diminui drasticamente o número de
equipamentos utilizados.
A gerência efetiva da flexibilidade proporcionada pela SDH requer um
gerenciamento de rede e uma capacidade de manutenção mais avançados, portanto
aproximadamente 5% da estrutura do sinal SDH são alocados para dar suporte às
práticas e procedimentos de gerenciamento de rede avançado.
2
1.2. REDES PDH ATUAIS
Nas redes PDH existentes, normalmente, a tecnologia de transmissão ponto-
a-ponto é utilizada para interligar localidades ou clientes. Por exemplo, um sinal a 64Kbps
deve ser multiplexado até a taxa de 2Mbps e, após outros estágios de multiplexação, à
taxa de 140Mbps, utilizando multiplexador terminal. Entretanto, para se comutar este sinal
de 64Kbps, todo o sinal de 140Mbps deve ser demultiplexado, necessitando para tanto de
um conjunto de multiplexadores em cada ponta do enlace de transmissão. Este arranjo se
torna bastante caro quando, na prática, apenas alguns sinais de 64Kbps necessitam ser
comutados. A Figura 1.1 apresenta uma aplicação típica para sistemas PDH.
Figura 1.1 - Rede PDH Atual
Caso um cliente não necessite mais de um dos serviços oferecidos, o
reprovisionamento e o re-roteamento consomem muito tempo e dinheiro uma vez que
os equipamentos têm que ser realocados ou até mesmo substituídos. O re-roteamento
de circuitos pode levar de alguns minutos a horas, dependendo dos métodos de
controle.
Com a rede SDH, toda a alocação de sinais e o roteamento da
transmissão terão um controle centralizado e totalmente flexível, tornando simples o re-
roteamento ou o reprovisionamento de circuitos.
140Mbps
34Mbps
8Mbps
2Mbps
64Kbps
3
1.3. REDE SDH
A rede SDH desempenha as mesmas funções que a rede PDH existente,
ou seja, transporta os dados do cliente de uma localidade para outra. Entretanto,
através do uso da multiplexação síncrona direta ela executa essa tarefa de uma
maneira mais eficiente. Os sistemas DXC da SDH podem rotear sinais (por exemplo
2Mbps) através da rede sem ter que primeiro demultiplexar o sinal de linha de alta
velocidade, diminuindo custos e proporcionando uma maior eficiência e segurança na
transmissão.
Os DXCs da SDH são controlados através de conjuntos de mensagens
padronizadas, permitindo que novos circuitos sejam provisionados em alguns mili-
segundos a partir de uma estação de controle centralizada. A Figura 1.2 apresenta uma
aplicação de rede utilizando equipamentos SDH.
Figura 1.2 - Rede SDH
Os atuais Sistemas de Gerência das redes SDH permitem não só detectar
falhas, mas avaliar o desempenho, modificar configurações de equipamentos, modificar
rotas e controlar a segurança, entre outras facilidades.
2Mbps
64Kbps
DXC
REDE SDH
4
1.4. BENEFÍCIOS DA SDH
As redes SDH são mais simples de operar, mais baratas, mais resistentes
a falhas e, além disso, preparadas para operar com diferentes serviços que venham a
surgir no futuro. Entre os principais benefícios da rede síncrona, podemos citar :
� Custo dos elementos de rede mais baixo: devido ao padrão comum,
equipamentos compatíveis estarão disponíveis a partir de vários fabricantes, tornando
o mercado mais competitivo e os preços mais atraentes.
� Melhor gerência de rede: com uma gerência melhor os operadores
serão capazes de usar a rede mais eficientemente e fornecer melhores serviços.
Conceitos de TMN serão adotados.
� Provisionamento mais rápido: como novos circuitos podem ser
definidos através de software para ocupar o espaço desejado na banda de
transmissão, o provisionamento é muito mais rápido. A única nova conexão necessária
estará entre as dependências do cliente e o nó de acesso à rede mais próximo.
� Melhor utilização da rede: com total controle do roteamento, os
circuitos do cliente podem ser configurados de forma a se obter o melhor uso dos
recursos da rede.
� Recuperação da rede: com a possibilidade do re-roteamento da rede
em tempo real, uma falha pode ser eliminada através da simples reprogramação das
rotas. Os sistemas de proteção e relatórios internos irão automaticamente cuidar das
falhas mais simples.
� Futuros serviços: a SDH será responsável pelo transporte de novos
serviços como TV de Alta Definição, sistemas CAD/CAM, redes WAN, RDSI (ISDN) e
novos serviços da demanda. Como o operador tem total controle sobre a alocação de
sinais, qualquer novo serviço será simples de ser provisionado.
5
2. HIERARQUIA DIGITAL SÍNCRONA
2.1. INTERFACE DE NÓ DA REDE (NNI)
A NNI é a interface de nó da rede necessária para interligar os elementos
da SDH no transporte de informações. É um conjunto de padronizações que define os
seguintes itens:
� Taxas de bits;
� Estrutura de multiplexação;
� Estrutura de quadro.
2.1.1. TAXAS DE BITS
Na SDH é definida uma estrutura básica de transporte de informação
denominada Módulo de Transporte Síncrono-1 (STM-1) com taxa de 155,520Mbps.
Essa estrutura define o primeiro nível da hierarquia. As taxas de bit dos níveis
superiores são múltiplos inteiros do STM-1.
São padronizados quatro módulos de transporte: STM-1, STM-4, STM-16
e STM-64, conforme mostra a Tabela 2.1
Tabela 2.1- Níveis da Hierarquia Digital Síncrona
Nível SDH Taxa de Bits (Mbps) Designação 1 155,520 STM-1 4 622,080 STM-4
16 2.488,320 STM-16 64 9.953,280 STM-64
Também é definida uma estrutura de quadro com capacidade de
transmissão inferior a do STM-1, com o objetivo de utilização em sistemas de rádio-
enlace e satélite. Essa estrutura possui taxa de 51,840Mbps e é denominada STM-0,
não sendo considerada um nível hierárquico da SDH.
6
2.1.2. ESTRUTURA DE MULTIPLEXAÇÃO
A estrutura de multiplexação, mostrada na Figura 2.2, segue as normas
para SDH do Instituto Europeu de Padrões de Telecomunicações (ETSI). Nela
podemos identificar as seguintes estruturas :
a. Container (C)
Estrutura de tamanho apropriado que transporta o sinal tributário pela
rede SDH. A Tabela 2.2 mostra a distribuição dos tributários PDH em cada container.
Tabela 2.2- Tributários Mapeados em Containers
Container Tributário Mapeado C-11 1.544 Kbps C-12 2.048 Kbps C-2 6.312 Kbps C-3 34.368 Kbps
44.736 Kbps C-4 139.264 Kbps
b. Container Virtual (VC)
Estrutura de informação formada por uma carga útil acrescida de um
Overhead de Via (POH) que permite a monitoração no caminho percorrido pelo sinal.
A carga útil (container) transportada pelo VC é chamada "payload". Os
VCs podem ser de ordem inferior (LO VC) ou de ordem superior (HO VC). Os LO VC
também são chamados VC-m (m = 1, 2,3) e os HO VC podem ser chamados de VC-n
(n = 3, 4).
Tabela 2.3- Composição do LO VC e HO VC
LO VC Período (µµµµs) Payload VC-11 500 C-11 VC-12 500 C-12 VC-2 500 C-2 VC-3 125 C-3
HO VC Período (µµµµs) Payload VC-3 125 C-3 ou 7xTUG-2 VC-4 125 C-4 ou 3xTUG-3
7
c. Unidade Tributária (TU)
Estrutura que provê a adaptação entre as Camadas de Via de Ordem
Inferior e Superior. É formado por um "payload" de informação (LO VC) e um ponteiro
de TU que indicará a diferença de fase entre o quadro de TU e o LO VC em questão.
Tabela 2.4- Composição da Unidade Tributária (TU)
Unidade Tributária Payload TU-11 VC-11 TU-12 VC-12 TU-2 VC-2 TU-3 VC-3
d. Grupo de Unidades Tributárias (TUG)
O TUG é uma estrutura de informação formada pelo entrelaçamento byte
a byte de TUs. A Tabela 2.5 apresenta as possíveis composições dos TUGs.
Tabela 2.5- Composição do Grupo de Unidades Tributárias (TUG)
TUG TU 4xTU-11
TUG-2 3xTU-12 1xTU-2
TUG-3 7xTUG-2 1xTU-3
e. Unidade Administrativa (AU)
A AU provê adaptação entre a Camada de Via de Ordem Superior e a
Camada da Seção Multiplexadora. É formada por um "payload" de informação (HO VC)
e um ponteiro de AU que a diferença de fase entre o VC e o quadro STM de transporte.
Tabela 2.6- Composição da Unidade Administrativa (AU)
Unidade Administrativa Payload AU-3 VC-3 AU-4 VC-4
8
f. Grupo de Unidades Administrativas (AUG)
O AUG é uma estrutura de informação constituída pelo entrelaçamento
byte a byte de AUs, a Tabela 2.7 apresenta sua composição.
Tabela 2.7 - Composição do Grupo de Unidades Administrativas (AUG)
Composição AUG 3xAU-3
1xAU-4
g. Módulo de Transporte Síncrono (STM)
O quadro STM é uma estrutura de informação que ocupa a Camada de
Seção. É formado por um "payload" de informação (AUG) e um Overhead de Seção
(SOH) que permitirá a monitoração do percurso do sinal durante a transmissão.
1 RSOH
3 4 PONTEIRO ( AU PTR )
5 PAYLOAD MSOH
9
Figura 2.1 – Módulo de Transporte Síncrono (STM)
9
Figura 2.2 - Estrutura de Multiplexação da SDH
44.7
36 K
bps
34.3
68 K
bps
C-4
TUG
-3V
C-3
TU
-3
ST
M-N
VC
-4A
U-4
AU
G
x 3
x 7
x 1
x 3
x 1
x N
139.
264
Kbp
s
C-1
2V
C-1
2T
U-1
2
2.04
8 K
bps
Pro
cess
amen
to d
e P
onte
iro
Map
eam
ento
Alin
ham
ento
Mul
tiple
xaçã
o
C-2
VC
-20
TU
-2x
1
C-1
1
1.54
4 K
bps
6.31
2 K
bps
TU
-11
x 4
VC
-3
C-3
AU
-3
x 3
VC
-11
TU
G-2
x 7
10
a. Ponteiro (PTR)
O PTR transporta a informação numérica do "offset" de quadro, que indica
quantos bytes existem entre o início do quadro de um LO VC ou HO VC em relação ao
início do quadro da entidade de transporte (TU ou AU, respectivamente). Em outras
palavras, os bytes de ponteiro promovem um ajuste de fase entre estruturas,
simplificando o processo de multiplexação e viabilizando a transporte síncrono de
sinais.
b. Mapeamento
O mapeamento é o processo pelo qual tributários são adaptados em VCs
para serem transportados através da rede SDH. Se o sinal tributário for assíncrono, no
mapeamento deverá ser feita a justificação de bit, que não deve ser confundida com a
justificação de ponteiro. A justificação de bit deve ocorrer em função das variações
existentes nas taxas dos sinais tributários.
Tabela 2.8 – Variação dos Sinais Tributários em Partes Por Milhão
Sinal Tributário Taxa Nominal Variação Típica 2M 2.048Kbps ± 50ppm
34M 34.368Kbps ± 20ppm 140M 139.264Kbps ± 15ppm
11
c. Multiplexação
A multiplexação é o processo pelo qual vários sinais da Camada de Via
de Ordem Inferior são adaptados na Camada de Via de Ordem Superior, ou vários
sinais da Camada de Via de Ordem Superior são adaptados na Camada da Seção
Multiplexadora.
d. Alinhamento
O alinhamento é o processo pelo qual a informação de "offset" do quadro
é incorporada ao quadro de transporte, ou seja, a inserção de bytes de ponteiros às
estruturas.
O VC-n associado a um AU-n não tem fase fixa em relação ao quadro
STM-N, porém o ponteiro de AU-n tem. Deste modo, a posição do VC-n pode variar,
pois o ponteiro de AU-n indicará onde inicia o primeiro byte do VC-n. O mesmo
acontece com os VC-m associados ao TU-m que não têm fase fixa em relação ao início
do VC-n.
12
2.1.3. ESTRUTURA DE QUADRO STM-N
A estrutura básica do quadro STM-N é dividida em três áreas (SOH, PTR
e "payload" de informação), conforme mostra a Figura 2.3. O quadro STM-N consiste
de 9 linhas por Nx270 bytes, lidos da esquerda para a direita e de cima para baixo.
N x 9 N x 261 1 RSOH
3 4 PONTEIRO (AU PTR)
5 AUG MSOH
9
Figura 2.3- Estrutura Básica do STM-N
a. Overhead de Seção (SOH)
O SOH é dividido em duas áreas. Nas linhas de 1 a 3 e colunas de 1 a 9
tem-se o Overhead da Seção Regeneradora (RSOH), enquanto que nas linhas de 5 a 9
e colunas de 1 a 9 encontra-se o Overhead da Seção Multiplexadora (MSOH).
b. Ponteiro de Unidade Administrativa (AU PTR)
O AU PTR está localizado dentro da linha 4 das colunas 1 a 9.
c. "Payload" (AUG)
O "payload" de informação do STM-N é formado por N AUGs, onde:
- AUG = 1 x AU-4, ou
- AUG = 3 x AU-3
13
2.2. CAMADAS DA REDE SDH
A rede SDH é dividida em camadas com funções específicas onde uma
camada inferior é cliente da camada imediatamente superior e uma camada superior é
servidora da camada imediatamente inferior.
A rede SDH tem basicamente três camadas distintas que são: Camada de
Circuito, Camada de Via e Camada de Transmissão.
� Camada de Circuito é a camada de sinais tributários da SDH.
� Camada de Via é a camada responsável pelo suporte e monitoração da Camada de
Circuito. Pode ser de ordem inferior (Camada de Via de Ordem Inferior) ou de ordem
superior (Camada de Via de Ordem Superior).
� Camada de Transmissão é a camada que fará o transporte de informação via STM-
N. É dividida em Camada de Seção e Camada Física.
A Camada de Seção é subdividida em Camada de Seção Multiplexadora,
que se relaciona com a transmissão ponto-a-ponto da informação entre locais que
acessem (roteiem ou terminem) rotas, e Camada de Seção Regeneradora, que se
relaciona com a transmissão da informação entre regeneradores e entre regeneradores
e locais que acessem a via.
A Camada Física é o meio físico de transmissão do STM-N.
Dependendo do tipo de atendimento que se pretende, estarão disponíveis
diferentes tipos de rede implicando em diferentes traçados entre camadas da SDH.
Na Figura 2.4 se vê um exemplo do caminho nas camadas SDH de uma
determinada rede de telecomunicações.
14
P D H
P D H
R E G
R E G
MU
XM
UX
SD
XC
"LO
OP
Tra
il "
Cam
ada
Fís
ica
Cam
ada
da S
eção
Reg
ener
ador
a
Cam
ada
da S
eção
Mul
tiple
xado
ra
Cam
ada
de V
ia d
e O
rdem
Sup
erio
r
Cam
ada
de V
ia d
e O
rdem
Infe
rior
Cam
ada
de C
ircui
to
Figura 2.4 - Modelo de Rede em Camadas
15
2.3. MÉTODOS DE MULTIPLEXAÇÃO
Na Figura 2.5 é mostrada a estrutura de multiplexação simplificada,
apenas com as taxas de hierarquia européia.
34.368 Kbps
C-3
C-4
TUG-2
TUG-3
VC-4
C-12VC-12
VC-3TU-3
TU-12
STM-N AU-4AUG
x 3
x 7
x 1
x 3
x 1x N
139.264 Kbps
2.048 KbpsProcessamento de Ponteiro
Mapeamento
Alinhamento
Multiplexação
Figura 2.5- Estrutura de Multiplexação Simplificada
São apresentadas três maneiras distintas de formação de um quadro
STM-1, a partir dos tributários de 2.048Kbps, 34.368Kbps ou 139.264Kbps. A descrição
da formação do quadro STM-1 está dividida em oito etapas:
� Formação do VC-12 a partir de 2Mbps;
� Formação do TUG-2 a partir de VC-12;
� Formação do VC-3 a partir de 34Mbps;
� Formação do TUG-3 a partir de VC-3;
� Formação do TUG-3 a partir de TUG-2;
� Formação do VC-4 a partir de 140Mbps;
� Formação do VC-4 a partir de TUG-3;
� Formação do quadro STM-N a partir de VC-4.
16
2.3.1. FORMAÇÃO DO VC-12 A PARTIR DE 2Mbps
A primeira etapa para a formação do VC-12 é a inserção do sinal de
2.048Kbps em uma estrutura denominada Container-12 (C-12). O número 1 de C-12
refere-se ao mapeamento de sinais PDH de primeira ordem e o número 2 diferencia o
container C-12 do container análogo da Sonet, C-11.
O C-12 é uma estrutura de 4 x 34 bytes contendo o sinal de 2.048Kbps
além de bytes fixos de enchimento, bits de controle de justificação, bits de justificação e
bits de informação. O mapeamento de tributários em um C-12 é efetivo a cada quatro
quadros de 125µs, formando-se assim um multiquadro de 500µs.
Após a inserção do sinal de 2.048Kbps no C-12, é adicionado a cada
quadro, um byte de POH contendo informações sobre o desempenho, manutenção e
alarmes da via percorrida. A adição dos quatro bytes de POH, resulta na estrutura
denominada Container Virtual-12 (VC-12). O VC-12 é uma estrutura de 4 x 35 bytes
que se repete a cada 500µs.
O mapeamento do tributário de 2Mbps em um VC-12 pode ocorrer de
duas maneiras:
� mapeamento assíncrono;
� mapeamento síncrono em nível de byte.
a. Mapeamento Assíncrono
O mapeamento assíncrono apresenta as seguintes características:
• permite o mapeamento de um tributário de 2Mbps com qualquer estrutura de quadro;
• não permite visibilidade dentro do VC-12 de qualquer sinal integrante do tributário;
• utiliza o processo de justificação de bit para o mapeamento, possibilitando que o
tributário seja um sinal com tolerância de ±50ppm.
17
Figura 2.6 – Mapeamento Assíncrono de 2Mbps
O C-12 consiste de 1.023 bits de informação (bits I), dois bits de
oportunidade de justificação (S1 e S2), 6 bits de controle de justificação (C1C1C1 e
C2C2C2) e 8 bits reservados para uso futuro como overhead (bits O). Os bits restantes
são bits fixos de enchimento.
Dois conjuntos de três bits de justificação (C1 e C2) são usados para
controlar as duas oportunidades de justificação S1 e S2, respectivamente. O bit S2 é
utilizado para justificação positiva enquanto que o bit S1 é utilizado para justificação
negativa. Quando C1C1C1 = "000", há uma indicação de que S1 é um bit de
informação, enquanto que para C1C1C1 = "111", a indicação é de que S1 é um bit de
justificação. Os bits C2 controlam S2 da mesma forma.
PAYLOAD
ENCHIMENTO
ENCHIMENTO
34 b
ytes
125µ
sPAYLOAD
C1 C2 O O O O R R
ENCHIMENTO
125µ
s
PAYLOAD
C1 C2 O O O O R R
ENCHIMENTO
125µ
s
PAYLOAD
C1 C2 R R R R R S1
ENCHIMENTO
125µ
s
S2 I I I I I I I
PAYLOAD
ENCHIMENTO
ENCHIMENTO
35 b
ytes
125µ
s
PAYLOAD
C1 C2 O O O O R R
ENCHIMENTO
125µ
s
PAYLOAD
C1 C2 O O O O R R
ENCHIMENTO
125µ
s
PAYLOAD (31 BYTES)
C1 C2 R R R R R S1
ENCHIMENTO
125µ
s
S2 I I I I I I I
POH
POH
POH
POH
C-12C-12 VC-12VC-12
18
b. Mapeamento Síncrono em Nível de Byte
O mapeamento síncrono em nível de byte de sinais tributários de 2Mbps
na SDH apresenta as seguintes características:
• permite a visibilidade dos dados do tributário, pois os canais de 64Kbps bem como a
estrutura de sinalização ocupam posições conhecidas na estrutura do VC-12;
• só realiza o mapeamento de tributários síncronos com o VC-12 já que não utiliza o
processo de justificação de bit;
• provê interconexão com a PDH no mapeamento de tributários de 2Mbps com
estrutura de quadro com 30 ou 31 canais.
Esse mapeamento pode empregar sinalização por canal associado (CAS)
ou sinalização por canal comum (CCS).
Figura 2.7 – Mapeamento Síncrono em Nível de Byte de 2Mbps
VC-12VC-1234
byt
es
125µ
s12
5µs
125µ
s12
5µs
POH
ENCHIMENTO
ENCHIMENTO
CANAIS DE 1 A 15
CANAL 16
CANAIS DE 17 A 31
ENCHIMENTO
POH
ENCHIMENTO
ENCHIMENTO
CANAIS DE 1 A 15
CANAL 16
CANAIS DE 17 A 31
ENCHIMENTO
POH
ENCHIMENTO
ENCHIMENTO
CANAIS DE 1 A 15
CANAL 16
CANAIS DE 17 A 31
ENCHIMENTO
POH
ENCHIMENTO
ENCHIMENTO
CANAIS DE 1 A 15
CANAL 16.
CANAIS DE 17 A 31
ENCHIMENTO
VC-12VC-12
34 b
ytes
125µ
s12
5µs
125µ
s12
5µs
POH
ENCHIMENTO
ENCHIMENTO
CANAIS DE 1 A 15
ALINH. MULTIQ. / SINAL.
CANAIS DE 16 A 30
ENCHIMENTO
POH
ENCHIMENTO
ENCHIMENTO
CANAIS DE 1 A 15
ALINH. MULTIQ. / SINAL.
CANAIS DE 16 A 30
ENCHIMENTO
POH
ENCHIMENTO
ENCHIMENTO
CANAIS DE 1 A 15
ALINH. MULTIQ. / SINAL.
CANAIS DE 16 A 30
ENCHIMENTO
POH
ENCHIMENTO
ENCHIMENTO
CANAIS DE 1 A 15
ALINH. MULTIQ. / SINAL.
CANAIS DE 16 A 30
ENCHIMENTO
(CAS) (CCS)
35 b
ytes
19
2.3.2. FORMAÇÃO DO TUG-2 A PARTIR DE VC-12
Afim de prover o ajuste de fase de sinais de 2Mbps mapeados de forma
assíncrona, são inseridos à estrutura de VC-12 quatro bytes de ponteiro, um a cada
quadro. Com a adição de ponteiros ao VC-12, forma-se a estrutura de TU-12, com 4 x
36 bytes a cada 500µs.
Figura 2.8 – Formação da Estrutura de TU-12
Três TU-12 são multiplexadas para dar origem ao TUG-2, formado por
108 bytes e representado por uma estrutura de 9 linhas por 12 colunas de bytes. A
Figura 2.9 representa também o TU-12 na forma matricial, por uma estrutura de 9
linhas por 4 colunas.
PAYLOAD
ENCHIMENTO
ENCHIMENTO
35 b
ytes
125µ
s
PAYLOAD
C1 C2 O O O O R R
ENCHIMENTO
125µ
s
PAYLOAD
C1 C2 O O O O R R
ENCHIMENTO
125µ
s
PAYLOAD (31 BYTES)
C1 C2 R R R R R S1
ENCHIMENTO
125µ
s
S2 I I I I I I I
POH
POH
POH
POH
VC-12VC-12
PAYLOAD35 b
ytes
125µ
s
PAYLOAD 125µ
s
PAYLOAD 125µ
s12
5µs
PTR
PTR
PTR
PTR
TU-12TU-12
PAYLOAD
36
byte
s
20
Figura 2.9 – Formação da Estrutura de TUG-2
É importante observar que, como a estrutura de TUG-2 ocorre em 125µs,
apenas os primeiros quadros de cada um dos três TU-12 são multiplexados neste
processo. Outros três TUG-2 serão formados a partir dos segundos, terceiros e quartos
quadros de cada TU-12.
2.3.3. FORMAÇÃO DO VC-3 A PARTIR DE 34Mbps
Um sinal tributário de 34.368Kbps pode ser inserido em um container
denominado C-3, que além do sinal tributário também inclui bytes justificação de bits
fixos de enchimento, totalizando 756 bytes. Em seguida é adicionada uma coluna com
9 bytes de POH com informações de desempenho, manutenção e alarmes da via
percorrida, formando-se a estrutura VC-3. O VC-3 é representado por uma estrutura de
9 x 84 bytes que ocorre a cada 125µs.
No mapeamento representado na Figura 2.10, o payload é dividido em
três áreas idênticas. Cada uma destas três áreas possui 1431 bits de informação (I),
dois conjuntos de 5 bits de controle de justificação (C1 e C2), dois bits de oportunidade
de justificação (S1 e S2) e 573 bits de enchimento fixo.
1 2 3 4
5 6 7 8
33 34 35 36
4 colunas
9 linhas
12 colunas
TUG-2
X
Y
Z
9 linhas
XXX
YYY
ZZZ
1 2 3 4
5 6 7 8
33 34 35 36
4 colunas
9 linhas
1 2 3 4
5 6 7 8
33 34 35 36
4 colunas
9 linhas
X Y Z
21
Figura 2.10 – Mapeamento de 34Mbps em VC-3
Os dois conjuntos de 5 bits do controle de justificação, C1 e C2, são
usados para controlar os dois bits de oportunidade de justificação, S1 e S2,
respectivamente.
C1C1C1C1C1 = 00000, indica que S1 é um bit de dado;
C1C1C1C1C1 = 11111, indica que S1 é um bit de justificação.
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
C3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
3x8
IC
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
C3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
3x8
IC
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
C3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
3x8
I3x
8 I
AB
8I
1 3
1
3
1
3
1
3
1
1
3
1
3
1
3
1
3
1 3
1
1
3
1
3
1 3
1
3
1
3
1 1
3
1
3
1
3
1
3
1
3
1 1
3
PO
H d
o V
C-3
J1 B3
C2
G1
F2 H4
Z3 K3
Z5
T1
T2
T3
= R
R R
R R
R R
R
C =
R
R R
R R
R C
1 C
2
AB
= R
R R
R R
R R
S1
S2
I I I
I I I
I
R =
Bit
fixo
de e
nchi
men
toC
1;C
2= B
its d
e co
ntro
le d
e ju
stifi
caçã
oS
1;S
2= B
its d
e op
ortu
nida
de d
e ju
stifi
caçã
oI=
Bit
de in
form
ação
184
22
Os bits C2 controlam S2 da mesma maneira. Uma decisão por maioria
deverá ser utilizada no receptor para proteção contra erros simples ou duplos nos bits
C. O valor contido em S1 e S2, quando eles forem bits de justificação, não é definido,
devendo ser ignorado no receptor.
O mesmo mapeamento poderia ser usado para sinais de 34.368Kbps
síncronos a nível de bit ou byte. Nesses casos, o bit S1 seria um enchimento fixo e S2,
um bit de informação. Através da atribuição do valor "1" ao bit C1 e "0" ao bit C2, um
receptor comum poderia ser usado por ambos os mapeamentos síncrono e assíncrono
a 34.368Kbps.
2.3.4. FORMAÇÃO DO TUG-3 A PARTIR DE VC-3
Agrupando-se outra coluna de 9 bytes à estrutura de VC-3, forma-se o
TU-3, conforme representa a Figura 2.11.
Figura 2.11 – Formação do TUG-3 a Partir de VC-3
Os três primeiros bytes da última coluna inserida contêm efetivamente o
valor de ponteiro de TU-3, que aponta o início de VC-3. Os seis bytes seguintes são
bytes fixos de enchimento.
P
O
H
PAYLOAD
85 colunas
9 linhas
P
O
H
PAYLOAD
86 colunas
9 linhas
PTR
VC-3
TU-3 = TUG-3
23
2.3.5. FORMAÇÃO DO TUG-3 A PARTIR DE TUG-2
O TUG-3 será formado através da multiplexação de sete TUG-2s, além da
inserção de duas colunas de enchimento conforme mostra a Figura 2.12. A estrutura
matricial de um TUG-3 é composta por 9 linhas e 86 colunas, totalizando 774 bytes.
1 2 3 4
5 6 7 8
33 34 35 36
4 colunas
9 linhas
12 colunas
TUG-2 (1)
X
Y
Z
9 linhas
XXX
YYY
ZZZ
TU-12
1 2 3 4
5 6 7 8
33 34 35 36
4 colunas
9 linhas
12 colunas
TUG-2 (7)
X
Y
Z
9 linhas
XXX
YYY
ZZZ
TU-12
...
12
34
56
7
12
3
54
67
TUG-3
9 linhas
enchimento
1 2 86
...............
Figura 2.12- Formação do TUG-3 a partir de TUG-2
24
2.3.6. FORMAÇÃO DE VC-4 A PARTIR DE 140Mbps
Na formação de um VC-4 a partir de um tributário de 139.264Kbps o
tributário é inserido em um container denominado C-4 com 9 linhas por 260 colunas. Ao
C-4 é acrescentada uma coluna de 9 bytes de POH, formando o VC-4 com 9 x 261
bytes.
Figura 2.13- Formação do VC-4 a Partir de 140Mbps
RSOH
MSOH
PTR AU-4
270 bytes
9 261 bytes
STM-1
1
3
4
5
9
J1
B3
C2
G1
F2
H4
Z3
K3
Z5
VC-4
20 blocos de 13 bytes
1 byte
13 bytes
POH W 96 I X 96 I Y 96 I Y 96 I Y 96 I
X 96 I Y 96 I Y 96 I Y 96 I X 96 I
Y 96 I Y 96 I Y 96 I X 96 I Y 96 I
Y 96 I Y 96 I X 96 I Y 96 I Z 96 I
1 Byte
12 Bytes
W = I I I I I I I I
X = C R R R R R O O
Y = R R R R R R R R
Z = I I I I I I S R
25
2.3.7. FORMAÇÃO DE VC-4 A PARTIR DE TUG-3
Um VC-4 pode ser formado através da multiplexação de três TUG-3,
conforme mostra a Figura 2.14.
TUG-3 TUG-3TUG-3
1 86 1 86 1 86
(1) (2) (3)
1 2 3 261POH
1
2
3
4
5
6
7
8
9
1 1 1 ......... 86 86 86
1 258
enchimentoPayload
VC-4
Figura 2.14- Formação de VC-4 a Partir de TUG-3
Notar que além da multiplexação, torna-se necessária a inclusão de uma
coluna com 9 bytes de POH contendo monitoração de desempenho, manutenção e
alarmes da via, também são inseridas duas colunas de enchimento resultando em uma
estrutura de 9 linhas por 261 colunas, totalizando 2.349 bytes.
26
2.3.8. FORMAÇÃO DO STM-N A PARTIR DE VC-4
Quando se associa um ponteiro ao VC-4 é obtida uma nova estrutura
denominada AU-4. O ponteiro de AU-4 indica a localização do primeiro byte do VC-4,
sendo que esse ponteiro possui posição fixa dentro do quadro STM-1.
A multiplexação de várias AUs dá origem ao AUG. Nesse caso, devido à
utilização de apenas uma AU, a AU-4 coincide com o AUG. Acrescentando os bytes de
SOH à estrutura existente, forma-se o quadro STM-1 conforme mostra a Figura 2.15. O
quadro STM-1 possui um total de 2.430 bytes e um período de 125µs.
VC-4
POH
C-4
261 bytes
9 bytes
261 bytes
9 bytesPonteiro de AU
9 bytes
Ponteiro de AU
RSOH
MSOH
AUG
associando ponteiro
AUG=AU-4
STM-1
associando Overhead de Seção
Figura 2.15- Formação do STM-1 a Partir de VC-4
A estrutura de quadro STM-N é formada basicamente pela multiplexação
de N payloads de quadros STM-1. O quadro STM-N possui também bytes de SOH e de
ponteiros (N x 9 colunas).
27
2.4. FORMAÇÃO DA ESTRUTURA DE QUADRO DO STM-0
A estrutura de quadro de um STM-0 possui as mesmas áreas que um
quadro STM-N, ou seja, SOH, Ponteiros e "Payload". A Figura 2.16 mostra a
representação da estrutura de quadro de um sinal STM-0.
Ponteiro de AU
RSOH
MSOH
Payload
1
345
9
1 3 4 90
Número de bytes : 810Número de bits : 6480Período : 125 usTaxa : 51,84 Mbps
Figura 2.16- Estrutura de Quadro do STM-0
2.4.1. FORMAÇÃO DO "PAYLOAD" DO STM-0
O payload de um STM-0 é formado por um AU-3 e, por sua vez, o AU-3 é
formado adicionando-se bytes de enchimento e ponteiros de AU ao VC-3. A Figura
2.17 mostra a formação desse "payload".
28
POH
POH
VC-3
AU-3
AU-3
AU-3
RSOH
PONTEIRO
MSOH
30 59
ENCHIMENTOassociandoponteiro de AU
1 2 3
associando SOH
ponteirode AU-3associado
9 bytes
9 bytes
9 bytes
9 bytes
85 bytes
87 bytes
87 bytes
90 bytes1
345
9quadro STM-0
Figura 2.17- Formação do Quadro STM-0
A Figura 2.18 mostra as duas possibilidades de formação do VC-3 :
VC-3 a partir de 7 TUG-2s: para se formar um VC-3 a partir de TUG-2s, é
feita uma multiplexação temporal de 7 TUG-2, além da inserção de uma coluna de
POH ( contendo informações de monitoração de desempenho, manutenção e alarmes
).
VC-3 a partir de um C-3: uma vez obtido o VC-3, um ponteiro de 3 bytes é
associado a ele para permitir ajustes de freqüência do "payload" com relação à
estrutura de transporte. Dessa forma, obtém-se o AU-3. Associando-se a essa
estrutura os bytes de supervisão de seção, conforme mostra a Figura 2.17, obtém-se o
quadro STM-0.
29
STM-0 AU-3 VC-3 C-3
TUG-2
TU-12 VC-12 C-12
x 7
x3
34,368 Mbps
2,048 Kbps
Figura 2.18- Formação do Quadro STM-0
2.4.2. INTERCONEXÃO STM-0/STM-1
Quando houver necessidade de interligação STM-0/STM-1 de forma a
permitir a continuidade das informações da via, os rádios síncronos STM-0 deverão
possibilitar a interligação em multiplexadores STM-1 através do caminho definido pela
Figura 2.19.
STM-1 AUG AU-4 VC-4 TUG-3
STM-0
NNI
RRPAU-3 VC-3 TUG-2
x1x1x1
x1x1
1 a 3
1
x7
x7
Figura 2.19- Interconexão STM-0/STM-1
30
Dessa forma, como os sinais não chegam a nível de 2Mbps, consegue-se
manter as informações da via contidas em VC-12. Nos casos em que não houver
necessidade de manutenção das informações da via, a interconexão STM-0/STM-1
poderá ser feita a nível de 2Mbps.
31
PRIMEIRA LISTA DE EXERCÍCIOS
1) Na sua opinião, quais as vantagens da tecnologia SDH em relação à PDH ? 2) Demonstre o cálculo da taxa de transmissão (em bps) de um quadro STM-16. 3) Qual a função do Ponteiro ? Quais estruturas utilizam ponteiros dentro do quadro STM-N ? 4) A partir da estrutura de multiplexação simplificada, calcular as taxas de saída de cada um dos processos que envolve a alocação dos sinais E3 (34Mbps). 5) Qual a diferença entre um quadro de VC-4 formado por TUG-3’s com sinais de 2M e outro formado por TUG-3’s com sinais de 34M ? Se houver diferença, explique o motivo. 6) Quantos TUG-3 são necessários para transportar 313 tributários de 2M e 14 de 34M ? Quais as taxas de transmissão SDH podem ser utilizadas para este conjunto de tributários ? 7) Porque torna-se necessária a inserção de colunas de enchimento à estrutura de TUG-3 quando o mesmo é formado pela multiplexação de 3 TUG-2 ? 8) Qual o motivo da capacidade de transporte do quadro STM-1 não ser suficiente para transportar 4 tributários de 34Mbps ? 9) Em qual camada de rede SDH são lidos os bytes de POH de VC-4 ? 10) Defina com suas palavras nível de cross-conexão.
32
2.5. BYTES DE OVERHEAD
Na SDH existem quatro tipos de overheads :
• Overhead da Seção Regeneradora (RSOH);
• Overhead da Seção Multiplexadora (MSOH);
• Overhead da Via de Ordem Superior (HO POH);
• Overhead da Via de Ordem Inferior (LO POH).
2.5.1. OVERHEAD DE SEÇÃO (SOH)
O SOH é a informação adicionada ao "payload" para formar um STM-N,
sendo dividido em RSOH e MSOH. No SOH podem ser encontradas as informações de
alinhamento de quadro, manutenção, monitoração de desempenho e outras funções
operacionais.
A informação do RSOH é terminada na Camada da Seção Regeneradora,
permitindo a monitoração do caminho percorrido nesta seção. Os bytes do RSOH são
lidos por todos os equipamentos que compõe a rede SDH (multiplexadores,
regeneradores e DXCs).
A informação do MSOH passa através dos regeneradores
transparentemente e termina na Camada da Seção Multiplexadora, onde os AUGs são
montados e desmontados monitorando, dessa forma, o caminho percorrido dentro da
Camada da Seção Multiplexadora (referir-se à Figura 2.4).
Figura 2.20- Terminação dos Bytes de SOH
MUXA
MUXB
REG 1 DXCB
DXCA
SR SR SR SR
SM SM SM
33
A1 A1 A1 A2 A2 A2 J0
D1 D2 D3PONTEIRO DE AU
B2 B2 B2 K1 K2
D4 D5 D6
D7 D8 D9
D10 D11 D12
S1 Z1 Z1 Z2 Z2 M1 E2
B1 E1 F1
* *
RSOH
MSOH
9 bytes
9 linhas
Bytes reservados para uso nacional
Bytes que não são embaralhados, portanto se deve tomar cuidado com os seus valores
*
Bytes dependentes do meio de transmissão
Nota: Todos os bytes não assinalados estão reservados para uma futura padronização
Figura 2.21- Bytes do SOH
NOTA : O quadro do sinal STM-1e possui o SOH reduzido, não contendo os bytes D1, D2, D3 e o byte K1. A1 e A2 : Palavra de Alinhamento de Quadro
São bytes reservados para a transmissão da informação de início de
quadro, denominados Palavra de Alinhamento de Quadro (PAQ). Através de um
algoritmo de identificação e confirmação da PAQ, o receptor pode identificar o início do
quadro STM-N.
A1 = 11110110;
A2 = 00101000.
34
JJ00 : “Trace” de Seção de Regeneração
O byte J0 é alocado como “trace” de uma seção de regeneração, devendo
existir concordância mútua, quanto a seu valor, entre elementos de rede. O operador
da rede pode “escrever” seu conteúdo de forma a identificar a seção em questão. A
Figura 2.22 apresenta um exemplo de sua utilização entre dois elementos de rede.
Figura 2.22- Exemplo de Programação do Byte Jo
BB11 : Monitoração de Erros na Seção Regeneradora
Esse byte permite a monitoração de erros na Seção Regeneradora
utilizando o código BIP-8 ("Bit Interleaved Parity" - 8). O BIP-8 é um código de 8 bits,
usando paridade par, formado no transmissor após o embaralhamento do quadro.
Todos os bits do quadro STM-N anterior são divididos em seqüências
(blocos) de 8 bits. A quantidade de bits "1" nos primeiros bits das seqüências de 8 bits
tem de ser par, incluindo o byte B1. Da mesma forma a quantidade de bits "1" nos
segundos bits das seqüências de 8 bits tem de ser par e assim por diante, até os
oitavos bits nas seqüências de 8 bits.
EE11 ee EE22 : Canal de Serviço
Os bytes E1 e E2 constituem canais de 64Kbps de serviço para
comunicação de voz, sendo que E1 faz parte do RSOH, podendo ser acessado tanto
nos regeneradores quanto nos demais equipamentos. E2 faz parte do MSOH podendo
ser acessado nos equipamentos que compõe a Seção Multiplexadora.
MUXA
MUXB
Jo = AparaBJo’ = BparaA
Jo = BparaAJo’ = AparaB
35
FF11 : Canal de Usuário
Reservado para uso da empresa operadora da rede. Seu conteúdo ainda
não é definido, entretanto, pode ser utilizado como um canal de 64Kbps para
comunicação de dados na seção regeneradora.
DD11--DD1122 : Canal de Comunicação de Dados- DCC
Os bytes D1 a D3 (DCCr) formam um canal de 192Kbps para
comunicação no percurso do sinal dentro da Camada de Seção Regeneradora. Os
bytes D4 a D12 (DCCm) formam um canal de 576Kbps para comunicação no percurso
dentro da Camada de Seção Multiplexadora.
BB22 : Monitoração de Erro na Seção Multiplexadora
Os bytes B2 permitem a monitoração de erros na Seção Multiplexadora
através do código BIP-Nx24 ("Bit Interleaved Parity" Nx24), que é um código de 24 bits
com paridade par. O BIP-Nx24 tem a mesma filosofia do BIP-8, porém é mais preciso
pois além de ter mais bits (24), esse número aumenta com o aumento da hierarquia
STM-N. Por exemplo: para um sinal STM-4, o número de bits será 4 x 24 = 96 bits.
KK11 ee KK22 : Comutação Automática de Proteção
K1 e K2 são bytes reservados para um protocolo de sinalização
automática de proteção. São utilizados para comunicação entre NE’s local e remoto,
com o propósito de controlar comutações de linha através de um protocolo orientado a
bit.
Os três últimos bits do byte K2 têm como função indicar a presença de
RDI (Indicação de Defeito Remoto) ou de SIA (Sinal Indicativo de Alarme) na seção
multiplexadora. Os bits 6, 7 e 8 do byte K2 podem assumir os seguintes valores após o
desembaralhamento:
“110” � Indicação de Defeito Remoto (RDI) na seção multiplexadora.
Indica para o lado de transmissão que o lado de recepção detectou uma falha de seção
no sinal recebido ou está recebendo MS-SIA.
“111” � Sinal Indicativo de Alarme (SIA) na seção multiplexadora.
36
SS11 : Status de Sincronização
Os bits de 5 a 8 do byte S1 são alocados para Mensagens de Status de
Sincronização. A Tabela 2.9 mostra os padrões de bits para os quatro níveis de
sincronização utilizados. Além dos padrões definidos para níveis de sincronismo, são
definidos ainda outros dois padrões, um para indicar que a qualidade da sincronização
é desconhecida e outro para sinalizar que a seção não deve ser usada para
sincronização. Os códigos restantes são reservados e não devem ser utilizados até que
sejam definidos.
Tabela 2.9 - Níveis de Sincronização SDH
Byte S1 (b5 a b8) Nível de Qualidade de Sincronização 0000 Qualidade Desconhecida 0001 Reservado 0010 G.811 0011 Reservado 0100 G.812 Trânsito 0101 Reservado 0110 Reservado 0111 Reservado 1000 G.812 Local 1001 Reservado 1010 Reservado 1011 SETS 1100 Reservado 1101 Reservado 1110 Reservado 1111 Não usar para sincronização
ZZ11 ee ZZ22 : Bytes Reservados
São bytes reservados para funções ainda não definidas. Podem ser
utilizados como canais de dados de 64Kbps até que sua função seja definida pelo ITU-
T.
37
M1 : REI de Seção Multiplexadora
A Indicação de Erro Remoto (REI) na seção de multiplexação transporta a
contagem dos blocos errados (0 a N) detectados pelo código BIP-N x 24 (B2) na seção
multiplexadora.
A Figura 2.23 mostra o SOH do sinal STM-4. Podemos notar que a
capacidade desse SOH é quatro vezes a capacidade do SOH do sinal STM-1, porém
nem todos os bytes se repetem. O mesmo ocorre com os overheads dos demais
quadros STM.
A1 A1 A1 A1 A1 A1 A1 A1 A1 A1 A1 A1 A2 A2 A2 A2 A2 A2 A2 A2 A2 A2 A2 A2 J0 Z0 Z0 Z0
B1 E1 F1
D1 D2 D3PONTEIROS DE AU
B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 B2 K1 K2D4D7
D10
D5D8
D11
D6
D9
D12
S1 Z1 Z1 Z1 Z1 Z1 Z1 Z1 Z1 Z1 Z1 Z1 Z2 Z2 M1 Z2 Z2 Z2 Z2 Z2 Z2 Z2 Z2 Z2 E2
* * * * * * * * * * *
36 BYTES
RSOH
MSOH
9
LINHAS
Bytes reservados para uso nacional
* Bytes que não são embaralhados, portanto se deve tomar cuidado com seus valores
Nota: Todos os bytes não assinalados estão reservados para uma futura padronização internacional (dependem do meio de transmissão, uso nacional adicional e outros propósitos)
Figura 2.23- SOH para Sinal STM-4
38
2.5.2. OVERHEAD DE VIA (POH)
O POH é a informação adicionada a um container (payload) para criar um
VC. A informação do POH provê a integridade da comunicação no caminho percorrido
dentro da Camada de Via, ou seja, entre os pontos onde são montados e desmontados
os VCs (referir-se à Figura 2.2). Existem dois tipos de POH :
� POH de Ordem Inferior (LO POH) : o LO POH é a informação adicionada ao C-m
para formar os VC-m (VC-11, VC-12, VC-20 e
VC-3).
� POH de Ordem Superior (HO POH) : o HO POH é a informação adicionada ao C-n
para formar o VC-n (VC-3, VC-4 e VC-4-Xc).
a. POH de VC-3/VC-4/VC-4-Xc (HO POH)
Os bytes de POH de VC-3 / VC-4 / VC-4-Xc são adicionados ao payload
durante a montagem dos quadros e permanecem com ele até seu destino, onde são
lidos. O HO POH consiste de 9 bytes com funções necessárias ao transporte e
monitoração do sinal dentro da camada de via de ordem superior.
Figura 2.24- Localização do HO POH
J1
B3
C2G1F2
H4Z3
K3Z5
85 colunas
J1
B3
C2G1F2H4
Z3
K3Z5
261 colunas
J1
B3C2G1
F2H4
Z3
K3Z5
261 x X colunas
VC-3 VC-4 VC-4-Xc
C-3 ou 7 x TUG-2 C-4 ou 7 x TUG-3
EN
CH
IME
NT
O
C-4-Xc
39
JJ11 : “Trace” de Via de Ordem Superior
Byte independente do "payload" e usado para comunicação fim a fim. É o
primeiro byte do VC e transporta o "Path Trace” do VC-3/VC-4/VC-4-Xc. Sua
localização é indicada pelo ponteiro de AU-n associado. O byte J1 é utilizado para
transmitir repetitivamente um identificador de acesso da via de ordem superior tal que o
terminal receptor possa verificar a sua conexão com o transmissor (análogo a J0).
Esse identificador de ponto de acesso da via usa o formato de numeração
E.164. Um quadro de 16 bytes é definido para a transmissão dessa numeração. O
primeiro byte da seqüência é um marcador de início de quadro e inclui o resultado de
um cálculo CRC-7 sobre o quadro anterior. Os seguintes 15 bytes transportam os
caracteres ASCII necessários para o formato de numeração E.164. O quadro de 16
bytes é mostrado a seguir:
1CCC CCCC marcador do início do quadro
0XXX XXXX byte 2
. . Numeração
. . E.164
0XXX XXXX byte 16
Onde, CCC CCCC é o resultado do cálculo do CRC-7 sobre o quadro
anterior; e 0XXX XXXX representa o caracter ASCII da seqüência E.164.
BB33 : Monitoração de Erros na Via de Ordem Superior
O byte B3 é reservado em cada VC-3/VC-4/VC-4-Xc para a função de
monitoração de erros na via. Essa função será desempenhada por um código BIP-8
usando paridade par. O BIP-8 é calculado sobre todos os bits do VC-3/VC-4/VC-4-Xc
anterior antes do embaralhamento, e colocado no byte B3 do VC-3/VC-4/VC-4-Xc atual
antes do embaralhamento.
40
CC22 : Identificador de Sinal
O byte C2 é alocado para indicar a composição do "payload" do VC-3/VC-
4/VC-4-Xc. A Tabela 2.10, em código hexadecimal, apresenta os códigos possíveis
para esse byte.
Tabela 2.10- Codificação do Byte C2
MSB (1234)
LSB (5678)
CÓD. HEXA. (Nota 1)
SIGNIFICADO
0000 0000 00 não equipado (Nota 2) 0000 0001 01 equipado - não específico (Nota 3) 0000 0010 02 indicação de estrutura de TUG 0000 0011 03 “locked” TU (Nota 4) 0000 0100 04 mapeamento assíncrono de
34.368 Kbps em C-3 0001 0010 12 mapeamento assíncrono de
139.264 Kbps em C-4 0001 0011 13 ATM 0001 0100 14 MAN (DQDB) (Nota 5) 0001 0101 15 FDDI (Nota 5)
Nota 1: Existem 247 códigos reservados que não devem ser utilizados até serem definidos. Nota 2: O valor “0” de C2 indica via de VC-3/VC-4/VC-4-Xc não equipada. Este valor será atribuído se a camada de seção estiver completa e não houver a geração do VC-3/VC-4/VC-4-Xc no equipamento de origem. Nota 3: O valor “1” de C2 será usado somente em casos onde o código de mapeamento não é definido na Tabela acima. Nota 4: O código “3” continuará a ser interpretado como definido previamente para propósito de compatibilidade com equipamentos antigos, mesmo não estando mais o modo “locked” definido. Nota 5: Mapeamento para MAN e FDDI a serem definidos.
GG11 : Status da Via
Este byte é alocado para retornar ao terminal gerador do VC-3/VC-4/VC-
4-Xc o status e o desempenho do sinal recebido pelo terminal remoto. Essa
característica permite que o status e o desempenho do sinal nos dois sentidos de
transmissão sejam monitorados em qualquer terminal, ou em qualquer ponto da via. O
byte G1 é dividido entre REI e RDI, conforme mostra a Figura 2.25.
41
Figura 2.25- REI e RDI no Byte G1
REI : Os bits de 1 a 4 transportam a contagem dos blocos errados
detectados erros pelo código BIP-8. Essa contagem tem 9 valores legais,
nominalmente de 0 a 8 erros. Os sete valores restantes possíveis, representados por
esses quatro bits, devem ser interpretados como ausência de erro.
RDI : Sempre que for recebido um sinal não válido, a indicação de alarme
remoto da via VC-3/VC-4/VC-4-Xc é enviada de volta para o equipamento gerador.
Este sinal é indicado pelo bit 5, que assume "0" se não houver RDI de via e "1" se
houver RDI de via, cujas possíveis causas são o SIA de via ou condição de falha de
sinal.
FF22 ee ZZ33 : Canal de Usuário da Via
Esses bytes são alocados para canais de comunicação a 64Kbps entre os
elementos da via e são independentes do payload.
HH44 : Indicador de Posição
Esse byte provê um indicador de posição generalizado para "payloads" e
pode ser específico de um "payload" (por exemplo, H4 pode ser usado como um
indicador de posição de multiquadro para o VC-12/VC-2).
Figura 2.26- Indicador de Multiquadro para VC-12
1 2 3 4 5 6 7 8
REI RDI SEM USO
J1
B3
C2G1F2
H4Z3
K3Z5
VC-40
12
3
PTR
POH
PTR
POH
PTR
POH
PTR
POH
0 1 2 3
TU-12
42
KK33 : Comutação Automática de Proteção
Os bits de 1 a 4 deste byte estão reservados para uso futuro como
protocolo de sinalização da comutação automática de proteção da via de ordem
superior. Os bits de 5 a 8 não têm funções definidas pelo ITU-T.
ZZ55 : Byte do Operador de Rede
Para manutenção de conexões tipo Tandem o byte Z5 poderá ser
reescrito pelo operador (sem afetar a facilidade de monitoração de desempenho fim a
fim dada pelo byte B3), sendo alocado para propósitos específicos de gerenciamento.
Pode ser usado da seguinte maneira: os bits 1 a 4 são usados como resultado dos
erros de entrada e os bits 5 a 8 são usados como um canal de comunicação.
b. POH de VC-12 (LO POH)
O POH do VC-12 será acrescentado ao C-12 (payload) e permanecerá
com ele até o seu destino. O POH será utilizado para funções necessárias ao
transporte e monitoração do sinal dentro da Camada de Via de Ordem Inferior.
Consiste de 4 bytes denominados V5, J2, Z6 e K4, conforme mostra a Figura 2.27.
Figura 2.27- Localização do POH de VC-12
VV55 : Status de Via de Ordem Inferior
O byte V5 é o primeiro byte do VC-12, apontado pelo ponteiro de TU-12.
Provê funções de verificação de erros, identificação de sinal e de status da via de VC-
12. O byte V5 é utilizado apenas no modo flutuante, sendo designado como um byte de
recheio no modo travado.
As atribuições dos bits de V5 são descritas a seguir e ilustradas na Figura
2.28. A Tabela 2.11 mostra a codificação dos bits 5, 6 e 7 (Identificação de sinal).
35 bytes e 125µµµµs
VC-12
V5 J2 Z6 K4
43
1 2 3 4 5 6 7 8
BIP-2 REI RFI* L1 L2 L3 RDISIGNAL LABEL
Figura 2.28 - Byte V5
Bits 1 e 2 - Monitoração de Desempenho : para monitoração de erro é
utilizado o código BIP-2. Ao primeiro bit é atribuído um valor de maneira que a paridade
seja par em todos os bits ímpares (1, 3, 5, e 7) de todos os bytes do VC-12 anterior.
Analogamente, ao segundo bit é atribuído um valor que faça a mesma operação com
bits pares (2, 4, 6 e 8) de todos os bytes do VC-12.
Bit 3 - Indicação de REI : assume o valor "0" quando nenhum erro é
detectado pelo BIP-2, ou o valor "1" quando um ou mais erros são detectados,
retornando essa informação ao gerador do VC-12 em questão.
Bit 4 - Indicação de Falha Remota na Via (RFI) : esse bit é fixado em "1"
se uma falha é declarada, caso contrário é fixado em "0". A indicação RFI é enviada de
volta ao gerador de VC-12. (Nota: uma falha é um defeito que persiste por um tempo
superior ao alocado para os mecanismos de proteção do sistema de transmissão.)
Bits 5, 6 e 7 - Codificação de Sinal : Existem oito condições diferentes
de composição de VC-12, de acordo com o valor dos bits 5, 6 e 7 (L1, L2 e L3),
conforme Tabela 2.11.
Tabela 2.11- Codificação de Sinal
L1 L2 L3 SIGNIFICADO 0 0 0 não equipado 0 0 1 equipado - não específico (Nota 1) 0 1 0 assíncrono 0 1 1 síncrono em nível de bit (Nota 2) 1 0 0 síncrono em nível de byte 1 0 1 1 1 0 equipado - reservado 1 1 1
44
Nota 1: O valor 1 será usado somente em casos onde o código de mapeamento não é definido.
Para operação conjunta com equipamentos antigos (isto é, projetados para transmitir somente os
valores 0 e 1) o equipamento antigo, ao receber um valor diferente de 0 deverá interpretar como
uma indicação de equipado; o equipamento novo, ao receber o valor 1 não deverá gerar um alarme
de descasamento de sinal ("Signal Label mismatch ").
Nota 2: O código “3”, para compatibilidade com equipamentos antigos, continua a ser interpretado
como definido, mesmo considerando que o mapeamento síncrono em nível de bit não é mais
definido.
Bit 8 - Indicação de RDI de Via : a esse bit é atribuído o valor "1" se for
recebido SIA na via de TU-12, ou uma condição de falha de sinal. Fora essas duas
condições recebe o valor "0". O sinal indicativo de RDI é enviado de volta ao gerador
de VC-12.
JJ22 : Identificador do Ponto de Acesso de Via
Transmite repetitivamente um identificador de ponto de acesso da via de
ordem inferior (análogo a J0 e J1). Através desse byte, o terminal receptor pode
verificar a continuidade da conexão com relação ao transmissor. Esse identificador usa
o formato de numeração E.164, de forma idêntica aos quadros definidos na descrição
do byte J1.
ZZ66 : Byte do Operador de Rede
O byte Z6 está sob consideração para prover uma função de monitoração
de conexão tipo “Tandem” da mesma forma que o byte Z5 no POH de ordem superior.
O byte Z6 não deverá afetar a facilidade de monitoração de desempenho fim a fim do
BIP-2 no byte V5.
KK44 : Canal de Comutação Automática de Proteção
Os bits de 1 a 4 deste byte são alocados para sinalização de comutação
automática de proteção de via de ordem inferior. Os bits de 5 a 8 são reservados para
uso futuro, com propósito e valor ainda não definidos. O receptor deve ignorar seu
conteúdo.
45
2.6. SINAIS DE MANUTENÇÃO
Diversos bytes pertencentes ao SOH e POH de Vias Superior e Inferior,
são alocados para funções de sinalização de manutenção das respectivas seções e
Vias. Os sinais de manutenção utilizados na SDH são :
a) SIA : Sinal de alarme enviado a hierarquia inferior indicando falha detectada e
alarmada na hierarquia superior.
b) RDI : Indica ao terminal transmissor que o terminal receptor detectou uma falha
de seção ou que está recebendo SIA.
c) REI : Indica a quantidade de blocos errados detectados pelo equipamento
remoto.
d) VC não Equipado : Informa as hierarquias inferiores que um VC não está
equipado e não é conectado a uma função de geração de terminação de via.
e) VC não Equipado de Supervisão : Informa as hierarquias inferiores que um VC
não está equipado e foi gerado para supervisão.
Tabela 2.12- Sinais de Manutenção
Sinal de Manutenção Identificação MS-SIA Tudo “1” detectado nos bits 6, 7 e 8 do byte K2 MS-RDI Código “110” detectado nos bits 6, 7 e 8 do byte K2 MS-REI Conteúdo do byte M1 HO VC não equipado Tudo “0” nos bytes C2, Z5 e J1 com byte B3 válido LO VC não equipado Tudo “0” nos bits 5, 6 e 7 do byte V5, nos bytes Z6 e J2 com
BIP-2 válido HO VC não equipado de supervisão
Tudo “0” nos bytes C2 e Z5 com bytes B3, J1 e G1 válidos
LO VC não equipado de supervisão
Tudo “0” nos bits 5, 6 e 7 do byte Z6. Os bits 1, 2, 3 e 8 do byte V5 e o byte J2 são válidos.
SIA de TU-n Tudo “1” no TU-n, inclusive em seu ponteiro SIA de AU-n Tudo “1” no AU-n, inclusive em seu ponteiro REI de Via Conteúdo dos bits de 1 a 4 do byte G1 (HO VC) e do bit 3 do
byte V5 (LO VC) RDI de Via Valor “1” no bit 5 do byte G1 (HO VC) ou no bit 8 do byte V5 (LO
VC)
46
SEGUNDA LISTA DE EXERCÍCIOS
1) Para a seguinte sequência de bytes : B1, B3, A1, J1, B2, K1, D1, D4, F1, F2, K3, Z5, C2, V5, H4, G1, S1, M1, E1 e E2. Responda : a) Quais os bytes lidos pelos repetidores SDH ? b) Quais os bytes lidos apenas pelos equipamento multiplexadores ? c) Quais destes bytes pertencem ao POH e quais pertencem ao SOH ? 2) Qual a relação existente entre os bytes B2 e M1 ? 3) Onde se localizam e qual a função dos seguintes bytes : C2 e V5 ? 4) Qual a diferença entre palavra de alinhamento de quadro e processo de alinhamento. Quais os bytes envolvidos em cada uma destas etapas ? 5) Para a rede SDH a seguir, defina as prioridades para fontes de sincronização dos NE’s.
1.2.3.4.
Nó A
Nó C
Nó BNó D
G.811 G.812T
1.2.3.4.
1.2.3.4.
1.2.3.4.
47
2.7. PONTEIROS
Ponteiros são indicadores cujos valores definem o "offset" de quadro, que
significa a diferença em bytes entre o início do quadro de um VC-m ou VC-n e o quadro
da entidade de transporte TU ou AU.
Os ponteiros permitem a realização de operações assíncronas dentro da
rede síncrona. A SDH é entendida como sendo uma rede síncrona, isto significa dizer
que todos os nós da rede síncrona devem derivar seus sinais de sincronismo a partir
de um único relógio mestre da rede. Entretanto, a SDH é projetada para lidar com
operações assíncronas na rede. Isto é necessário para acomodar diferenças de
sincronismo resultantes da perda de referência de relógio em um nó, e a conseqüente
utilização de um relógio reserva. A rede SDH também é projetada para acomodar
diferenças de sincronismo na fronteira entre duas redes SDH distintas e com relógios
mestres diferentes.
Por exemplo, para acomodar "offsets" de relógio, o VC-4 pode ser
movimentado (justificado) positivamente ou negativamente em relação ao quadro de
transporte. Isso é possível através do recalculo ou atualização do valor do Ponteiro de
AU em cada nó da rede.
2.7.1. PONTEIROS DE AU
A fim de simplificar os processos de multiplexação e Cross-connect de
sinais, a estrutura VC-4 pode flutuar dentro do "payload" dos quadros STM. Isso
significa que o VC-4 pode começar em qualquer lugar dentro do quadro, de modo que
ajustes de fase de relógio possam ser executados caso necessário.
Quando um VC-4 é montado em um quadro de transporte, bytes
adicionais denominados Ponteiro de AU, são adicionados ao Overhead de Seção.
Esses bytes contêm um valor de ponteiro que indica a localização do primeiro byte do
VC-4 (byte J1).
48
Localização do Ponteiro de AU
O ponteiro de AU-4 e de AU-3 estão contidos nos bytes H1 e H2,
conforme mostra a Figura 2.29.
Figura 2.29 - Localização do Ponteiro de AU-4 e AU-3
Valor do Ponteiro de AU
O valor do ponteiro de AU está efetivamente contido nos bytes H1 e H2 e
apontam o início (primeiro byte) do respectivo VC. Os três bytes H3 são reservados
para oportunidade de justificação negativa e os três bytes subsequentes (posição zero
no payload) para oportunidade de justificação positiva de ponteiro.
Figura 2.30 – Composição dos Bytes H1 e H2
261 colunas
AU-4
PAYLOAD
87 colunas
AU-3
PAYLOAD
H1 YY H2 II H3 H3H3 H1 H3H2
H1 Y Y H2 I I H3H3H3
N N N N S S I D I D I D I D I D H3 H3 H3
10 bits de valorde ponteiro
Oportunidadede justificação
NEGATIVA
Oportunidadede justificação
POSITIVA
bits deNew Data Flag
49
Os dois bytes Y e I têm valores fixos e não possuem funções definidas,
servindo apenas para compatibilizar SDH e Sonet. No caso da Sonet seriam
necessários três bytes de ponteiro (H1, H2 e H3) individuais para cada AU-3
multiplexada no quadro STM. Para a SDH, apenas três bytes são suficientes para
indicar o início de VC-4. Para que o número total de bytes de ponteiro seja o mesmo,
na Sonet e na SDH, são inseridos os bytes Y e I nos quadros STM que têm em seu
payload estruturas de VC-4.
Em função desta compatibilização, tanto para AU-4 quanto para AU-3, o
valor do ponteiro pode variar de 0 a 782 (783 valores diferentes), que coincidem com
as posições onde o quadro de VC pode começar. Como AU-4 tem um tamanho
correspondente a três AU-3, o valor do ponteiro de AU-4 é incrementado de 3 em 3
bytes. Assim, para um ponteiro indicando "offset" de quadro igual a 0 significa que o
VC-4 começa no primeiro byte do "payload", e para um valor de ponteiro
imediatamente superior, o VC-4 começará no quarto byte do "payload" e assim por
diante, conforme mostra a Figura 2.31.
Figura 2.31 – Ponteiro de AU-4
H1 Y Y H2 1# 1# H3 H3 H3
H1 Y Y H2 1# 1# H3 H3 H3
- - - -
- - - -
0 - - 1 - - 86 - - 87 - - 88
521 - -522 - -
782 - -86 - -0 - - 1 -
521 - -
Ponteiro
Oportunidade de Justificação Negativa (3 Bytes)
Oportunidade de Justificação Positiva (3 Bytes)
1 2 3 4 5 6 7 8 9 10 AUG 270 1
4
91
4
9
125us
250us1# : byte tudo "1"Y : 1001 SS11 (bits S não especificados)
50
Justificação de Frequência
Se houver diferença de fase entre os quadros de AUG e de VC, então o
valor do ponteiro deverá ser incrementado ou decrementado conforme necessário,
acompanhado por um correspondente processo de justificação positiva ou negativa.
Se a fase do quadro de VC se atrasa com relação à fase do AUG, então o
alinhamento do VC deve ser periodicamente atrasado no tempo e o valor do ponteiro
incrementado de "1". Nesse caso, o relógio de leitura (local) é mais rápido que o de
escrita (proveniente do VC) e o processo é denominado Justificação Positiva.
A justificação positiva de ponteiro é indicada pela inversão dos bits I (7, 9,
11, 13 e 15) da palavra que contém o ponteiro de AU. Esse processo permite que, na
recepção, a operação de ponteiro seja reconhecida através da detecção da inversão da
maior parte dos cinco bits I existentes.
Três bytes de justificação positiva (enchimento) aparecem imediatamente
após o último byte H3 (posição zero) do quadro de AU-4 que contém os bits I
invertidos. No próximo quadro o valor do ponteiro estará com o novo valor,
incrementado de 1, do "offset" de quadro.
Operações de ponteiro consecutivas devem estar separadas de pelo
menos três quadros, onde o valor do ponteiro permanece constante. Ou seja, o valor
do ponteiro se modifica somente a cada quatro quadros ou mais.
A Figura 2.32 mostra o processo de justificação positiva em AU-4.
51
H1
Y Y
H
2 1
# 1
#H
3 H
3 H
3
H1
Y Y
H
2 1
# 1
#H
3 H
3 H
3
1# :
byte
tudo
"1"
Y
: 100
1 S
S11
(bi
ts S
não
esp
ecifi
cado
s)
H1
Y Y
H
2 1
# 1
#H
3 H
3 H
3
H1
Y Y
H
2 1
# 1
#H
3 H
3 H
3
Val
or d
o P
onte
iro (
n)
Val
or d
o P
onte
iro
bits
I in
vert
idos
Val
or d
o P
onte
iro (
n+1)
Iníc
io d
e V
C-4
n-1
n n
n n
+1 n
+1Q
uadr
o 1
125u
s
n-1
n n
n n
+1 n
+1Q
uadr
o 2
250
us
Qua
dro
3
3
75us
Qua
dro
4
50
0us
n-1
n n
n n
+1 n
+1
n-1
n n
n n
+1 n
+1
Byt
es d
e Ju
stifi
caçã
o P
ositi
va (
3 by
tes)
AU
G
Figura 2.32 - Processo de Justificação Positiva em AU-4
52
Se a fase de quadro do VC se adiantar com relação a do quadro de AUG,
então o alinhamento do quadro de VC deve ser periodicamente avançado no tempo e o
valor do ponteiro decrementado de "1". Nesse caso, o relógio de leitura (local) é mais
lento que o de escrita (proveniente do VC) e o processo é denominado Justificação
Negativa.
A justificação negativa de ponteiro é indicada pela inversão dos bits D (8,
10, 12, 14 e 16) da palavra que contém o ponteiro de AU. Esse processo permite que,
na recepção, a operação de ponteiro seja reconhecida através da detecção da inversão
da maior parte dos cinco bits D existentes.
Três bytes de justificação negativa (informação útil) aparecem nas
posições dos três bytes H3, no quadro AU-4 que contém os bits D invertidos. No
próximo quadro o valor do ponteiro estará com o novo valor, decrementado de 1, do
"offset" de quadro, permanecendo nesse valor durante pelo menos três quadros.
A Figura 2.33 mostra o processo de justificação negativa para o AU-4.
"New Data Flag" (NDF)
Os bits N (de 1 a 4) da palavra do ponteiro transportam o NDF que
permite uma mudança arbitrária no valor do ponteiro, caso este necessite ser
incrementado de um valor superior a 1.
A operação normal (NDF desabilitado) é indicada pelo código "0110" nos
bits N. O NDF habilitado é indicado pela inversão dos bits N para "1001". Um NDF deve
ser interpretado como habilitado quando três dos quatro bits coincidirem com o padrão
"1001" e como desabilitado quando três dos quatro bits coincidirem com o padrão
"0110". Os valores restantes (ou seja, "0000", "0011", "0101", "1010", "1100" e "1111")
devem ser interpretados como inválidos.
53
H1
Y Y
H
2 1
# 1
#H
3 H
3 H
3
H1
Y Y
H
2 1
# 1
#H
3 H
3 H
3
1# :
byte
tudo
"1"
Y
: 10
01 S
S1
1 (b
its S
nã
o es
peci
ficad
os )
H1
Y
Y
H2
1#
1#
H1
Y
Y
H2
1#
1#
H3
H3
H3
Val
or d
o P
onte
iro (
n)
Va
lor
do P
onte
iro b
its D
inve
rtid
os
Val
or
do
Pon
teiro
(n-
1)
Iníc
io d
e V
C-4
n-1
n n
n n
+1 n
+1Q
uad
ro 1
125
us
n-1
n n
n n
+1 n
+1
Qu
adro
2
25
0us
Qua
dro
3
3
75u
s
Qua
dro
4
500u
s
Byt
es d
e J
ustif
ica
ção
Ne
gativ
a (3
byt
es)
AU
G
n-2
n-1
n-1
n-1
n n
n n
+1 n
+1
n-2
n-1
n-1
n-1
n n
n n
+1 n
+1
Figura 2.33 - Processo de Justificação Negativa em AU-4
54
2.7.2. PONTEIRO DE TU-3
Uma TU-3 é uma estrutura de informação constituída por um "payload" de
informação (VC-3), um ponteiro de TU-3 e por bytes de enchimento. Sua estrutura é
idêntica à do TUG-3.
O ponteiro de TU-3 indica, através de um "offset" de quadro, em que byte
da estrutura de TU-3 se encontra o primeiro byte do POH do VC-3 o que, de modo
indireto, indica a diferença em bytes entre a posição ocupada pelo POH do VC-3 e o
início do quadro de VC-4. Dessa forma, o ponteiro de TU-3 proporciona um método de
alinhamento dinâmico do VC-3 dentro do quadro de TU-3, ou seja, o VC-3 fica com
fase flutuante dentro da estrutura de quadro da TU-3, independente de seu conteúdo.
Se existir uma diferença de fase entre o quadro de VC-3 e o quadro de
TU-3 (derivada da taxa de quadro do VC-4), o valor do ponteiro de TU-3 será
incrementado ou decrementado quando necessário, acompanhado da correspondente
justificação de byte positiva ou negativa.
Localização do Ponteiro de TU-3
Três ponteiros de TU-3 individuais estão contidos em três bytes
separados H1, H2 e H3 dentro de um VC-4 conforme Figura 2.34.
AUG
PTR AU-4
PTR AU-4
J1B3C2G1F2
H4Z3K3Z5J1
B3C2
H1 H1 H1H2 H2 H2H3 H3 H3 0 0 0 1 1 1 83 83 84 84 84
85 85 85 86 86 86
594 594 594H1 H1 H1 595595 595 596H2 H2 H2H3 H3 H3 0 0 0 1 1
763 763764 76476483 83 84 84 84
ENCHIMENTO
1 9 10 270
261
VC-4
Figura 2.34 - Localização do Ponteiro de TU-3
55
Valor do Ponteiro de TU-3
O valor do ponteiro de TU-3 contido em H1 e H2 indica a posição do
primeiro byte de VC-3. Os dois bytes alocados para exercer a função de ponteiro
podem ser vistos como uma palavra conforme a Figura 2.30. O valor do ponteiro de
TU-3 é um número binário que pode variar de 0 a 764, ou seja as 765 posições onde o
VC-3 pode começar.
Justificação de Freqüência
Se a fase do quadro de VC-3 se atrasa com relação a do quadro de TU-3,
o alinhamento (posição) do VC deve ser periodicamente atrasado no tempo e o valor
do ponteiro de TU-3 incrementado de 1. Essa operação é indicada pela inversão dos
bits I da palavra do ponteiro, o que permite que haja detecção de maioria de cinco bits
na recepção. Um byte de justificação positiva (enchimento) aparece imediatamente
após o byte H3 pertencente ao quadro do TU-3 que apresenta os bits I invertidos. No
próximo quadro o valor do ponteiro estará com o novo valor, incrementado de 1, do
"offset" de quadro, permanecendo nesse valor durante pelo menos três quadros.
Se a fase do quadro de VC-3 se adianta em relação à do quadro de TU-3,
então o alinhamento do VC deve ser periodicamente avançado no tempo e o valor do
ponteiro decrementado de 1. Essa operação é indicada pela inversão dos bits D da
palavra do ponteiro, o que permite que haja detecção de maioria de cinco bits na
recepção. Um byte de justificação (informação) aparece no byte H3 do quadro de TU-3
que contém os bits D invertidos. Os três próximos quadros apresentarão valores do
ponteiro de TU-3 com o novo "offset" de quadro.
"New Data Flag" (NDF)
Os bits N (de 1 a 4) da palavra do ponteiro transportam o NDF que
permite uma mudança arbitrária no valor do ponteiro. A operação de NDF e valores
associados aos quatro bits N ocorrem de maneira idêntica ao ponteiro de AU-4.
56
2.7.3. PONTEIRO DE TU-12
O TU-12 é uma estrutura de informação constituída por um VC-12 e um
ponteiro de TU-12. O TU-12 possui posição definida dentro do VC-n (VC-3 ou VC-4),
bem como deriva sua taxa de quadro destas estruturas. O valor do ponteiro de TU-12
indica o número de bytes existentes entre o byte V2 de ponteiro e o início do quadro de
VC-12 transportado. Indiretamente, esse valor indica a diferença em bytes entre a
posição ocupada pelo quadro de VC-12 e o início do VC-n (VC-3 ou VC-4).
Se existir uma diferença entre as fases do quadro do VC-12 e do quadro
de TU-12 (derivada da taxa de quadro do VC-n), o valor do ponteiro de TU-12 será
incrementado ou decrementado conforme o necessário, acompanhado da
correspondente justificação de byte (positiva ou negativa). Dessa forma, o ponteiro de
TU-12 proporciona uma forma de alinhamento dinâmico e flexível do VC-12 dentro do
quadro de TU-12, ou seja, o VC-12 pode ficar com uma fase flutuante dentro da
estrutura de quadro do TU-12.
Localização do Ponteiro de TU-12
O ponteiro de TU-12 está contido nos bytes V1 e V2 de TU-12, conforme
mostra a Figura 2.35.
Figura 2.35 - Localização do Ponteiro de TU-12
V1
V2
V3
V4
V5
J2
Z6
K4
TU-12
VC-12
57
Cada multiquadro de TU-12 tem duração de 500µs, sendo dividido em
quatro conjuntos de 36 bytes e duração de 125µs.
O primeiro byte de cada conjunto é ocupado pelos bytes V1, V2, V3 e V4,
sendo que V1 e V2 contêm o valor efetivo de ponteiro de TU-12. V3 é utilizado no
processo de justificação negativa, o byte seguinte (já no payload) no processo de
justificação positiva e V4 é reservado.
Valor do Ponteiro de TU-12
A palavra do ponteiro de TU-12 é mostrada na Figura 2.36. Seu valor (bits
7 a 16) é um número binário que indica a distância do byte V2 em relação ao primeiro
byte do VC-12 (byte V5). O "offset" de quadro do TU-12 pode variar de 0 a 139, em
decimal.
Figura 2.36 - Palavra de Ponteiro de TU-12
V1
V2
V3
V4
TU-12
N N N N S S I D I D I D I D I D V3
10 bits de valorde ponteiro
Oportunidadede justificação
NEGATIVA
Oportunidadede justificação
POSITIVA
bits deNew Data Flag
V4
Reservado
58
Justificação de Freqüência de TU-12
O ponteiro de TU-12 é usado na justificação de freqüência do VC-12, da
mesma maneira que o ponteiro de TU-3 é usado na justificação de freqüência do VC-3.
Uma oportunidade de justificação positiva (enchimento) é imediatamente posterior ao
byte V3. Adicionalmente, V3 serve como oportunidade de justificação negativa, sendo
ocupado por dados.
A indicação de ocorrência ou não de justificação é dada pela inversão ou
não dos bits I ou D do ponteiro no atual multiquadro TU-12. O valor do byte V3 não é
definido quando ele não é usado para justificação negativa, sendo ignorado pelo
receptor nessa condição.
"New Data Flag" (NDF)
Os bits N da palavra do ponteiro transportam a informação de NDF. Esse
é o mecanismo que permite uma mudança arbitrária no valor do ponteiro. Assim, como
no NDF do ponteiro de TU-3, o valor normal transmitido é de "0110". O recebimento de
um valor igual a "1001" indica um novo alinhamento para o VC.
59
TERCEIRA LISTA DE EXERCÍCIOS
1) Explique o motivo pelo qual o ponteiro de AU-4 é incrementado de 3 em 3 bytes. 2) Em qual situação é necessário realizar o processo de justificação positiva ? 3) Em uma variação do ponteiro de AU-4 na seguinte sequência : 88-89-90-89-181 : a) Qual o valor dos bytes H1 e H2 para cada passagem desta sequência ? b) Onde ocorreu justificação positiva, e onde ocorreu justificação negativa ? c) O que ocorreu na passagem de 89 a 181 ? 4) Proceder uma justificação positiva para o caso do ponteiro indicar, no primeiro quadro STM, o número 4 (em decimal). Representar, na página seguinte, os bytes H1 e H2 indicando a localização do byte J1, antes e após a justificação. 5) Supondo o ponteiro de AU-4 com o seguinte valor : H1= 1001 1100 H2= 0111 0001 Qual o significado desta informação ? Quantos bytes existem entre o byte H2 e o byte V1 do tributário 2M(12) ? Supor que VC-4 só possui tributários de 2M.
60
RESOLUÇÃO DO EXERCÍCIO NÚMERO 4
PO
NT
EIR
O D
E A
U-4
NI
DN
NN
II
II
DD
DD
SSH1
H2
H3
01
23
45
520
521
522
782
NI
DN
NN
II
II
DD
DD
SSH1
H2
H3
01
23
45
520
521
522
782
NI
DN
NN
II
II
DD
DD
SSH1
H2
H3
01
23
45
520
521
522
782
NI
DN
NN
II
II
DD
DD
SSH1
H2
H3
01
23
45
520
521
522
782
61
2.8. CONCATENAÇÃO DE QUADROS DE AU-4
Para que se possa transportar "payloads" que exijam uma capacidade
maior que a oferecida por um container, torna-se necessário a geração de uma nova
entidade de transporte, cuja capacidade possa suprir essa necessidade. Para isso ,
pode-se reunir várias AU-4 consecutivas para formar uma AU-4-Xc. Esse processo é
denominado Concatenação.
A capacidade disponível da AU-4-Xc é X vezes a capacidade de um
container C-4, por exemplo, 599.040 Kbps para X=4 e 2.396.160 Kbps para X=16. As
colunas 2 a X do VC-4-Xc são de enchimento. O POH é atribuído ao VC-4-Xc (o BIP-8
engloba 261.X colunas do VC-4-Xc). A Figura 2.37 mostra a estrutura de quadro de um
VC-4-Xc.
J1
B3
C2
G1
F2
H4
Z3
K3
Z5
Enchimento
RSOH
MSOH
PTR AU-4
270 x N bytes
9 x N 261 x X bytes
STM-N
1
3
4
5
9 C-4Xc
VC-4-Xc
1 X - 1 260 x X
261 x X bytes
Figura 2.37 - Estrutura do VC-4-Xc
Para indicar que a informação útil é um multi-C4, o ponteiro de AU-4
contém uma Indicação de Concatenação (CI).
62
A primeira AU-4 de uma AU-4-Xc terá uma faixa normal de valores de
ponteiro. Todas as AU-4 subsequentes dentro da AU-4-Xc terão seus ponteiros com a
Indicação de Concatenação "1001" nos bits 1 a 4, bits 5 e 6 não especificados, e bits 7
a 16 tudo "1", conforme mostra a Figura 2.38. A CI determina que os processadores de
ponteiro devem fazer as mesmas operações que foram realizadas na primeira AU-4 da
AU-4-Xc.
Figura 2.38 - Bytes H1 e H2 Indicando Concatenação de AU-4
H1 Y Y H2 I I H3H3H3
N N N N S S I D I D I D I D I D
1 0 0 1 S S 1 1 1 1 1 1 1 1 1 1
INDICAÇÃO DE CONCATENAÇÃO
63
2.9. MAPEAMENTO DE CÉLULAS ATM
O tamanho da célula ATM foi padronizado em 53 bytes, sendo 48 bytes
de informação e 5 bytes de overhead. Antes de serem mapeadas nos containers, as
células ATM passam por uma interface onde são adaptadas à da SDH - o campo de
informação de cada célula é embaralhado. O embaralhador deve operar somente
durante o campo de informação das células, durante os 5 bytes de overhead a
operação deve ser suspensa e o estado do embaralhador mantido.
O processo de inicialização deve ser com valores todos de 1s. O
embaralhamento aumenta a segurança e a robustez do mecanismo de delimitação de
células contido no overhead, denominado HEC ("Header Error Control"). Esse
mecanismo é similar ao utilizado na recuperação de alinhamento de quadro e é
utilizado para encontrar a delimitação das células ATM quando o container é
desmapeado.
Um feixe de células ATM pode ser mapeado em um container C-4 ou em
um C-4-Xc. A seguir, bytes de POH e (X - 1) colunas de enchimento (no caso do C-4-
Xc) são adicionadas ao container, gerando-se um VC-4 ou um VC-4-Xc. Já que a
capacidade do C-4-Xc (2340.X bytes) não é um múltiplo inteiro do comprimento da
célula (53 bytes), uma célula pode exceder o limite do C-4-Xc.
Figura 2.39 – Concatenação de Células ATM
J1
B3
C2
G1
F2
H4
Z3
K3
Z5
VC-3/VC-4
261 bytes
CÉLULA ATM
53 OCTETOS
