Preinforme lab eln3

UNIVERSIDAD DE CONCEPCIÓN DEPARTAMENTO DE INGENIERÍA

CHILE ELÉCTRICA

Pre-informe Laboratorio de Electrónica

Laboratorio 03: Procesamiento de señales

con Transistores

Integrantes: Jaime Salazar V.

Rodrigo Ulloa G.

Profesor: Pablo Aqueveque N.

Fecha: 24 de Noviembre de 2011

Laboratorio de Electrónica Página 2

Observaciones


1. Índice Página

1. Índice……………………………………………………………………………………….. 3

2. Introducción……………………………………………………………………………….... 4

3. Listado de materiales y/o equipos…………………………………………………………... 4

4. Descripción de actividades……………………………………………………….…………. 5

Diseño de red de polarización, para la configuración Emisor Común....................... 5

Medición y tabulación de voltajes y corrientes DC de cada componente……..……. 8

Utilización de acoplamiento capacitivo de entrada y salida……………………… 11

Medición de la ganancia de voltaje y corriente y determinar el ancho de banda……... 18

Retiro del condensador Ce y medición de las mismas variables anteriores……… 20

Obtención parámetros JFET………………………………………………………...21

Diseño de red de polarización para un amplificador con JFET 2N5458……….22

5. Investigación……………….…………………………………………………….….……… 30

6. Objetivos…….……………………………………………………………………………… 30

7. Pauta de evaluación………………………………………………………………………….30


2. Introducción.

En el presente Laboratorio, se desarrolla lo investigado con respecto al diseño,

implementación y análisis de señales, utilizando transistores. En especial se trabajará con

un transistor bipolar BJT NPN BC 548C y un transistor efecto de campo JFET 2N5454.

Para implementar los circuitos propuestos, se utilizará un Generador de funciones para

generar las señales requeridas tanto en su amplitud como en su frecuencia.

Para la utilización y operación de ambos tipos de transistores, se deben estudiar sus

características fundamentales, para obtener un buen funcionamiento y dimensionado del

circuito a implementar. Además, se complementan con los cálculos de los valores óhmicos

de los potenciómetros y los valores capacitivos de los condensadores a utilizar.

Finalmente, se definen cada una de sus características y se detallan paso a paso cada

una de sus partes e instrumentos a utilizar, todo esto complementado con un software de

apoyo, Multisim®.

3. Listado de materiales y/o equipos.

Tabla 1. Listado de instrumentos utilizados en el presente Laboratorio.

Cantidad Símbolo Nombre Tolerancia Material

1 XSC1 Osciloscopio EZ OS-5020/5020C 1 V1 Generador de Funciones

2 R22, R11 Potenciómetro Multivuelta 500 [kΩ] 10%

2 R12, R21 Potenciómetro 500 [Ω] 10%

2 Rc, Re, Rb,

Rb1, (R1, Rd,

Rs, (RL))

Potenciómetro 5 [kΩ] 10%

2 R2, (Rl) Potenciómetro 10 [kΩ] 10%

1 Cl Condensador 10 [uF] 10% Electrolítico

1 Cin Condensador 22 [uF] 10% Electrolítico

1 Ce Condensador 47 [uF] 10% Electrolítico

2 Cin2 , Cs Condensador 100 [uF] 10% Electrolítico

2 (Cint), Cout Condensador 1 [uF] 10% Cerámica

1 (Cint) Condensador 0,47 [uF] 10% Cerámica

1 NPN BC548C Transistor de unión bipolar Bjt

1 Multimetro Digital Metermann 37XR

1 LED1 Diodo LED 1.83 [V] / 20 [mA]

Nota: El condensador Cint, se compondrá de un condensador de 1[uF] y uno de 0.47 [uF]

en paralelo. La resistencia RL se compondrá de la suma de un potenciómetro de 10 [kΩ] en

serie con uno de 5 [kΩ].


4. Descripción de actividades.

Diseñar una red de polarización para un amplificador con BJT en configuración

Emisor Común que cumpla con las siguientes especificaciones: Vceq = 6 [v] y Icq = 1[mA].

Utilizar un transistor npn BC-548. Considerar una tensión de alimentación Vcc = 12 [V].

En la primera actividad se conectará como en la figura 1, un amplificador con BTJ

en configuración Emisor Común. Notar que para polarizar dicho circuito, se debe primero

conectar la red de polarización, o sea, se debe realizar el análisis en DC. Para proseguir en

los apartados siguientes, con la conexión de elementos para su análisis transiente y AC.

Se comenzará energizando el circuito mediante un Generador de Funciones, a una

tensión de 12 [Vdc]. A través de la compuerta del Colector.

El detalle de los parámetro calculados, se realiza a continuación, en los cuales se

explican uno a uno los pasos del diseño.

Figura 1. Red de polarización para la Configuración Emisor Común.

Se comienzan planteando las ecuaciones que describen la presente configuración.

En donde, se obtuvieron del LVK en la malla del colector- emisor y las ecuaciones (3), (6)

y (7), se obtienen a partir del equivalente de Thevenin en el circuito de la base del

transistor, además la ecuación (4) se propone para mantener la estabilidad de la

configuración.

(1)

(2)

(3)

(4)

(5)


(6)

(7)

(8)

(9)

Se comienza seleccionando una resistencia Rc de 1 [kΩ], ya que, en apartados

posteriores la carga RL a utilizar también será de dicho valor óhmico. Por lo tanto, para

obtener una máxima transferencia de potencia a la salida, se optó por igualar ambos

valores. Luego, se reemplaza en las ecuaciones planteadas tomando en consideración que el

punto de operación recomendado es:

Además, para obtener una máxima excursión de voltaje.

Por lo tanto, reemplazando (2) en (1).

Luego, tomando en consideración los valores de βDC obtenidos del datasheet del

transistor, se utilizó en el presente apartado, el valor típico correspondiente a dicho

parámetro y presentado en la tabla 2. Por lo que se reemplazó en (4) obteniendo:

A continuación, se reemplaza (4) en (3) Con el valor de Vbe seleccionado, el cual,

está dentro del rango dado por el fabricante.


Luego, reemplazando en (5).

Finalmente, se obtienen las resistencias R1 y R2.

Los valores obtenidos del datasheet del transistor y utilizados para el cálculo de los

parámetros, se presentan en la tabla 2.

Tabla 2. Datos extraídos del datasheet del transistor NPN BC548C.

Parámetro Valor Unid. de medida

βdc Para: Ic = 2 [mA] y Vce = 5 [V]: 420 – 800

βdc típico Para: Ic = 2 [mA] y Vce = 5 [V]: 520

βac Para: Ic = 2 [mA], Vce = 5 [V] y f = 1 [kHz] : 450 - 900

βac típico Para: Ic = 2 [mA], Vce = 5 [V] y f = 1 [kHz] : 600

Vbe on 0.55 – 0.70 [V]

Vbe sat 0.70 [V]

Vce máx 30 [Vdc]

Vce (sat) 0.09 – 0.25 [V]

Vcb Vmáx : [V]

Ic Ic : 100

Ic_sat : 10

Ices max : 15

Ices typ : 0.2

[mA]

[mA]

[nA]

[nA]

Ib_sat 0.5 [mA]

Pd Para Vmáx: 625 ± 5

Para Vmáx: 1.5 ± 0.012

[mW/°C]

[W/°C]

A partir de los parámetros obtenidos, se simula la configuración, obteniendo como

resultado la figura 2.


Figura 2. Red de polarización simulada para la Configuración Emisor Común.

Medir y tabular voltaje y corrientes DC en cada componente. Obtener el punto de

operación real y calcular el β del transistor. Verificar la tensión de alimentación.

De la figura 1, se extraen los valores medidos en cada componente. Estos se

resumen en la tabla 3.

Tabla 3. Valores teóricos para la red de polarización de Emisor Común.

Parámetros DC Valor

Vcc 12 [V]

Frecuencia de entrada 42.3 [kHz]

Vce 6.077 [V]

Ic 0.986 [mA]

Ie 0.987 [mA]

Ib 1.805 [uA]

IR2 12.919 [uA]

IR1 11.092 [uA]

Vc 0.986 [V]

Ve 4.940 [V]

VR2 6.453 [V]

VR1 5.546 [V]

Vbe 0.609 [V]

βDC 546

Por lo tanto, del punto de operación dado, este se desplazó levemente según los

valores entregados por la simulación y graficado en la figura 3.


Figura 3. Puntos de operación de la curva de operación del transistor NPN

BC548C.

Se observa en la figura 3, un pequeño desajuste respecto del punto de operación

dado, ya que, los valores óhmicos de los potenciómetros se adaptaron a los valores que se

tienen en Pañol, por lo tanto, provocaron un leve corrimiento del punto de operación dado,

con el obtenido de las simulaciones. Sin embargo, este punto no cambió en gran medida,

por lo que, a pesar que la máxima excursión de voltaje no se logre en un 100%, si estará

dentro del margen de error previsto. Además se debe añadir que el parámetro β es sensible

a la temperatura, por lo que, los valores que se obtendrán en el Laboratorio van a diferir aún

más con el dado y el simulado. Luego, en la tabla 4, se tabulan los datos prácticos obtenido

en el Laboratorio.

Tabla 4. Valores prácticos para la red de polarización de Emisor Común.


Vcc

Frecuencia de entrada

Vce

Ic

Ie

Ib

IR2

IR1

Vc

Ve

VR2

VR1

Vbe

βDC

0 2 4 6 8 10 12

0

0.5

1

1.5

2

Vce [V]

Ic [

mA

]

Curva de operación NPN BC548C

Pto. Q simulado

Pto. Q dado


Y en la figura 4, se dibuja el desplazamiento del punto de operación, con respecto al

punto dado en el enunciado anterior.

Figura 4. Puntos de operación teóricos y prácticos, de la curva de operación del

transistor NPN BC548C.

Utilizando acoplamiento capacitivo de entrada y salida, medir la máxima

excursión simétrica y la impedancia de entrada del amplificador. Considerar RL de 1

[kΩ] y una señal de entrada sinusoidal con una frecuencia de operación de 1[kHz].

Se comienza el procedimiento utilizando el modelo el pequeña señal para la

presente configuración, de la cual, se extraen las ecuaciones para el posterior análisis del

cálculo de las capacitancias, ganancias de voltaje y corriente e impedancia de entrada.

Figura 5. Modelo híbrido π para análisis en pequeña señal. Configuración Emisor

Común.

De la figura 5, se extraen las siguientes ecuaciones.


(10)

(11)

(12)

Al reemplazar por los valores obtenidos en el apartado anterior.

Una vez polarizado el amplificador y determinadas las características en pequeña

señal, se calculan las capacitancias de los condensadores que componen el circuito, pues, el

comportamiento frecuencial depende del buen diseño de estos. Ya que, el corte inferior o en

baja frecuencia de este análisis depende de las capacitancias de acople utilizadas, para

obtener una menor pérdida de señal. En cambio, las capacitancias parásitas de los

transistores determinan el corte superior o en alta frecuencia. Por lo que se debe diseñar

para que la frecuencia de operación quede dentro de la banda de frecuencias medias.

De los 3 métodos que se conocen, se optó por el de asignar la frecuencia de corte a

uno de los capacitores, por lo tanto, este producirá una caída de 3 dB, mientras que los

demás se desplazan una o dos décadas inferiores de frecuencia, para que se reduzcan sus

efectos en la frecuencia de corte baja y para que al extraer el condensador en emisor o

bypass (Ce), en los apartados posteriores no se distorsione la señal.

En la figura 6, se presenta el circuito en AC de la configuración en Emisor Común,

de la cual, se extraen las figuras 7, 8 y 9 que corresponden al circuito equivalente para cada

condensador.


Figura 6. Modelo en AC del amplificador Emisor Común.

Se debe hacer notar que se agregó una resistencia (Rs) a la entrada del amplificador

como si fuera la resistencia interna del Generador de Funciones.

Figura 7. Circuito equivalente para Cin.


Figura 8. Circuito equivalente para Cl.

Figura 9. Circuito equivalente para Ce.

Luego, se calculan los valores de capacitancia, observando la resistencia equivalente

de cada circuito equivalente, según corresponda. Se comienza estableciendo una frecuencia

de corte en 100 [Hz]. Por lo tanto:

(13)

Se prosigue alejando el siguiente polo 1 década. Por lo tanto, f2 =

= 10 [Hz].

(14)


Y el siguiente, se aleja otra década más. O sea, f3 =

= 1 [Hz].

(15)

Para los tres condensadores, se adecuaron sus valores a los que posee Pañol, los

cuales, se resumen a continuación.

Finalmente se obtiene el circuito presentado en la figura 10 y en la tabla 5 se

resumen los datos obtenidos.

Figura 10. Circuito completo, configuración Emisor Común.


Tabla 5. Valores teóricos para la red de polarización de Emisor Común.


Vcc 12 [V]

Voltaje RMS de entrada 1 [mV]

Frecuencia de entrada 1 [kHz]

Voltaje RMS de salida 18.3 [mV]

Frecuencia de salida 1 [kHz]

Corriente RMS de entrada 0.0535 [uA]

Corriente RMS de salida 18.3 [uA]

Vce 6.04 [Vrms]

Ic 0.986 [mA]

Finalmente, se determinan las ganancias de voltaje y corriente. De la figura 5, se

obtienen.

(22)

(23)

Luego, se determinan las ganancias de voltaje y corriente, utilizando los datos del

apartado anterior.

Se debe notar que la ganancia de voltaje tiene un valor negativo, ya que la señal de

salida está desfasada en 180° con respecto a la señal de entrada, esto debido a la

configuración utilizada.

Luego, se comparan estos datos, en la tabla 6, con los obtenidos a partir de las

ecuaciones (22) y (23).

Tabla 6. Comparación de ganancias.

Ganancia Valor teórico Valor simulaciones

Av -19.230 -18.300

Ai 247.140 342.056


Notar que los valores de ganancias difieren, debido al corrimiento del punto de

operación y al valor de β calculado. Además para las señales de voltaje este valor

disminuyó levemente, pero para las señales de corriente, aumentó en forma considerable.

Luego, se determina el ancho de banda considerando que el desempeño de baja

frecuencia se relaciona con los condensadores utilizados para acoplar ambas etapas del

amplificador y un tercero para acoplar la salida.

Luego, se tabulan en la tabla 7, los datos obtenidos en el Laboratorio.

Tabla 7. Valores prácticos para la red de polarización de Emisor Común.


Vcc

Voltaje RMS de entrada


Voltaje RMS de salida

Frecuencia de salida

Corriente RMS de entrada

Corriente RMS de salida

Vce

Ic

Ai

Av

A continuación, se calcula el valor de la impedancia de entrada a la configuración

planteada, utilizando la ecuación (12).

Una vez realizado el acoplamiento capacitivo a la configuración y determinado su

resistencia de entrada, se procede a medir la máxima excursión simétrica de la señal de

voltaje. Para ello, en forma práctica se podría ir aumentando poco a poco la señal de

entrada en el Generador de Funciones hasta obtener una salida recortada. Sin embargo, se

presenta una forma de estimar esta, considerando criterios de estabilidad y seguridad para la

operación y el buen funcionamiento de los amplificadores con transistores, el cual, se

reserva parte de la excursión debido a la no linealidad del β del BJT y otra es intentando

calcular el máximo valor posible desestimando la no linealidad del transistor. No obstante,

estos valores predichos podrían estar severamente alejados si β está muy alejado a lo

pre-calculado, de no ser así se podría apreciar visualmente una excursión aceptada dentro

del rango dado por los dos últimos cálculos. Se debe resolver la ecuación (16).

(16)

Por lo que, si el amplificador se encontrara en máxima excursión. . Luego,

se realiza el LVK en la malla de salida, representado en la ecuación (1). Donde el resultado


es RDC = 6 [kΩ]. Entonces se reemplaza en (17) y se obtiene el valor deseado para máxima

excursión de RAC.

Por lo tanto, como y , entonces salta a la vista la

contradicción pues una resistencia equivalente en paralelo de resistencias es siempre menos

a cualquiera de las dos. Entonces se presenta la situación en la que no se está operando en

la máxima excursión simétrica de señal. Luego, se procede a determinar el valor de δ para

conocer la ubicación del punto Q actual en la recta de carga.

Retomando la ecuación (17) y considerando como válido el criterio de máxima

transferencia de potencia que se determinó en apartados anteriores y que definían ambas

resistencias (RL y RC) de 1 [kΩ]. Entonces se despeja δ, obteniendo.

Ya que este resultado es menor a 0.5 (para máxima excursión). El transistor se

encuentra operando en la mitad inferior de la recta de carga. Luego, se prosigue utilizando

el criterio de no linealidad, sabiendo que.

(17)

Luego:

(18)

Entonces, se tendrá una salida sin deformaciones ni recortes de voltaje, dada por:

(19)

Desde luego, es posible obtener la máxima incursión simétrica, además de la tensión

de entrada necesaria para esta señal. Primero:

Lo que permite calcular tanto la tensión de entrada VIN como la de salida VS la cual,

se considera en serie su impedancia de salida.


(20)

(21)

Estas corrientes se consideraron en AC y las tensión a sus valores peak.

Medir la ganancia de voltaje y corriente, y el ancho de banda para una señal de

entrada sinusoidal con una amplitud igual a la mitad de la máxima incursión simétrica.

Para la máxima excursión simétrica, se obtiene un voltaje de 8.649 [V]. Por lo tanto,

se alimentará la red con 4.3245 [Vrms]. El actual circuito se presenta en la figura 11 y sus

parámetros se detallan en la tabla 8.

Figura 11. Circuito actual, para la obtención de ganancias y ancho de banda.

Tabla 8. Valores teóricos para la red actual.


Vcc 12 [V]

Voltaje RMS de entrada 4.32 [mV]


Voltaje RMS de salida 78.8 [mV]

Frecuencia de salida 1.0 [kHz]



Vce 6.06 [V]

Ic 0.988 [mA]


Luego, se tabulan en la tabla 9, los datos obtenidos en el Laboratorio.

Tabla 9. Valores prácticos para la red actual.


Vcc







Vce

Ic

Luego, se determinan las ganancias de voltaje y corriente, utilizando los datos del

apartado anterior. Y en la figura 12, se presenta el ancho de banda.

Figura 12. Diagrama de bode.

Del diagrama de bode se extrae que el ancho de banda corresponde a :


Retirar el condensador bypass CE y medir nuevamente la ganancia de voltaje y

corriente, y la impedancia de entrada del amplificador. Comparar y comentar resultados.

Al desconectar el condensador en paralelo a Re, esta resistencia influye en el

análisis frecuencial, ya que, aumentará la resistencia de entrada y las ganancias tanto de

tensión como corriente. A continuación, se presenta el circuito del presente apartado.

Figura 13. Configuración Emisor Común, con resistencia en emisor.

De la figura 13, se extraen los valores tabulados en la tabla 10, a partir de la cual, se

determinan las ganancias de tensión y corriente.

Tabla 10. Valores prácticos para la Conf. Emisor Común, con resistencia en

emisor.


Vcc 12 [V]

Voltaje RMS de entrada 4.32 [mV]


Voltaje RMS de salida 428 [uV]




Vce 6.06 [V]

Ic 0.988 [mA]


A continuación, se determina la impedancia de entrada según el circuito en pequeña

señal presentado en la figura 5. Con la salvedad, que se agregó la resistencia Re al emisor.

Por lo tanto, la ecuación que determina la resistencia de entrada es:

(22)

Definir y montar los circuitos que permitan determinar experimentalmente los

parámetros del JFET 2N5458 (corriente saturación IDSS, voltaje pinch-off Vp).

Utilice una tensión de alimentación VDD=15 [V]. Compare sus resultados con la

información técnica del transistor proporcionada por el fabricante.

Para realizar esta actividad se debió simular con un transistor JFET 2N5454, debido

a que el JFET 2N5458 no se encontraba en el listado de transistores de Multisim.

Para poder realizar llevar a cabo la simulación se debe tener en cuenta la ecuación

de Shockley, con la cual se obtienen las condiciones para obtener los parámetros

requeridos. Estos parámetros son importantes para poder realizar una correcta polarización

en un amplificador, debido a que los valores típicos no siempre se cumple por el

comportamiento no lineal de estos dispositivos.

Para poder obtener el valor de corriente IDSS y Vp, se alimenta el transistor con

fuentes de voltaje DC, considerando el punto de operación, que en este caso es VDS=VDD/2.

La figura 14 muestra el circuito simulado. Para obtener la corriente IDSS se debe alimentar

con voltaje (V2) =0 [V] y voltaje (V1) VDS=7.5[V], para obtener Vp se varía la fuente

(V2) hasta que la corriente que fluye desde la drenaje hasta la fuente sea ID= 0[mA]

Figura 14. Circuito empleado para obtener los parámetros del JFET 2N5454.

Los valores obtenidos de la simulación se muestran en la tabla 11.

Q1A

2N5454

V17.5 V

V2-2.2 V

0

3

1


Tabla 11. Parámetros obtenidos de la simulación.

Parámetro Valor

IDSS [mA] 3,208

Vp [V] -2,2

Los valores experimentales se registrarán en la tabla 12.

Tabla 12. Parámetros obtenidos experimentalmente.

Parámetro Valor

IDSS [mA]

Vp [V]

2.- Diseñar una red de polarización para un amplificador con JFET canal n en

configuración Source Común (Fig.7), que permita obtener una ganancia de voltaje sin

distorsión Av = -5 .Considere una carga RL = 1 [kΩ] y una señal de entrada sinusoidal

de 100 [mV]/1 [kHz]. Visualice las formas de onda más relevantes. Tabule voltajes y

corrientes AC, DC.

Para poder realizar una correcta polarización se deben seguir algunos pasos, con los

cuales se puede obtener tanto el punto de operación adecuado como los valores de los

dispositivos a utilizar. El circuito de polarización se muestra en la figura 15.

Figura 15. Circuito de polarización para JFET configuración source común.

Primer paso: elegir el punto de operación en el cual se va a amplificar la

señal de entrada.


Segundo paso: LVK en lazo drenaje-fuente.

Tercer paso: análisis de ganancia del circuito.

Para obtener la ganancia del circuito se debe considerar el modelo en corriente AC,

el cual se muestra en la figura 16.

Figura 16. Modelo equivalente pequeña señal.

A partir de la ecuación 25 se puede obtener el valor de RD, debido a que RL es

conocida, pero el resultado es RD negativo, por lo cual es necesario modificar los valores

RD y Rs, asignándole valores arbitrariamente, siendo:

Teniendo el Valor de RD, este se puede reemplazar en la ecuación (xx3), con lo cual

se obtiene una resistencia de carga RL=12378 .

Cuarto paso: se deben obtener las resistencias R1 y R2, para lo cual se debe

realizar una LVK en la malla de compuerta.


El valor de la resistencia RG se escoge arbitrariamente, y esta no tiene mucha

relevancia para la impedancia de entrada, ya que los transistores de efecto campo presentan

una alta impedancia de entrada, siendo RG = 1

La ecuación 32 muestra la caída de tensión en la resistencia R1, debido a la fuente

VDD. A partid e las ecuaciones 30, 31 y 32 se puede obtener los valores de las resistencias

R1 y R2.

Quinto paso: cálculo de condensadores.

El cálculo de los condensadores implica considerar una frecuencia de corte inferior

(fc) para las señales a amplificar y las resistencias que estos ven y en las cuales se

descargan.

El circuito simulado se muestra en la figura 17.


Figura 17. Circuito simulado en Multisim.

Figura 18. Señales de entrada y salida del circuito amplificador.

Q1A

2N5454

V115 V

Rd

3000Ω

5%

Rs

1675Ω

5%

RL

12378Ω

5%

R2

7396Ω

5%

R1

1156Ω

5%

C1

1.03µF

10%

C2

94.9µF

10%

V2

100mVrms

1kHz

0°

Cint

1.51µF

10%

Rfuente

50Ω

5%

U1

DC 1e-009Ohm

-1.571m A

+ -

U2DC 10MOhm7.659 V

+

-

XSC1

A B

Ext Trig+

+

_

_ + _

XBP1

IN OUT


A partir de la figura 18, se puede concluir que la amplificación se logra de buena

forma, siendo:

Figura 19. Diagrama de Bode.

En la figura 19 se observa que la frecuencia de corte (10 [Hz], donde cae 3db) se

cumple a cabalidad con lo impuesto por los condensadores.

Tabla 13. Valores de simulación.

Variable Valor

Voltaje AC entrada [mV] 100

Voltaje AC salida [mV] 500

Voltaje DC entrada [Vdc] 0

Voltaje DC salida [Vdc] 0

Corriente AC entrada [uA] 94,8

Corriente AC salida [uA] 40,4

VDD [Vdc] 15

V drenaje-fuente [Vdc] 7,659

V compuerta-fuente [Vdc] -0,602

Frecuencia de señal de entrada [Hz] 1000


Tabla14. Valores experimentales.

Variable Valor

Voltaje AC entrada [mV]

Voltaje AC salida [mV]

Voltaje DC entrada [Vdc]

Voltaje DC salida [Vdc]

Corriente AC entrada [uA]

Corriente AC salida [uA]

VDD [Vdc]

V drenaje-fuente [Vdc]

V compuerta-fuente [Vdc]

Frecuencia de señal de entrada [Hz]

Figura 20. Formas de onda obtenidas experimentalmente.

Diseñar una red de polarización que permita operar un BJT como una compuerta

lógica NOT. Considerando una tensión de alimentación Vcc = 12[V] y un tren de pulsos

de 5[V]/1[kHz] como señal de control. Tabular los voltajes y corrientes en ambos estados

y medir los tiempos de retardo de encendido y apagado.

Para realizar el diseño de la red de polarización para operar como una compuerta

NOT, se necesitan los valores del transistor BJT en saturación. Estos se presentaron en la

tabla 2.

Luego, la red a implementar es presentada en la figura 21.


Figura 21. Configuración compuerta NOT.

En donde, se deben cumplir los siguientes supuestos.

I. Para un valor de entrada Vin (0) = 0 [V], la salida sea Vout (1) = Vin (1) = 5

[V].

II. Para Vin (1) = 5 [V], la salida sea Vout (0) = Vce_sat (sat).

Luego, se establecen las ecuaciones de la presente configuración. En el caso del

LED, se consideró uno de 1.83 [V] y 20 [mA]. Pero, se diseñará para una corriente máxima

de un 48% de éste.

(34)

(35)

(36)

(37)

Resolviendo para Rc, en ambas ecuaciones anteriores, se obtiene:


Además:

Entonces, para voltaje de entrada cero, la corriente de colector solo es producida

prácticamente por el voltaje VCC que reparte su voltaje entre las resistencias RC, RLed y

quedando el diodo Led encendido.

Para el voltaje de entrada de 5 [V], la corriente en el colector producida es de 27.3

[mA], cerrándose el Led y produciendo un voltaje de salida cero. A continuación se

presenta la figura 22, en la cual, se detalla el circuito actual y sus parámetros y valores, se

tabulan en la tabla X.

Figura 22. Simulación compuerta NOT.

Tabla 15. Valores simulados para compuerta NOT.


Vcc 12 [V]

Voltaje peak de entrada 5 [V]


Voltaje RMS de salida 0.68 [V]


Corriente RMS de entrada 0.468 [mA]

Corriente RMS de salida 18.1 [mA]

Vce 63.9 [V]

Ic 90 [mA]

Finalmente, se tabulan los datos obtenidos en forma práctica en el Laboratorio.


Tabla 16. Valores prácticos para compuerta NOT.


Vcc







Vce

Ic

5. Investigación:

- ¿Qué se entiende por máxima excursión de señal? ¿Qué elementos definen la

respuesta en baja y alta frecuencia de un amplificador monoetapa con BJT y JFET?

Cuando se habla de máxima excursión de señal, se entiende a la máxima amplitud

de tensión que se puede obtener de una señal amplificada y sin distorsión. Por otro lado, los

elementos que definen la respuesta en baja frecuencia para un amplificador monoetapa, son

las capacitancias de acople y en derivación utilizadas, para obtener una menor pérdida de

señal. En cambio, las capacitancias parásitas de los transistores determinan la respuesta en

alta frecuencia. Por lo que se debe diseñar para que la frecuencia de operación quede dentro

de la banda de frecuencias medias.

6. Pauta de evaluación.

Ítem Máx. Puntaje

Presentación 1.0

Investigación 0.5

Listado de materiales y

equipos

1.0

Descripción de actividades 1.5

Simulaciones 1.0

Diseño y cálculos 1.0

TOTAL

Preinforme lab eln3

Documents

Transcript of Preinforme lab eln3