Načrtovanje in realizacija vezij v FPGA tehnologiji
-
Upload
naida-rhodes -
Category
Documents
-
view
50 -
download
3
description
Transcript of Načrtovanje in realizacija vezij v FPGA tehnologiji
![Page 1: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/1.jpg)
Univerza v LjubljaniFakulteta za elektrotehniko
Načrtovanje in realizacija vezij v FPGA tehnologiji
Laboratorijske vaje
http://lniv.fe.uni-lj.si/mt.html
![Page 2: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/2.jpg)
2
Delitev digitalnih vezij
Standardnavezja
Specialnavezja
• mikroprocesorji• pomniliki• logična vrata
• grafični procesor• komunikacijski vmesnik
Digitalna vezja Tehnologija specialnih vezij
• namenjena za uporabo v različnih napravah– univerzalna
– poceni
– lahko dostopna
• narejena za točno določen namen– so boljša kot standardna
– zelo draga v majhnih količinah
– dolgotrajna izdelava
![Page 3: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/3.jpg)
3
Tehnologja specialnih vezij
Specialnavezja
Digitalna vezja Programirljiva vezja
• Kako lahko izdelamo specialno vezje?
Naročniškavezja
• izdelamo vsak detajl
Polnaročniškavezja
• uporabimo že pripravljene dele
Programirljiva vezja
• uporabimo že narejeno vezje, ki ga le še programiramo
Zmogljivost vezja, cena, čas izdelave
![Page 4: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/4.jpg)
4
Programirljiva vezja
Programirljiva vezja
Programirljiva vezja
EnostavnaPAL, GAL
KompleksnaCPLD
FPGA
Programirljiva vezja
Razvoj programirljivih vezij
• Poznamo več vrst programirljivih vezij
FPGA
• FPGA vezja so najbolj zmogljiva– z njimi lahko naredimo celo mikroprocesorje po lastni
zamisli ipd.
![Page 5: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/5.jpg)
5
Razvoj programirljivih vezij
“Klasična PLD vezja” - PAL, GAL(PALCE)
• Programirljiva IN - ALI matrika, na izhodih funkcij so lahko flip-flopi
• Omejena zmogljivost, ker ne moremo poljubno povečevati PLD strukturo– površina vezja se veča s kvadratom števila
vhodov in logika postane počasnejša
Razvoj programirljivih vezijProgramirljiva vezja
![Page 6: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/6.jpg)
6
Razvoj programirljivih vezij
“Kompleksna PLD vezja” - CPLD
• Vsebujejo več PLD gradnikov z relativno majhnim številom povezav
• Potrebujemo programsko opremo za delitev vezja na manjše PLD gradnike
Programirljiva vezja Razvoj programirljivih vezij
![Page 7: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/7.jpg)
7
Razvoj programirljivih vezij
“Električno programirljiva polja vrat” - FPGA
• Pojavila so se istočasno s CPLD vezji
• V primerjavi s CPLD vezji imajo več povezovalnih virov
• Zelo veliko programirljivih blokov, ki imajo manjše število vhodov in 1 ali 2 flip-flopa
Programirljiva vezja FPGA vezja
![Page 8: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/8.jpg)
8Programirljiva vezja FPGA vezja proizvajalca Xilinx
FPGA vezjaField Programmable Gate Array = programirljiva matrika logičnih vrat
• Povezovalno polje vsebuje veliko število povezav
• Konfiguracijski pomnilni elementi določajo povezave in vsebino logičnih blokov
• Sestavljena so iz matrike logičnih blokov
![Page 9: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/9.jpg)
9
FPGA vezja proizvajalca Xilinx
CLB - konfiguracijski logični bloki
vhodno / izhodni bloki
povezovalno polje
Zgradba Xilinx FPGA vezij
Programirljiva vezja Xilinx FPGA vezja
Npr. FPGA vezje Spartan3 XC3S200 vsebuje:
• matriko 24 x 20 CLB-jev
• 173 vhodno / izhodnih blokov
![Page 10: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/10.jpg)
10
FPGA vezja Xilinx Spartan
prenos
CLB
enoj
ne
dvoj
ne
glob
alne
dolg
e
dolge
dolge
dvojne
enojne
matrikastikalna
Programirljiva vezja MOS tranzistor
• Med logičnimi bloki (CLB) je veliko povezovalno polje, ki vsebuje stikalne matrike na križiščih povezav
Na križiščih povezav so
MOS tranzistorji,
ki delujejo kot stikala
![Page 11: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/11.jpg)
11
MOS tranzistor
• Tranzistorji v digitalnih vezjih delujejo kot stikala
Napetost 0V
(logična ničla) 0V
Stikalo je
razklenjeno
5V
Napetost 5V
(logična enica)
Stikalo je
sklenjeno
Programirljiva vezja Določanje povezav
![Page 12: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/12.jpg)
12
Določanje povezav
• Vsak povezovalni tranzistor je priključen na svoj konfiguracijski pomnilni element
če je v element vpisana logična enica, je tranzistor odprt in povezava je vzpostavljena
Programirljiva vezja Logični bloki
![Page 13: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/13.jpg)
13
Logični bloki (CLB)
Programirljiva vezja Tehnologija FPGA vezij
prenos
CLB
enoj
ne
dvoj
ne
glob
alne
dolg
e
dolge
dolge
dvojne
enojne
matrikastikalna
• Logični bloki vsebujejo tabele, s katerimi naredimo enostavne logične funkcije (IN, ALI …)
flip-flop
flip-flop
D
D
CE
CE
CLK
CLK
Q
Q
Tabela
Tabela
Tabela
SR
SR
![Page 14: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/14.jpg)
14
Tehnologija FPGA vezjaSlika notranjosti FPGA vezja
• FPGA vezja so integrirana vezja– integrirano vezje je narejeno
s plastmi na silicijevi rezini
površina presek
Programirljiva vezja Načrtovanje digitalnih vezij
![Page 15: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/15.jpg)
15
Načrtovanje digitalnih vezij
• Za načrtovanje kompleksnih digitalnih vezij potrebujemo visokonivojski pristop
• Pomagamo si s programsko opremo za načrtovanje digitalnih vezij
• Uporabimo prototipne sisteme s programirljivimi vezji
Načrtovanje digitalnih vezij Načrtovanje vezij
![Page 16: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/16.jpg)
16
Načrtovanje vezij
Načrtovanje digitalnih vezij Programska oprema
Specifikacija
Izdelavastrukture
Izdelavagradnikov
• Sodoben način načrtovanja vezij je neodvisen od končnega postopka izdelave (tehnologije)
Izdelava vezja
Simulacija
• Programsko opremo za izdelavo vezij dobimo od proizvajalca FPGA vezij
![Page 17: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/17.jpg)
17
Programska oprema
Prevajanjeali sinteza
• Razčlenitev vezja na osnovne gradnike (logične funkcije, flip-flope…)
Izdelava vezja
Tehnološkapreslikava
• Preslikava gradnikov v logične bloke
Razmeščanjein povezovanje
• Izdelava načrta povezav znotraj FPGA vezja
Konfiguracijska datoteka
Programiranje
FPGA
Načrtovanje digitalnih vezij Izdelava vezja
![Page 18: Načrtovanje in realizacija vezij v FPGA tehnologiji](https://reader030.fdocuments.net/reader030/viewer/2022020721/56812b6a550346895d8f8bb5/html5/thumbnails/18.jpg)
18
Prototipni sistem za testiranje vezijvm
esni
ki
FPGA
razširitveni konektorji
V/I enoteNačrtovanje digitalnih vezij