lojik

7/30/2019 lojik

1/38

LOJK DEVRE II

ARDIIL DEVRE MODELLEMES VEBELLEK ELEMANLARI

Lojik Devreler II 1Erturul Eri

Gncelleme: 8 Ekim 2009

7/30/2019 lojik

2/38

KOMBNEZONSAL VE ARDIILDEVRELER

24 23 22 21 20

t4 t3 t2 t1 t0elde 1 1 0 0 0

(12) x1 0 1 1 0 0 (14) x2 0 1 1 1 0

(26) z 1 1 0 1 0

Seri

toplaycx

1

x2

z = x1

+ x2(12)01100

(14)01110 (26)11010


7/30/2019 lojik

3/38

ARDIIL DEVRELERNMODELENDRLMES

Matematiksel Model Durum Tablosu

Durum Diyagram


7/30/2019 lojik

4/38

ARDIIL DEVRELERN GENELYAPISI

Kombinezonsal

devre

Bellek

r.bellek

eleman

1. bellek

eleman

x1

yr

xn

yr

(

Y r)

y1

(

Y 1)

y1

z1

zm

Bellek

elemanlarnn

klar:

durumdeikenleri

bellek

elemanlarnn

girileri

giri

deikenlerik

deikenleri

t0(t

1)

saat

girii


7/30/2019 lojik

5/38

MATEMATKSEL MODEL Bamsz deikenler

giri,(x1, xn) durum deikenleri (y1,..yr)

N= Durum says, n=Durum deikeni says

n=log2N N=2n

Baml deikenler Bir sonraki durum fonksiyonlar(Y1,Y2,Yr) k fonksiyonlar (z1,z2,.zm)

Seri toplama devresi iin Yt+1= y' x1x2+y x'1x2+y x1x'2,+y x1x2 ve Z = y' x'1,x2+y' x1x'2,+y x'1x'2+y x1x2


7/30/2019 lojik

6/38

DURUM TABLOSUG1 G2 Gj Gp

D1

D2

Di Dk,k

D

(a) Bir ardl makineye ilikin genel durum tablosu

x1x2

00giri

X1x2

01giri

x1x2

11giri

x1x2

10giri

y=0imdikidurum

Y,Z0,0

Y,Z0,1

Y,Z1,0

Y,Z0,1

y=1imdikidurum

Y,Z0,1

Y,Z1,0

Y,Z1,1

Y,Z1,0

(b) Seri toplaycya ilikin durum tablosu


7/30/2019 lojik

7/38

DURUM DYAGRAMI

Di

Dj

Gi/ Z

m

Di

Dj

00 / 0

10 / 1

01 / 111 / 0

00 / 1

01 / 1 01 / 0

10 / 0

11 / 1


7/30/2019 lojik

8/38

BLOK DIAGRAM OF SEQUENTIALCIRCUIT


7/30/2019 lojik

9/38

SYNCHRONOUS CLOCKEDSEQUENTIAL CIRCUIT


7/30/2019 lojik

10/38

ARDIIL DEVRE GENEL YAPISI

Kombinezonsal

devre

Bellek

r.bellek

eleman

1. bellek

eleman

x1

yr

xn

yr

(

Y r)

y1

(

Y 1)

y1

z1

zm

Bellek

elemanlarnn

klar:

durumdeikenleri

bellek

elemanlarnn

girileri

giri

deikenlerik

deikenleri

t0(t

1)

saat

girii


7/30/2019 lojik

11/38

SR BELLEK ELEMANI

0 1

01

01

10

00 10

00

Y = S + R ' Y

SR

y 00 01 11 10

0

1

0 0 K 1

1 0 K 1

S

R

y (Y)

y ' (Y ')

R(reset)

S(set)

t (T)

v (V)


7/30/2019 lojik

12/38

SR DEVRESNN ANALZt v S R T V

0 0 0 0 01

10

TVEYA kaplarnn gecikmelerine balolarak iki hal (01 veya 10) olabilir, belirsizlikvar

0 0 0 1 0 1

0 0 1 0 1 0

0 0 1 1 0 0

1 1 0 0 0

1

1

0

TV(00) ara durumundan sonra TVEYA

kaplarnn gecikmelerine bal olarak iki hal(01 veya 10) olabilir, belirsizlik var

1 1 0 1 0 1

1 1 1 0 1 0

1 1 1 1 0 0

0 1 0 0 0 10 1 0 1 0 10 1 1 0 1 0

0 1 1 1 0 01 0 0 0 1 01 0 0 1 0 11 0 1 0 1 0

1 0 1 1 0 0

t

v

t v S R T V0 1 0 0 0 1

0 1 0 1 0 1

0 1 1 0 1 0

1 0 0 0 1 0

1 0 0 1 0 1

1 0 1 0 1 0

y S R Y Y'0 0 0 0 1

0 0 1 0 1

0 1 0 1 0

1 0 0 1 0

1 0 1 0 1

1 1 0 1 0


7/30/2019 lojik

13/38

S*R* LATCH WITH NANDGATES

Mano da NAND kapl SR lacth, notlarda S*R* Latch olarak gsterilmi

S*R*S*

R*


7/30/2019 lojik

14/38

BELLEK ELEMANLARININSORUNLARI VE ZMLER

Girilerden ikisi de ayn anda deise(01 ardndan 10 gibi) istenmeyengirilerin (00 veya 11) uygulanmassz konusu

zm

Durum deiimi yaratmayan giriin,

arada uygulanmas, Seviye biiminde Saat (enable girii

uygulamas)


7/30/2019 lojik

15/38

BRDEN FAZLA DEKENNAYNI ANDA DETRLEMES

S

R

1 1

1 10

0

1 10saat


7/30/2019 lojik

16/38

SR LATCH BELLEK ELEMANISaatli(Enable) girili bellek eleman

S*

R*


7/30/2019 lojik

17/38

D (DELAY) GEKME LATCHBELLEK ELEMANI

D

y0 1

0

1

0 1

0 1

Y = D

Grafik gsterim Bir sonraki durum fonksiyonu

Saat y (Y)

y' (Y')y

yD

0 1

1

0

0 1

Durum diyagramEnable girii saat gibi de dnlebilir.Saatsiz D tipi bellek eleman olabilir mi?

R*

S*


7/30/2019 lojik

18/38

JK BELLEK ELEMANI LATCH

J

y

y

K

JK

y 00 01 11 10

0

1

0 0 1 1

1 0 0 1Y = J y' + K' y

Grafik

gsterim

Bir sonraki durum

fonksiyonu

Saat

y (Y)

y (Y')0 1

01

01

10

00 10

00

11

11

Durum diyagram

(11) giriinde srekli toggling nasl zlr?Lojik Devreler II 18Erturul Eri

7/30/2019 lojik

19/38

T BELLEK ELEMANI LATCH

(1) giriinde srekli toggling nasl zlr?

R

y (Y)

y ' (Y ' )

Saat(CLK)

S

T

y

y

T

y 0 1

0

1

0 1

0

Y = T y ' + T ' y

T

Grafik gsterim Bir sonraki durum fonksiyonu

Saat

y (Y)

y (Y')

0 1

0

1

1

00

Durum diyagram

1


7/30/2019 lojik

20/38

T VE JK BELLEK ELEMANLARINDA SREKLTOGGLNG SORUNUNA ZM

T ve JK bellek elemanlarna srasyla(1) ve (11) girileri gelirse sreklitoggling olur, bir sorun

Seviye biiminde saat uygulamassorunu zmede yetersiz,

zm

kenar tetiklemeli bellek elemanlar


7/30/2019 lojik

21/38

SENKRON ARDIIL DEVRELERDESEVYE BMNDE SAAT SORUNU

tc

tb

tc

ts

ts > tb + tc

bir saat darbesi sresinde 1durum deimesi

ts

ts < tb + tc

bir saat darbesi sresinde 2durum deimesi

Kombinezonsal

devre

Bellek

r.bellekeleman

1. bellek

eleman

x1

yr

xn

yr

(

Y r)

y1

(

Y 1)

y1

z1

zm

Bellek

elemanlarnn

klar:

durum

deikenleri

bellek

elemanlarnn

girileri

giri

deikenlerik

deikenleri

t0(t 1) saatgirii

ZM: KENAR TETKLEMEL BELLEK ELEMANI


7/30/2019 lojik

22/38

LATCH ve FLIP FLOP

Latchlarda ya saat yoktur

Veya seviye olarak saat vardr (Enable)

Flip Floplarda Yalnzca kenar tetiklemeli saat girileri

vardr


7/30/2019 lojik

23/38

CLOCK RESPONSE IN LATCH ANDFLIP FLOP

Deiim yok

Deiim olduu an


7/30/2019 lojik

24/38

T FLP FLOP


7/30/2019 lojik

25/38

BELLEK ELEMANLARI N FARKLI BMDETANIM BAINTILARI (CHARACTERISTIC TABLES)


7/30/2019 lojik

26/38

MASTER-SLAVE D FLIP FLOP

Normal ve master slave D elemanlarnn maliyet ve geikme karlatrmas?


7/30/2019 lojik

27/38

MASTER SLAVE SR BELLEKELEMANI

S

y

y

R

S

R

CLK

Y

Y'

Ana bellek Baml bellek

0

11

0

Eik gerilimi:: eik alt s aat geriliminin 0 , eik st saat geriliminin 1 algland dege

Anabellein almad, baml bellein alt zaman gsterir

Anabellein alt, baml bellein almad zaman gsterir

S

Q

Q

R

Maliyet ve geikme karlatrmas?


7/30/2019 lojik

28/38

D-TYPE POSITIVE-EDGE-TRIGGERED FLIP FLOP

Normal, master slave ve tetiklemeli D elemanlarnn maliyet ve geikme karlatrmas?


S*

R*

7/30/2019 lojik

29/38

1

R*

2

3

4

s*

CLK=0

D=0

1

R*

2

3

4

s*

CLK=0

D=1

0

1

1

1

1

1

1

0

a. CLK=0, D=0 analizi b. CLK=0, D=1 analizi

a a

c

saat

b

saat

b

d

1

R*

2

3

4

s*

CLK=1

D=0

1

R*

2

3

4

s*

CLK=1

D=1

0

1

0

1

1

0

1

0

c. CLK=1, D=0 analizi d. CLK=1, D=1 analizi

D-TYPE POSITIVE-EDGE-TRIGGERED FLIP FLOP


S*

R*

7/30/2019 lojik

30/38

OTURMA/TUTMA ZAMANLARI

Oturma

zaman

Tutma

zaman

Giriin deimemesi gereken zaman aral

Tetikleme

eii

zaman

saat gerilimi


Oturma zaman: Setling timeTutma zaman: Holding time

7/30/2019 lojik

31/38

GRAPHIC SYMBOL


7/30/2019 lojik

32/38

D FLIP FLOP WITHASYNCHRONOUS RESET


S*

R*

7/30/2019 lojik

33/38

UYGULAMADAK JK BELLEKELEMANI

yy y '

J CLK K

preset

clear

Giriler klar clear preset CLK J K y y

0 0 x x x kararsz

0 1 x x x 0 1

1 0 x x x 1 0

1 1 0 0 y y

1 1 0 1 0 1

1 1 1 0 1 0

1 1 1 1 y y

J

Q

Q

K

J

Q

Q

K

CLK 1

CLK 6

Preset 2

Preset 7

Clear 3

Clear 8

Ja

4

12 Jb

16 K

15 Y

11 Y

13 t

10 Y

14 Y

16 K

Besleme5


7/30/2019 lojik

34/38

ARDIIL DEVRELERNSINIFLANDIRILMASI

ARDIIL MAKNA ASENKRON MAKNASENKRON MAKNA

ARDIIL MAKNA

Darbe modunda

alanmakina

Temel modda

alanmakina


RENM PROGRAMI OLUTURULMASI

7/30/2019 lojik

35/38

PROGRAM IKTILARI

RENM PROGRAMI OLUTURULMASI

?RENM

PROGRAMI?

anket

.

anket

Ders.anket

renci

Profili

BLM, PROGRAM

RENC

YEN RENC

yiletirmearalar

DI PAYDALAR

. elem

Ynetim,idare

Paydalar

RENC, RN

DEVLET, ZEL SEKTR

MEZUNLAR, ALELER

MESLEK OD, NGO

SONU: ULUSAL/ULUSLARARASI AKREDTASYON

AB/VE

ULUSAL

YETERLKLER

AB/ULUASAL

M

EZ

UN

R

E

N

C

ktlar iin veri top ve deerlendirme

ALANYETERLLKLER

BLGKnowledge

BECERSkills

KSEL/MESLEKYETKNLKLERCompetences

DI PAYDA GEREKSNMLER

ORYANTASYON

ORYANTASYON

PROGRAM IKTILARIPR

OGRAM

IKTIL

ARI

PR

OGRAM

IKTIL

ARI

A

L

A

N

yE

T

E

R

L

K

L

E

R

7/30/2019 lojik

36/38

BLOOMS TAXONOMYANDERSON AND KRATHWOHL (2001)

http://www.learningandteaching.info/learning/bloomtax.htm

!!Listening !!

ULUSAL L SANS YETERL L KLER EREVES

7/30/2019 lojik

37/38

37

TRKYE YKSEKRETM ULUSAL YETERLKLER EREVES (TYUY)

TYUY

DZEY

BLG- Kuramsal- Uygulamal

BECERLER- Kavramsal/Bilisel - Uygulamal

KSEL VE MESLEK YETKNLKLER

Bamsz alabilmeve Sorumluluk

Alabilme Yetkinlii

renmeYetkinlii

letiim ve SosyalYetkinlik

Alana zg veMesleki Yetkinlik

6LSANS

_____

EQF-LLL:6. Dzey

_____

QF-EHEA:1. Dzey

- Ortaretimde kazanlanyeterliklere

dayal olarakalanndakigncel

bilgileri

ieren ders

kitaplar,uygulama

aragereleri ve

dier bilimselkaynaklarla

desteklenen

ileri

dzeydeki

kuramsal ve

uygulamalbilgilere sahip

olmak

- Alannda edindiiileri dzeydeki

kuramsal ve

uygulamal bilgilerikullanabilmek,

- Alanndaki kavramve dnceleribilimsel yntemlerle

inceleyebilmek,

verileriyorumlayabilmek ve

deerlendirebilmek,sorunlartanmlayabilmek,analiz edebilmek,

kantlara vearatrmalara dayalzm nerileri

gelitirebilmek.

- Uygulamada

karlalan vengrlemeyen

karmak sorunlarzmek iin bireysel

ve ekip yesi olarak

sorumluluk alabilmek,

- Sorumluluu altndaalanlarn mesleki

geliimine yneliketkinlikleri

planlayabilmek ve

ynetebilmek

- Edindii bilgive becerileri

eletirel biryaklamladeerlendirebilmek, renmegereksinimlerin

i

belirleyebilmek

ve renmesini

ynlendirebilmek.

- Alanyla ilgili konulardailgili kii ve kurumlarbilgilendirebilmek;

dncelerini vesorunlara ilikin zmnerilerini yazl veszl olarak

aktarabilmek,

- Dncelerini vesorunlara ilikin zm

nerilerini nicel ve nitelverilerle destekleyerek

uzman olan ve olmayan

kiilerle paylaabilmek,- Bir yabanc dili

kullanarak alanndakibilgileri izleyebilmek ve

meslektalar ile iletiimkurabilmek (EuropeanLanguage Portfolio

Global Scale, Level B1)- Alannn gerektirdiidzeyde bilgisayar

yazlm ile birliktebiliim ve iletiimteknolojilerini

kullanabilmek

(European ComputerDriving Licence,Advanced Level).

- Alan ile ilgiliverilerin

toplanmas,yorumlanmas,duyurulmas veuygulanmasaamalarndatoplumsal, bilimsel

ve etik deerleresahip olmak,

- Sosyal haklarnevrenselliinedeer veren, sosyaladalet bilincini

kazanm, kaliteynetimi ve

sreleri ile evre

koruma ve igvenliikonularnda yeterli

bilince sahipolmak.

ULUSAL L SANSYETERL L KLER EREVES

BLOOMS TAXONOMY

7/30/2019 lojik

38/38

LOJK DEVRELER I DERSDEERLENDRME MATRS

RENM

IKTILARI

EE540 LOJK DEVRELER II a b c d e f g h i j k

Kk lekli elemanlardan oluan Ardl lojik devrelerin analizini

matemetiksel, durum tablosu ve durum diyagram yntemleriyle

yapabileceklerdir.3 3 3 3

Senkron ardl devrelerin sentezini, kk lekli devre elemanlar kullanarak

yapabileceklerdir.3 3 3 3 1

Yazma ve sayc gibi orta lekli elemanlardan oluan Ardl lojik devrelerin

analizini yapabileceklerdir.3 3 3 3 1 3

RAM, PLD (Programlanabilen lojik devreler) gibi byk lekli lojik

elemanlardan oluan devrelerin analizini yapabileceklerdir. 3 3 3 3 1 1 3

Senkron ardl devrelerde durum indirgemesi yapabileceklerdir. 3

Birka durumlu ardl devreler iin durum kodlamas yapacaklardr. 3 1

Ardl devrelerin analizini ve tasarladklar devreleri, simule ederek

Laboratuvarda uygulamasn yapabileceklerdir.

lojik

Documents

Transcript of lojik