Foundation of Information Technology

18
Foundation of Information Technology 1 Foundation of Information Technology Chapter 1: Introduction and Overview of Information Technology คคคคคคคคคคคคคคคคคคคคคคคคคคคคค Data คคค Information Data คคค คคคคคคคคค คคคค คคคคคคคคคคคคคคคคคคคคคคคคคคคค คคคคคคคคค คคคคคคคคคคคคคคคคคคค Inforamtion คคค Data คคคคคคคคคคคคคคคคคคคคคคคคคคคค Tips: คคคคคคคคคคคคคคคคคคคคคคคคคคคคคคค คคคค Knowledge คคค คคคคคคคคคคคคคคค Wisdom คคคคคคคคคคคคคคคคคคคค Information คคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคค คคคคคคคคคคคคคคคคคคค คคคค คคคคคคคคคคคคคคคคคคคคคคคคคคคคคคค คคคคคคคค คคคคคคคคคคคคคคคคคคคคคค คคค คคคคคคคคคค คคคคคคคคคค คคคคคคคคคค คคค คคคคคคคคคคคคคคคคคคคคคคคคคคคคค Information คคคคคค คคค Business Intelligence, Data mining, Data Center, Knowledge Base คคคคคคค คคคคคคคคค Information คคคคคคคคค Information คคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคค คคคคคคคคคคค Accurate คคคคคคค คคคคคคค คคคคคคคคคคคค Complete คคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคค Economical คคคคคคคคคคคค คคค คคคค คคคค คคคคคคคคคคคคค คคคคคคคคคคคคคคคคคคคคคคคคคคคคคคค Flexible คคคคคคคคคคคคคคคคคคคคคคคคคคคค คคคคคคคคคค คคคคคคคคคคค คคคคคคคคคคค Reliable คคคคคคคคคคคคคคคคค Relevant คคคคคคคคคคคคคคคคคคคคคคคคค Simple คคคคคคคคคค คคคคคคคคคคคคคคคคคคคคคค คคคค คคคคคค คคคค คคคค คคคคคค คคคคคคคคคคคคคคคคคคคคคคคคค Timely คคคคคคคคคคคคค คคคคคคค คคคคคคคคค Verifiable คคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคคค Architecture & Organization

description

สรุปหัวข้อเรื่อง Computer Architecture and Organization ปูพื้นฐานเรื่องสถาปัตยกรรม คอมพิวเตอร์ โครงสร้างและหน้าที่ ส่วนประกอบที่มีความสัมพันธ์กัน ในองค์แรก (4 บทแรก) [อ้างอิง: William Stalling, Stuart Russell และ Peter Norving]

Transcript of Foundation of Information Technology

Page 1: Foundation of Information Technology

Foundation of Information Technology 1

Foundation of Information Technology

Chapter 1: Introduction and Overview of Information Technologyความหมายและความแตกต�างระหว�าง Data ก�บ Information

Data ค�อ ข้�อม�ลดิ�บ หร�อ สิ่��งที่��เก�ดิข้��นและย�งไม�ผ่�านกระบวนการ แปลงเพื่��อหาความหมาย

Inforamtion ค�อ Data ที่��ผ่�านกระบวนการประมวลผ่ลแล�วTips: เน��อหาที่��จะเพื่��มเต�มไปกว�าน��น จะม� Knowledge และสิ่�งกว�าน��นจะม� Wisdom

เพื่��มเข้�ามาในบที่ที่�ายๆ

Informationเป(นเร��องข้องระบบการจ�ดิการที่��น)าข้�อม�ลเหล�าน��มาผ่�านกระบวนการร�ปแบบต�าง เช่�น ต��งค)าถามที่��ต�องใช่�ข้�อม�ลเหล�าน��ง�ายๆ ไปจนถ�งการใช่�หล�กสิ่ถ�ต� และ ตรรกศาสิ่ตร- คณิ�ตศาสิ่ตร- เข้�ามาช่�วย โดิย สิ่ามารถยกต�วอย�างเที่คโนโลย�ดิ�าน Information ไดิ�แก� พื่วก Business

Intelligence, Data mining, Data Center, Knowledge Base เป(นต�น

คุ�ณภาพของ Information

ล�กษณิะข้อง Information ที่��ถ�อว�าม�ค1ณิภาพื่และประสิ่�ที่ธิ�ภาพื่ในการน)าไปใช่� Accurate ถ�กต�อง แม�นย)า ข้องต�วข้�อม�ล Complete สิ่มบ�รณิ-ครบถ�วนข้องข้�อม�ลที่��น)ามาอ�างอ�ง Economical ใช่�ต�นที่1นที่�� มาก หร�อ น�อย ตามควาเหมาะสิ่ม หากจะไดิ�เปร�ยบต�อง

ใช่�ต�นที่1นน�อย Flexible สิ่ามารถใช่�ไดิ�หลายว�ตถ1ประสิ่งค- ย�ดิหย1�นในการน)าไปใช่� ปร�บแต�งไดิ� Reliable ม�ความน�าเช่��อถ�อ Relevant ม�ความช่�ดิเจนและตรงประเดิ4น Simple เข้�าใจง�าย ร�ปแบบไม�ซั�บซั�อนเก�นไป เช่�น การใช่�กราฟ หร�อ ร�ปภาพื่ มา

ที่)าการอธิ�บายหร�อน)าเสิ่นอ Timely ข้�อม�ลที่�นสิ่ม�ย รวดิเร4ว ไม�ล�าช่�า Verifiable สิ่ามารถตรวจสิ่อบข้�อเที่4จจร�งไดิ�จากแหล�งที่��มา

Architecture & Organizationคอมพื่�วเตอร-ประกอบไปดิ�วย 2 สิ่�วนประกอบสิ่)าค�ญค�อ

Page 2: Foundation of Information Technology

Foundation of Information Technology 2

Computer Architecture ค1ณิสิ่มบ�ต�ต�างๆข้องระบบ Computer ที่��ผ่��ใช่�สิ่ามารถสิ่ามารถมองเห4นไดิ� และ เป(นสิ่�วนที่��ม�ผ่ลกระที่บโดิยตรงต�อการประมวลผ่ลข้องโปรแกรม Computer

Computer Organizationกระบวนการการเช่��อมต�อคอมพื่�วเตอร-ที่��ต�องม�การค)าน�งถ�ง สิ่ถาป8ตยกรรม ข้อง Computer เคร��องน��น

Structure & Function Structure (โคุรงสร าง) ค�อ ว�ธิ�ที่��อ1ปกรณิ-ต�างๆ เช่��อมต�อเข้�าดิ�วยก�น Function (หน้ าที่��การที่�างาน้) ค�อ การที่)างานข้องสิ่�วนประกอบแต�ละสิ่�วนซั��ง

ถ�อว�าเป(นสิ่�วนหน��งข้องโครงสิ่ร�าง หน�าที่��การที่)างาน โดิยพื่��นฐานข้องคอมพื่�วเตอร-แล�วจะประกอบไปดิ�วยสิ่�วนประกอบหล�กๆอย�� 4 สิ่�วนดิ�วยก�นค�อ

Function หน�าที่��การที่)างาน พื่��นฐานข้อง computer ม�สิ่�วนประกอบหล�ก 4 สิ่�วนค�อ

Data Processing : การประมวลผ่ลข้�อม�ล Data Storage : สิ่�วนข้องการจ�ดิเก4บข้�อม�ล Data Movement : การเคล��อนย�ายข้�อม�ล Control : สิ่�วนข้องการควบค1ม

Structure โครงสิ่ร�างข้องเคร��อง Computer โดิยปรกต� Computer จะม�สิ่�วนประกอบแต�ละช่น�ดิไม�เหม�อนก�น และมากกว�า 1 ต�วTips: เม��อก�อน computer ม�หน�วยประมวลผ่ลกลาง เพื่�ยงต�วเดิ�ยว แต�ป8จจ1บ�นม�หน�วยประมวลผ่ลกลางหลายต�วที่)างานในเคร��องเดิ�ยวก�น

โครงสิ่ร�างภายในข้อง Computer ประกอบไปดิ�วย องค-ประกอบต�อไปน��

Page 3: Foundation of Information Technology

Foundation of Information Technology 3

CPU (Central Processing Unit) หน�วยประมวลผ่ลกลาง

Main Memoryหน�วยความจ)าหล�ก

I/O (Input / Output)ไอโอ สิ่)าหร�บเช่��อมต�ออ1ปกรณิ-

System Interconnectionการเช่��อมต�อภายในเคร��อง Computer

Tips: สิ่�วนที่��เช่��อมต�อก�บสิ่��งแวดิล�อมภายนอกจะถ�กเร�ยกว�า อ1ปกรณิ-ต�อพื่�วง (Peripherals),

สิ่ายสิ่��อสิ่ารที่��เราเร�ยกว�า Communication Line

CPU (Central Processing Unit) หน�วยประมวลผ่ลกลาง ประกอบไปดิ�วยองค-ประกอบต�อไปน��

Control Unit ค�อ สิ่�วนควบค1ม ที่)าหน�าที่��ควบค1มการที่)างานข้อง CPU

ALU (Arithmetic and Logic Unit) ที่)าหน�าที่��ประมวลผ่ลค)าสิ่��งคณิ�ตศาตร- และ ตรรกศาสิ่ตร-

Register ที่)าหน�าที่��บ�นที่�กข้�อม�ลภายใน CPU

Internal CPU Interconnection กลไลที่��ที่)าให�สิ่�วนประกอบ 3 สิ่�วนข้�างบนสิ่��อสิ่ารก�นไดิ�

ภาพื่สิ่�วนประกอบภายในข้อง CPU ในเคร��องคอมพื่�วเตอร-

Tips: Internal CPU Interconnection ในสิ่�วนข้อง CPU และ CPU Interconnection

ในสิ่�วนข้อง Computer อาจจะหมายถ�ง Bus ก4ไดิ�

Page 4: Foundation of Information Technology

Foundation of Information Technology 4

Chapter 2: Computer Evolution and Performance

เก��ยวก�บ ว�ว�ฒนาการข้อง Computer และประสิ่�ที่ธิ�ภาพื่ที่��ถ�กพื่�ฒนาข้��นในย1คต�างๆ ย1คที่�� 1 : หลอดิสิ่�ญญากาศ ENIAC, Vonn NeuMann (Store Program

Concept) ,เลข้ฐาน ย1คที่�� 2 : ที่รานซั�สิ่เตอร- IBM

ย1คที่�� 3 : IC ที่ฤษฎี� Discrete Component , Micro Electric

ย1คที่��ป8จจ1บ�น MicroprocessorsTips: Discrete Component ค�อ อ1ปกรร-เพื่�ยงช่��นเดิ�ยวที่��ม� ที่รานซั�สิ่เตอร-เป(นสิ่�วนประกอบภายใน

IASคอมพื่�วเตอร- ที่��เก�ดิในย1คข้องหลอดิสิ่�ญญากาศ ม�ข้��นตอนการประมวลผ่ลโดิย ที่��ง Control

Unit (CU) และ ALU ม�ที่��สิ่)าหร�บเก4บข้�อม�ล เร�ยกว�า Register ประกอบดิ�วย

MBR (Memory Buffer Register) เก4บข้�อม�ลข้นาดิ 1 word เตร�ยม บ�นที่�ก/อ�าน ลง หน�วยความจ)า

MAR (Memory Address Register) เก4บข้�อม�ลข้นาดิ 1 word ที่��จะบ�นที่�ก/อ�าน มาเก4บไว�ใน MBR

IR (Instruction Register) เก4บข้�อม�ลค)าสิ่��งข้นาดิ 8 bit ที่��ก)าล�งประมวลผ่ล

IBR (Instruction buffer Register) เก4บค)าสิ่��ง 20 bit ฝั่8� งข้วาแต�ละ Word

PC (Program Counter) จ�ดิเก4บที่��อย�� ค)าสิ่��งข้อง Word ที่��จะน)ามาประมวลผ่ล

Page 5: Foundation of Information Technology

Foundation of Information Technology 5

AC & MQ (Accumulator and Multiplier Quotient) จ�ดิเก4บข้�อม�ล หร�อ ผ่ลล�พื่ธิ- ที่��จะน)าไปใช่�

ในสิ่�วนข้อง Data Processing Unit จะประกอบดิ�วย Register หลายต�วมาที่)างานร�วมก�น ค)าสิ่��งแต�ละค)าสิ่��งจะถ�กเก4บใน Register ค)าสิ่��งหร�อ IR (Instruction

Register) สิ่�วน Register PC จะเก4บ Address ข้องค)าสิ่��งที่��ก)าล�งจะที่)างาน ม� Register อ�างต)าแหน�งหร�อ AR (Address Register) สิ่)าหร�บเก4บ Address ข้อง Data Operand สิ่)าหร�บอ�านหร�อเข้�ยนในหน�วยความจ)าหล�ก คอมพื่�วเตอร- IAS น��จะอ�านรห�สิ่ค)าสิ่��งออกมา คร��งละ 2 ค)าสิ่��ง โดิยค)าสิ่��งที่��สิ่องจะถ�กเก4บใน Register Buffer ค)าสิ่��งหร�อ IBR (Instruction Buffer Register) ในสิ่�วนข้อง ALU จะม�Register AC,

DR, MQ เพื่��อเก4บเว�ร-ดิช่��วคราวระหว�างการประมวลผ่ลค)าสิ่��ง คอมพื่�วเตอร- IAS น��ม�ค)าสิ่��งที่��งหมดิ 30 ค)าสิ่��ง รวมที่��งค)าสิ่��ง Branch 2 ค)าสิ่��ง

Moore's Lawจากที่��อ�านจาก สิ่ไลดิ- และ Text Book :ไดิ�ค)าน�ยามสิ่��นๆว�า ประสิ่�ที่ธิ�ภาพื่ข้องคอมพื่�วเตอร-โดิยรวมแล�วว�ดิก�นที่��ความเร4วข้องการประมวลผ่ล และ คอมพื่�วเตอร-จะเพื่��มประสิ่�ที่ธิ�ภาพื่เป(นเที่�าที่ว�ค�ณิในที่1กป>

1. ราคาช่�พื่ จะไม�เปล��ยนแปลงราคา แต�ราคาอ1ปกรณิ- Computer จะลดิลงในที่1กป>2. สิ่�วนประกอบภายในช่�พื่จะถ�กวางใกล�ก�นมากข้��น ที่)าให�ลดิระยะห�างหร�อที่างเดิ�น

สิ่�ญญาณิลง ช่�พื่ที่)างานเร4วข้��น3. เคร��อง Computer จะม�ข้นาดิเล4กลง4. เคร��อง Computer จะม�ความต�องการในการใช่�ไฟ และ ความร�อนน�อยลง5. สิ่�วนประกอบภายในข้อง IC ม�ประสิ่�ที่ธิ�ภาพื่มากข้��น จ)านวนช่�พื่จะลดิลง

Tips: อ�านกฏจะร� �ว�า Moore ที่)านายไดิ�แม�นม��กๆคุวามเร�วใน้การประมวลผลของ CPU / ส�าหร�บพ จารณาเล"อกซื้"$อความต�อเน��องในการพื่�ฒนาการประมวลผ่ลข้องช่�พื่ CPU ใช่�เที่คน�คในการว�ดิความเร4วดิ�งต�อไปน��

Branch Prediction CPU จะใช่�เที่คน�คน��น� �นจะที่)าการคาดิเดิาล�วงหน�าว�าค)าสิ่��ง ๆ ถ�ดิไปน��นค�อค)าสิ่��งอะไร และจะที่)าการประมวลผ่ลมารอล�วงหน�าไดิ� ถ�า CPU ม�ความซั�บซั�อนมาก การคาดิเดิาล�วงหน�าก4จะม�หล�กการหลายช่��น

Data Flow Analysis CPU จะว�เคราะห-การประมวลผ่ลค)าสิ่��งหน��ง ว�าข้��นอย��ก�บค)าสิ่��งอ��นหร�อไม� เพื่��อจ�ดิตารางที่)างานไดิ�อย�างม�ประสิ่�ที่ธิ�ภาพื่ ค�อค)าสิ่��งใดิจะประมวลผ่ลไดิ� ก4ต�อเม��อค)าสิ่��งน��น

Page 6: Foundation of Information Technology

Foundation of Information Technology 6

เป(นอ�สิ่ระจากค)าสิ่��งอ��น (ต�วที่��ว�าง) Speculative execution

น)าเที่คน�คข้�างต�นที่��ง 2 มประมวลผ่ลไดิ�ก�อนจะถ�งล)าดิ�บประมวลผ่ลจร�ง เก4บผ่ลล�พื่ธิ-ไว�ที่��หน�วยความจ)าช่��วคราว ที่)าให�ประมวลผ่ลไดิ�อย�างต�อเน��อง

Tips: น)าข้�อม�ลน��ไปประกอบก�บ การเล�อกซั��อ CPU ไดิ�เพื่ราะว�ดิจากประสิ่�ที่ธิ�ภาพื่ข้อง CPU

โดิยตรง

ข อพ จารณาใน้การเล"อกใช้ CPU

Clock Speed (ความถ��ข้องสิ่�ญญาณินาฬิ�กา) เป(นป8จจ�ยที่��เก��ยวเน��องโดิยตรงก�บการประมวลผ่ลค)าสิ่��งใน 1 รอบ (Machine Cycle) ม�หน�วยเป(น เฮิ�รตซั-

Word Length ค�อความยาวข้องข้�อม�ล (จ)านวนบ�ต) ที่��สิ่ามารถประมวลผ่ลไดิ�พื่ร�อมก�นใน 1 รอบสิ่�ญญาณินาฬิ�กา เช่�น คอมพื่�วเตอร- 32 บ�ต ค�อคอมพื่�วเตอร-เคร��องน��นสิ่ามารถประมวลผ่ลไดิ� 32 บ�ตต�อรอบสิ่�ญญาณินาฬิ�กา

Bus Width ความกว�าง บ�สิ่ หมายถ�งความสิ่ามารถในการสิ่�งผ่�านข้�อม�ลไปในบ�สิ่ไดิ�พื่ร�อมก�น เช่�น เพื่นเที่�ยมโฟร- ม� External Bus Width = 64 Bits, Internal Bus Width = 300 Bits

Buses Speed ความเร4วข้อง บ�สิ่ Cache หน�วยความจ)าที่��สิ่ามารถที่)างานไดิ�เร4วที่��สิ่1ดิ ดิ�งข้�อม�ลที่��ใช่�บ�อยมาเก4บไว�รอการ

เร�ยกใช่� Core การใช่�งาน / การใช่�พื่ล�งงาน

ระบบเลขฐาน้และรห�ส (Number Systems and Codes)

ในระบบดิ�จ�ตอลจะเป(นระบบที่��ที่)างานดิ�วยต�วเลข้ 0 และ 1 เที่�าน��น ซั��งเร�ยกว�าเลข้ไบนาร�� หร�อเลข้ฐานสิ่อง ดิ�งน��นที่1กอย�างที่��ต�องการเข้�าระบบดิ�จ�ตอลจะต�องแปลงเป(นต�วเลข้ 0 และ 1

เที่�าน��น ไม�ว�าจะเป(นค�าเลข้ที่��วๆไปหร�อต�วอ�กษร การเก4บในระบบหน�วยความจ)าข้องคอมพื่�วเตอร-เก4บแบบเลข้ไบนาร��

เลข้ฐาน 10 แต�ละหล�กข้องเลข้ฐานสิ่�บ จะม�ค�าต��งแต� 0, 1, 2, … , 9 เที่�าน��น (เราใช่�ก�น)

เลข้ฐาน 2(Binary) เป(นกล1�มต�วเลข้ที่��แต�ละหล�กม�ค�า 0 หร�อ 1 เที่�าน��น เลข้ฐาน 8 (Octal number) เป(นกล1�มต�วเลข้ที่��แต�ละหล�กม�ค�า 0 ถ�ง 7 เลข้ฐาน 16 (Hexadecimal number) เป(นกล1�มต�วเลข้ที่��แต�ละหล�กม�ค�า 0, 1,

…,9, A, B, C, D, E, F

Page 7: Foundation of Information Technology

Foundation of Information Technology 7

การบวกลบเลขฐาน้หล�กการในการบวกลบเลข้ฐาน ค�อเม��อม�การบวกหร�อลบจะม�การที่ดิ หร�อ ม�การย�มก�น การย�มแต�ละคร��งจะม�ค�าเที่�าก�บเลข้ฐานน��นๆ ต�วอย�างการบวกลบเลข้ฐาน 2 เช่�น

Page 8: Foundation of Information Technology

Foundation of Information Technology 8

กรณ�ที่��เป)น้ 1 บวก 1 จะเที่�าก�บ (2)10 หร�อเที่�าก�บ(10)2 ให�ใสิ่� 0 ที่ดิไปหล�กข้�างหน�าอ�ก 1กรณ�ที่��เป)น้ 0 ลบ 1 ลบไม�ไดิ�ให�ย�มจากหล�กข้�างหน�ามา 1 มาเป(น 2 (เที่�าเลข้ฐาน) และน)าไปลบ 1 คงเหล�อ 1

กรณ�ที่��เป)น้ A บวก 5 จะเที่�าก�บ (15)10 หร�อเที่�าก�บ (F)16 ให�ใสิ่� Fกรณ�ที่��เป)น้ 8 บวก 9 จะเที่�าก�บ (17)10 หร�อเที่�าก�บ (11)16 ให�ใสิ่� 1 ที่ดิไปหล�กข้�างหน�าอ�ก 1กรณ�ที่��เป)น้ 3 ลบ 4 ลบไม�ไดิ�ให�ย�มจากหล�กข้�างหน�ามา 1 มาเป(น 16 (เที่�าเลข้ฐาน) บวกก�บ 3 เป)น้ 19 ลบด้ วย 4 เหล�อเที่�าก�บ (15)10 เที่�าก�บ (F)16 ใสิ่� F

CHAPTER 3 : Computer System

ระบบคอมพื่�วเตอร- ประกอบดิ�วยหน�วย Processor , CPU (หน�วยความจ)า), อ1ปกรณิ- Input และ Output (I/O) และ การเช่��อมโยงสิ่��งเหล�าน��เข้�าดิ�วยก�น

Program คุ"อ?

ในที่��น��ให�ดิ�ในเร��องข้อง Hardwired Program

ล)าดิ�บข้��นตอนไดิ�

Page 9: Foundation of Information Technology

Foundation of Information Technology 9

แต�ละข้��นตอนใช่�หล�กการที่างดิ�านคณิ�ตศาสิ่ตร- และ ตรรกศาสิ่ตร- สิ่ร�างงานแต�ละช่1ดิดิ)าเน�นการโดิยใช่�สิ่�ญญาณิคนละต�ว

Computer Components (Top Level View)ระดิ�บบนสิ่1ดิข้องโครงสิ่ร�างสิ่�วนประกอบข้องเคร��องคอมพื่�วเตอร-

ตามร�ปแสิ่ดิงให�เห4นสิ่�วนประกอบ ม1มมองระดิ�บ บนสิ่1ดิ CPU แลกเปล��ยนข้�อม�ลก�บหน�วยความจ)าใช่� Register 2 ต�ว MAR และ MBR

MAR ก)าหนดิต)าแหน�งที่��จะอ�าน/เข้�ยน และให� MBR ที่)าหน�าที่��เก4บข้�อม�ลที่��อ�านจากหน�วยความจ)า มาเตร�ยมไว�

ในข้ณิะที่��ที่)างาน I/O AR จะเก4บหมายเลข้หน�วยที่�� I/O จะที่)างาน และ I/O BR ก4เก4บข้�อม�ลจาก I/O ที่��เตร�ยมไว�สิ่�งไปให� I/O ที่��ที่)าหน�าที่��ร �บ

Tips: I/O AR , I/O BR เป(น Register ที่��เป(นต�วเช่��อมความสิ่�มพื่�นะระหว�าง CPU ก�บ I/OInstruction Cycleการดิ�งค)าสิ่��ง และ การประมวลผ่ล , การประมวลผ่ลค)าสิ่��งหน��งเร�ยกว�า วงรอบค)าสิ่��ง (Instruction Cycle) ประกอบดิ�วย 2 ข้��นตอน

Fetch Cycle วงรอบในการดิ�งค)าสิ่��ง Execute Cycle วงรอบในการประมวลผ่ล

Page 10: Foundation of Information Technology

Foundation of Information Technology 10

Tips: การประมวลผ่ลจะหย1ดิก4ต�อเม��อ ปBดิเคร��อง, โปรแกรมม� errors, วงจรเสิ่�ย หร�อ ม�การใสิ่�ค)าสิ่��งให�เคร��องหย1ดิที่)างาน

Fetch Cycleการดิ�งค)าสิ่��งใช่�ข้� �นตอนต�อไปน��

ใช่� Register ที่��เร�ยกว�า Program Counter (PC) เก4บต)าแหน�งค)าสิ่��งที่��จะใช่�ในล)าดิ�บถ�ดิไป

Processor จะดิ�งค)าสิ่��งมาจากหน�วยความจ)า ช่��ไปที่�� PC

ถ�าไม�ม�ค)าสิ่��งใดิๆ Processor จะเพื่��มค�า PC ให�เป(นล)าดิ�บถ�ดิไปที่�นที่� ค)าสิ่��งที่��ถ�กดิ�งเข้�ามาจะถ�กน)าไป Register ไว�ที่�� IR

Processor น)า bit ค)าสิ่��งน��นๆไปแปลความหมาย (Execute)

Execute Cycleล)าดิ�บการประมวลผ่ล แบ�งออกเป(น 4 กล1�ม ประกอบไปดิ�วย

Processor-memory การถ�ายที่อดิข้�อม�ล ไป-กล�บ ระหว�าง หน�วยความจ)า ก�บ Processor

Processor I/O การ ร�บ- สิ่�ง ข้�อม�ลระหว�าง อ1ปกรร- I/O ผ่�าน Processor ไปสิ่�� I/O ดิ�วยก�น

Data processing สิ่�วนที่�� Processor ค)าการค)านวณิโดิยใช่�คณิ�ตศาสิ่ตร- หร�อ ตรรกะศาสิ่ตร-ในการเก4บข้�อม�ล

Control สิ่ามารถเปล��ยนแปลงล)าดิ�บข้องการประมวลผ่ลไดิ�ดิ�วยสิ่�วนน��Tips: เหม�อนการแที่รกค�วให� Control ที่)าการแที่รกค�วงานให�

จากร,ปตั�วอย.างการประมวลผลโปรแกรม (ใน Step 1) PC (Program counter) จะเก4บต)าแหน�ง 300 เป(นที่��แรกที่��จะถ�ก

ประมวลผ่ล ค)าสิ่��งน��ม�ค�า 1940

Page 11: Foundation of Information Technology

Foundation of Information Technology 11

ดิ�งค)าสิ่��ง 1940 มา Register ไว�ที่�� IR (ใน Step 2) PC จะอ�พื่เดิที่ค�าต)าแหน�งต�อไปเป(น 301 รอเร�ยกค)าสิ่��งต�อไป ข้�อม�ล 4 bit แรกใน IR ค�อ opcode น��นค�อ 1 และข้�อม�ลที่��เหล�อ 12 bit แต�ใน

ตย. ม� 4 ต�วค�อ 940 จะเป(นต�วบอกต)าแหน�งที่��ต�องดิ�งข้�อม�ลมาใน Processor น��นค�อข้�อม�ลต)าแหน�ง 940 ค�อช่1ดิข้�อม�ล 0003

(ใน Step 3) ไปที่�� ต)าแหน�ง 301 ข้�อม1ลที่��ถ�กอ�านค�อ 5941 น)าไป Register ไว�ที่�� IR

PC ที่)าการอ�พื่เดิที่ ค�าต)าแหน�งต�อไปเป(น 302

(ใน Step 4) ค�า AC ข้องต)าแหน�ง 941 น)ามาบวกก�บ ต)าแหน�ง 940 ก�อนหน�า ช่1ดิข้�อม�ลจาก 940 ค�อ 0003 บวกก�บช่1ดิข้�อม�ล ข้อง 941 ค�อ 0002 ค�า AC อ�พื่เดิที่เป(น 0005

(ใน Step 5) ค)าสิ่��งต�อไปค�อ 2941 ในต)าแหน�ง 302 บนหน�วยความจ)าถ�กดิ�งไป Register ใน IR

(ใน Step 6) AC อ�พื่เดิที่ค�าเป(น 303

(ใน Step 6) จะเห4นว�าข้�อม�ลใน AC จะถ�กย�ายไปเก4บไว�ที่��ค)าสิ่��ง 2941 เพื่ราะ ช่1ดิต�อไปค�อ 2 และ ต)าแหน�งข้�อม�ลค�อ 941

Instruction Cycle State Diagram

Interruptsกลไกที่��จ�ดิเตร�ยมไว�เพื่��อเพื่��มประสิ่�ที่ธิ�ภาพื่การที่)างาน เป(นกลไกที่��ช่�วยให� Processor

สิ่ามารถประมวลผ่ลค)าสิ่��งข้องโปรแกรมไดิ�ในข้ณิะที่�� I/O ก4ย�งที่)างานอย��

Page 12: Foundation of Information Technology

Foundation of Information Technology 12

Interupt Cycle Processor จะหย1ดิการประมวลผ่ลโปรแกรมที่��ที่)างานอย��เป(นบางจ�งหวะ และบ�นที่�ก

ข้�อม�ล ที่��เก��ยวก�บการประมวลผ่ลเอาไว� เช่�น พื่วกล)าดิ�บต�อไปข้องค)าสิ่��งที่��จะที่)างาน ก)าหนดิค�า PC ช่��ไปต)าแหน�งเร��มต�นข้อง Interrupts

Multiple interruptsInterrupts สิ่ามารถเก�ดิข้��นซั�อนก�นไดิ� ใช่�ว�ธิ�การ 2 ว�ธิ�การ

1. Disable interruptsยกเล�กการใช่�สิ่�ญาณิ Interrupts เป(นการช่��วคราว ที่)าให� Processor ไม�สิ่นใจการร�องรอ Interrupts ที่)าให�สิ่�ญญาณิ Interrupts ในช่�วงน��จะถ�กเก4บไว�ก�อน และเพื่��อ Processor พื่ร�อมจะกล�บมาให� Interrupts ไดิ�ตามปรกต� ที่)าไดิ�ง�ายข อเส�ย: ไม�สิ่ามารถจ�ดิการ Interrupts ที่��ม�ความสิ่)าค�ญมากกว�า น�อยกว�าไดิ� หร�อ อะไรที่��เร�งดิ�วนจะไม�สิ่ามารถช่�วยไดิ�

2. Define Interruptsก)าหนดิล)าดิ�บความสิ่)าค�ญให�ก�บ Interrupts ที่1กๆต�ว หากอ�นไหนสิ่)าค�ญกว�าให� Interrupts ก�อน ต�วที่��สิ่)าค�ญน�อยจะถ�กข้�ดิจ�งหวะ รอจนกว�าต�วที่��เร�งดิ�วนหร�อสิ่)าค�ญจะเสิ่ร4จก�อน

Busesเป(นเสิ่�นที่างการเช่��อมต�อระหว�างอ1ปกรณิ- 2 ช่น�ดิข้��นไป โดิยใช่�สิ่ายสิ่��อสิ่ารร�วมก�น และ อ1ปกรณิ-หลายช่น�ดิสิ่ามารถเช่��อมต�อเข้�าก�บ bus ที่)าให�สิ่�ญญาณิจากอ1ปกรณิ-ต�วหน��งที่��ต�อเข้�าก�บ bus สิ่ามารถสิ่�งไปย�งอ1ปกรณิ-ที่1กต�วที่��เช่��อมต�อก�บ busTips: ถ�าอ1ปกรณิ- 2 ต�วที่��เช่��อมต�อก�บ bus สิ่�งสิ่�ญญาณิพื่ร�อมก�น จะเก�ดิการรบกวนก�นเอง ดิ�งน��นการสิ่�งสิ่�ญญาณิผ่�าน bus ต�องแน�ใจว�าอ1ปกรณิ�เพื่�ยงต�วเดิ�ยวเที่�าน��นที่��ไดิ�ร�บอน1ญาต�ให�สิ่�งใน 1

ช่�วงเวลา

Data Lineเสิ่�นที่างในการสิ่�งข้�อม�ลระหว�างอ1ปกรณิ- ม�หลายเสิ่�น หลายเสิ่�นรวมก�นเร�ยก Data Bus

Data Busจ)านวนสิ่าย data line ที่��มารวมก�น อาจจะม�หลายสิ่ายสิ่�ญญาณิ (32-100 สิ่าย) จ)านวนสิ่ายที่��งหมดิเร�ยกว�า Bandwidth

Page 13: Foundation of Information Technology

Foundation of Information Technology 13

Tips: จ)านวนสิ่ายแต�ละเสิ่�น สิ่�งสิ่�ญญาณิไดิ� 1 bit ต�อ 1 หน�วยเวลา เช่�น Data bus 8 bit ค)าสิ่��งม� 16 bit ต�องใช่� 2 รอบการดิ�งข้�อม�ล

Address Line / Address Busใช่�ก)าหนดิต)าแหน�งข้องแหล�งที่��มาข้องข้�อม�ล หร�อ ต)าแหน�งร�บข้�อม�ล

Control Bus/ Control Lineใช่�ในการควบค1มการใช่�งานสิ่ายสิ่�ญญาณิข้�อม�ล และ ต)าแหน�ง เพื่��อให�ที่)างานประมวลผ่ลไดิ�อย�างถ�กต�องตามเวลา

ประเด้�น้ใน้พ จารณาใน้การออกแบบ Buses

Type ประเภที่สิ่ายสิ่�ญญาณิข้อง Bus◦ Dedicated ◦ Multiplexed

Method of Arbitration ว�ธิ�การ◦ Centralized ศ�นย-กลางใช่� หน�วยควบค1ม bus จ�ดิตารางเวลาให� bus ที่)างาน◦ Distributed การกระจายไม�ม�หน�วยควบค1ม bus แต�หน�วยควบค1มอ1ปกรณิ-จะม�

ค)าสิ่��งการใช่� bus ในต�วอ1ปกรณิ-เอง Timing เวลา

◦ Synchronous ใช่�สิ่�ญญาณินาฬิ�กาควบค1ม 0,1

◦ Asynchronous รอสิ่�ญญาณิที่��น��งพื่ร�อมใช่�งานจ�งจะเข้�าที่)างาน Bus Width ความกว�างข้องสิ่าย bus

◦ Address ใช่� Access Time

◦ Data ดิ� Access Time เช่�นก�น Data Transfer Type

◦ Read , Write◦ Read-modify-Write, Read-after-Write◦ Block

PCI busเป(นสิ่ถาป8ตยกรรม ข้อง Bus ที่��ม�ความกว�างมาก ม�ความเป(นอ�สิ่ระก�บ Processor เหมาะก�บเคร��อง PC (Personal Computer)

Page 14: Foundation of Information Technology

Foundation of Information Technology 14

CHAPTER 4 : Cache Memoryหน�วยความจ)า Cache ค�อหน�วยความจ)าความเร4วสิ่�งพื่�เศษที่��ที่)าการ เก4บค)าสิ่��งและข้�อม�ลที่��ใช่�บ�อยๆ จากหน�วยความจ)าหล�กข้องระบบ เน�นการที่)างานที่��เร4ว และ ม�ข้นาดิใหญ�

Characteristicsค1ณิล�กษณิะข้องหน�วยความจ)า

Location สิ่ถานที่�� อย��ภายในหร�อภายนอกเคร��อง Computer, ภายใน ค�อ Main Memory ภายนอกก4พื่วก Secondary

Capacity ความจ1 ความจ)าภายในความจ1เป(น byte หร�อ words , ความจ1ภายนอกเป(น byteTips: 8 bits = 1 byte , 1 word = 8, 16, 32 bit

Unit of Transfer จ)านวน bit ที่��อ�านหร�อบ�นที่�ก ลงหน�วยความจ)าแต�ละคร��ง Access Method ว�ธิ�การเข้�าถ�งหน�วยความจ)า Sequencial เร�ยงล)าดิ�บ,

Direct โดิยตรง ,ที่��งหมดิข้��นก�บต)าแหน�งRandom แบบสิ่1�ม (RAM, ROM) , Associated แบบอ�สิ่ระไม�ข้��นก�บต)าแหน�ง

Performance สิ่มถนะ ช่�วงเวลาในการเข้�าถ�งดิ�งข้�อม�ล Physical type ค1ณิสิ่มบ�ต�ที่างกายภาพื่ สิ่ารก��งต�วน)า เที่ป ดิ�สิ่ก- hologram

bubbles Physical characteristics โครงสิ่ร�าง การกายภาพื่ ถ�กลบไดิ�? หร�อย�งไง?

ก�นไฟ? สิ่�กหรอ?

Organization การจ�ดิการ

Cache OperationsCache ที่)าให�เข้�าถ�งข้�อม�ลเร4วข้��น ถ�าไม�ม� Cache แล�ว Computer ก4ม�เความเร4วในการเข้�าถ�งข้�อม�ลเสิ่มอต�ว

Page 15: Foundation of Information Technology

Foundation of Information Technology 15

องคุ/ประกอบใน้การออกแบบ Cache

Sized ข้นาดิข้อง Cache ควรม�ข้นาดิเล4กเพื่�ยงพื่อที่)าให�ค�าเฉล��ยต�อ bit ใกล�เค�ยงค�าในหน�วยความจ)าหล�กม�ข้นาดิใหญ� เพื่�ยงพื่อ ก�บค�าเฉล��ยในการเข้�าถ�งข้�อม�ลใกล�เค�ยงก�บระยะเวลาในการเข้�าถ�งข้�อม�ลใน CacheTips: หาก Cache ม�ข้นาดิใหญ�ข้��น ที่)าให� Cache ที่)างานช่�าลงเพื่ราะจะไปเพื่��ม gates

Mapping function การก)าหนดิต)าแหน�งหน�วยความจ)าข้องแต�ละ Block ไปอย��ในช่�องสิ่�ญญาณิใน Cache

Replacement Algorithm ว�ธิ�การแที่นที่��ข้�อม�ลใหม�ใน Block ข้องข้�อม�ลเก�า ต�อตอบสิ่นองความรวดิเร4วในการที่)างาน

Write policy เวลาจะอ�พื่เดิที่ข้�อม1ลในหน�วยความจ)าหล�ก ต�องม�การต��งข้�อก)าหนดิการบ�นที่�กข้�อม�ลจาก Cache

Block Size อาจจะเร�ยกว�า Line Size ข้นาดิข้อง Block ที่��ม�ข้นาดิใหญ�จะลดิจ)านวน Block ที่��สิ่ามารถเข้�ามาเก4บไว�ใน cache เพื่ราะ Block ใหม�จะเข้�ามาถ�กบ�นที่�กแที่นที่�� Block ข้�อม�ลเก�า

Number of cache ระบบ Computer ม� Cache เพื่�ยงระดิ�บเดิ�ยว ในป8จจ1บ�นม�การสิ่ร�าง Cache หลายระดิ�บ ลดิงานข้อง Processor และการใช่� bus ให�น�อยลง เพื่��มความเร4วประมวลผ่ลให�แก� Processor

Diskcacheการแบ�งหน�วยความจ)าหล�กออกมาเพื่��อใช่�เป(น Buffer เพื่��อเก4บข้�อม�ลที่��สิ่�งออกไปเก4บในดิ�สิ่ก- ช่�วยเพื่��มประสิ่�ที่ธิ�ภาพื่ในการใช่�ดิ�สิ่ก-

การบ�นที่�กแบบกล1�ม แที่นที่��จะบ�นที่�กลงดิ�สิ่ก-จ)านวนน�อยๆ ก4จะถ�กสิ่ะสิ่มให�เป(นปร�มาณิมากๆแล�วที่)าการบ�นที่�กคร��งเดิ�ยว

การบ�นที่�กแบบแยกสิ่�วน เก4บข้�อม�ลบางสิ่�วนลงใน buffer ผ่��ใช่�สิ่ามารถเร�ยกมาใช่�ไดิ�ที่�นที่� ในข้ณิะที่��ม�การบ�นที่�กลงดิ�สิ่ก-

อาจจะเร�ยกว�าเป(นการจ)าลอง RAM เสิ่ม�อนเป(น Storage ต�วหน��ง เม��อ CPU จะหาข้�อม�ลก4จะเข้�าไปดิ�งข้�อม�ลใน Disk Cache ก�อนหากไม�พื่บจ�งจะไปค�นหาข้�อม�ลใน ฮิาร-ดิดิ�สิ่ก- (Storage) ต�อ ซั��งม�ข้�อดิ�ค�อ หาก CPU พื่บข้�อม�ลที่��ต�องการใน Disk Cache ก4สิ่ามารถน)าเอาไปใช่�ไดิ�เลย ไม�ต�องไปค�นหาใน Storage ที่)าให�การเข้�าถ�งข้�อม�ลเร4วข้��น เพื่ราะ RAM ม� Access Time ต)�ากว�า ฮิาร-ดิดิ�สิ่ก- (ค�อเร4วกว�า)