ノーマリオフ型 GaN HFET の高性能化

第１２回窒化物半導体応用研究会2011年11月10日

前田就彦

日本電信電話株式会社 NTTフォトニクス研究所〒243-0198 神奈川県厚木市森の里若宮 3-1

E-mail: maeda.narihiko@lab.ntt.co.jp

(3) 高閾値・高電流ノーマリオフ型AlGaN/GaN HFETの開発

(1) 電力応用におけるGaNノーマリオフ型デバイス

(4) まとめ

内容

-デバイス構造のこれまでの展開

- ノーマリオフ型HFETの最近の標準デバイス構造

(2) AlGaN/GaN HFETにおけるノーマリオフ化

- リセスゲートMISダブルヘテロ構造デバイスの作製

-促進障壁層構造の提案とデバイスへの適用

電力応用におけるGaNノーマリオフ型デバイス

GaN電子デバイス高温・高耐圧・高出力の

-高周波デバイス（通信応用他）-パワーデバイス（電力応用）

電力応用においてはノーマリオフ型（E-mode動作）デバイスが必須（フェールセーフ、インバータ構成）

縦型デバイス： GaN基板を基にして形成（GaN基板が必須）（先駆的報告 Toyota 2007, Rohm 2007）

横型デバイス：異種基板（Si, SiC, (sapphire)）上に形成可能----結晶成長の現状技術（含コスト）において優位性⇒ ノーマリオフ型AlGaN/GaN ヘテロ構造FET（HFET）

縦型および横型GaNパワーデバイス

-ゲート領域： 高抵抗 （電子空乏 ⇒ E-mode動作）（電子空乏強化（高ポテンシャル位置化） ⇒ 高しきい値化）

ノーマリオフ型FETへの要請

-他領域（S/G（およびG/D）領域）： 低抵抗 （ドレイン電流確保）（低抵抗化 ⇒ 高ドレイン電流化、低On抵抗化）

under Gate Region

Source DrainGate

S/G Region G/D Region

ゲート領域の高抵抗化 ＆ 他領域の低抵抗化

Vg = 0 V

Current ( Isd )

Voltage ( Vsd )

Vth > 0 Positive Vg

ノーマリオフHFETデバイス構造 (I)

Thin AlGaN

薄層AlGaN障壁層の活用

First report of

E-mode HFET

by M. A. Khan et.al.

1996

Thin AlGaN +

Surface Passivation(100Å Al0.1Ga0.9N)

Recessed Gate

- NICT 2004

- Furukawa 2005

- Nichia 2006

- HRL 2002

- Univ. of Illinois and

Hitach Cable Ltd. 2005

- Toshiba 2006

- New Japan Radio Co.

&Nagoya Inst. Tech. 2008

(with LT-GaN cap layer) S/G & GD 領域の低抵抗化

AlGaN

GaN

S DG

Insulator (SiN, SiO2)

GaN

GS D

GaN

GS D

AlGaN

ノーマリオフHFETデバイス構造 (II)

非薄層AlGaN障壁層のゲート領域の高抵抗化（電子空乏化）

- Hong-Kong Univ. of

Sci. and Tech.

2005-

ゲート領域のチャネル・ポテンシャル位置上昇による電子空乏化

Thin AlGaN

D

GaN

S G

AlGaN

Fluoride-based

Plasma Treatment

D

GaN

S Gate

AlGaN

Epitaxial Nitride Layer

(p-GaN etc.)

F- Ion Embedded AlGaN Nitride Gate

raising

Channel Potential Position

- Univ. of South Carolina

2000 (p-GaN Gate)

- Meijo Univ. 2006

(p-GaN Gate)

- Matsushita (Panasonic) 2007

(p-AlGaN Gate:

Gate Injection Transistor)

- Nagoya Univ. 2007

(InGaN Gate)

- AIST 2008

(p-InGaN Gate)

ノーマリオフHFETデバイス構造 (III)

絶縁膜の活用（通常のMOSFET ）（Non-Heterostructure ）

MOSFET (i)

MOSFET (i)

- GE and Rensselaer Polytechnic Inst. 2005

(n+-Poly Si/SiO2/GaN) (p- and n-GaN (2006))

- Furukawa 2007

(SiO2/Mg-GaN, n+: SAG)

D

GaN

S

SiO2

G

n+ n+n+n+

D

GaN

SG

SiO2, Al2O3, HfO2

(n+) (n+)

MOSFET (ii)

(Overlapped Gate)

MOSFET (ii)

(Overlapped Gate)

- Kyungpook National Univ.

2006

(SiO2 or Al2O3/p-GaN)

- Nagoya Univ.

and Matsushita 2007

(HfO2/p-GaN)

ノーマリオフHFETデバイス構造 (IV)

通常の+c方向極性面上以外の面上に形成したデバイス構造（２次元電子が誘起されないヘテロ構造の活用）

- Matsushita (Panasonic) 2007, 2010

(Nonpolar (11-20) a-plane HFET on (1-102) r-plane sapphire))

(2010, SiN Gate, S&D: n-GaN)

- UCSB 2010

(Nonpolar (10-10) m-plane HFET on (10-10) m-plane GaN)

(SiN Gate, S&D: n+-GaN,)

(1 ) 非極性面上ノーマリオフHFET

(2 ) N極性面上ノーマリオフHFET （-c方向）

- UCSB 2011

(N-polar HFET on N-polar GaN)

(SiN Gate, S&D: n+-Regrowth)

ノーマリオフHFETデバイス構造 (V)

D

GaN

SG

AlGaN AlGaN

Insulator

リセスゲート構造へのMIS構造、ダブルヘテロ（DH）構造の適用

Recessed Gate & MIS Recessed Gate & DH

(w/ and w/ MIS)MIS構造⇒高ゲート耐圧化

リセスゲートMIS構造（SH&DH構造）は高い可能性を有する基本構造

Recessed Gate & MIS (SH)

- NEC 2009

(Al2O3 Gate, SiN Passivation)

- Fujitsu 2010

(Al2O3 Gate & Passivation)

- Advanced Power Device

Research Association 2011

(Hybrid MOS-HFET,

SiO2 Gate & Passivation)

DH構造⇒電子空乏強化

GaN

AlGaN AlGaN

w/ and w/o Insulator

AlGaN

DSG

Recessed Gate & DH

- Sharp 2008

(Hybrid MIS,

SiN Gate & Passivation)

- UCSB 2008 (Non-MIS)

ノーマリオフ用リセスゲート構造の改良検討

リセス領域： 2DEG空乏の強化 → 高しきい値化

ノーマリオフ用 リセスゲート構造AlGaN/GaN HFET における基本課題： 高しきい値（+3~+5V） & 高ドレイン電流の実現

非リセス領域： 2DEG濃度の増大 → 高電流化方向性

リセス領域AlGaN薄層化→高しきい値化＊リセスエッチングの制御性向上は課題

GaN

AlGaN AlGaN

リセス領域（ゲート領域）

2DEG AlGaN（0～50 Å）

Al組成 低減 増大リセス制御マージン 有利 不利非リセス領域2DEG 減少 増大

リセス領域／非リセス領域の2DEG濃度差が大きい構造が有利

基本課題対処のための要請

促進障壁層構造

AlXGa1-XN 障壁層中に薄層AlYGa1-YN (Y>X) 層を挿入

⇒非リセス領域： 正負の分極電荷の導入によるポテンシャル形状の変調により2DEG濃度を増大 （電流増大）

⇒両領域の2DEG濃度差増大 （リセス制御に活用可能（有利））

-

-

-

-

+

+

+

+

-

-

+

+

GaN

AlGaN

EF

リセス領域（ゲート領域）

GaN

AlXGa1-XN

AlYGa1-YN (Y>X)

AlXGa1-XN

ポテンシャル形状および電子濃度

電子促進障壁層構造で電子濃度が15 % 増大

電子濃度の障壁厚依存性

電子促進障壁層構造ではリセス/非リセス領域の電子濃度差大

GaN

AlGaN AlGaN

リセス（ゲート）領域

DH構造による電子空乏の強化

Al0.28Ga0.72N

/GaN

AlGaN障壁層層厚50Å においてDH構造では電子がほぼ空乏

GaN

AlGaN

AlGaN

○-○- ○- ○-

促進障壁層HFETデバイス構造

Lg = 0.8 mm (Recessed)

DH GaN Channel

Lsg = 0.8 mm

Lgd = 4.0 mm

Recess Depth = 150 Å

250 Å Al2O3 （ALD）

120Å Al0.28Ga0.72N

(60Å Si-doped)

/20Å Al0.43Ga0.57N

/40Å Al0.28Ga0.72N

Drain

Sapphire(0001)

Buffer Layer

1.4 mm Al0.06Ga0.94N

Al0.28Ga0.72N

400 Å GaN

Gate

Source Al2O3 Drain

静特性

良好な E-mode 動作確認、Id=620 mA/mm (@Vg=10V, Vd=10V)

伝達特性

しきい値電圧 Vth = +3.6 V

促進障壁層HFET （オーバーラップゲート）

Sapphire(0001)

Buffer Layer

1.4 mm Al0.08Ga0.92N

Al0.28Ga0.72N

40 nm GaN

Gate

Source DrainAl2O3

Lg = 0.8 mm (Recessed)

Lsg = 0.8 mm

Lgd = 4.0 mm

Recess Depth

= 150~160 Å

250 Å Al2O3 （ALD）

120Å Al0.28Ga0.72N

(60Å Si-doped)

/20Å Al0.43Ga0.57N

/40Å Al0.28Ga0.72N

DH GaN Channel

静特性

良好な E-mode 動作確認、Id=225 mA/mm (@Vg=10V, Vd=10V)

伝達特性

しきい値電圧 Vth ～ +4 ~ +5 V

Threshold Voltage and Drain Current Density

Normally-Off AlGaN/GaN HFETs

まとめ

（1） ノーマリオフ型 AlGaN/GaN HFET として、

リセスゲートMIS構造は高い可能性を有する基本構造

（2）高閾値・高電流ノーマリオフ型AlGaN/GaN HFETの開発

促進障壁層構造（AlGaN障壁層中への高Al組成薄層AlGaN層の挿入構造）を提案し、リセスゲート構造に適用⇒非リセス領域の電子濃度増大、リセスプロセス制御に有利

促進障壁層構造、MIS構造（ALD-Al2O3）、ダブルヘテロ構造を用いたAlGaN/GaN HFET を作製し、高しきい値（+3.6 V）、高ドレイン電流（620 mA/mm）の良好なノーマリオフ動作を実現

（i）

SiC or Si 基板上デバイスの作製、高耐圧化、高品質DH構造の成長、エピおよびデバイス構造改良等により高性能化が期待

（3） 今後の課題と展望

（ii）

⇒ リセスゲートMISダブルヘテロ構造 AlGaN/GaN HFET は発展性大