産学官共同研究の効果的な推進 事後評価

「強誘電体メモリ用高信頼性界面に関する研究」

代表機関名：東京工業大学

研究代表者名：石原 宏

研究期間：平成１７年度～平成１９年度

目次

Ⅰ．研究計画

１．研究の趣旨

２．研究計画

３．共同研究の目標

４．研究全体像

５．研究体制

Ⅱ．経費

１．所要経費

２．使用区分

Ⅲ．研究成果

１．研究成果の概要

（１）研究目標と目標に対する結果

（２）共同研究の目標に対する達成度

（３）当初計画どおりに進捗しなかった理由

（４）科学的・技術的価値について

（５）科学的・技術的波及効果について

（６）社会的・経済的波及効果について

（７）民間企業との役割分担及び産学官での共同研究によって得られた効果について

（８）研究成果の発表状況

２．研究成果：サブテーマの詳細

（１）サブテーマ１ 「強誘電体メモリ用高信頼性界面に関する研究」

Ⅳ・実施期間終了後における取組みの継続性・発展性

Ⅴ．自己評価

１．目標達成度

２．研究成果

３．研究計画・実施体制

1

Ⅰ．研究計画の概要

■プログラム名：産学官連携共同研究の推進 （事後評価）

■課題名：強誘電体メモリ用高信頼性界面に関する研究

■代表研究機関名：東京工業大学

■研究代表者名（役職）：石原 宏 （大学院総合理工学研究科 教授）

■共同研究機関名：（株）富士通研究所

■共同研究機関代表者名（役職）：

杉山 芳弘 （ｼﾘｺﾝﾃｸﾉﾛｼﾞ開発研究所混載メモリ開発部 部長）平成 19 年 10 月～平成 20 年 3 月

丸山 研二 （ｼﾘｺﾝﾃｸﾉﾛｼﾞ開発研究所 主管研究員） 平成 17 年 4 月～平成 19 年 9 月

■研究実施期間： ３年間

■研究総経費

代表研究機関での研究総経費（調整費充当分）： 総額 ８０ 百万円 （間接経費込み）

（６１百万円：直接費）

共同研究機関での研究総経費： 総額 ７５ 百万円 （間接経費込み）

（６２百万円：直接費）

１． 研究の趣旨

ユビキタス社会に必要とされるシステムには、高いモバイル性能と高いセキュリティ性能の双方が求め

られる。不揮発性ランダムアクセスメモリは、電源を切っても記憶内容が消えず、かつ高速書換えが可能

であるため、このようなシステムに不可欠なメモリと言え、様々な方式が検討されている。特に、強誘電体メ

モリ（FeRAM）は、結晶構造の特徴を利用した記憶方式で、かつ低消費電力であるため、このような用途

に 適のデバイスである。しかし、強誘電体という半導体デバイスにとっては新しい材料を用いて、10 年

間の不揮発性を保障するのは容易ではなく、FeRAM のトップメーカーである富士通においても実用化さ

れているのは 2M ビットの容量のメモリまでである。

強誘電体メモリには、現在実用化されている 1T1C 型と次世代型として期待されている 1T 型とがある。

前者では、強誘電体キャパシタが用いられるために、強誘電体膜と導電性電極との界面を良好に制御し、

インプリント（強誘電体キャパシタに同一方向の電圧を印加し続けると分極が反転しにくくなる現象）の発

生を抑制することが 大の課題である。一方、後者では強誘電体膜を MOSFET のゲート絶縁膜として用

いるため、強誘電体と半導体との界面、さらに詳しく言うと両者の反応を防ぐために挿入する絶縁性バッフ

ァ層と強誘電体膜との界面の制御が も重要である。本研究は、強誘電体膜と絶縁膜・導電膜との界面に

関する諸問題を、大学と企業との共同チームにより解決し、高集積・高信頼性の強誘電体メモリを実現す

ることを目的とする。

２． 研究計画

［平成 17 年度］

現行型強誘電体メモリの 1 ビットを表わすセルは、強誘電体キャパシタとセル選択用のトランジスタとか

らなっている（1T1C 型)。このメモリを高集積化するためには、蓄えている電荷量、すなわち残留分極量の

2

大きい強誘電体膜が必要である。さらに、分極反転を繰り返したり、同じ方向のパルスを繰り返し印加した

後にも、流出する電荷量は一定でなければならない。このように大容量 FeRAM では、強誘電体材料に

高い性能が要求され、実現への大きな妨げとなっている。

このような状況にあって、2003 年にビスマスフェライト (BiFeO3：BFO) が 100 μC/cm2 以上の極めて大

きな残留分極を示すことが報告された。しかし、この材料はリーク電流が極めて大きいために、室温では

分極ヒステリシスを観測することはできず、リーク電流が減少する液体窒素温度以下の低温においてのみ

ヒステリシスが観測されている。そこで、17 年度には BFO に添加する不純物の種類と量について検討を

行い、室温で良好な分極ヒステリシスが得られる条件を明らかにする。また、リーク電流の低減には上下

の電極との界面も重要な役割を果たしているので、用いる電極の種類、優先配向方位などを変えて 適

化を図る。

強誘電体と導電体・絶縁体との界面は、新材料だけでなく既存の材料においても未解決な問題が多い。

インプリント現象は、内部電荷の移動により内蔵電界が生じる現象で、分極ヒステリシス全体が電圧軸の正

方向、あるいは負方向に移動するため、正しい読み出しができなくなる。この電荷の移動は、電極に IrO2,

SRO (SrRuO3) などの導電性酸化物を用いることにより抑制されることが知られており、17 年度はインプリ

ントが 小となる電極材料、形成方法などを明らかにする。

［平成 18 年度］

17 年度に続き、BFO 膜のリーク電流の低減、ならびに PZT（Pb(Zr,Ti)O3), BFO 膜のインプリント特性

の改善を行う。さらに、1T 型（トランジスタ型）強誘電体メモリの作製では、強誘電体をトランジスタのゲート

絶縁膜として用いる必要があるが、強誘電体膜を直接堆積すると、膜の構成元素が Si 基板中に拡散し

て良好な界面が形成できない。そのため、強誘電体膜と Si 基板との反応を防止するバッファ層を挿入す

る必要があるが、このバッファ層のために、強誘電体ゲートトランジスタの低電圧動作が難しく、かつ信頼

性が低下するという問題がある。

18 年度は、これらの問題を解決するために、バッファ層の高耐圧化、バッファ層と強誘電体膜に加わる

電圧配分比の 適化の２つの方法を試みる。まず、バッファ層の高耐圧化では、HfO2 の代わりに、強誘

電体膜の結晶化温度においても非晶質であることが予想される HfSiON を用いてバッファ層自身の耐圧

を向上させると共に、表面における核発生密度を高めて、その上に成長させる強誘電体膜の結晶粒径を

小さく制御する。これにより、強誘電体膜の絶縁耐性も高まり、SBT（SrBi2Ta2O9）, BLT ((Bi,La)4Ti3O12) な

どの一般的な材料を用いても、電荷注入が抑えられ、信頼性が向上することが期待される。一方、バッフ

ァ層と強誘電体膜に加わる電圧配分比の 適化に関しては、SBT などに比べて比誘電率が 1/3～1/4

程度である BFO、ならびに SBT に常誘電体材料を添加して比誘電率を低下させた材料を強誘電体膜と

して用いる。

［平成 19 年度］

17, 18 年度に得られた成果に基づいて、1k ビット程度の小規模アレイを作製して、高温におけるデー

タ保持特性、疲労特性、インプリント特性などの信頼性試験を行う。また、サブミクロンレベルのゲート長を

持つ単体の強誘電体ゲート FET を作製し、データ保持特性、繰り返し書き込み特性などを評価する。こ

れらの特性に関して良好な結果が得られた場合は、さらに NAND 構成の集積化を行い、読み出し特性、

3

データディスターブ特性（他のセルを読み書きしている間に、妨害信号により当該セルのデータが反転す

る現象）などの評価を行う。

３．共同研究の目標

本研究では、FeRAM のインプリント現象を解決するために、電極と強誘電体膜との界面を原子レベル

で評価し、問題解決のためにSrRuO3 などの新たな電極材料の導入を図る。また、大容量強誘電体メモリ

の実現に向けて、残留分極の大きい BiFeO3 を取り上げ、リーク電流の低減を図る。さらに、トランジスタ

型 FeRAM における強誘電体膜と Si 基板との反応を防止するバッファ層として東工大で効果が確認でき

た HfO2 をベースにして、バッファ層材料ならびに強誘電体膜の 適化によりさらなる高信頼化を図る。こ

の目標を達成するために、東工大で、強誘電体膜・絶縁膜・導電膜の成膜技術、界面評価技術の研究

を行ない、富士通研究所では、デバイスの試作・信頼性評価を行なう。得られた知見を共有するため、

研究の進展に伴い柔軟に互いの範囲を分担できる体制とする。具体的な目標は以下の通りである。

○１年目の目標：1T1C 型 FeRAM の高信頼化を目指し、強誘電体膜と導電膜との界面の安定化を図る。

また、残留分極が大きく、リーク電流の少ない新材料の開発を目指す。

○２年目の目標：1 年目の目標に引き続き取り組むと共に、トランジスタ型 FeRAM の高信頼化を目指し

て、強誘電体膜と高誘電率絶縁膜との界面の安定化を図る。

○３年目の目標： FeRAM を試作し、高信頼性界面によるデータ保持特性を実証する。

4

４．研究全体像：

不揮発性メモリデバイスとしてはフラッシュメモリが有名であるが、計算機の動作速度に合わせて自由

に読み書きするランダムアクセス機能は持っていない。ランダムアクセス機能を有する不揮発性メモリと

しては、FeRAM（強誘電体メモリ）、MRAM（磁性体メモリ）、PRAM（相変化メモリ）などがある。その中で

製品として市場に出ているのは FeRAM だけである。FeRAM を製造しているのは現在、世界で富士通と

松下電器の 2 社のみであり、日本メーカが先んじている。この優位性を生かしてさらなる高集積・高信

頼性のデバイスを実現できれば、日本の半導体産業に再度の発展をもたらす契機となる。

上記の背景の下に、本プロジェクトでは大学と企業との共同チームにより、強誘電体メモリのデータを

長期間安定に保持するために必要な強誘電体と導電性電極材料、あるいは強誘電体と絶縁性バッファ

層材料との界面を安定に制御する技術を研究開発する。具体的には、FeRAM のインプリント現象を解決

するために、電極と強誘電体膜との界面を原子レベルで評価し、問題解決のために SrRuO3 などの新た

な電極材料の導入を図る。また、大容量強誘電体メモリの実現に向けて、残留分極の大きい BiFeO3 を

取り上げ、リーク電流の低減を図る。さらに、トランジスタ型 FeRAM における強誘電体膜と Si 基板との反

応を防止するバッファ層として東工大で効果が確認できた HfO2 をベースにして、バッファ層材料ならび

に強誘電体膜の 適化によりさらなる高信頼化を図る。

高集積、高信頼性の不揮発性ランダムアクセスメモリはユビキタス社会の基盤となるキーデバイスであ

り、低消費電力、高速書換え、高セキュリティなど機器のモバイル性能を向上させる優れた特徴を持つ。

本研究で目標とする高信頼性界面が実現し、高集積・高信頼性の FeRAM が実現すれば、PC やストレ

ージなどに用途が拡大し、飛躍的に使い勝手のよいシステムが構築可能となる。また、ヘテロ界面の制

御技術は、本対象だけに留まらず広く電子デバイス分野で有用であり、Si 集積回路とセラミックスが密接

に結びついた電子セラミック・デバイスへ新たな展望が期待される。

図 １ 高信頼性界面の研究目標

強誘電体層

絶縁層/導電層

減分極電界

インプリント発生

電荷注入

リテンション低下

デバイス性能低下

１T FeRAM 理想界面/バッファ層

の形成

（格子整合、固定電荷）

デバイス性能向上

10 nm

SRO

PZT(111)

1T FeRAM 1T1C FeRAM

SRO

界面 TEM 像

IrO2

5

５．研究体制：

本研究における共同研究体制を図 2 に示す。高集積・高信頼性の強誘電体メモリを実現するために、

両研究機関が緊密な連携をとり、研究の成果や新しい知見をいち早く共有することによって研究効率を

上げ、短期間に目標を実現する。このため、２週間に１回のペースで、 新の成果について議論する合

同研究会を行うことを計画している。

東京工業大学（経費受給機関）では、これまでに蓄積してきた強誘電体膜・絶縁膜・導電膜の成膜技術

を生かして、主として膜の形成と界面の物性評価・電気的特性評価を担当する。成膜には、MOCVD 法、

ゾルゲル法、スパッタ法、レーザ蒸着法などを用いる。これらの成膜技術は、評価用キャパシタの形成だ

けでなく、実際に単体デバイスやメモリアレイを作製する際に利用する。一方、富士通研究所（共同研究

機関）では、1T1C 型の FeRAM 量産技術を既に確立した知見を生かし、産業界で製品として成り立つた

めのデバイスの高信頼性を織り込んだ見地から、プロセスインテグレーション (プロセス集積化)、メモリア

レイの試作、信頼性試験・評価方法の確立などを担当する。基礎から応用までの各分野で優れた実績が

ある両研究機関がお互いに密な協力を進めることによって、来るべきユビキタス社会の基盤となる技術の

確立に大きく貢献できると考える。

図 2 東京工業大学と富士通研究所との共同研究体制

東京工業大学

富士通研究所

ユビキタス社会の基盤技術と新産業創出

半導体デバイスと酸化物材料の融合

界面制御技術

高信頼性成膜技術 界面特性評価

プロセス集積化

信頼性評価

メモリアレイ試作

デバイス試作 特性評価 新材料探索

6

実施体制一覧

研 究 項 目 担当機関等 研究担当者

（調整費受給機関）

1. 強誘電体メモリ用高信頼性界面

に関する研究

東京工業大学 大学院総合理工学研

究科

同

同

同

同

同

東京工業大学 大学院理工学研究科

同

同

◎○ 石原 宏 (教授)

舟窪 浩（准教授）

ｼﾝ･ｽｼﾙ･ｸﾏｰﾙ（研

究員）

朴炳垠 （研究員）

田渕良志明（大学院）

桑原弥紀 (大学院生)

篠崎 和夫（准教授）

脇谷 尚樹 （助手）

高 鉉龍 (大学院生)

（民間共同研究機関）

1. 強誘電体メモリ用高信頼性界面

に関する研究

株式会社 富士通研究所

同

同

同

同

杉山 芳弘（部長）

丸山 研二（主管研

究員）

川嶋 将一郎（部長）

鉾 宏真（研究員）

佐藤 桂輔（研究員）

※

◎ 代表者

○ サブテーマ責任者

※ H17.4.1 丸山 研二 ｼﾞｪﾌﾘｰ･ｸﾛｽ 近藤 正雄 佐藤 桂輔 鉾 宏真

H18.4.1 丸山 研二 川嶋将一郎 近藤 正雄 佐藤 桂輔 鉾 宏真

H19.4.1 丸山 研二 川嶋将一郎 佐藤 桂輔 鉾 宏真

H19.10.1 杉山 芳弘 川嶋将一郎 佐藤 桂輔 鉾 宏真

7

Ⅱ．経費

１．所要経費

（直接経費のみ） （単位：百万円）

所要経費

研 究 項 目 担当機関等 研 究

担当者 Ｈ17

年度

Ｈ18

年度

Ｈ19

年度 合計

（調整費受給機関）

1. 強誘電体メモリ用高信頼

性界面に関する研究

国立大学法人東京

工業大学

大学院総合理工学

研究科

大学院理工学研究

科

石原 宏

舟窪 浩

ｽｼﾙ ｸﾏｰ

ﾙ ｼﾝ

朴炳垠

篠崎和夫

脇谷尚樹

20

25

16 61

所 要 経 費 （合 計） 20

25

16 61

（民間共同研究機関）

1. 強誘電体メモリ用高信頼

性界面に関する研究

株式会社富士通研

究所

ｼﾘｺﾝﾃｸﾉﾛｼﾞ開発研

究所

基盤技術研究所新

材料研究部

杉山 芳弘

川嶋将一郎

鉾 宏真

佐藤 桂輔

21

24

17

62

所 要 経 費 （合 計） 21 24 17 62

8

２．使用区分

【調整費受給機関】 （単位：百万円）

サブテーマ１ サブテーマ２ サブテーマ３ 計

設備備品費 9 9

試作品費 0 0

消耗品費 30 30

人件費 14 14

その他 9 9

間接経費 18 18

計 80 80

※備品費の内訳（購入金額５百万円以上の高額な備品の購入状況）

【装置名：購入期日、購入金額、購入した備品で実施した研究テーマ名】

①差分散ダブルモノクロメーター（前置きダブル分光器）：2007 年 7 月，6 百万円，サブテーマ 1

【民間共同研究機関】 （単位：百万円）

研究参画機関名 サブテーマ１ サブテーマ２ サブテーマ３ 計

設備備品費 5 5

試作品費 6 6

消耗品費 13 13

人件費 14 14

その他 24 24

計 62 62

9

Ⅲ．研究成果

１． 研究成果の概要

本研究は、次世代の高集積強誘電体メモリ（FeRAM : ferroelectric random access memory）を作製する

上での基本課題を解決するために、東京工業大学と㈱富士通研究所が共同で行ったものである。次世

代の高集積 FeRAM の候補としては、DRAM と類似の構造を持つキャパシタ型セルと、電界効果トランジ

スタのゲート絶縁膜に強誘電体を用いるトランジスタ型セルとがある。現在実用化しているセル構造は全

て前者であり、この場合には、強誘電体と電極との界面の信頼性が重要になる。また、残留分極（単位面

積当たりに蓄えられる電荷量）の大きい新材料の研究開発も必要になる。一方、トランジスタ型セルを用

いて高集積 FeRAM を作製する場合には、ゲート部分に用いる強誘電体膜と Si 基板との反応を防止する

ための、薄くて安定性に優れた高誘電率絶縁膜（バッファ層）を研究開発することが重要である。

本研究では、これらの課題を解決するために、次項に述べる４つの目標を立てて研究を進めた。強誘電

体膜と導電膜との界面の安定化、ならびに新材料の開発という 2 つの目標は、キャパシタ型セルの高集積

化を目指したものである。一方、強誘電体膜と高誘電率絶縁膜との界面の安定化、ならびに FeRAM の試

作という目標は、トランジスタ型セルの高集積化を目指したものである。

強誘電体膜と導電膜との界面の安定化に関しては、Pt 電極の上に導電性酸化物である SrRuO3 (SRO)

膜を堆積し、その上に強誘電体である Pb(Zr,Ti)O3 (PZT) 膜を堆積すると、Pt 電極から結晶方位が引き継

がれ、PZT 膜が強く (111) 配向すると共に、良好な強誘電体／導電体界面が形成されることを明らかに

した。次に、新材料に関しては、BiFeO3 (BFO) 膜に着目して検討を行った。研究開始当時、SrTiO3 基板

上にエピタキシャル成長させた BFO 膜が 90 μC/cm2 という大きな残留分極を持つことが知られていた。し

かし、Pt 電極上に多結晶膜として形成すると、リーク電流が大きく室温での使用が困難であった。本研究

では、BFO 膜を構成する原子の 2～5% 程度を Mn, La, Ni などの原子で置換すると、リーク電流が大幅

に減少すること、BFO 膜中の Bi 原子の一部を Sm 原子に置換すると、分極疲労耐性が大幅に向上するこ

となどを明らかにした。また、PZT と BFO が同じ結晶構造であることを踏まえて、BFO 膜を SRO 膜上に堆

積することの有用性を指摘した。

一方、強誘電体膜と高誘電率絶縁膜との界面の安定化に関しては、HfO2などの多結晶バッファ層よりも

書き込み電圧の低減が期待できる材料として、HfTaO、HfSiON などの非晶質材料、ならびに SrTiO3

(STO) 単結晶材料を検討した。その結果、STOバッファ層はEOT (SiO2換算膜厚) が小さくてもリーク電流

密度が低く、さらに強誘電体膜を堆積して MFIS (金属-強誘電体-絶縁体-半導体) ダイオードを形成する

と、広いメモリウインドウ幅と優れたデータ保持特性が得られることを明らかにした。また、FeRAM の試作で

は、1 つのセルが強誘電体ゲートトランジスタとセル選択トランジスタとからなる 2T 構成を提案して、基本

動作の検証に成功した。しかし、64 ビットのセルアレイの試作では、作製工程上の問題のために、動作の

確認までには至らなかった。

上述したように、FeRAM の試作に関しては目標としたセルアレイの動作の確認まで至らなかったが、そ

れ以外の目標はほぼ順調に達成できたと考えている。特に、新材料の開発では、BFO 膜においてリーク

電流の低減だけでなく、分極疲労耐性の大幅な向上が実現できたので、目標以上の成果が得られたと考

えている。今後は、低電圧動作を視野に入れて BFO 膜の一層の高品質化を図る予定である。また、STO

バッファ層に関しても、トランジスタを試作して、書き込み電圧の低減を実証する予定である。

10

（１）研究目標と目標に対する結果

① 目標： 「1T1C 型 FeRAM の高信頼化を目指し、強誘電体膜と導電膜との界面の安定化を図る。」

結果： 強誘電体膜に PZT を用い、下部 Pt 電極との界面に SRO を挿入することにより、PZT 膜の強い

(111) 配向と、界面の安定化が実現できた。それの結果、残留分極の増大、分極ヒステリシス

形状の角形化、分極疲労耐性の向上が実現できた。これらの結果より、本テーマに関しては、

初期の目標通りの成果が得られたと判断できる。

② 目標： 「残留分極が大きく、リーク電流の少ない新材料の開発を目指す。」

結果： BFO 膜の構成原子を、La, Sm、Mn、Cr などの原子で置換した結果、Mn 置換試料、ならびに

La, Ni 同時置換試料において、目標を満足する分極特性、ならびにリーク電流特性を得ること

ができた。さらに、Sm 置換試料、ならびに Fe 原子の 50%を Cr 原子に置換した試料において、

分極疲労耐性を顕著に改善できた。これらの結果より、本テーマに関しては、初期の目標以

上の成果が得られたと判断できる。

③ 目標： 「トランジスタ型 FeRAM の高信頼化を目指して、強誘電体膜と高誘電率絶縁膜との界面の安

定化を図る。」

結果： 高誘電率絶縁膜（バッファ層）として 800°Cでアニールしても結晶化しない HfTaO と、Si 基板上

にエピタキシャル成長させた単結晶 STO を用いた。強誘電体膜としては、SrBi2Ta2O9 (SBT)

を用いた。HfTaO に関しては、低い電圧での書き込み動作を確認できたが、界面が不安定な

ことが判明した。一方、単結晶 STO の場合には、7 V の書き込み電圧で 1.1 V の大きなメモリウ

インドウが得られ、データ保持特性も良好であった。これらの結果より、本テーマは初期の目標

通りの成果が得られたと判断できる。

④ 目標： 「FeRAM を試作し、高信頼性界面によるデータ保持特性を実証する。」

結果： １つのセル内に強誘電体ゲートトランジスタとセル選択トランジスタを組み込む CMOS 構成 2T

型セルを提案し、書き込み、読み出し動作におけるディスターブを同時に低減できることを確

認した。さらに、64 ビットアレイを作製して動作を検証中であるが、動作確認には至っていない。

これらの結果より、本テーマについては目標の 7 割程度を達成したと判断できる。

（２）共同研究の目標に対する達成度

上述したように、一部に目標にまで達しなかったテーマもあるが、全体的に見れば共同研究の目標は

十分に達成したと判断できる。特に、新材料の開発に関しては、BiFeO3 膜を構成する Fe 原子の一部を

Mn 原子で置換することにより、高電界領域におけるリーク電流を顕著に低減することができ、室温で角形

性の高い分極ヒステリシスを測定することができた。さらに、Bi原子の一部をSm原子に置換することによっ

て、残留分極の大幅な劣化なしに、分極疲労耐性を1011回以上にまで向上することができた。作製したキ

ャパシタは、上下の電極として Pt を用いているが、これを第１のテーマで有用性が明らかになった SrRuO3

などに変えれば、特性がさらに向上することが期待される。

（３）当初計画どおりに進捗しなかった理由

当初の計画通りに進捗しなかったテーマは FeRAM アレイの試作である。このテーマでは、CMOS 構成

の 2T 型という新しい方式を提案し、基本動作の確認に成功した。しかし、64 ビット FeRAM の試作に関し

ては、プロセスに一部不具合があり、チップ動作に至っていない。セルアレイを作製する場合、内部に存

11

在するセルへ配線するために、少なくとも 2 層の配線が必要になる。試作チップでは、多結晶 Si 層と、Al

層を用いて 2 層配線を形成しているが、交差部分での絶縁不良の問題が解決されていない。解決策を実

行中であり、チップの完成に向けて研究を続ける予定である。

この他、想定外の結果が得られた実験として、比誘電率の低い常誘電体材料を添加することにより、強

誘電体材料の残留分極ならびに比誘電率を低下させる実験がある。この実験は、強誘電体膜の比誘電

率を下げることにより、強誘電体膜に電圧が印加されやすくすることを目的に行ったものである。具体的に

は、SrBi2Ta2O9 (SBT) 溶液に Bi2SiO5, ZrSiO4 などに対応する溶液を混ぜて薄膜を形成し、P-E 特性や、

C-V 特性を測定した。残留分極や比誘電率は予想通り低下したが、MFISダイオードを作製すると、どうし

ても良好なデータ保持特性が得られなかった。また、注意深く測定を繰り返すと、作製当日よりも、数日間

大気中に放置した後に測定した方が、少なくとも見かけ上は良好な特性が得られるなど、膜の強誘電性

に関する疑問も生じてきた。原因を明確にすることはできなかったが、この方法により比誘電率を低下さ

せることは断念した。

（４）科学的・技術的価値について

Pt 電極上に Pb(Zr,Ti)O3 薄膜を形成する場合に、両者の間に SrRuO3 薄膜を挿入すると、界面特性が

改善され、分極特性が SrTiO3 基板上にエピタキシャルさせた膜と同程度に良好になることを実証した点

は、科学的・技術的価値が高い。さらに、この方法を用いると実用プロセスであるMOCVD（有機金属気相

成長）法において広い成膜条件下で安定した特性が得られることを明らかにし、厚さ 33nm の 1 V 動作可

能な多結晶 Pb(Zr,Ti)O3 膜の作製に世界で初めて成功している。

BiFeO3 膜に関しては、2003 年に米国の研究者が SrTiO3 基板上に成長させたエピタキシャル膜が大き

な残留分極を持つことを見出し、その後、多くの研究者が関連研究を行っている。成膜方法としては、実

験室の規模で高品質膜が得やすいレーザアブレーション法やスパッタ法が中心であるが、本研究では組

成安定性や再現性の観点からゾルゲル・スピンコート法を一貫して採用してきた。ゾルゲル法は、膜中へ

の炭素原子の混入などのために良好な特性を得るのが難しいと言われているが、本研究では Pt 電極上

に形成した多結晶膜でも良好な分極ヒステリシスが得られることを、低温測定により初めて示した。さらに

膜中の Fe 原子の一部を Mn 原子に置換すると、高電界領域におけるリーク電流を大幅に減らせることを

明らかにし、室温においても角形性の良好な分極ヒステリシスが得られることを示した。この Mn 原子置換

によるリーク電流低減法は、再現性の高い方法として国内外で広く認知され、この論文は出版後2年弱の

間に 18 回引用されている。

強誘電体膜と高誘電率絶縁膜との界面の安定化に関しては、Si 基板上にエピタキシャル成長させた

SrTiO3 膜の有用性を示した。この STO 膜の付いた Si 基板は IQE 社の製品であり、Si 基板上に GaAｓ-on-

Insulator 構造を作製した例が報告されている。しかし、GaAs-on-Insulator 構造の場合は、GaAs 膜中に高

速デバイスを作製することが目的であるから、寄生容量を小さくするために絶縁膜の比誘電率は低い必要

がある。その意味で、比誘電率が高いことを特徴とする STO 膜の応用としては適当ではない。また 近、

STO 薄膜上に下部電極用の SrRuO3 膜を成長させ、さらに BFO 膜をエピタキシャル成長させて、低電圧

動作可能な強誘電体キャパシタを作製した例が報告されている。この研究は、1T1C 型 FeRAM への応用

を念頭に置いて行われたものと思われるが、高集積 FeRAM では、強誘電体キャパシタをトランジスタ領域

の上に配置する必要があり、Si の結晶情報を必要とするこの方法を高集積 FeRAM の作製に直ちに応用

することは難しい。

12

上記のように、20 nm 程度の厚さの STO 膜をエピタキシャル成長させた Si 基板は、大変面白い素材であ

るが、これまでこの素材の面白さを生かせる用途は見出されていなかった。本研究では、STO 薄膜をエピ

タキシャル成長させた Si 基板を MFIS 構造の絶縁膜として用いることを初めて提案している。この用途では、

STO 膜の比誘電率が高いこと、STO 膜厚が薄いほど膜の結晶性が良いことなどの特徴を有効に利用でき

る。さらに、今回の実験では STO 膜上に多結晶の SBT 膜を形成しているが、STO と PZT, BFO などの代

表的な強誘電体は、結晶構造が同じで、格子定数も近いので、強誘電体を単結晶膜としてエピタキシャル

成長させることも可能である。将来、ゲート面積が微細化することを考えると、強誘電体膜を単結晶化して

デバイス特性のばらつきを減らすことは、大きな意味があると言える。

（５）科学的・技術的波及効果について

強誘電体メモリは、現在大きな注目を浴びている酸化物薄膜を用いたデバイスの中で Si プロセスと融

合して実用化している数少ないデバイスである。本研究で得られた高信頼性界面の形成技術は、他の酸

化物薄膜デバイスを実用化する上でも、大きな指針を与えるものと言え、その波及効果は大きい。特に、

NiO や TiO2 などの酸化物薄膜を用いる RRAM（抵抗変化メモリ）や、バリア層に MgO を用いる MRAM（磁

気抵抗メモリ）の作製には、信頼性確保に関する本研究の成果が波及するものと期待される。

BFO 膜に関しては、Bi ならびに Fe 原子を置換する不純物原子の探索が一層活発化するものと思われ

る。BFO は、元々強誘電性と強磁性（反強磁性）を同時に示すマルチフェロイック材料として研究が始ま

った材料である。リーク電流の低減など、膜の特性が向上すれば、強誘電体メモリ用途だけでなく、磁気

的性質を組み合わせた種々のデバイスへの展開が期待できる。

強誘電体膜と Si 基板との反応を防止するバッファ層として研究開発した HfTaO 膜は、次世代 MOS ト

ランジスタのゲート絶縁膜として用いられる可能性がある。HfTaO 膜上に強誘電体膜を堆積した場合には、

強誘電体膜の結晶化アニールの際にある程度反応することが明らかになったが、HfTaO 膜単独では、O2

中 800°C でアニールしても非晶質状態を保っており、界面特性も良好であった。実際に、論文 [19] を投

稿した際にも、査読者からの指摘により論文題目に gate oxide という言葉を追加した。一方、STO 膜のゲ

ート絶縁膜応用に関しては、現在20 nm以上ある実膜厚をどこまで薄膜化できるかが鍵と言える。リーク電

流を大幅に増加させることなく薄膜化ができれば、ゲート絶縁膜としての応用も考えられる。

（６）社会的・経済的波及効果について

強誘電体メモリは低消費電力であることが 大の特徴である。本研究で実現できた高信頼性界面、な

らびに新材料を用いることにより、現行 FeRAM よりもさらに低電圧で動作し、集積度の高い FeRAM が作

製できると期待される。FeRAM の記憶容量が、現在製品化されている 大容量である 2M ビットから 64M

ビットへと拡大できれば、コンピュータ （PC）の電源遮断時に DRAM などの揮発性メモリからハードディス

クに移し替えている情報の一部を FeRAM に残し、電源投入後直ちに動作するクイックオン PC が実現で

きると言われている。この PC では、人が操作していない時間には全ての電源をオフできるので、省エネ効

果が極めて大きい。

さらに、現在はフラッシュメモリと、SRAM、DRAM などを組み合わせている携帯電話のメモリが１つの

FeRAM に置き換えられると期待される。これにより、動画などの大容量情報を短時間で取り込むことが可

能になる。さらに、FeRAM の低消費電力という特徴を生かすと、携帯機器の使用時間の長期化に寄与で

きるばかりか、現在安全性を犠牲にするところまで大きな負担がかかっている電池への負担を大幅に低

13

減でき、機器の安全性確保にも貢献できる。このように、高集積 FeRAM が実現した場合の社会的、経済

的波及効果は極めて大きいと言える。

（７）民間企業との役割分担及び産学官での共同研究によって得られた効果について

(7-1) 企業側から見たシナジー効果

産学連携の枠組みを活用した win-win の関係での共同開発は、企業ではできない新材料探索や、原

理原則に則ったデバイス開発を高いレベルで行うことが可能になり新たな知見を得ることができる。将来

を見据えることにより、現在の製品開発の方向性を確認でき、技術開発の良い循環を生み出している。例

えば、1T1C-FeRAM は現在量産で使用している強誘電体（PZT）の低電圧化が課題となっている。

SRO/PZT 界面の評価を進めることにより薄膜化限界の見通しを得て、開発計画へ反映できる。単結晶エ

ピタキシャル膜の成長に関しても、量産には遠い技術であるが材料の究極のポテンシャルを知ることがで

きた。BiFeO3 は、夢のある材料であるが企業では手を付けにくい材料の良い例である。大学側がリスクを

取ることにより材料探索の範囲を広げ企業での開発へのモチベーションへと繋がる。この３年間の材料開

発で大きな成果が出ている。一方、トランジスタ型 FeRAM は強誘電体メモリの究極の構造であり、1T1C

型の次に位置する技術である。企業ではますますやりにくいテーマとなるが、材料開発と絡めたデバイス

開発を基本に忠実に進められるメリットを享受できる。これらテーマについて特許出願も共同で並行して

行っており、将来への投資と考えれば産学連携の果たす役割は大きい。

(7-2) 大学側から見たシナジー効果

毎月開催した定例ミーティングを通し、大学教員の考えた様々なアイディアが企業側から見るとどのよう

に見えるかを判断できたのは、研究を進める上で大変良かった。実験に関しては、企業で作製した Pt 電

極付き Si ウエハや MOSFET 用のソース、ドレイン付き Si ウエハを入手できたことのメリットが大きい。強誘

電体膜の特性には下部 Pt 電極の結晶粒の配向性が重要な役割を果たすので、企業から提供された特

性の揃った電極を定常的に使用できたことは、強誘電体膜特性を 適化する実験において極めて重要

であった。同様に、ソース、ドレイン付き Si ウエハは、強誘電体ゲートトランジスタを作製する上で、作製時

間と作製コストの節約に有効であった。また、メモリセルの設計では、企業の実用的見地からの構造提案

があり、お互いの議論の中から良いアイディアへと繋った。メモリセルの作製に関しては、レチクル作製と

強誘電体成膜以前の工程を、企業の設計ツールと製造装置を活用して効率的に短期間に行うことができ

た。VDEC のような共同ファブを利用する場合には、ウエハ工程の途中までの注文ができないので、メモリ

セルの作製を大学単独で行うのはほとんど不可能である。試作した素子の評価に関する両者の意見交

換は、学生に対する教育的効果が大きかった。

(7-3) 計画の妥当性

研究開発計画は、先ず 1T1C 型 FeRAM に重点を置き、PZT を中心とした強誘電体／電極界面制御技

術や導電性酸化物導入によるインプリント抑制技術を検討した。また、大きな残留分極を示すものの、リ

ーク電流が大きいという問題のあった BiFeO3 膜の物性制御について検討した。後半は、トランジスタ型

FeRAM 作製に向けて、強誘電体膜と高誘電率絶縁膜の界面の安定性を検討し、 終的には、大容量

FeRAM の feasibility study へと展開することを目指した。研究開発項目については、両者で毎年見直し、

本来の目的を変えずに、研究の進捗とともに修正しながら進めた。

14

17 年度の計画は、① Pb(Zr,Ti)O3 膜と電極との界面安定化を図り、インプリントが 小となる電極材料、

ならびに形成方法を明らかにすること、② BiFeO3 膜のリーク低減に向けて添加不純物の種類と量を検

討し、室温で分極ヒステリシス特性を得ることが中心であった。共同研究開始時の双方の研究モチベーシ

ョンを反映させた内容であり、多くの有用な結果が初年度で得られたこともあり、妥当な計画であったと言

える。

18 年度の計画は、前年度から引き続いた ① インプリント特性の改善、② BiFeO3 のリーク低減に加え

て、③ 強誘電体ゲートトランジスタの安定動作、低電圧動作に向けた強誘電体／絶縁体界面の安定化

であった。① に関しては 17 年度で進展が見られた SRO 電極に特化して検討を進め、一方で ② と ③ に

ついては、間口を広げて検討を行った。18 年度の修正は 19 年度の計画における選択と集中を意味し、

全体としての研究パワーを考えると正しい選択と言える。

19 年度の計画は、① 1kb 程度のメモリアレイの試作であった。具体的には、強誘電体ゲートトランジス

タを用いた２T 型セルについて試作を行った。2x2 および 8x8 のセルアレイ試作を行い、ディスターブ特性

の評価を行っている。設備の関係でアレイ規模は計画には達しなかったが、問題点が明確になり、ほぼ

妥当な計画と言える。

(7-4) 実施体制の連携について

大学教員、ポスドク研究員、企業から派遣された常駐研究員を中心に、博士課程学生と一部の修士課

程学生を加えて、メンバー間の連携をとって研究開発を進めた。毎月 1 回、大学、企業の研究担当者と

大学の産学連携本部の教職員が集まって定例ミーティングを開催し、進捗報告と進捗管理を行った。ま

た、富士通研究所研究総括責任者は月に 2 回程度大学研究室のミーティングに参加し、さらに 3 名の教

員と適宜議論する場を設け、研究の方向性を議論しながら共同研究を推進した。共同研究契約や特許

に関しては、双方の担当部署が積極的に加わり、共同研究の成果が 大限に発揮できる体制で取り組

んだ。

15

（８）研究成果の発表状況

１）研究発表件数

原著論文発表（査

読付）

左記以外の誌面

発表

口頭発表 合計

国 内 9 件 １ 件 25 件 35 件

国 外 26 件 0 件 27 件 53 件

合 計 35 件 1 件 52 件 88 件

２）特許等出願件数：国内 10 件、国外：該当なし、合計１0 件

３）受賞等： 2件

① 石原 宏：「電気学会 業績賞」 200６.5.２3

② 石原 宏：「Nano Korea 2007 科学大臣 (副首相) 賞」 2007.8.29

４）原著論文（査読付）

【国内誌】（国内英文誌を含む）

① H. Uchida, R. Ueno, H. Nakaki, H. Funakubo, and S. Koda, “Ion modification for improvement of

insulating and ferroelectric properties of BiFeO3 thin films fabricated by chemical solution deposition ”,

Jpn. J. Appl. Phys., Vol. 44（18）, L561-L563 （2005）

② S. K. Singh, R. Ueno, H. Funakubo, H. Uchida, S. Koda and H. Ishiwara,： “Dependence of

ferroelectric properties on thickness of BiFeO3 thin films fabricated by chemical solution deposition”,

Jpn. J. Appl. Phys., Vol.44（12）, 8525-8527 （2005）

③ S. K. Singh and H. Ishiwara,： “Reduced leakage current in BiFeO3 thin films on Si substrates formed

by a chemical solution method”, Jpn. J. Appl. Phys. Vol.44（23）, L734-L736 （2005）

④ S. K. Singh and H. Ishiwara,： “Doping effect of rare earth ions to electric properties of BiFeO3 thin

films fabricated by chemical solution deposition, Jpn. J. Appl. Phys. Vol.45（4B）, 3194-3197（2006）

⑤ S. K. Singh and H. Ishiwara,： “Doping effect of rare earth ions to electric properties of BiFeO3 thin

films fabricated by chemical solution deposition, Jpn. J. Appl. Phys. Vol.45（4B）, 3194-3197 （2006）

⑥ S. K. Singh, K. Sato, K. Maruyama and H. Ishiwara,：“Cr-doping effects to electrical properties of

BiFeO3 thin films formed by chemical solution deposition”, Jpn. J. Appl. Phys. Vol.45-2（41）,

L1087-L1089 （2006）

⑦ N. Menou, H. Kuwabara and H. Funakubo, “Impact of (111)-oriented SrRuO3/Pt tailored electrode

for highly reproducible preparation of metal organic chemical vapour deposited Pb(Zr,Ti)O3 films for

high density ferroelectric random access memory applications”, Jpn. J. Appl. Phys., Vol.46-4B,

2139-2142 （2007）

⑧ N. Menou and H. Funakubo, “Preparation of (111)-oriented SrRuO3/Pt electrodes for Pb(Zr,Ti)O3-

based ferroelectric capacitors : Grain size and roughness impact”, Jpn. J. Appl. Phys. Part 1, Vol. 47,

No. 2, 1003-1007 (2008)

⑨Z. Zhong, S. K. Singh, K. Maruyama, and H. Ishiwara: “Comparative studies on ferroelectric properties of Mn-substituted BiFeO3 thin films deposited on Ir and

16

Ptelectrodes”, Jpn. J. Appl. Phys., 47(4), 2230-2233, (2008) ⑩Z. Zhong, Y. Sugiyama, and H. Ishiwara: “Thickness dependences of polarization

characteristics in Mn-substituted BiFeO3 films on Pt electrodes”, Jpn. J. Appl. Phys., 47(8), 6448-6451, (2008)

【国外誌】

⑪H. Uchida, R. Ueno, H. Funakubo, and S. Koda, “Crystal structure and ferroelectric properties of

rare-earth substituted BiFeO3 thin films”, J. Appl. Phys.,Vol.100, 014106 (9pages) （2006）

⑫S. K. Singh and H. Ishiwara, “Enhanced polarization and reduced leakage current in BiFeO3 thin films

fabricating by chemical solution deposition”, J. Appl. Phys., Vol.100（6）, 064102 (5pages) （2006）

⑬ S.K.Singh, H.Ishiwara, and K.Maruyama, “Room temperature ferroelectric properties of

Mn-substituted BiFeO3 thin films deposited on Pt electrodes using chemical solution deposition”, Appl. Phys. Lett. Vol.88, No.26, 262908 (3 pages) (2006）

⑭ Y-K. Kim, S. Yokoyama, R. Ueno, H. Morioka, O. Sakata, S. Kimura, K. Saito and H. Funakubo,

“Observation of domain switching in fatigued epitaxial Pb(Zr,Ti)O3 thin films”, Mater. Res. Soc. Symp.

Proc., Vol.902E, pp. 0902-T10-67.1-6 （2006）

⑮ H. Kuwabara, N. Menou and H. Funakubo, “Strain and in-plane orientation effects on the ferro-

electricity of (111)-oriented tetragonal Pb(Zr0.35Ti0.65)O3 thin films prepared by metal organic chemical

vapor deposition”, Appl. Phys. Lett., Vol.90, 222901 (3pages) (2007).

⑯ S. K. Singh, K. Maruyama and H. Ishiwara, "The influence of La-substitution on the micro-structure

and ferroelectric properties of chemical-solution-deposited BiFeO3 thin films", J. Phys. D: Appl.

Phys. Vol.40, 2705-2709 （2007）

⑰ S.K.Singh, N.Menou, H.Funakubo, K.Maruyama and H.Ishiwara, "(111)-textured Mn-substituted

BiFeO3 thin films on SrRuO3/Pt/Ti/SiO2/Si structures", Appl. Phys. Lett. Vol.90, 242914 (3pages)

(2007)

⑱ S. K. Singh, H. Ishiwara, K. Sato and K. Maruyama, "Microstructure and frequency dependent

electrical properties of Mn-substituted BiFeO3 thin films", J. Appl. Phys. Vol.102, 094109 (5pages)

（2007）

⑲ S.K.Singh, K.Maruyama and H.Ishiwara, "Reduced leakage current in La and Ni codoped BiFeO3 thin

films", Appl. Phys. Lett. Vol.91, 112913 (3pages) (2007)

⑳ N. Menou and H. Funakubo, “(111)-oriented Pb(Zr,Ti)O3 films deposited on SrRuO3/Pt electrodes:

Reproducible preparation by metal organic chemical vapor deposition, top electrode influence, and

reliability”, J. Appl. Phys.,Vol.102, 114105 (5pages) (2007)

21 X-B Lu, K. Maruyama, and H. Ishiwara, "Characterization of HfTaO films for gate oxide and metal-

ferroelectric-insulator-silicon device applications", J. Appl. Phys. Vol.103, 044105 (5pages)（2008）

22 X-B Lu, K. Maruyama and H. Ishiwara, "Metal-ferroelectric-insulator-Si devices using HfTaO buffer

layers", Semicond. Sci. Technol. Vol.23, 045002 (5pages) (2008)

23 S.K.Singh, R.Palai, K.Maruyama, and H.Ishiwara: "Effects of Ni substitution on structural, dielectrical, and ferroelectric properties of chemical-solution-deposited multiferroic BiFeO3

17

films", Electrochem. Solid-State Lett., 11(7), G30-G32, (2008)

上記以外の原著論文（査読付） (詳細は、サブテーマの欄参照)

国内論文、雑誌発表：１件 外国論文、雑誌発表： 14 件

学会発表

国内学会発表： 25 件 国際学会招待講演： 10 件 応募講演： 17 件

５）その他の主な情報発信

プロジェクトの研究により得られた新規強誘電体材料の特性概要を日刊工業新聞、電波新聞に発表

① 見出し「大容量の実用化競う 新材料・新構造を開発」 2006.11.1

② 見出し「容量256メガビット超に対応 次世代メモリー向け新材料」 2008.3.21

18

２．研究成果： 強誘電体メモリ用高信頼性界面に関する研究

１）要旨

本研究プロジェクトは、東京工業大学と富士通研究所が全体を１つのテーマの下に行った。研究では、

次世代の高集積強誘電体メモリ （FeRAM） を実現するために、強誘電体キャパシタの信頼性を如何に高

めるかを主要なテーマとしている。次世代の高集積強誘電体メモリの候補としては、DRAM と類似の構造

を持つキャパシタ型セルと、電界効果トランジスタのゲート絶縁膜に強誘電体を用いるトランジスタ型セル

とがある。現在実用化しているセル構造は全て前者であり、この場合には、強誘電体と電極との界面の信

頼性が重要になる。さらに、高集積化のためには、残留分極（単位面積当たりに蓄えられる電荷量）の大

きい新材料の研究開発が必要である。本研究では、これらの要請を念頭に置いて、① 1T1C 型 FeRAM

の高信頼化を目指し、強誘電体膜と導電膜との界面の安定化を図る。 ② 残留分極が大きく、リーク電流

の少ない新材料の開発を目指す。という２つの目標を設定した。

一方、後者のトランジスタ型セルでは、ゲート部分における強誘電体膜と Si 基板との反応を防止し、良好

なトランジスタ特性を得るために、両者の間に高誘電率絶縁膜からなるバッファ層を挿入する必要がある。

したがって、強誘電体膜とバッファ層との界面の安定性が重要になる。また、このようなバッファ層を挿入し

た場合、強誘電体膜に減分極電界（分極を減らす向きの電界）が発生し、一般にデータの長期間保持が

困難になる。そこで、本研究では、③ トランジスタ型 FeRAM の高信頼化を目指して、強誘電体膜と高誘

電率絶縁膜との界面の安定化を図る。④ FeRAM を試作し、高信頼性界面によるデータ保持特性を実証

する。という２つの目標を設定した。

以下では、それぞれの目標に対する成果が理解しやすいように、４つの目標について、２）目標と目標

に対する結果、３）研究方法、４）研究結果をそれぞれまとめて記載する。また、これらを統合して、５）考

察・今後の発展等を述べる。

２）-① 目標と目標に対する結果

目標： 「1T1C 型 FeRAM の高信頼化を目指し、強誘電体膜と導電膜との界面の安定化を図る。」

現状の強誘電体材料には、使用している間に特性が徐々に劣化するという問題がある。したがって、特

性劣化を見込んだデバイス設計、回路設計が必要となり、電荷量を確保するために強誘電体キャパシタ

の面積を大きくせざるを得ないという問題がある。FeRAM 用として現在主に使われている材料は PZT

(Pb(Zr,Ti)O3) である。そのため、PZT の特性を安定させることは、FeRAM の高集積化に不可欠である。

強誘電体キャパシタの特性は、強誘電体膜と電極との界面に常誘電性の遷移層が形成されたり、膜中

の酸素原子が電極中に移動することにより劣化することが知られている。そこで、本テーマでは、強誘電

体膜と導電性電極との界面の安定化について議論する。具体的には、強誘電体材料である PZT と同様

のペロブスカイト構造を有する導電性酸化物の SRO (SrRuO3) を電極に用いることにより良好な界面を形

成するとともに、SROの配向制御を行うことで、PZTの配向をも制御し、信頼性の高い強誘電体キャパシタ

の作製を目指す。膜の形成条件を種々に工夫した結果、Pt 膜の (111) 配向を継承して、それぞれの結

晶粒の上に、(111) 配向した SRO 結晶粒、ならびに PZT 結晶粒をエピタキシャル成長させることができた。

また、膜の強誘電性や、疲労耐性の向上も確認された。これらの結果より、本テーマに関しては、初期の

目標通りの成果が得られたと判断できる。

19

３）-① 研究方法

強誘電体キャパシタ作製用の基板としては、Pt/TiO2/SiO2/Si 基板を用いた。Pt 膜はスパッタ法を用い

て室温で堆積し、条件の 適化により (111) 方向に優先配向させている。この基板上にスパッタ法により

SRO 膜を堆積した。Pt と SRO は格子のミスマッチが小さいことから、Pt とほぼ同じ配向性を有する SrRuO3

(111) 膜を作製することができた。次に、この上に高品質膜が作製可能な MOCVD（有機金属気相成長）

法を用いて PZT 膜を堆積させた。この結果、PZT 膜についても (111) 方向に１軸配向した膜が得られ

た。

４）-① 研究結果

図 3 に SrRuO3(111)/Pt(111)/TiO2/SiO2/Si(100) 基板上に作製した膜厚 33nm の PZT 膜の断面 TEM

観察結果を示す。同図より、強誘電体膜と SRO 電極との界面が平坦に、連続的に形成されていることが

分かる。また、(111) 配向した Pt 結晶粒の上に SRO と PZT の結晶粒が、それぞれエピタキシャル成長し

ていることが確認できる。同様な方法で作製した厚さ 170nm の膜の P-E (分極 - 電界) 特性を図 4(a) に

示す。図 4(b) は、比較のために示した単結晶 STO 基板上に形成したエピタキシャル PZT 膜の特性であ

る。両者はほぼ同じ強誘電性を有しており、得られた１軸配向膜がエピタキシャル膜と同程度の良好な強

誘電性を有することが明らかになった[13]。図 5 に得られた PZT 膜の残留分極値 (Pr) の膜厚依存性を示

す。同図から明らかなように、Pr はほぼ一定の値であり、薄膜化による減少は見られない。また、残留分

極の値も 大で 50 μC/cm2 程度と、PZT としては極めて大きい。この結果は、図 3 に示した PZT 膜と SRO

膜との良好な界面によるものと考えられる。

図 3 膜厚 33nm の PZT 膜の明視野 (a) と暗視野 (b) の TEM 像

図 4 PZT 配向膜 (a) とエピタキシャル膜 (b) の P-E 特性の比較

20

FeRAM キャパシタの高い信頼性、再現性を確保するためには、広い範囲で安定して良好な特性を持

つ膜が得られる条件を明らかにする必要がある。SrRuO3(111)/Pt(111)/TiO2/SiO2/Si(100) 基板上に

MOCVD 法で PZT 膜を作製した場合の、鉛原料の供給速度と PZT 膜の X 線回折パターンとの関係を図

6 に示す [7, 8]。同図より、鉛原料の供給を３倍以上過剰にした条件下でも (111) に単一配向した PZT

膜が安定して得られていることが分かる。また、この原料供給範囲では、Pr, Ec などの値もほぼ一定に保

たれることが明らかになった。この点からも、(111) 配向した SRO 膜を用いることの優位性が明らかになっ

た。 後に、良好な特性が得られる条件で作製した PZT 膜の疲労特性を特定した。結果を図 7 に示す。

同図から明らかなように、上部電極にも SRO 膜を用いると、繰り返し使用しても劣化の少ない安定した特

性を持つ高信頼性強誘電体キャパシタが作製できることが明らかになった [12, 18]。

２）-② 目標と目標に対する結果

目標： 「残留分極が大きく、リーク電流の少ない新材料の開発を目指す。」

このテーマでは、64M ビット以上の容量を持つ FeRAM を実現するための新材料の検討を行った。新材

料に必要な条件は、（１） メモリの高集積化のために、残留分極が大きいこと、(2) 低電圧動作を実現す

るために、抗電界が低いこと、(3) 書き換え回数を保証するために、分極反転に対する疲労が少ないこと

図 5 残留分極値(Pr)の膜厚依存性

図 7 スパッタ法により形成した SrRuO3 (●)、ならびに Pt(Δ)を上部電極に用いた場合の疲労特性の比較

図 6 鉛原料のキャリアガス流量と得られた

膜の X 線回折パターン

21

などである。研究開始時点において、90μC/cm2 以上の大きな残留分極を持つ新材料として BiFeO3

(BFO：ビスマスフェライト) が知られていた。しかし、良好な特性が得られるのは、SrTiO3 単結晶基板上に

エピタキシャル成長させた場合であり、FeRAM 用のキャパシタとして必要な多結晶膜の場合には、膜のリ

ーク電流が大きく、室温では分極特性を正確に測定することはできなかった。また、研究者の主たる興味

も FeRAM ではなく、強誘電性と強磁性との相互作用に関するものであった。

本テーマでは、BFO 膜の構成原子の一部を、不純物原子に置換することで、残留分極を劣化させるこ

となく、リーク電流を減少させる方法について検討した。具体的には、Bi 位置に置換する原子として、La

[4,14], Nd [4], Sm などを、また Fe 位置に置換する原子として、Mn [11,16], Ni, Cr [6] などを選び、種々の

濃度で置換することにより、結晶構造ならびに電気的特性の変化を検討した。その結果、Mn 置換試料、

ならびにLa, Ni同時置換試料において、目標を満足する分極特性、ならびにリーク電流特性を得ることが

できた。さらに、Sm 置換試料、ならびに Fe 原子の 50%を Cr 原子に置換した試料において、分極疲労耐

性の顕著な改善を実現することができた。これらの結果より、本テーマに関しては、初期の目標以上の成

果が得られたと判断できる。

３）-② 研究方法

BFO 膜の形成には、スピンコート法を用いた。ゾルゲル溶液は、豊島製作所製のものを用い、La なら

びに Sm の置換率は 0～10％、Mn ならびに Cr の置換率は 0～50 ％、Ni の置換率は 0～10％である。基

板としてはPt/Ti/SiO2/Si(100) 構造を用いた。実験では、基板上にゾルゲル溶液を回転数3000rpmで30

秒間スピンコーティングした後に、空気中で 240°C、3 分間の乾燥を行い、さらに 350°C、10 分間の仮焼

成を行った。この工程を、必要な膜厚になるまで繰り返した後に、膜の結晶化のために 550～600°C で 5

～15 分間程度 N2 雰囲気中でアニールを行った[3,10]。一部の試料については、空気中ならびに酸素中

でもアニールを行った。代表的な膜厚は、300～400 nm である。成膜後は真空蒸着法により Pt の上部電

極を付け、結晶化アニールと同一条件で回復アニールを行っている。膜の結晶性はXRD (Ｘ線回折)法で、

表面モフォロジーは AFM（原子間力顕微鏡）で、それぞれ評価した。また、膜の電気的特性は、J-E (電流

密度－電界) 特性と P-E 特性を室温で測定した。P-E 特性の測定には、三角波形状の電圧の掃引周波

数を 1 kHz から 100 kHz まで変化させた。

４）-② 研究結果

Mn 置換 BFO 膜の J-E 特性を図 8 に示す[11]。同図から、Mn の置換量が少なくても低電界領域のリ

ーク電流が大幅に増加することが分かる。一方で、ノンドープ BFO 膜のリーク電流が 250 ｋV/cm 以上の

電界で顕著に増加するのに対し、Mn 置換膜の電流は緩やかに増加する（電界にほぼ比例する）ので、3

モル%ならびに 5 モル%Mn 置換した試料では、1 MV/cm の電界におけるリーク電流密度が、ノンドープ膜

のそれよりも低くなることが明らかになった。Mn 置換により J-E 特性が顕著に変化する理由は明確でない

が、試料の断面 TEM（透過型電子顕微鏡）観察の結果からは、結晶粒の緻密化が観測された。図 9 は、5

モル%Mn 置換した試料の P-E ヒステリシス特性を示す。同図から明らかなように、残留分極約 100 μC/cm2

の角形性の良い形状が得られている。これに対し、Mn 置換していない BFO 膜、ならびに 10 モル%Mn 置

換した試料では、リーク電流が大きいために丸みを帯びたヒステリシスしか得られなかった。

Mn 置換により、高電界領域におけるリーク電流が大幅に低減し、Pt を下部電極に用いたキャパシタで

も、室温で P-E 特性が測定できることが明らかとなった。しかし、リーク電流密度はまだ高いので、得られ

22

-1 -0.5 0 0.5 110-910-810-710-610-510-410-310-210-1100101102103

Electric field (MV/cm)

Lea

kage

cur

rent

den

sity

(A/c

m2 )

BiFe1-xMnxO3

(a)

0

0.030.050.1

0.2

0.5

x =

100 101 10250

100

150

Frequency (kHz)

Pola

riza

tion

(μC

/cm

2 )

BiFe1-xMnxO3 x = 0.03 x = 0.05 x = 0.07 x = 0.1

x = 0

Applied Field: 1.5 MV/cm

0 200 400 60010-910-810-710-610-510-410-310-210-1100101

Electric field (kV/cm)

Lea

kage

cur

rent

den

sity

(A/c

m2 )

BLFNO BFNO BLFO BFO

(a)

た残留分極にはリーク電流成分が含まれている可能性がある。そこで、Mn 置換率を 0～10 モル％の範囲

で変化させて、残留分極 Prの測定周波数依存性を求めた。結果を図 10 に示す[16]。同図から明らかなよ

うに、ノンドープ BFO 膜の残留分極の周波数依存性は極めて大きい。これは、ノンドープ膜ではリーク電

流が大きいために、リーク電流により見かけの Pr が実際の値より大きく観測さるためと考えられる。これに

対し、Mn 置換 BFO 膜では残留分極の周波数依存性はノンドープ膜ほど大きくなく、特に 20 kHz 以上の

周波数におけるPrの変化は緩やかである。また、Mn置換量によるPrの変化に関しては、全ての周波数に

おいて置換量が多いほど Prが大きいことが分かる。これらの実験結果より、Mn 置換 BFO 膜において室温

で測定されたヒステリシス特性は、膜の強誘電性に基づくものであり、リーク電流に基づく見かけの特性で

はないと結論できる。

図 11 は、Bi0.975La0.025Fe0.975Ni0.025O3 膜の J-E 特性である[17]。同図には、比較のためにノンドープ BFO

膜、Bi0.95La0.05FeO3 膜、BiFe0.95Ni0.05O3 膜の J-E 特性も示す。全ての膜の厚さは 350nm であり、N2 雰囲気

中で 550°C、10 分間の結晶化アニールを行っている。同図から明らかなように、La と Ni を同時置換した

膜のリーク電流密度は、電界 500 kV/cm で 1x10-3 A/cm2 以下と良好である。これに対し、La, Ni の一方の

みを置換した膜では、高電界領域におけるリーク電流がノンドープ膜のそれと大差ない。 この膜の P-E

図９ 5 モル% Mn 置換 BFO 膜の

図 8 BiFe1-XMnXO3 (x=0～0.5) 膜の室温におけ P-V 特性。（測定は 1kHz）

る J-E 特性

図 10 Mn 置換量の異なる BFO 膜の残留

分極の周波数依存性。 図 11 La および Ni 置換 BFO 膜の J-E 特性

-100

-50

0

50

100x = 0.05

(b)

Electric field (MV/cm)-2 -1 0 1 2

Pola

rizat

ion

(μC

/cm

2 )

-100

-50

0

50

100x = 0.05

(b)

Electric field (MV/cm)-2 -1 0 1 2

Pola

rizat

ion

(μC

/cm

2 )

-100

-50

0

50

100x = 0.05

(b)

Electric field (MV/cm)-2 -1 0 1 2

Pola

rizat

ion

(μC

/cm

2 )

-100

-50

0

50

100x = 0.05

(b)

Electric field (MV/cm)-2 -1 0 1 2

Pola

rizat

ion

(μC

/cm

2 )

-100

-50

0

50

100x = 0.05

(b)-100

-50

0

50

100x = 0.05

(b)

Electric field (MV/cm)-2 -1 0 1 2

Pola

rizat

ion

(μC

/cm

2 )

-100

-50

0

50

100x = 0.05

(b)-100

-50

0

50

100x = 0.05

(b)

Electric field (MV/cm)-2 -1 0 1 2

Pola

rizat

ion

(μC

/cm

2 )

23

-1600 -800 0 800 1600-100

-50

0

50

100

Electric field (kV/cm)

Pola

riza

tion

(μC

/cm

2 ) Bi0.975La0.025Fe0.95Ni0.025O3

1 kHz

(a)

10 kHz 100 kHz

100 101 102 103 104 105 106 107 108 109 10101011-80-60-40-20

020406080

Pola

riza

tion

[μC

/cm

2 ]

Fatigue Cycles

Bi0.92Sm0.08FeO3 550C O 2

ヒステリシス特性を図 12 に示す。同図から明らかなように、分極ヒステリシス形状の測定周波数依存性は

小さく、低周波においても角形性の良いヒステリシス形状が得られている。印加電界 1.4 MV/cm で測定し

た場合の残留分極は、10 kHz の測定周波数で 70μC/cm2、100 kHz の測定周波数で 66 μC/cm2 であった。

このように良好なヒステリシス特性が得られた理由は、高電界領域におけるリーク電流密度が低いためと

結論できる。

これまでに検討した BFO 膜は良好なヒステリシス特性を示すことが明らかになったが、膜の分極疲労に

関しては良好な結果が得られていなかった。すなわち、分極疲労特性を測定するために、パルス電圧を

繰り返し印加すると、104 回程度のパルス印加でリーク電流が急激に増加し、キャパシタが短絡するという

故障が生じた。この問題を解決するために、Bi原子の一部をSm原子で置換した試料を作製した。従来の

試料は、空気中、あるいはO2雰囲気中でアニールするとキャパシタがほぼ短絡状態になったが、Sm置換

試料では分極特性の測定が可能な程度のリーク電流に抑えられた。さらに、分極疲労特性は、図13に示

すように良好で、1011 回の分極反転後にも、50 μC/cm2 以上の大きな残留分極を示した。この膜において

良好な疲労特性が得られた原因は、空気中あるいは O2 雰囲気中でのアニールにより膜中の酸素空孔濃

度が減少したためではないかと推察される。さらに、BiFe0.5Cr0.5O3 膜を空気中、500～550°C でアニール

した場合には、リーク電流の減少も観測され、残留分極は 30 μC/cm2 と小さいものの、1010 回までの良好

な分極反転が観測された。

図 12 Bi0.975La0.025Fe0.975Ni0.025O3 膜 P-E ヒステリシス特性の測定周波数依存性

図 13 8%Sm 置換 BFO 膜の分極疲労特性

24

２）-③ 目標と目標に対する結果

目標： 「トランジスタ型 FeRAM の高信頼化を目指して、強誘電体膜と高誘電率絶縁膜との界面の安定

化を図る。」

強誘電体ゲートトランジスタでは、ゲート強誘電体膜と Si 基板との反応を防止するために、両者の間に

高誘電率絶縁膜（バッファ層）を挿入する。本テーマにより、薄くても安定な界面特性を示すバッファ層材

料が得られれば、低電圧で書き込み動作が行え、かつデータ保持特性に優れた強誘電体ゲートトランジ

スタが実現できる。前述したように、バッファ層を挿入することにより、強誘電体膜には減分極電界が発生

する。この電界をできるだけ小さくして、良好にデータを保持するためには、バッファ層の EOT（SiO2 換算

膜厚）が薄いことが望ましい。しかし、バッファ層の薄膜化によりリーク電流が増加すると、強誘電体膜とバ

ッファ層との界面に電荷が蓄積され、強誘電体膜からの電気力線を遮蔽する。その結果、強誘電体膜に

分極が残留していても、トランジスタのチャネルにはキャリアが誘起されなくなる。この他、バッファ層の選

択には強誘電体膜との反応の有無を考慮する必要がある。

一方、低電圧動作の観点からは、バッファ層の EOT が薄いことに加えて、強誘電体膜の比誘電率が低

く、強誘電体膜に有効に電界が印加されることが重要である。本テーマでは、これらの点を考慮して、バッ

ファ層材料ならびに強誘電体膜の選択を行った。具体的には、800°C でアニールしても結晶化しない

HfTaO, HfSiON などの Hf 系材料と、逆に Si 基板上にエピタキシャル成長させた単結晶 SrTiO3 (STO）薄

膜を用いて MFIS ダイオードを作製した。強誘電体膜としては、主に SrBi2Ta2O9 (SBT) を用いたが、一部

では SBT に 5～10％の Bi2SiO5, ZrSiO4 などの常誘電体材料を混ぜて、残留分極ならびに比誘電率を低

下させることを検討した。

結果として、HfTaO, HfSiON などをバッファ層に用いることにより、±4 V の書き込み電圧により 0.65 V の

メモリウインドウ幅を実現することができた。しかし、HfTaO などの Ta を含むバッファ層では強誘電体膜と

の反応が観測され、界面安定性という観点からは問題があることが明らかになった。これに対し、単結晶

STO をバッファ層として用いた場合には、5 V の書き込み電圧で 0.7 V、7 V の書き込み電圧で 1.1 V の大

きなメモリウインドウが得られ、データ保持特性も良好であった。これらの検討より、単結晶 STO のバッファ

層としての有用性を初めて明らかにすることができ、さらに低電圧動作も実現できたので、本テーマは初

期の目標通りの成果が得られたと判断できる。

３）-③ 研究方法

Si 基板上への HfTaO [19,20], HfSiON 薄膜の堆積には、焼結ターゲットを電子ビームで加熱する真空

蒸着法を用いた。堆積時の基板温度は室温である。その後、試料を酸素雰囲気中で 800～900°C、1 分

間アニールして酸素空孔の低減を図った。この過程において、堆積膜と Si 基板との間に SiO2 層が形成さ

れることが断面 TEM 観察により明らかになった。また、アニール後のバッファ層の EOT は 2～６ nm であ

った。一方、Si 基板上への STO 膜の成長は、分子線エピタキシー法を用いて行った。STO 膜厚は 24 nm

である。その後、800°C で 2 分間、O2 ならびに N2 雰囲気中でアニールした。アニール後の膜の EOT は、

2.6～2.9 nm であった。次に、これらの試料上にゾルゲル法を用いて SBT 膜を形成した。膜厚は 300 nm

程度であり、仮焼成後に酸素雰囲気中で 750°C、30 分間アニールして結晶化を行った。また、一部の試

料では SBT 溶液に、Bi2SiO5, ZrSiO4 の組成に対応する溶液を 5～10 モル％程度加えて成膜し、残留分

極ならびに比誘電率の低減を図った。

25

４）-③ 研究結果

Si(100) 基板上に 4 nm の HfTaO 膜を堆積した後、O2 雰囲気中で 800°C、1 分間アニールした試料の

EOT を C-V 測定の蓄積容量から求めると、1.6 nm であった。そこで、この上に 300 nm の SBT 膜を形成し

てMFISダイオードを作製した。このダイオードのC-V 特性を図14に示す。同図から明らかなように、C-V

特性にはヒステリシスが現れ、メモリウインドウ幅は、±4 V の電圧掃引に対して 0.65 V であった。また、この

幅は電圧掃引速度を 0.01～1 V/s の範囲で変化させても変化しなかった。これらの結果より、このヒステリ

シスは SBT 膜の強誘電性に基づくものと判断できる。次に、同図の試料に ±4 V、幅 100 ms の電圧パル

スを印加してデータを書き込んだ後に、ヒステリシスの中心に電圧を保持して、容量の時間変化を測定し

た（データ保持特性）。結果を図 15 に示す。同図から明らかなように、データの書き込み後 1 日を経過し

ても容量の大小は明確に区別でき、このダイオードは良好なデータ保持特性を示すと言える。

しかし、HfTaO 膜厚とメモリウインドウ幅との関係を求めると、HfTaO 膜厚が薄いほどメモリウインドウ幅が

大となる電圧が高いなど、単純モデルでは解釈できない結果も得られた。そこで、上記試料の断面

TEM 観察を行った。結果を図 16 に示す。同図から明らかなように、HfTaO と Si 基板との間には 5 nm 程

度の厚さの SiO2 層が形成されており、さらに HfTaO 層と SBT 膜との界面反応も観測された。SBT 膜を堆

積する前の EOT は 1.6 nm であったので、厚い SiO2 層は SBT 膜の結晶化アニールの際に形成されたと

考えられる。また、HfTaO 膜が薄いほど、界面に形成される SiO2膜が厚くなると考えると、上記のメモリウイ

ンドウ幅の異常についても解釈できる。

図１６ SBT/HfTaO/Si 構造の断面 TEM 写真

図 14 Pt/SBT/HfTaO/Si ダイオードの C-V 特性 図 15 Pt/SBT/HfTaO/Si ダイオードのデータ

24 時間のデータ保持特性測定前後の特性 保持特性

26

次に、単結晶 STO 膜をバッファ層に用いた MFIS ダイオードの特性について述べる。X 線回折測定の

結果より、STO膜はO2雰囲気中で800°C、2分間アニールした後にも良好な結晶性を示すことが明らかと

なった。この上に 300 nm の SBT 膜を堆積した試料の C-V 特性を図 17 に示す。同図における容量の変

化が急峻なことより、バッファ層と Si 基板との界面は良好なことが示唆される。また、メモリウインドウ幅も

1.1 V と広い。STO 膜のアニール雰囲気を、O2 中、N2 中、真空中と変えて作製した MFIS ダイオードのメ

モリウインドウ幅と印加電圧との関係を図 18 に示す。同図より、真空中アニールではメモリウインドウ幅が

やや狭いものの、特性の揃った試料が安定に作製できることが分かる。また、データ保持特性に関しても、

図 19 に示すよう良好である。これらの結果は、Si 基板上にエピタキシャル成長させた単結晶 STO 膜が強

誘電体ゲートトランジスタのバッファ層として有用なことを示している。

２）-④ 目標と目標に対する結果

目標： 「FeRAM を試作し、高信頼性界面によるデータ保持特性を実証する。」

このテーマでは、強誘電体ゲートトランジスタを集積化して実際に FeRAM を作製し、動作特性を検証す

ることを目標としている。従来のトランジスタ型 FeRAM は、１つの強誘電体ゲートトランジスタで１つのメモリ

セルを構成していたために、高集積化が図れる反面、書き込み動作だけでなく、読み出し動作において

図 17 Pt/SBT/STO/Si ダイオードの C-V 特性 図 18 Pt/SBT/STO/Si ダイオードのメモリウイ

ンドウ幅と印加電圧との関係

図 19 Pt/SBT/STO/Si ダイオードのデータ保持特性

27

も非選択セルのトランジスタに電圧が印加され、書き込み、読み出し動作を繰り返すと、非選択セルの情

報が書き換えられるというデータディスターブの問題が無視できなかった。そこで、１つのセル内に強誘電

体ゲートトランジスタとセル選択トランジスタを組み込む 2T 型セルを検討した。2T 型セルは、1T 型に比べ

て面積が大きくなるが、強誘電体ゲートトランジスタは、スケーリング則に基づいて微細化できるため、将

来的には 1T1C 型よりも微細化、高集積化できる可能性がある。

具体的には、書き込み、読み出し動作におけるディスターブを同時に低減できる CMOS 構成セルを提

案すると共に、作製した２ｘ２セルアレイを用いて様々な条件下においてディスターブ特性を測定し、何れ

の場合にもディスターブがほぼ無視できることを確認した。さらに、64 ビットアレイを作製して動作を検証

中であるが、アレイ作製の難しさのために、動作確認には至っていない。これらの結果より、本テーマにつ

いては目標の 7 割程度を達成したと判断できる。

３）-④ 研究方法

強誘電体ゲートトランジスタでは、データを書き込む場合にゲート－基板間に電圧を印加し、データを

読み出す場合にソース－ドレイン間の電流を測定する。すなわち、トランジスタの 4 端子の内の 2 端子ず

つを用いて、書き込み、読み出し動作を行う。このため、1 つの選択トランジスタによって両方の動作を制

御するためには回路的な工夫が必要である。本研究では、この問題を解決するための新しいセル構造と

して、図 20 の構造を提案している。同図では、n ウエル中に p チャネルの強誘電体ゲートトランジスタが配

置され、n チャネル選択トランジスタのソース端子は、n ウエルと p チャネルトランジスタのソースの両方に

接続されている。アレイを構成する場合には、ワード線（ＷＬ）を紙面上の左右に配線し、ビット線（ＢＬ）、

プレート線（ＰＬ）、データ線（ＤＬ）を紙面に垂直方向に配線する。

このセルにデータを書き込む場合には、ＷＬで選択トランジスタをオンし、PL-BL 間に電圧を印加する。

BL に正電圧を印加し、PL を接地する場合には、非選択セルの強誘電体膜には電圧が印加されない。一

方、PLに正電圧を印加し、BLを接地する場合には、強誘電体キャパシタの容量とnウエルの空乏層容量

で分割される電圧が、非選択セルの強誘電体膜にも印加される。この場合、強誘電体膜に印加される電

圧を十分に小さくするためには、n ウエル面積を小さくして、p 基板濃度を低くする必要がある。次に、デ

ータを読み出す場合には、WL によりセルを選択した後に、DL を接地し、BL に小さな電圧を印加して、電

流を検出する。p チャネルトランジスタがオン状態であれば電流が流れるが、オフ状態では電流が流れな

い。電流が流れない場合は、BLの電圧がnウエルに印加されるので、読み出し電圧は十分に小さい必要

がある。読み出し動作では、他にディスターブ現象は生じない。

図 20 CMOS 構成 2T 型メモリセルの断面図

p-sub

n+

n-well

BL WLPL

DL

p+ p+n+

p-sub

n+

n-well

BL WLPL

DL

p+ p+n+

28

1.E-13

1.E-11

1.E-09

1.E-07

1.E-05

1.E-03

-4 -3 -2 -1 0 1 2 3 4

Vg(V)

Ids(

A)

1.E-13

1.E-11

1.E-09

1.E-07

1.E-05

1.E-03

-4 -3 -2 -1 0 1 2 3 4

Vg(V)

Ids(

A)

４）-④ 研究結果

基本動作の確認では、単体の強誘電体ゲートトランジスタと、2T 型セルを 2 行、2 列に配置したセルア

レイとを同一基板上に作製した。まず、p 型 Si 基板上の SiO2 膜をパターニングしてデバイス領域を設定し

た後に、イオン注入法を用いて、n ウエル、p 型ソース、ドレイン領域、ならびに n 型ソース、ドレイン領域を

作製した。次に、セル選択トランジスタ用のゲート酸化膜ならびに多結晶 Si ゲートを作製した。その後、強

誘電体ゲートトランジスタのチャネル部分の酸化膜を除去し、HfO2 バッファ層を MOCVD (有機金属気相

成長) 法により形成した。さらに、SBT 膜をゾルゲル法により形成し、不要な SBT 膜を塩酸と弗酸の混合

溶液でエッチングした。 後に Pt ゲート電極と Al 配線を形成してメモリ回路を完成させた。2 x 2 のセルア

レイの場合には、周縁部にワード線の配線パッドを独立して設けることにより、交差配線を必要としない １

層の Al 配線のみでアレイを作製することができる。

試作した強誘電体ゲートトランジスタならびに選択トランジスタの ID-VG (ドレイン電流 - ゲート電圧) 特

性を図 21 に示す。両トランジスタのチャネル長は 2 μm、チャネル幅は 50 μm である。図 21(a) より明らか

なように、ゲート電圧を ± 4 V の範囲で掃引することにより、約 0.7 V のメモリウインドウ幅が得られている。

また、幅 1 μsec、振幅 ± 7 V のパルス電圧で書き込みを行った場合に、約 1000 の電流オンオフ比が得ら

れた。このように高速パルスにも応答することから、このヒステリシス特性は SBT 膜の強誘電性に基づくも

のであると結論できる。さらに、図 21(b) より選択トランジスタはしきい値が +1.3 V のノーマリーオフ特性を

示し、電流オンオフ比も十分に大きいことが分る。次に、2T セルとしての動作特性を評価した。その結果、

選択トランジスタがオフの場合には強誘電体ゲートトランジスタの分極状態によらず、読み出し電流が

10-11 A 台であるのに対し、選択トランジスタがオンの場合には、強誘電体ゲートトランジスタの分極方向に

より約 900 倍の電流オンオフ比が得られた。これらの結果より、作製したデバイスは正常に動作していると

判断できる。

これらの結果に基づいて、8x8 ビットのメモリアレイを作製した。2T セルの構造としては、提案した COMS

型に加えて、強誘電体ゲートトランジスタのゲート電極に選択トランジスタを接続し、書き込みディスターブ

を完全に抑制した方式についても作製した。作製工程は 2x2 のアレイの場合とほぼ同様であるが、交差

配線が必要なため、多結晶 Si 膜と Al 膜とにより 2 層配線を実現している。用いたトランジスタのゲート長と

ゲート幅は、両トランジスタ共に 2 μm と 20 μm である。プロセス工程を終えた 8x8 セルアレイ TEG の写真

(a) (b)

図 21 強誘電体ゲートトランジスタ (a) ならびに選択トランジスタ (b) の ID-VG 特性

29

を図 22 に示す。強誘電体ゲートトランジスタの特性として、ゲート電圧を±4V 掃引してメモリウインドウ幅

0.9 V が得られている。選択トランジスタはオフ電流が 1 nA とやや多いが ID-VG 特性を確認している。

５）考察・今後の発展等

本研究では、まず 1T1C 型の高集積強誘電体メモリの実現を目指して、強誘電体膜と導電膜との界面

の安定化、ならびに残留分極が大きく、リーク電流の少ない新材料の開発の 2 つのテーマを検討した。界

面の安定化では、強誘電体膜として PZT を用い、電極として同じ結晶構造の導電性酸化物である SRO を

用いると、残留分極が大きく、分極疲労耐性も高いキャパシタが形成できることを明らかにした。また、その

理由は、 (111) 方向に優先配向した Pt の結晶粒の情報を基に SRO 結晶粒がエピタキシャル成長し、さら

にその上に PZT 結晶粒がエピタキシャル成長するためであると結論した。一方、新材料としては構成元素

の一部を Mn や Sm で置換した BFO 膜が有望なことを明らかにした。幸い、BFO と PZT は同じペロブスカ

イト構造の結晶であり、格子定数も近い。したがって、BFO を SRO の上に形成すれば、同様な界面の安定

化が図れるものと期待される。実際に予備実験において、P-V ヒステリシスの角形性が増すことが観測さ

れた[15]。今後は、Pt 基板上で BFO 膜の 適化を図りつつ、良好な材料が見出された場合には、上下に

SRO 電極を用いて更なる性能向上を目指す予定である。

BFO に関しては、残留分極が大きく、分極疲労耐性も高い膜が得られたので、今後は低電圧動作を目

指して研究を進める予定である。本研究において、様々な不純物置換を試みたが、BFO 膜の抗電界を

劇的に低下させる不純物を見出すことはできなかった。強誘電体では、一般に残留分極が大きい材料は、

抗電界も高いと言われており、今後とも大きな残留分極を維持したまま、抗電界を大幅に低下させる不純

物を見出すことは困難と考えられる。したがって、今後は薄膜化による動作電圧の低下が大きな目標にな

る。現在までに得られた BFO 膜は、リーク電流が改善できたとはいえ、良好な特性が得られる膜は厚さが

300 nm 以上と厚い。したがって、100 nm 以下に薄膜化し、かつリーク電流を現状程度に抑えることが今後

の課題である。また、現在までに得られた特徴ある不純物元素を組み合わせて、BFO 膜の強誘電性を総

合的に向上させることも重要である。

1T 型高集積強誘電体メモリに関する研究では、強誘電体膜と高誘電率絶縁膜との界面の安定化と、

FeRAM の試作という２つのテーマを検討した。界面の安定化では、まずバッファ層材料の候補として、非

晶質材料と単結晶材料を選択した。従来から様々なバッファ層材料が検討されており、優れたデータ保

持特性を示す代表的な材料として、HfO2 と HfAlO がある。しかし、これらの材料は、強誘電体膜の結晶化

アニールの際に多結晶化するため、比較的厚い SiO2 膜と組み合わせてリーク電流を抑制している。厚い

図 22 作製した 8 x 8 セルアレイ TEG

30

SiO2 膜は、書き込み電圧の増加につながるので、ここでは新たな候補材料として非晶質膜と単結晶膜を

試みた。結果として、HfTaO 膜では SBT 膜との反応が観測され、HfSiON についても従来の報告を大きく

上回るメモリウインドウ幅やデータ保持特性は得られなかった。一方、単結晶バッファ層である STO に関

しては、高温熱処理後も EOT が 3 nm 以下と良好であり、リーク電流密度も低かった。さらに、SBT 膜厚が

300 nm と比較的薄くても、メモリウインドウ幅が 1 V 以上となるなどの優れた特性が得られた。STO 膜につ

いては、今後特性をさらに詳しく検討する必要がある。今回は、強誘電体膜として多結晶 SBT を用いたが、

BFO 膜のリーク電流が低減できれば、STO 上に BFO 膜をエピタキシャル成長させることも考えられる。

界面安定化のテーマでは、強誘電体膜の比誘電率を下げて、強誘電体膜に電圧が印加されやすくす

ることを同時に試みた。SBT 溶液に ZrSiO4, Bi2SiO5 などの組成に対応する溶液を混ぜて薄膜を形成し、

P-E 特性や、C-V 特性を測定すると、予想通り残留分極や比誘電率の低下が観測された。また、MFIS

ダイオードにおいては、急峻な容量変化と広いメモリウインドウ幅が得られた。そこで、トランジスタ工程の

開発など、FeRAM 作製に向けた研究を進めたが、どうしても良好なデータ保持特性が得られなかった。ま

た、注意深く測定を繰り返すと、作製当日よりも、数日間大気中に放置した後に測定した方が良好な特性

が得られるなど、膜の強誘電性に関する疑問も生じてきた。同じ材料のバッファ層上に形成しても、SBT

膜と混合溶液を用いて作製した膜とでは、データ保持特性が明らかに異なるため、原因を明確にすること

はできなかったが、この実験に関しては今後継続しない予定である。

後に、FeRAM の試作に関しては、CMOS 構成の 2T 型という新しい方式を提案し、基本動作の確認

に成功した。しかし、64 ビット FeRAM の試作に関しては、プロセスに一部不具合があり、チップ動作に至

っていない。セルアレイを作製する場合、内部に存在するセルへ配線するために、少なくとも 2 層の配線

が必要になる。試作チップでは、多結晶 Si 層と、Al 層を用いて 2 層配線を形成しているが、交差部分で

の絶縁不良の問題が解決されていない。解決策を実行中であり、チップの完成に向けて研究を続ける予

定である。

６）関連特許

基本特許（当該課題の開始前に出願したもので、当該課題の基本となる技術を含む特許）について

2004/9/10「強誘電体メモリ、その製造方法、及び、その駆動方法」

発明者：有本由弘、田村哲朗、鉾 宏真、會澤康治、山口正臣、奈良安雄、石原宏、田渕良志明、高橋

憲弘、長谷川聡志 出願人：富士通株式会社、国立大学法人東京工業大学 特願 2004-26363

多値記録可能な強誘電体メモリ装置であって、メモリ装置の性能を向上するため強誘電体膜中に微細

パターンを形成する必要があるため、より高信頼性の界面が必要となった。

７）研究成果の発表

（成果発表の概要）

1. 原著論文（査読付き） 35 報 （筆頭著者：24 報、共著者：11 報）

2. 上記論文以外による発表 国内誌：１報、国外誌：0 報、書籍出版：該当無し

3. 口頭発表 招待講演：10 回、主催講演：該当なし、応募講演：42 回

4. 特許出願 出願済み特許：１0 件 （国内：１0 件、国外：該当なし）

5. 受賞件数 2 件

31

1. 原著論文（査読付き）

査読付原著論文は、Ⅲ-(8) 研究成果の発表状況にリストアップした以外に以下のものがある。

【国内誌】

21) H-Y. Go, N. Wakiya, H. Funakubo, K. Satoh, M. Kondo, J. S. Cross, K. Maruyama, N. Mizutani and

K. Shinozaki： “Effect of oxygen annealing on ferroelectricity of BiFeO3 thin films formed by pulsed

laser deposition”, Jpn. J. Appl. Phys., Vol.46（6A）, pp.3491-3494 （2007）

【国外誌】

22) H. Kuwabara, A. Sumi, S. Okamoto, S. Yokoyama and H. Funakubo, “Local epitaxial growth” of

tetragonal (111)-oriented Pb(Zr,Ti)O3 thin film”, Integ. Ferro., Vol.75, pp. 3-9 （2005）

23) S. K. Singh, Y. K. Kim, H. Funakubo and H. Ishiwara, “Epitaxial BiFeO3 thin films fabricated by

chemicaｌ solution deposition”, Appl. Phys. Lett. Vol.88, 162904（3 pages) (2006)

24) H-Y. Go, N. Wakiya, K. Satou, M. Kondo, J. S. Cross, K. Maruyama, N. Mizutani and K.

Shinozaki, ”Ferroelectricity of BiFeO3 thin film by pulsed laser deposition and effect of atmosphere”,

Key Engineerig Materials, Vol.320, 45-48,（2006）

25) H. Uchida, S. Yasui, R. Ueno, H. Nakaki, K. Nishida, M. Osada, H. Funakubo, T. Katoda and S.Koda,

“Ion modification for improvement of electrical properties of perovskite-based ferroelectric thin films

fabricated by chemical solution deposition method”, Mater. Res. Soc. Symp. Proc. Vol.902E,

0902-T04-10 (6pages) （2006）

26) Y. Kwan Kim, S. Yokoyama, R. Ueno, H. Morioka, O. Sakata, S. Kimura, K. Saito and H. Funakubo,

“Observation of domain switching in fatigued epitaxial Pb(Zr,Ti)O3 thin films”, Mater. Res. Soc.

Symp. Proc. Vol.902E, 0902-T10-67 (６pages) （2006）

27) S. K. Singh, and H. Ishiwara, "Excellent room-temperature ferroelectricity in Mn-substituted BiFeO3

thin films formed by chemical solution deposition", Mater. Res. Soc. Symp. Proc., Vol. 933, G03-03

(5pages) （2006）

28) H. Ishiwara, “Applications of bismuth-layered perovskite thin films to FET-type ferroelectric

memories”, Integ. Ferro., Vol.79, 3-13（2006）

29) H. Hoko, C. Aoki, Y. Tabuchi, T. Tamura, K. Maruyama, Y. Arimoto and H. Ishiwara, “Electrical

properties of Pt/BLT/HfSiON/Si structure for 1T-type ferroelectric memory”, Integ. Ferro., Vol.79,

105-111 （2006）

30) Y. Tabuchi, K. Aizawa, T. Tamura, K. Takahashi, H. Hoko, K. Kato, Y. Arimoto and H. Ishiwara,

“Characterization of (Bi,Nd)4Ti3O12/HfO2/p-type Si structures for MFIS-FeRAM application”, Integ.

Ferro., Vol.79, 211-218 （2006）

31) S. K. Singh, K. Maruyama and H. Ishiwara, "Room temperature ferroelectric properties of SrBi2Ta2O9-

and (Bi,La)4Ti3O12-incorporated BiFeO3 thin films", Integ. Ferro., Vol.84, 115-120 （2006）

32) S. Yasui, H. Uchida, H. Nakaki, K. Nishida, H Funakubo and S. Koda, “Analysis for crystal structure

of Bi(Fe,Sc)O3 thin films and their electrical properties”, Appl. Phys. Lett., Vol. 91, 022906

(3pages) (2007)

33) S. K. Singh, Y. K. Kim, H. Kuwabara, H. Funakubo and H. Ishiwara, "Bottom electrodes dependence

of ferroelectric properties in epitaxial BiFeO3/SrRuO3/SrTiO3 structures", Integ. Ferro., Vol.87,

32

42-49 (2007)

34) Y. Tabuchi, S. Hasegawa, T. Tamura, H. Hoko, K. Kato, Y. Arimoto and H. Ishiwara, "Multi-bit

programming technique for an MFIS-FET with a Pt/(Bi, Nd)4Ti3O12/HfO2/Si substrate structure",

Integ. Ferro., Vol.89, 171-179 （2007）

35) S. K. Singh and H. Ishiwara, "Site engineering in chemical-solution-deposited Bi3.25La0.75Ti3 O12 thin

films using Ce, Zr, Mn and Si atoms", J. Sol-Gel Sci. Technol. (2007)

2. 上記論文以外による発表

【国内誌】（国内英文誌を含む）

1) ニコラス・メヌー, 桑原裕紀, 舟窪 浩, “高密度強誘電体メモリ用の MOCVD 合成 Pb(Zr, Ti)O3 の高

再現性作成のための(111)配向した SrRuO3/Pt 下部電極”, 社団法人 電子情報通信学会, 信学技

報, IEICE Technical Report, Vol.106, No.593, SDM2006-258 (2007-03), 21-26 （2007）

3. 口頭発表

【招待講演】

1) H. Ishiwara, “Applications of bismuth-layered perovskite thin films to FET-type ferroelectric

memories”, Shanghai, 17th Intern. Sympo. on Integrated Ferroelectrics, No.3-1-I, 2005.4.18

2) H. Ishiwara, “Ferroelectric FET memory”, Maastricht, ITRS workshop on Assessment of Options for

Emerging Research Memory Devices, 2006.4.4

3) H. Ishiwara and S.K.Singh, “Characteristics of BiFeO3 thin films prepared by chemical solution

deposition”, Honolulu, 18th Intern. Sympo. on Integrated Ferroelectrics, 9-561-I, 2006.4.26

4) H. Ishiwara, “Recent progress in ferroelectric memory technology”, Shanghai, 8th Intern. Conf. on

Solid-State and Integrated Circuit Technology, No.C3.8 (Proc. Part 2, pp.713-716), 2006.10.25

5) H. Ishiwara; “Recent researches for realizing high-density ferroelectric memories”, San Francisco,

Spring Meeting of Mater. Res. Soc. (Sympo. I; Materials and Processes for Nonvolatile Memories),

No.I8.5, 2007.4.12

6) H. Ishiwara; “Current status and future prospect of FET-type ferroelectric memories”, 2nd Intern.

Sympo. on Next Generation Nonvolatile Memory Technology for Terabit Memory, Seoul, 3-3, 2007.6.1

7) H. Ishiwara, “Current status and prospect of ferroelectric random access memory”, Intern. Sympo. on

Organic and Inorganic Electronic Materials and Related Nanotechnologies, Nagano, 1A-07I, 2007.

6.20

8) H. Ishiwara, "Current status of ferroelectric-gate Si transistors and challenge to ferroelectric- gate

CNT transistors", Korea, Nano Korea 2007 Sympo. Room 213-1, 2007.8.29

9) H. Ishiwara, "Current status and prospect of ferroelectric random access memory", Bangalore, 5th

IUMRS Intern. Conf. on Advanced Materials, C-Inv-01, 2007.10.9

10) H. Ishiwara, "Recent progress in ferroelectric memory technology", Seoul, 4th Conf. on New

Exploratory Technologies, II-01, 2007.10.25

33

【国際会議・口頭発表】（一般）

11) H. Uchida, S. Yasui, R. Ueno, H. Funakubo and S. Koda, “Enhancement of insulating and ferro-

electric properties of bismuth ferrite thin films by ion substitution”, 12th US-Japan seminar on

dielectric and piezoelectric ceramics, Maryland, III.4, 2005.11. 6–9

12) H. Uchida, H. Nakaki, S. Yasui, S. Koda, R. Ueno, H. Funakubo, K. Nishida, T. Katoda and M. Osada;

“Ion modification for improvement of electrical properties of perovskite-based ferroelectric thin films

fabricated by chemical solution deposition method”, Mater. Res. Soc. Fall Meeting, Boston, T4.10,

2005 11.28-12. 2

13) Y. Kwan Kim, H. Morioka, O. Sakata, S. Kimura and H. Funakubo, “Fatigue properties in epitaxial

Pb(Zr0.35Ti0.65)O3 films with various volume fractions of 90° domains grown on (100)cSrRuO3/(100)

SrTiO3 substrates”, Intern. Sympo. on Integrated Ferroelectrics, Honolulu, 5-541-P, 2006.4. 23-27

14) N. Menou, H. Kuwabara and H. Funakubo, “Highly reproducible MOCVD deposition of (111)-

oriented PZT films on SrRuO3/Pt/TiO2/SiO2/Si: Structure and electric properties within MOCVD

process window”, 5th Asian Meeting on Ferroelectrics (AMF-5), Noda, O-4-C-05, p.31. 2006.9.４

15) S. K. Singh, K. Sato, K. Maruyama, and H. Ishiwara, “Frequency dependent polarization in pure and

doped BiFeO3 thin films prepared by chemical solution deposition”, 19th Intern. Sympo. on Integrated

Ferroelectrics, Bordeaux, 5D-209-C, 2007.5.10

16) X-B. Lu, H. Hoko, K. Maruyama and H. Ishiwara, “Characteristics of MFIS devices using HfSiON

buffer layers”, 19th Intern. Sympo. on Integrated Ferroelectrics, Bordeaux, 4B-115-C, 2007.5.11

17) K. Maruyama, H. Hoko, S. Kawashima and H. Ishiwara, “FRAM-LSI technology as applied to

implantable and wearable devices for medical and BAN applications”, 2nd Intern. Sympo. on Medical

Information and Communication Technology, Oulu, Finland, 2007.11.11-13

他 10 件

【国内応募講演】

１6) 上野梨紗子，岡浦伸吾，近藤正雄，丸山研二，舟窪 浩，斉藤啓介, “MOCVD 法により作製したエピ

タキシャル BiFeO3 薄膜の結晶構造及び電気特性評価”,第 66 回応用物理学会講演会, 徳島,

9p-L-13, p.482. 2005.9.7-11.

17) 舟窪浩、桑原弥紀、横山信太郎、西田謙、河東田隆、”MOCVD による(111)一軸配向正方晶 PZT 膜

の合成”、日本セラミックス協会 2006 年年会、東京、1A18L、p.1. 2006.3.14-16

18) 鉾 宏真、田渕良志明、丸山研二、石原宏、“SrBi2Ta2O9 と HfSiON を強誘電体とバッファ層に用いた

MFIS-FET の特性評価”、第 67 回応用物理学会学術講演会、滋賀、2006.8.28-9.1

19) 鍾志勇、S.K.Singh、石原宏、丸山研二：”Ferroelectric properties of Mn-substituted BiFeO3 thin film

on Ir electrodes”, 第54回応用物理学関連連合講演会 東京, 27p-SV-6/Ⅱ 2007.3.27-3.30

20) 鍾志勇、S.K Singh、丸山研二、石原宏：”A reduced coercive electric field in Mn-substituted BiFeO3

thin films formed by chemical solution deposition method”,第 68 回応用物理学関連連合講演会、北

海道、5p-ZL-2/Ⅱ 2007.9.4-8

他 20 件

34

4. 特許出願

出願・公告等の

日付

「発明の名称」 発明者氏名 出願人名 特許等の種類・番号

１）

2005/8/31

強誘電体メモリ、多

値 デ ー タ 記 録 方

法、および多値デ

ータ読出し方法

有本由弘 、田村哲

朗、鉾宏真、會澤康

治、山口正臣、奈良

安雄、石原宏,田渕良

志明、高橋憲弘、長

谷川聡志

東 京 工

大、富士

通㈱

特願 2005-252504

2)

2005/10/18

強誘電体キャパシ

タ、強誘電体メモリ

およびそれらの製

造方法

鉾宏真、田村哲朗、

丸山研二、石原宏、

會澤康治、青木千恵

子

東 京 工

大、

富士通㈱

特願 2005-302611

3)

2006/2/20

半導体装置、およ

び半導体装置の製

造方法

スシル・クマル・シン、

石原宏、丸山研二、

近藤正雄、佐藤桂輔

東 京 工

大、富士

通㈱

特願 2006- 42921

4)

2006/8/25

半導体素子及びそ

れを用いた半導体

記憶装置、及びそ

のデータ書込み方

法、データ読出し方

法、及びそれらの製

造方法

石原 宏、

丸山 研二、

田村 哲朗、

鉾 宏真

東 京 工

大、

富士通㈱

特願 2006-229896

（特願 2006-5843）

5）

2006/9/19 半導体装置、及び

その製造方法

スシル・クマル・シン、

石原宏、丸山研二、

近藤正雄

東 京 工

大、

富士通㈱

特願 2006-253569

* 特許の概要。

1) 多値記録可能な強誘電体メモリ装置を提供する。記強誘電体膜中に拡散領域の近傍にそれぞれ位

置する３つの領域を形成し、それぞれの領域に独立に分極を誘起する。

2) 強誘電体膜と半導体基板との間にバッファ層として、非晶質の絶縁材料からなる層と結晶性の絶縁材

料からなる層が形成されておりリーク電流が増加しない構造を提供する。

3) ＢｉＦｅ１－ｘＭｎｘＯ３（0.02＜ｘ＜0.08）となるようにゾルゲル法により形成する工程と、焼成工程とよりなる強

誘電体キャパシタを有する半導体装置を製造方法。

4) 半導体基板に反転層形成領域と、反転層形成領域を挟んだ両側にカソード領域とアノード領域とを

有し、セルの微細化及び集積化が可能な半導体記憶装置とその製造方法。

5) 特定の組成の BiFe1‐ＸCrＸO3 により高い残留分極量を得ながら、リーク電流を低く抑えることができる半

導体装置及びその製造方法を提供する。

5. 受賞件数

１） 石原 宏：「電気学会 業績賞」200６.5.２3

2) 石原 宏：「Nano Korea 2007科学大臣 (副首相) 賞」 2007.8.29

35

Ⅳ．実施期間終了後における取組みの継続性・発展性

1. 今後の継続性・発展性

現在実用化されている FeRAM は 1T1C 型であるが、キャパシタの微細化が難しく、90nm ノード以降の

世代における実用化の見通しが得られていない。本共同研究で行ってきた研究テーマの一つである

BiFeO3 系の残留分極の大きな新材料は、この課題を克服する一つの技術候補である。富士通研究所か

らは、製品化に近い技術テーマへの選択と集中の希望があり、2008 年度にはデバイス応用の観点から

BiFeO3 系の新材料の共同研究開発を継続する。研究開発を加速するために原料メーカの参加を検討し、

BiFeO3 原料の販売を手がけている豊島製作所と話し合った。その結果、共同研究に参加する方向で合

意され、従来の２者から３者の共同研究へ枠組みを広げることになった。この体制の下で BiFeO3 系の新

材料を用いた 1T1C 型 FeRAM の開発基盤を確立する方針である。

強誘電体ゲートトランジスタに関しては、東京工業大学で引き続き検討する予定である。Si 基板上にエ

ピタキシャル成長させた SrTiO3 膜の有用性が明らかになったので、2008 年度は STO 付き Si ウエハから

出発して、強誘電体ゲートトランジスタを作製する場合のプロセス工程を開発する予定である。

２．実用化の見通し等

本共同研究は次世代 FeRAM のための要素技術開発であるため、直ちに量産展開できる段階ではな

い。しかし、FeRAM の微細化技術は量産レベルで壁に突き当たっており、対策を講じなければならない。

そのためには強誘電体材料の能力を上げる必要があり、本共同研究で扱ってきた BiFeO3 系の新材料の

特性を実用化の観点から見極める必要がある。

BiFeO3は、強誘電性を保つ臨界点であるキュリー温度が800°Cと高い。キュリー温度が高い材料は、ド

メイン反転電界である抗電界も大きい傾向がある。BiFeO3 の抗電界は 18 年度の成果で 280kV/cm であ

る。90nm ノード以降への適用を考えた場合、低電圧動作させるためには、この抗電界の値を 1/3 以下に

するか、膜厚を 1/3 以下にする必要がある。前者については、ドーピング元素の選択と 適化を考えてい

る。後者については、Fe を Cr で 50%置換した BiFe0.5Cr0.5FeO3 膜でリーク電流が顕著に減少する効果を

19 年度に得ており、17、18 年度の成果である導電性酸化物電極との組合せを適用することなどにより、リ

ーク電流密度を低く保ったまま薄膜化できる可能性がある。今後、両者のアプローチから低電圧動作化

を目指し、実用化につなげたい。

36

Ⅴ．自己評価

１．目標達成度

本研究は、（1） 1T1C 型 FeRAM の高信頼化を目指し、強誘電体膜と導電膜との界面の安定化を図る。

(2) 残留分極が大きく、リーク電流の少ない新材料の開発を目指す。(3) トランジスタ型 FeRAM の高信頼

化を目指して、強誘電体膜と高誘電率絶縁膜との界面の安定化を図る。(4) FeRAM を試作し、高信頼性

界面によるデータ保持特性を実証する。の 4 つの目標の下に行った。

第１の目標である強誘電体膜と導電膜との界面の安定化では、Pb(Zr,Ti)O3 膜と Pt 基板との間に

SrRuO3 膜を挿入すると、界面の安定化が図れ、それにより強誘電体膜の残留分極が増大し、分極疲労耐

性が向上することを実証した。第２の目標である新材料の開発では、BiFeO3 膜の構成原子を、La, Sm、

Mn などの原子で置換すると、リーク電流の低減だけでなく、分極疲労特性の顕著な改善が図れることを

実証した。第 3 の目標である強誘電体膜と高誘電率絶縁膜との界面の安定化では、高誘電率絶縁膜に

単結晶 SrTiO3 薄膜を用いて MFIS (金属-強誘電体-絶縁体-半導体) ダイオードを作製すると、7 V の書

き込み電圧で1.1 Vの大きなメモリウインドウが得られ、データ保持特性も良好なことを実証した。第4の目

標である FeRAM の試作では、CMOS 構成 2T 型セルを提案し、64 ビットセルアレイを試作したが、動作確

認には至らなかった。

これらの結果より、（1）、（3）に関しては、初期の目標通りの成果が得られた、（2）に関しては、初期の目

標以上の成果が得られた、（4）に関しては、目標の 7割程度を達成したと自己評価する。また、これらを総

合して、本研究全体に対して「ほぼ目標通りの成果が得られた」と自己評価する。

２．研究成果

本研究における特筆すべき成果は、以下の通りである。

1） Pt 電極上への Pb(Zr,Ti)O3 膜の形成において、両者の間に SrRuO3 膜を挿入すると、（111）方向に強

く配向した Pt 結晶粒の情報を引き継いで、SRO 膜ならびに PZT 膜が（111）方向に強く配向すること

を見出した。また、その結果 PZT 膜の強誘電性が単結晶膜と同程度にまで向上すること、MOCVD

（有機金属気相成長）法を用いてPZT膜を形成する際のプロセスウインドウが大幅に広がることなどを

明らかにした。

2） Pt 電極上に多結晶の BiFeO3 膜を形成すると、リーク電流が大きく、室温では分極特性を正確に測定

することが困難であったが、膜中のFe原子の一部をMn原子に置換すると、高電界領域のリーク電流

が大幅に減少することを明らかにし、室温でも分極特性を正確に測定できることを示した。同様なリー

ク電流低減効果が、Bi 原子を La 原子で、Fe 原子を Ni 原子で同時置換した場合にも得られることを

示した。さらに、Bi 原子の一部を Sm 原子で置換すると、膜の分極疲労耐性が大幅に向上し、1011 回

の分極反転後にも 50 μC/cm2 以上の大きな残留分極が得られることを見出した。

3） Si 基板上に単結晶成長させた 20 nm 程度の厚さの SrTiO3 膜は、800°C 程度の温度でアニールして

も結晶性が劣化することがなく、SiO2換算膜厚も3 nm以下と薄いので、SrBi2Ta2O9などの強誘電体膜

と Si 基板との反応を防止するバッファ層として有効に働くことを示した。一方、HfTaO などの非晶質バ

ッファ層は、単独では良好な特性を示すものの、強誘電体膜を堆積してアニールすると、一部で反応

が生じることを明らかにした。

4） 書き込み、読み出し動作の際に非選択セルへの影響（データディスターブ）が少ない CMOS 構成２T

37

型メモリセルを提案し、2x2 セルアレイを用いて基本動作を確認した。また、8x8 セルアレイを作製し、

一部の動作を確認した。

３．研究計画・実施体制

上で述べたように、本研究では計画段階で立てた 4 つの目標をほぼ達成したことから、研究計画はほ

ぼ妥当であったと自己評価できる。しかし、FeRAM の試作に関しては、64 ビットビットアレイについて十分

なデータを得るに至っておらず、計画が十分に詰められていなかったと言わざるをえない。企業との共同

研究のメリットを生かして、強誘電体成膜工程の直前までを企業側で作製したが、その後の工程に多層

配線工程が含まれていたために、結果を出すことができなかった。複数の研究室でエッチング装置を共

同利用するために、エッチングの再現性が得られにくいなど条件の悪い部分もあるが、悪条件を織り込ん

だ計画を作成し、担当者の熱意を削がないようにすることが重要と言える。

研究実施体制については、富士通研究所の研究員 1 名が東工大に常駐し共同研究を行ったこと、毎

月 1 回両機関の研究担当者と東工大の産学連携本部の教職員が集まって定例ミーティングを開催し、進

捗報告と進捗管理を行ったこと、富士通研究所研究総括責任者が月に 2 回程度大学研究室のミーティン

グに参加し、研究の方向性を議論したこと、東工大の研究員がしばしば富士通研究所に出向いて測定を

行ったことなどから、十分な連携が図れたと評価できる。大学側の担当教員も、強誘電体に関するデバイ

ス、成膜技術、物性をそれぞれ得意とする 3 名が集まったので、月例ミーティングでもかみ合った議論を

行うことができた。これらより、研究計画・実施体制はほぼ妥当であったと自己評価する。