Codeurs- Décodeurs- Transcodeur. DCB-Ex3/ DCB …genie-indus.e-monsite.com/medias/files/tp2.pdf ·...
Transcript of Codeurs- Décodeurs- Transcodeur. DCB-Ex3/ DCB …genie-indus.e-monsite.com/medias/files/tp2.pdf ·...
Codeurs- Décodeurs- Transcodeur.
Transcodeur (DCBDCB-Ex3/ DCB-Ex3
DCB)
Transcodeur (BinaireGray/ GrayBinaire)
Soustracteur 4 bits.
Comparateur 3 bits.
2
I) Codeurs : Introduction :
Les Codeurs sont utilisés pour la compression des données Le principe de fonctionnement d’un codeur est le suivant : lorsqu’une entrée est activée, les sorties affichent la valeur correspondant au numéro de l’entrée dans le code binaire choisi. Un codeur peut être vu comme un convertisseur du code décimal vers un code binaire. Une seule entrée du codeur doit normalement être activée à la fois. Dans le cas où le code en sortie est le code binaire pur, le circuit correspondant possède N entrées et n sorties, avec 2n−1 < N ≤ 2n.
1) Codeur binaire 8 vers 3(8 entrées vers 3 sorties) :
Définition :
Ce codeur reçoit une information codée sur une de ses huit entrées et génère l’équivalent binaire sur les sorties S0 à S2. Une seule entrée doit être active à la fois.
Table de vérité :
Equations logiques :
S0 = E1 + E3 + E5 + E7
S1 = E2 + E3 + E6 + E7
S2 = E4 + E5 + E6 + E7
Logigramme :
3
Circuit d’après MS11 :
2) Codeur binaire 16 vers 4(16 entrées vers 4 sorties) :
Définition :
Ce codeur reçoit une information codée sur une de ses 16 entrées et génère l’équivalent binaire sur les 4 sorties S0 à S3. Une seule entrée doit être active à la fois.
HB1
codeur 8 vers 3
IO1IO1
IO2IO2
IO3IO3
IO4IO4
IO5IO5
IO6IO6
IO7IO7
IO8IO8
IO9IO9
IO10IO10
IO11IO11
E0
Ke y = A
E1
Ke y = A E2
Ke y = A
E3
Ke y = A
E4
Ke y = A
E5
Ke y = A
E6
Ke y = A
E7
Ke y = A V112 V
A0
2.5 VA1
2.5 V
A2
2.5 V
4
Table de vérité :
ENTREE
ACTIVEE (=1)
SORTIES
S3 S2 S1 S0
E0 0 0 0 0
E1 0 0 0 1
E2 0 0 1 0
E3 0 0 1 1
E4 0 1 0 0
E5 0 1 0 1
E6 0 1 1 0
E7 0 1 1 1
E8 1 0 0 0
E9 1 0 0 1
E10 1 0 1 0
E11 1 0 1 1
E12 1 1 0 0
E13 1 1 0 1
E14 1 1 1 0
E15 1 1 1 1
Equations logiques :
S0 = E1+E3+E5+E7+E9+E11+E13+E15
S1 = E2+E3+E6+E7+E10+E11+E14+E15
S2 = E4+E5+E6+E7+E12+E13+E14+E15
S3 = E8+E9+E10+E11+E12+E13+E14+E15
Logigramme :
5
Circuit d’après MS11 :
3) Décodeurs :
Introduction :
La fonction d’un décodeur est de reconnaître une combinaison de bits en entrée (le code) et de signaler la présence de ce code en mettant un signal en sortie à 1. Exemple : Supposons qu’on cherche à reconnaître le code binaire 1001, Dans ce cas, il faut réaliser un circuit qui implémente la fonction R = x3.x2.x1.x0.On remarque que R = 1 si l’entrée est 1001 et 0 sinon, ce circuit permet de décoder le code 1001.
HB1
codeur 16 vers 4
IO1IO1
IO2IO2
IO3IO3
IO4IO4
IO5IO5
IO6IO6
IO7IO7
IO8IO8
IO9IO9
IO10IO10
IO11IO11
IO12IO12
IO13IO13
IO14IO14
IO15IO15
IO16IO16
IO17IO17
IO18IO18
IO19IO19
IO20IO20
E0
Ke y = A E1
Ke y = A E2
Ke y = A E3
Ke y = A E4
Ke y = A E5
Ke y = A E6
Ke y = A E7
Ke y = A E8
Ke y = A E9
Ke y = A E10
Ke y = A E11
Ke y = A E12
Ke y = A E13
Ke y = A E14
Ke y = A E15
Ke y = A V112 V
S0 2.5 V
S1 2.5 V
S2 2.5 V
S3 2.5 V
6
1) Décodeur 3 vers 8(3 entrées vers 8 sorties) :
Table de vérité :
X0 X1 X2 sorties
0 0 0 S0
0 0 1 S1
0 1 0 S2
0 1 1 S3
1 0 0 S4
1 0 1 S5
1 1 0 S6
1 1 1 S7
Equations logiques :
Logigramme :
X2 X1 X0S0
S1
S2
S3
S4
S6
S5
S7
U1NOT
U2NOT
U3NOT
U4
AND3
U5
AND3
U6
AND3
U7
AND3
U8
AND3
U9
AND3
U10
AND3
U11
AND3
7
Circuit d’après MS11 :
2) Décodeur 4 vers 16(4 entrées vers 16 sorties) :
Table de vérité :
A B C D SORTIES
0 0 0 0 S0
0 0 0 1 S1
0 0 1 0 S2
0 0 1 1 S3
0 1 0 0 S4
0 1 0 1 S5
0 1 1 0 S6
0 1 1 1 S7
1 0 0 0 S8
1 0 0 1 S9
1 0 1 0 S10
1 0 1 1 S11
1 1 0 0 S12
1 1 0 1 S13
1 1 1 0 S14
1 1 1 1 S15
HB1
deco 3 vers 8
X2X2
X1X1
X0X0
S0S0
S1S1
S2S2
S3S3
S4S4
S6S6
S5S5
S7S7
X2
Key = 2
X1
Key = 1
X0
Key = 0
V112 V
S0
2.5 V
S1
2.5 V
S2
2.5 V
S3
2.5 V
S4
2.5 V
S5
2.5 V
S6
2.5 V
S7
2.5 V
8
Equations logiques :
Logigramme :
A B C D S0
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S11
S12
S13
S14
S15
U1NOT
U2NOT
U3NOT
U4NOT
0
AND41
AND42
AND43
AND44
AND45
AND46
AND47
AND4
8
AND49
AND410
AND411
AND412
AND413
AND414
AND415
AND4
9
Circuit d’après MS11 :
3) Transcodeur : Introduction :
Un transcodeur (ou convertisseur de codes) est un dispositif permettant de passer du nombre N écrit dans le code C1 au même nombre N écrit dans le code C2. Il n'existe pas un code binaire meilleur que tous les autres : aussi en utilise-t-on plusieurs avec des transcodeurs pour passer de l'un à l'autre. Leurs utilisations en nombres relativement limités expliquent qu'on ne les trouve pas tous sous forme de circuits intégrés : il faut alors les réaliser à l'aide de portes logiques ET-NON, OU NON ... etc. la réalisation pratique d’un transcodeur passe par l’écriture de sa table de vérité, puis par la recherche des équations de sorties avec les tableaux de Karnaugh. Parmi les transcodeurs que l'on trouve en circuits intégrés, on peut citer : k les transcodeurs décimal / BCD (circuit 74147). k les transcodeurs BCD / décimal (circuits 7442, 7445, et 4028). k les transcodeurs XS 3 / décimal (circuit 7443). k les transcodeurs Gray excédant 3 (code Gray+3) / décimal (circuit 7444). k les transcodeurs DCB / afficheur 7 segments (circuits 7448, 7511, 4543, 4511). k les transcodeurs binaire 5 bits / DCB (circuit 74185). k les transcodeurs DCB / binaire 5 bits (circuit 74184).
1) Transcodeur 10 vers 4(10 entrées vers 4 sorties) :
Définition :
Ce codeur reçoit un chiffre décimal sur une des dix entrées et génère l’équivalent binaire sur les Sorties S0 à S3. Une seule entrée doit être active à la fois.
A
Key = A
B
Key = B
C
Key = C
D
Key = D
V112 V
S0
2.5 V
S1
2.5 V
S2
2.5 V
S3
2.5 V
S6
2.5 V
S7
2.5 V
S8
2.5 V
S10
2.5 V
S9
2.5 V
S5
2.5 V
S4
2.5 V
S11
2.5 V
S13
2.5 V
S12
2.5 V
S15
2.5 V
S14
2.5 V
HB1
dec 4 vers 16
AA
BB
CC
DD
S0S0
S1S1
S2S2
S3S3
S4S4
S5S5
S6S6
S7S7
S8S8
S9S9
S10S10
S11S11
S12S12
S13S13
S14S14
S15S15
10
Table de vérité :
Equations logiques :
S0 = E1 + E3 + E5 + E7 + E9
S1 = E2 + E3 + E6 + E7
S2 = E4 + E5 + E6 + E7
S3 = E8 + E9
Logigramme :
11
Circuit d’après MS11 :
2) Transcodeur 4 vers 10 (4 entrées vers 10 sorties) :
Table de vérité :
E0 E1 E2 E3 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9
0 0 0 0 1 0 0 0 0 0 0 0 0 0
0 0 0 1 0 1 0 0 0 0 0 0 0 0
0 0 1 0 0 0 1 0 0 0 0 0 0 0
0 0 1 1 0 0 0 1 0 0 0 0 0 0
0 1 0 0 0 0 0 0 1 0 0 0 0 0
0 1 0 1 0 0 0 0 0 1 0 0 0 0
0 1 1 0 0 0 0 0 0 0 1 0 0 0
0 1 1 1 0 0 0 0 0 0 0 1 0 0
1 0 0 0 0 0 0 0 0 0 0 0 1 0
1 0 0 1 0 0 0 0 0 0 0 0 0 1
HB1
transcodeur 10 vers 4
IO1IO1
IO2IO2
IO3IO3
IO4IO4
IO5IO5
IO6IO6
IO7IO7
IO8IO8
IO9IO9
IO10IO10
IO11IO11
IO12IO12
IO13IO13
IO14IO14
E0
Ke y = A E1
Ke y = A E2
Ke y = A E3
Ke y = A E4
Ke y = A E5
Ke y = A E6
Ke y = A E7
Ke y = A E8
Ke y = A E9
Ke y = A
V112 V
S0 2.5 V
S1 2.5 V
S2 2.5 V
S3 2.5 V
12
Equations logiques :
Logigramme :
13
Circuit d’après MS11 :
3) Transcodeur DCB DCB excédent 3(4 entrées vers 4 sorties) :
Table de vérité :
E0 E1 E2 E3 S0 S1 S2 S3
0 0 0 0 0 0 1 1
0 0 0 1 0 1 0 0
0 0 1 0 0 1 0 1
0 0 1 1 0 1 1 0
0 1 0 0 0 1 1 1
0 1 0 1 1 0 0 0
0 1 1 0 1 0 0 1
0 1 1 1 1 0 1 0
1 0 0 0 1 0 1 1
1 0 0 1 1 1 0 0
HB1
transcodeur 4 vers 10
E0E0
E1E1
E2E2
E3E3
S0S0
S1S1
S2S2
S3S3
S4S4
S5S5
S6S6
S7S7
S8S8
S9S9
S0 2.5 V
S1 2.5 V
S2 2.5 V
S3 2.5 V
S4 2.5 V
S5 2.5 V
S6 2.5 V
S7 2.5 V
S8 2.5 V
S9 2.5 V
E0
Ke y = A
E1
Ke y = A
E2
Ke y = A
E3
Ke y = A
V112 V
14
Les tableaux de karnaugh :
Equations logiques :
Logigramme :
15
Circuit d’après MS11 :
4) Transcodeur DCB excédent 3 DCB (4 entrées vers 4 sorties) :
Table de vérité :
E0 E1 E2 E3 S0 S1 S2 S3
0 0 1 1 0 0 0 0
0 1 0 0 0 0 0 1
0 1 0 1 0 0 1 0
0 1 1 0 0 0 1 1
0 1 1 1 0 1 0 0
1 0 0 0 0 1 0 1
1 0 0 1 0 1 1 0
1 0 1 0 0 1 1 1
1 0 1 1 1 0 0 0
1 1 0 0 1 0 0 1
HB1
DCB-DCBexc3
IO1IO1
IO2IO2
IO3IO3
IO4IO4
IO5IO5
IO6IO6
IO7IO7
IO8IO8
E0
Ke y = A
E1
Ke y = A
E2
Ke y = A
E3
Ke y = A
V112 V
S0 2.5 V
S1 2.5 V
S2
2.5 V
S3
2.5 V
16
Les tableaux de karnaugh :
Equations logiques :
Logigramme :
17
Circuit d’après MS11 :
5) Transcodeur Binaire Gray (4 entrées vers 4 sorties) :
La construction du code Gray pour les nombres de 0 à 15 est représentée par la table suivante :
Table de vérité :
HB1
DCB ex3-DCB
IO1IO1
IO2IO2
IO3IO3
IO4IO4
IO5IO5
IO6IO6
IO7IO7
IO8IO8
E0
Ke y = A
E1
Ke y = A
E2
Ke y = A
E3
Ke y = A
V112 V
S0 2.5 V
S1 2.5 V
S2
2.5 V
S3
2.5 V
18
Les tableaux de karnaugh :
Etablissons un diagramme de Karnaugh pour G1, G2, G3, G4 à partir de B1, B2, B3 et B4 :
Equations logiques :
Nous pouvons maintenant établir les équations de G1 à G4 :
Logigramme :
Nous pouvons remarquer que le passage du binaire pur au code Gray se fait en effectuant une
opération OU Exclusif. Le circuit du transcodeur est très simple. En désignant par Bn (B1 = LSB)
un bit quelconque en code binaire pur et par Gn le bit recherché en code Gray, nous avons alors :
B4
B3
B1
B2
G4
G3
G2
G1
1
XOR2
2
XOR2
3
XOR2
19
Circuit d’après MS11 :
6) Transcodeur Gray Binaire (4 entrées vers 4 sorties) :
Pour obtenir le circuit d’un transcodeur du code gray vers le code binaire, il suffit d’inversé la
table de vérité du transcodeur binaire vers gray on prend comme entrées G1, G2, G3 et G4 et
comme sorties B1, B2, B3 et B4.
Logigramme :
A
Key = A
B
Key = B
C
Key = C
D
Key = D
V112 V
X
2.5 V
Y
2.5 V
Z
2.5 V
T
2.5 V
HB1
boitier tran B vers G
ABDC
XYZT
G4
G3
G2
G1
B4
B3
B2
B1
U1
XOR2
U2
XOR2
U3
XOR2
U4
XOR2
U5
XOR2
20
Circuit d’après MS11 :
7) Soustracteurs :
1) Demi-soustracteur :
Définition :
Le circuit soustracteur le plus simple est un circuit à deux entrées A et B et deux sorties S et R,
qui calcule A - B et produit en sortie le bit de différence S et le bit de retenue R. Comme on peut
le constater en examinant les 4 cas possibles (0 - 0 = 0, 1 - 0 = 1, 1 - 1 = 0, 0 - 1 = 1 avec une
retenue), le bit de différence est égal à 1 quand A et B sont différents. On peut donc calculer S
avec une porte DIFF. De même, on constate que R est égal à 1 quand B et l'inverse de A sont
égaux à 1. On peut donc calculer R avec une porte ET et une porte NON. On aboutit finalement
un demi-soustracteur, très similaire au circuit demi-additionneur.
Table de vérité :
Equations Logiques :
HB1
tran G vers B
G4G3
G2G1
B4B3
B2B1
V112 V
A
2.5 V
B
2.5 V
C
2.5 V
D
2.5 V
X
Key = X
Y
Key = Y
Z
Key = Z
T
Key = T
21
Logigramme :
Circuits d’après MS11 :
2) Soustracteur complet 1bit :
Définition :
Comme dans le cas de l'addition, un pas élémentaire dans une soustraction consiste à calculer la
soustraction de trois bits (où deux bits viennent des deux nombres à soustraire, le troisième
correspondant à la retenue produite par le pas précédent). Il nous faut donc un circuit à trois
entrées A, B et C et deux sorties S et R, calculant A - B - C et produisant le bit de différence S et
le bit de retenue R. Comme pour l'addition, on peut obtenir ce circuit en utilisant deux copies du
circuit demi-soustracteur : une copie ôte B de A, l'autre ôte C du résultat produit par la première
copie. Comme pour l'addition, la retenue totale est égale à 1 si l'une des copies fournit une
retenue égale à 1. On obtient finalement un soustracteur complet.
HB1
Demi soustracteur
AA
BB
SS
RR
S
2.5 V
R 2.5 V
A
Ke y = A
B
Ke y = B
V112 V
22
Table de vérité :
Tableau de karnaugh pour la retenue R :
Equations Logiques :
23
Logigramme :
Circuit d’après MS11 :
3) Soustracteur 4bits :
Définition :
Il suffit ensuite de relier entre elles n copies de ce circuit soustracteur pour pouvoir soustraire
deux nombres de n bits (comme avec l'addition, la copie la plus à droite est en fait un demi-
soustracteur, car la retenue initiale est nulle).
HB1
Soustracteur complet 1 bits
AA
BB
CC
SS
RR
S
2.5 V
R 2.5 V
A
Ke y = A
B
Ke y = B
V112 V
C
Ke y = C
24
Logigramme :
25
Circuit d’après MS11 :
4) Comparateurs : 1) Comparateur 1bit :
HB1
Soustracteur complet 1 bits
AA
BB
CC
SS
RR
HB2
Soustracteur complet 1 bits
AA
BB
CC
SS
RR
HB3
Soustracteur complet 1 bits
AA
BB
CC
SS
RR
HB4
Soustracteur complet 1 bits
AA
BB
CC
SS
RR
A0
Ke y = A
B0
Ke y = B
V112 V
A1
Ke y = A
B1
Ke y = B
A2
Ke y = A
B2
Ke y = B
A3
Ke y = A
B3
Ke y = B
S0
2.5 V
S1
2.5 V
S2
2.5 V
S3
2.5 V
R 2.5 V
26
Table de vérité :
ENTREES SORTIES
A0 B0 S0
(A0>B0)
E0
(A0=B0)
I0
(A0<B0) S1 E1 I1
0 0 0 1 0 0 1 0
0 1 0 1 0 0 0 1
1 0 0 1 0 1 0 0
1 1 0 1 0 0 1 0
X X 1 0 0 1 0 0
X X 1 0 0 1 0 0
X X 1 0 0 1 0 0
X X 1 0 0 1 0 0
X X 0 0 1 0 0 1
X X 0 0 1 0 0 1
X X 0 0 1 0 0 1
X X 0 0 1 0 0 1
Equations logiques :
Logigramme :
27
Circuit d’après MS11 :
HB1
comparateur 3 bits
A0A0
B0B0
S0S0
E0E0
I0I0
S1S1
E1E1
I1I1
A0
Ke y = A
B0
Ke y = A
S0
Ke y = A
E0
Ke y = A
I0
Ke y = A
V212 V
S1
2.5 VE1
2.5 V
I1
2.5 V
28
2) Comparateur 3 bits :
Définition :
Association d’un comparateur un bit, les sorties S1, E1, I1, du 1er comparateur un bit a sont
reliées a les entrées du 2ème comparateur.
29
Circuits d’après MS11 :
HB1
comparateur 3 bits
A0A0
B0B0
S0S0
E0E0
I0I0
S1S1
E1E1
I1I1
HB2
comparateur 3 bits
A0A0
B0B0
S0S0
E0E0
I0I0
S1S1
E1E1
I1I1
HB3
comparateur 3 bits
A0A0
B0B0
S0S0
E0E0
I0I0
S1S1
E1E1
I1I1
S1
2.5 VE1
2.5 V
I1
2.5 V
A0
Ke y = A
B0
Ke y = A
S0
Ke y = A
E0
Ke y = A
I0
Ke y = A
V212 V
A1
Ke y = A
B1
Ke y = A
A2
Ke y = A B2
Ke y = A