AD5424/AD5433/AD5445: パラレル・インターフェース付き …AD5424/AD5433/AD5445...

パラレル・インターフェース付き8/10/12ビット、高帯域、乗算型D/Aコンバータ

特長2.5～5.5V電源で動作高速パラレル・インターフェース（書き込みサイクル17ns）10MHz乗算帯域幅±10Vリファレンス入力拡張工業用温度範囲（3）：－40～＋125℃20ピンTSSOPおよびチップ・スケール（4mm×4mm）パッケージ

8/10/12ビット電流出力DACAD7524/AD7533/AD7545のアップグレード品チップ・スケールでピン互換の8/10/12ビットDAC単調増加性保証4象限乗算電圧低下検知付きパワーオン・リセットリードバック機能消費電力：0.4µA（typ）

アプリケーションバッテリ駆動のポータブル・アプリケーション波形発生器アナログ信号処理計測機器アプリケーションプログラマブル・アンプおよび減衰器デジタル制御式キャリブレーションプログラマブル・フィルターおよび発振器コンポジット・ビデオ超音波機器ゲイン、オフセット、電圧トリミング

概要AD5424/AD5433/AD5445は、それぞれ8/10/12ビットのCMOS電流出力D/Aコンバータ（DAC）です。

これらのデバイスは2.5～5.5Vの電源で動作し、バッテリ駆動のアプリケーションのほか、数多くのアプリケーションに適しています。

これらのDACにはデータ・リードバック機能があり、ユーザはDBピンからDACレジスタの内容を読み出すことができます。パワーアップ時に内部レジスタとラッチに0がセットされ、DAC出力はゼロスケールになります。

CMOSサブミクロン・プロセスで製造されているため、優れた4象限乗算特性があり、大信号乗算帯域幅は最高10MHzになります。

* 米国特許番号 5,689,257

機能ブロック図

フルスケール出力電流は、印加する外部リファレンス入力電圧（VREF）によって決まります。内蔵の帰還抵抗（RFB）を外付けのI/V変換用高精度アンプと組み合わせることで、温度トラッキングが良好なフルスケール電圧出力が得られます。

これらのデバイスは乗算帯域幅性能においてAD7524/AD7533/AD7545のアップグレード品となっていますが、インターフェース内蔵のため、トランスペアレント・モードでは使用できません。

AD5424は、小型の20ピンLFCSPと16ピンTSSOPのパッケージを採用しています。AD5433/AD5445 DACには、小型20ピンのLFCSPおよびTSSOPのパッケージがあります。

R/WCS

AD5424/AD5433/AD5445

VREF

IOUT2

IOUT1

RFBR

8/10/12ビット�R-2R DAC

DACレジスタ�

入力ラッチ�

VDD

パワーオン・�リセット�

DB0 DB7/DB9/DB11

データ入力�

GND

AD5424/AD5433/AD5445*

REV. 0本　　　社／〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル

電話03（5402）8200大阪営業所／〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号

電話06（6350）6868（代）アナログ・デバイセズ株式会社

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。本紙記載の商標および登録商標は、各社の所有に属します。※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。© 2003 Analog Devices, Inc. All rights reserved.

AD5424/AD5433/AD5445 ― 仕様1

パラメータ Min Typ Max 単位条件

静的性能AD5424分解能 8 ビット相対精度（積分非直線性） ±0.25 LSB微分非直線性 ±0.5 LSB 単調増加性保証

AD5433分解能 10 ビット相対精度（積分非直線性） ±0.5 LSB微分非直線性 ±1 LSB 単調増加性保証

AD5445分解能 12 ビット相対精度（積分非直線性） ±1 LSB微分非直線性－1/＋2 LSB 単調増加性保証

ゲイン誤差 ±10 mVゲイン誤差温度係数2 ±5 ppm FSR/℃出力リーク電流2 ±10 nA データ＝0000h、TA＝25℃、IOUT1

±20 nA データ＝0000h、IOUT1

リファレンス入力2

リファレンス入力レンジ ±10 VVREF入力抵抗 8 10 12 kΩ 入力抵抗TC＝－50ppm/℃RFB抵抗 8 10 12 kΩ 入力抵抗TC＝－50ppm/℃入力容量オール0のコード 3 6 pFオール1のコード 5 8 pF

デジタル入出力2

ハイレベル入力電圧（VIH） 1.7 Vローレベル入力電圧（VIL） 0.6 V入力リーク電流（IIL） 1 µA入力容量 4 10 pFVDD＝4.5～5.5Vローレベル出力電圧（VOL） 0.4 V ISINK＝200µAハイレベル出力電圧（VOH） VDD－1 V ISOURCE＝200µA

VDD＝2.5～3.6Vローレベル出力電圧（VOL） 0.4 V ISINK＝200µAハイレベル出力電圧（VOH） VDD－0.5 V ISOURCE＝200µA

動的性能2

リファレンス入力乗算帯域幅 10 MHZ VREF＝±3.5V；DACにオール1をロード出力電圧セトリング・タイム VREF＝10V、RLOAD＝100Ω、CLOAD＝15pF

AD5424 30 60 ns フルスケールの±16mVまで測定AD5433 35 70 ns フルスケールの±4mVまで測定AD5445 80 120 ns フルスケールの±1mVまで測定デジタル遅延 20 40 ns インターフェース遅延時間10～90%のセトリング・タイム 15 30 ns 立上がり／立下がり時VREF＝10V、RLOAD＝100Ωデジタル／アナログ・グリッチ・インパルス 2 nV-s メジャー・キャリーを中心として1LSBの変化、VREF＝0V乗算フィードスルー誤差 DACラッチにオール0をロード。VREF＝±3.5V

70 dB リファレンス＝1MHz48 dB リファレンス＝10MHz

― 2 ― REV. 0

（VDD＝2.5～5.5V、VREF＝10V、IOUT2＝0V。特に指定のない限り、すべての仕様はTMIN～TMAX。特に指定のない限り、DC性能はOP1177、AC性能はAD8038で測定。）

パラメータ Min Typ Max 単位条件

出力容量IOUT2 22 25 pF オール0をロード

10 12 pF オール1をロードIOUT1 12 17 pF オール0をロード

25 30 pF オール1をロードデジタル・フィードスルー 1 nV-s オール0とオール1のオルタネート・ロードとCS

____

ハイレベルによるDAC出力へのフィードスルー全高調波歪み（THD）－81 dB VREF＝3.5V pk-pk；オール1のロード、

f＝100kHzデジタル全高調波歪みクロック＝10MHz

50kHz fOUT 65 dB出力ノイズ・スペクトル密度 25 nV Hz

____

@1kHzSFDR性能（広帯域） AD5445、65kコード、VREF＝3.5Vクロック＝10MHz

500kHz fOUT 55 dB100kHz fOUT 63 dB50kHz fOUT 65 dBクロック＝25MHz

500kHz fOUT 50 dB100kHz fOUT 60 dB50kHz fOUT 62 dB

SFDR性能（狭帯域） AD5445、65kコード、VREF＝3.5Vクロック＝10MHz

500kHz fOUT 73 dB100kHz fOUT 80 dB50kHz fOUT 87 dBクロック＝25MHz

500kHz fOUT 70 dB100kHz fOUT 75 dB50kHz fOUT 80 dB

相互変調歪み AD5445、65kコード、VREF＝3.5Vクロック＝10MHz

f1＝400kHz、f2＝500kHz 65 dBf1＝40kHz、f2＝50kHz 72 dB

クロック＝25MHzf1＝400kHz、f2＝500kHz 51 dBf1＝40kHz、f2＝50kHz 65 dB

電源条件電源電圧範囲 2.5 5.5 VIDD 0.6 µA TA＝25℃、ロジック入力＝0VまたはVDD

0.4 5 µA ロジック入力＝0VまたはVDD注1 温度範囲（Yバージョン）：－40～＋125℃2 設計により保証。出荷テストは行っていません。

仕様は予告なく変更されることがあります。

AD5424/AD5433/AD5445

REV. 0 ― 3 ―

√

AD5424/AD5433/AD5445

タイミング仕様1、2

パラメータ VDD＝2.5～5.5V VDD＝4.5～5.5V 単位条件／備考

t1 0 0 ns（min） R/W____

～CS____

のセットアップ・タイムt2 0 0 ns（min） R/W

____

～CS____

のホールド・タイムt3 10 10 ns（min） CS

____

のローレベル時間（書込みサイクル）t4 6 6 ns（min）データ・セットアップ・タイムt5 0 0 ns（min）データ・ホールド・タイムt6 5 5 ns（min） R/W

____

ハイレベル～CS____

ローレベルt7 9 7 ns（min） CS

____

の最小ハイレベル時間t8 20 10 ns（typ）データ・アクセス時間

40 20 ns（max）t9 5 5 ns（typ）バス開放時間

10 10 ns（max）

注1 図1を参照。温度範囲（Yバージョン）：－40～＋125℃。設計と特性によって保証しており、出荷テストは行っていません。2 すべての入力信号は、tr＝tf＝1ns（VDDの10～90%）で仕様規定され、（VIL＋VIH）/ 2の電圧レベルからタイミングをとります。デジタル出力タイミングは、図2の負荷回路で測定しています。

仕様は予告なく変更されることがあります。

図1. タイミング図

t5

データ有効�

t4

t2

CS

R/W

データ�

t1

データ有効�

t2

t9t8

t3

t6

t7

― 4 ― REV. 0

（VREF＝5V、IOUT2＝OV。特に指定のない限り、すべての仕様はTMIN～TMAX）

AD5424/AD5433/AD5445

REV. 0 ― 5 ―

絶対最大定格1

（特に指定のない限り、TA＝25℃）GNDに対するVDD. . . . . . . . . . . . . . . . . . . . . . －0.3～＋7VGNDに対するVREF、RFB . . . . . . . . . . . . . . . . －12～＋12VGNDに対するIOUT1、IOUT2 . . . . . . . . . . . . . . . －0.3～＋7Vロジック入力および出力2 . . . . . . . . . . －0.3V～VDD＋0.3V動作温度範囲拡張工業用（Yバージョン）. . . . . . . . . . . －40～＋125℃

保存温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . －65～＋150℃ジャンクション温度 . . . . . . . . . . . . . . . . . . . . . . . . . 150℃16ピンTSSOPθJA熱抵抗 . . . . . . . . . . . . . . . . . . . . 150℃/W20ピンTSSOPθJA熱抵抗 . . . . . . . . . . . . . . . . . . . . 143℃/W20ピンLFCSPθJA熱抵抗 . . . . . . . . . . . . . . . . . . . . 135℃/Wリードピン温度、ハンダ処理（10秒）. . . . . . . . . . . . 300℃IRリフロー、ピーク温度（＜20秒）. . . . . . . . . . . . . 235℃注1 上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作に関するセクションに記載されている規定値以上でのデバイス動作を定めたものではありません。長時間デバイスを絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。適用できる絶対最大定格は一度に1つの値のみです。

2 内部ダイオードが、DBx、CS____

、R/W____

での過電圧をクランプします。

図2. データ出力タイミング仕様規定のための負荷回路

IOL200µA

IOH200µA

CL50pF

出力ピンへ�VOH (MIN) + VOL (MAX)

2

オーダー・ガイド

分解能 INL パッケージ・モデル（ビット）（LSB）温度範囲パッケージオプション

AD5424YRU 8 ±0.25 －40～＋125℃ TSSOP（薄型シュリンクSOP） RU-16AD5424YRU-REEL 8 ±0.25 －40～＋125℃ TSSOP（薄型シュリンクSOP） RU-20AD5424YRU-REEL7 8 ±0.25 －40～＋125℃ TSSOP（薄型シュリンクSOP） RU-20AD5424YCP 8 ±0.25 －40～＋125℃ LFCSP（チップ・スケール・パッケージ） CP-20AD5424YCP-REEL 8 ±0.25 －40～＋125℃ LFCSP（チップ・スケール・パッケージ） CP-20AD5424YCP-REEL7 8 ±0.25 －40～＋125℃ LFCSP（チップ・スケール・パッケージ） CP-20AD5433YRU 10 ±0.5 －40～＋125℃ TSSOP（薄型シュリンクSOP） RU-20AD5433YRU-REEL 10 ±0.5 －40～＋125℃ TSSOP（薄型シュリンクSOP） RU-20AD5433YRU-REEL7 10 ±0.5 －40～＋125℃ TSSOP（薄型シュリンクSOP） RU-20AD5433YCP 10 ±0.5 －40～＋125℃ LFCSP（チップ・スケール・パッケージ） CP-20AD5433YCP-REEL 10 ±0.5 －40～＋125℃ LFCSP（チップ・スケール・パッケージ） CP-20AD5433YCP-REEL7 10 ±0.5 －40～＋125℃ LFCSP（チップ・スケール・パッケージ） CP-20AD5445YRU 12 ±1 －40～＋125℃ TSSOP（薄型シュリンクSOP） RU-20AD5445YRU-REEL 12 ±1 －40～＋125℃ TSSOP（薄型シュリンクSOP） RU-20AD5445YRU-REEL7 12 ±1 －40～＋125℃ TSSOP（薄型シュリンクSOP） RU-20AD5445YCP 12 ±1 －40～＋125℃ LFCSP（チップ・スケール・パッケージ） CP-20AD5445YCP-REEL 12 ±1 －40～＋125℃ LFCSP（チップ・スケール・パッケージ） CP-20AD5445YCP-REEL7 12 ±1 －40～＋125℃ LFCSP（チップ・スケール・パッケージ） CP-20EVAL-AD5424EB 評価用キットEVAL-AD5433EB 評価用キットEVAL-AD5445EB 評価用キット

注意ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自のESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。

AD5424/AD5433/AD5445

ピン配置

TSSOP LFCSP

AD5424ピン機能の説明

ピン番号

TSSOP LFCSP 記号機能

1 19 IOUT1 DAC電流出力

2 20 IOUT2 DACアナログ・グラウンド。通常、このピンはシステムのアナログ・グラウンドに接続してください。

3 1 GND グラウンド

4～11 2～9 DB7～DB0 パラレル・データビット7～0

10～13 NC 内部接続なし。

12 14 CS____

チップ・セレクト入力。アクティブ・ロー。R/W____

とともに使用し、入力ラッチにパラレル・データをロードしたり、DACレジスタからデータを読み出します。CS

____

の立上がりエッジでデータをロードします。

13 15 R/W____

読出し／書込み。ローレベルのとき、CS____

とともに使用してパラレル・データをロードします。ハイレベルのとき、CS

____

とともに使用してDACレジスタの内容を読み出します。

14 16 VDD 正電源入力。デバイスは2.5～5.5Vの電源で動作します。

15 17 VREF DACリファレンス電圧入力端子

16 18 RFB DAC帰還抵抗ピン。外付けアンプ出力に接続することで、DACの電流出力を電圧に変換します。

AD5424（実寸ではありません）�

IOUT1

IOUT2

GND

DB7

DB6

1

2

3

4

5

16

9

10 DB1

DB2

RFB

DB5

DB4

DB3

6

7

8

11

12

13

14

15 VREF

VDD

R/W

CS

DB0 (LSB)

ピン1�識別マーク�

上面図�

AD5424

1GND2DB73DB64DB55DB4

DB

3 6

DB

2 7

DB

1 8

DB

0 9

NC

10

15 R/W14 CS13 NC12 NC11 NC

20 I O

UT2

19 I O

UT1

18 R

FB

17 V

RE

F16

VD

D

NC＝接続なし�

― 6 ― REV. 0

ピン配置

TSSOP LFCSP


ピン番号




3 1 GND グラウンド


14、15 12、13 NC 内部接続なし。

16 14 CS____

チップ・セレクト入力。アクティブ・ロー。R/W____

とともに使用し、入力ラッチにパラレル・データをロードしたり、DACレジスタからデータを読み出します。CS

____

の立上がりエッジでデータをロードします。

17 15 R/W____



____


18 16 VDD 正電源入力。デバイスは2.5～5.5Vの電源で動作します。



IOUT1

IOUT2

GND

DB9

DB6

1

2

3

4

5

20

14 NC

RFB

DB5

DB4

DB3

6

7

8

15

16

17

18

19 VREF

VDD

R/W

CS

DB0 (LSB)


12 DB1

DB2

9

10

13

11

DB8

DB7 NC



上面図�

AD5433


DB

5 6

DB

4 7

DB

3 8

DB

2 9

DB

1 10

15 R/W14 CS13 NC12 NC11 DB0

20 I O

UT2

19 I O

UT1

18 R

FB

17 V

RE

F16

VD

D


AD5424/AD5433/AD5445

REV. 0 ― 7 ―

AD5424/AD5433/AD5445

ピン配置

TSSOP LFCSP


ピン番号




3 1 GND グラウンド・ピン


16 14 CS____

チップ・セレクト入力。アクティブ・ロー。CS____

の立上がりエッジでデータをロードします。R/W

____

とともに使用し、入力ラッチにパラレル・データをロードしたり、DACレジスタからデータを読み出します。

17 15 R/W____



____


18 16 VDD 正電源入力。デバイスは＋2.5～＋5.5Vの電源で動作します。



IOUT1

IOUT2

GND

DB9

DB6

1

2

3

4

5

20

14

RFB

DB5

6

7

8

15

16

17

18

19 VREF

VDD

R/W

CS

12 DB3

DB4

9

10

13

11

DB8

DB7


DB11

DB10

DB0 (LSB)

DB1

DB2


上面図�

AD5445


DB

7 6

DB

6 7

DB

5 8

DB

4 9

DB

3 10

15 R/W14 CS13 DB012 DB111 DB2

20 I O

UT2

19 I O

UT1

18 R

FB

17 V

RE

F16

VD

D

― 8 ― REV. 0

AD5424/AD5433/AD5445

REV. 0 ― 9 ―

コード�

INL（LSB）�

0.20

0.10

0.15

0

–0.05

0.05

–0.10

–0.15

–0.200 50 100 150 250200

TA = 25°CVREF = 10VVDD = 5V

特性 1. コード対 INL（8ビットDAC）

コード�

INL（LSB）�

1.0

0.8

0.6

0.4

0.2

0

–0.2

–0.4

–0.6

–0.8

–1.00 500 1000 1500 2000 2500 3000 3500 4000



コード�

INL（LSB）�

0.5

0.4

0.3

0.2

0.1

0

–0.5

–0.4

–0.3

–0.2

–0.1

0 200 400 800600 1000



コード�

DNL（LSB）�

0.20

0.15

0.10

0.05

–0.10

–0.05

0

–0.15

–0.200 50 100 150 200 250


特性 4. コード対 DNL（8ビットDAC）

コード�

DNL（LSB）�

1.0

0.2

0.8

0.6

0.4

–0.2

–0.4

–0.6

0

–0.8

–1.00 500 1000 2000 2500 3000 35001500 4000



コード�

DNL（LSB）�

0.5

0.4

0.3

0.1

0.2

0

–0.1

–0.2

–0.3

–0.4

–0.50 200 400 800600 1000



リファレンス電圧�

INL（LSB）�

0.6

0.5

0.4

0.3

0.2

0.1

0

–0.1

–0.2

–0.32 3 4 5 6 7 8 9 10

最大INL

最小INL


特性 7. リファレンス電圧対 INL（AD5445）

温度（℃）�

誤差（mV）�

5

4

–3

–4

0

–2

3

2

–5–60 –40 –20 0 20 40 60 80 100 120 140

–1

1

VDD = 5V

VDD = 2.5V

VREF = 10V

特性 9. ゲイン誤差の温度特性

リファレンス電圧�

DNL（LSB）�

–0.40

–0.45

–0.50

–0.55

–0.60

–0.65

–0.702 3 4 5 6 7 8 9 10

最小DNL


特性 8. リファレンス電圧対DNL（AD5445）

代表的な性能特性

AD5424/AD5433/AD5445

― 10 ― REV. 0

VBIAS（V）�

LSB

2.0

1.5

–1.0

–1.5

0

–0.5

1.0

0.5

–2.00.5 0.6 0.7 0.8 0.9 1.0 1.1 1.2 1.3 1.4 1.5

TA = 25°CVREF = 0VVDD = 3V最大INL

最小INL

最大DNL

最小DNL

特性 10. IOUT2に印加したVBIAS電圧対直線性（AD5445）

VBIAS（V）�

電圧（mV）�

0.5

–0.2

–0.3

–0.4

0.1

0

0.3

0.4

0.2

–0.1

–0.50.5 0.6 0.7 0.8 0.9 1.0 1.1 1.2 1.3 1.4 1.5

オフセット誤差�

ゲイン誤差�

TA = 25°CVREF = 0VVDD = 3Vおよび5V

特性 12. IOUT2に印加したVBIAS電圧対ゲイン誤差とオフセット誤差

VBIAS（V）�LSB

4

–2

–3

–4

1

0

3

2

–1

–50 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0

TA = 25°CVREF = 2.5VVDD = 3V

最大INL

最小INL

最大DNL

最小DNL


TA = 25°CVREF = 2.5VVDD = 3Vおよび5V

ゲイン誤差�

オフセット誤差�電圧（mV）�

0.5

–0.2

–0.3

–0.4

0.1

0

0.3

0.4

0.2

–0.1

–0.5

VBIAS（V）�0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0

特性 13. IOUT2に印加したVBIAS電圧対ゲイン誤差とオフセット誤差

VBIAS（V）�

LSB

4

–2

–1

0

1

2

3

–3

–4

–50.5 1.0 1.5 2.0

TA = 25°CVREF = 2.5VVDD = 5V

最大INL

最小INL

最大DNL

最小DNL


VBIAS（V）�

LSB

3

0

1

2

–1

–2

–30.5 1.0 1.5 2.0 2.5


最大INL

最小INL

最大DNL

最小DNL


入力電圧（V）�

電流（mA）�

8

5

05.0

7

6

3

1

4

2

4.54.03.53.02.52.01.51.00.50

TA = 25°C

VDD = 5V

VDD = 3V

VDD = 2.5V

特性 16. ロジック入力電圧対電源電流（DB0～DB11を駆動、他のすべてのデジタル入力は電源電圧）

0

0.05

0.10

0.15

0.20

0.25

0.30

0.35

0.40

0.45

0.50

電流（

µA）�

–60 –20 0 20 40 60 80 100 140温度（℃）�

120–40

TA = 25°C

VDD = 5V

VDD = 2.5V

オール0オール1

オール0

オール1

特性 18. 電源電流の温度特性

0

0.2

0.4

0.6

0.8

1.0

1.2

1.4

–40 –20 0 20 40 60 80 100 120温度（℃）�

I OUTリーク（nA）�

IOUT1 VDD 5V

IOUT1 VDD 3V

1.6

特性 17. IOUT1リーク電流の温度特性

AD5424/AD5433/AD5445

REV. 0 ― 11 ―

0

2

4

6

8

10

12

14

1 10 100 1k 10k 100k 1M 10M 100M周波数（Hz）�

I DD（mA）�

TA = 25°CZSをFSにロード�

VDD = 5V

VDD = 3V

VDD = 2.5V

特性 19. 電源電流対更新レート

–0.8

–0.6

–0.4

–0.2

0

0.2

1 10 100 1k 10k 100k 1M 100M周波数（Hz）�

TA = 25°CVDD = 5VVREF = ± 3.5VCCOMP = 1.8pFAD8038アンプ�AD5445 DAC

10M

ゲイン（dB）�

特性 21. リファレンス乗算帯域幅―デジタルデータ：オール1

–102

–66

–54

–42

–30

–18

–6

6

1 10 100 1k 10k 100k 1M 10M 100M周波数（Hz）�


TA = 25°CZSをFSに�ロード�

0

–60

–48

–36

–24

–12

–84

–72–78

–90–96

TA = 25°CVDD = 5V

VREF = ±3.5V入力�

CCOMP = 1.8pFAD8038アンプ�AD5445 DAC

すべてオン�

DB11

DB10

DB9

DB8

DB7

DB6

DB5

DB4

DB3

DB2

DB1

DB0

すべてオフ�

特性 20. リファレンス乗算帯域幅対周波数とコード

–9

–6

–3

0

3

10k 100k 1M 10M 100M周波数（Hz）�

TA = 25°CVDD = 5VAD5445

VREF = ± 2V, AD8038 CC 1.47pFVREF = ± 2V, AD8038 CC 1pFVREF = ± 0.15V, AD8038 CC 1pFVREF = ± 0.15V, AD8038 CC 1.47pFVREF = ± 3.51V, AD8038 CC 1.8pF


特性 22. リファレンス乗算帯域幅対周波数と補償コンデンサ

–1.77

–1.76

–1.75

–1.74

–1.73

–1.72

–1.71

–1.70

–1.69

–1.68

出力電圧（V）�

7FF～800H

VDD = 5V

VDD = 3V

VDD = 3V800～7FFH

0 200時間（ns）�

TA = 25°CVREF = 3.5VAD8038アンプ�CCOMP = 1.8pF

20 40 60 80 100 120 140 160 180

VDD = 5V

特性 24. ミッドスケール遷移、VREF＝3.5V

–0.010

–0.005

0

0.005

0.010

0.015

0.020

0.025

0.030

0.035

0.040

0.045

出力電圧（V）�

7FF～800H

VDD = 5V

VDD = 3V

VDD = 3V

800～7FFH

0 200

時間（ns）�

TA = 25°CVREF = 0VAD8038アンプ�CCOMP = 1.8pF

20 40 60 80 100 120 140 160 180

VDD = 5V

特性 23. ミッドスケール遷移、VREF＝0V

–120

–100

–80

–60

0

20

1 10 100 1k 10k 100k 1M 10M周波数（Hz）�

–40

–20

TA = 25°CVDD = 3VAMP = AD8038

フルスケール�

ゼロ・スケール�

PSRR（dB）�

特性 25. 電源電圧変動除去比の周波数特性

0

20

40

60

80

100

SFDR（dB）�

0 200fOUT（kHz）�

TA = 25°CVREF = 3.5VAD8038アンプ�AD5445

20 40 60 80 100 120 140 160 180

MCLK = 1MHz

MCLK = 0.5MHzMCLK = 200kHz

特性 27. 広帯域SFDR 対fOUT周波数

–90

–85

–80

–65

–60

1 10 100 1k 10k 100k 1M周波数（Hz）�

–75

–70

TA = 25°CVDD = 3VVREF = 3.5 V p-p

THD + N（dB）�

特性 26. 全高調波歪みとノイズ対周波数

AD5424/AD5433/AD5445

― 12 ― REV. 0

0

20

40

60

80

SFDR（dB）�

0 1000fOUT（kHz）�

TA = 25°CVREF = 3.5VAD8038アンプ�AD5445

100 200 300 400 500 600 700 800 900

MCLK = 5MHz

MCLK = 10MHz

MCLK = 25MHz

10

30

50

70

90

特性 28. fOUT周波数対広帯域SFDR

–100

–70

–50

–30

–10

SFDR（dB）�

0 5.0周波数（MHz）�

0.5 1.0 1.5 4.0 4.5

–80

–60

–40

–20

0

–90

2.0 2.5 3.0 3.5

TA = 25°CVDD = 5Vアンプ = AD8038AD5445 65kコード�

特性 30. 広帯域SFDR、fOUT＝500kHz、クロック＝10MHz

–90

–70

–50

–30

–10

SFDR（dB）�

0 12周波数（MHz）�

2 4 6 8 10

–80

–60

–40

–20

0TA = 25°CVDD = 5Vアンプ = AD8038AD5445 65kコード�


SFDR（dB）�

0 5.0周波数（MHz）�

0.5 1.0 1.5 4.0 4.52.0 2.5 3.0 3.5–90

–70

–50

–30

–10

–80

–60

–40

–20

0TA = 25°CVDD = 5Vアンプ = AD8038AD5445 65kコード�


–120

–60

–20

SFDR（dB）�


60 70 80 130 140

–80

–40

0

20

–100

90 100 110 120

TA = 25 °CVDD = 3Vアンプ = AD8038AD544565kコード�

特性 33. 狭帯域SFDR、fOUT＝100kHz、MCLK＝25MHz

–100

–70

–50

–30

–10

SFDR（dB）�

250 750周波数（kHz）�

300 350 400 650 700

–80

–60

–40

–20

0

–90

450 500 550 600

TA = 25°CVDD = 3Vアンプ = AD8038AD544565kコード�

特性 32. 狭帯域スペクトル特性、fOUT＝500kHz、クロック＝25MHz

–100

–40

–20

（dB）�

200 700周波数（MHz）�

250 300 350 600 650

–50

–30

–10

0

–90

400 450 500 550

TA = 25°CVDD = 3Vアンプ＝AD8038AD544565kコード�

–60

–70

–80

特性 34. 狭帯域相互変調歪み、fOUT＝400kHz、500kHz、クロック＝10MHz

–100

–40

–20

（dB）�


25 30 35 60 65

–50

–30

–10

0

–90

40 45 50 55

TA = 25°CVDD = 5Vアンプ＝AD8038AD544565kコード�

–60

–70

–80

MCLK 10MHz VDD 5V


–100

–40

–20

（dB）�


75 80 85 110 115

–50

–30

–10

0

–90

90 95 100 105

TA = 25 °CVDD = 3Vアンプ = AD8038AD544565kコード�

–60

–70

–80


AD5424/AD5433/AD5445

REV. 0 ― 13 ―

–100

–40

–20

（dB）�

0 400周波数（kHz）�

50 300 350

–50

–30

–10

0

–90

100 150 200 250

TA = 25°CVDD = 5Vアンプ = AD8038AD5445 65kコード�

–60

–70

–80

特性 37. 広帯域相互変調歪み、fOUT＝90kHz、100kHz、クロック＝25MHz

–100

–40

–20

（dB）�

0 200周波数（kHz）�

60 160 180

–50

–30

–10

0

–90

80 100 120 140

TA = 25°CVDD = 5Vアンプ = AD8038AD544565kコード�

–60

–70

–80

4020

特性 38. 広帯域相互変調歪み、fOUT＝60kHz、50kHz、クロック＝10MHz

AD5424/AD5433/AD5445

用語集相対精度（積分非直線性、INL）相対精度またはエンドポイント非直線性とは、DAC伝達関数のエンドポイントを結ぶ直線からの最大偏差を示す値です。0とフルスケールの調整後に測定し、通常はLSB単位またはフルスケール値のパーセンテージで表します。

微分非直線性（DNL）微分非直線性とは、任意の2つの隣接コード間で測定した変化と理想的な1LSB変化との差です。動作温度範囲で最大－1LSBの規定された微分非直線性によって単調増加性が保証されます。

ゲイン誤差（フルスケール誤差）ゲイン誤差またはフルスケール誤差とは、理想的なDACと実際のデバイス出力との間の出力誤差を示しています。これらのDACの場合、理想的な最大出力はVREF－1LSBです。DACのゲイン誤差は、外付け抵抗によって0に調節できます。

出力リーク電流出力リーク電流とは、DACラダー・スイッチをオフにしたときに、これらのスイッチに流入する電流です。IOUT1端子の場合、DACにオール0をロードしてIOUT1電流を測定します。DACにオール1をロードすると、IOUT2ラインに最小電流が流れます。

出力容量IOUT1またはIOUT2からAGNDへの容量です。

出力電流セトリング・タイムフルスケール入力変化に対して、出力が規定のレベルに整定するために要する時間です。これらのデバイスの場合、グラウンドに接続した100Ω抵抗で仕様規定されています。

セトリング・タイム仕様には、CS____

立上がりエッジからフルスケール出力変更までのデジタル遅延が含まれます。

デジタル／アナログ・グリッチ・インパルス入力によって状態が変化したとき、デジタル入力からアナログ出力に注入される電荷の量。これは通常、グリッチが電流として測定されるか電圧信号として測定されるかに応じて、pA-secまたはnV-secの単位で表されるグリッチの領域として仕様規定されます。

デジタル・フィードスルーデバイスが選択されていないとき、デバイス・デジタル入力での高周波ロジック動作がデバイスを通して容量的に結合され、IOUTピンでのノイズとして現われ、これに続く回路に入り込むことがあります。このノイズがデジタル・フィードスルーです。

乗算フィードスルー誤差DACにオール0がロードされた場合の、DACリファレンス入力からDAC IOUT1端子への容量性フィードスルーによる誤差です。

全高調波歪み（THD）このDACは、ACリファレンス駆動が可能です。全高調波歪みとは、DAC出力の高調波のrms値合計と基本波の値との比率です。通常、2次～5次などの低次の高調波だけが含まれています。

(V22＋V32＋V42＋V52)THD＝20 log―――――――――――

V1

デジタル相互変調歪み2次相互変調歪み（IMD）の大きさは、DACによってデジタル生成されたfaおよびfbトーンと、2fa－fbと2fb－faでの2次積との相対的大きさです。

スプリアスフリー・ダイナミック・レンジ（SFDR）スプリアス・ノイズが基本波信号を妨害したり歪ませたりする前の、DACで使用できるダイナミック・レンジです。SFDRは、DCからフル・ナイキスト帯域幅（DACサンプリング・レートの半分、つまりfS/2）までの高調波あるいは非高調波に関係する最大のスプリアスと基本波との間の振幅差を示しています。狭帯域SFDRは、任意のウィンドウ・サイズでのSFDRであり、この場合は基本波の50%です。デジタルSFDRは、信号がデジタル生成されたサイン波の場合にDACで使用できるダイナミック・レンジです。

― 14 ― REV. 0

√――――――――――

DAC部AD5424、AD5433、AD5445は、8/10/12ビットの電流出力DACであり、標準の反転R-2Rラダーで構成されています。図3に、8ビットAD5424の簡略図を示します。マッチング帰還抵抗RFBの値はRです。Rの値は、標準で10kΩ（最小8kΩ、最大12kΩ）です。IOUT1とIOUT2が同じ電位に保持された場合、デジタル入力コードとは無関係に、各ラダーの枝に一定の電流が流れ込みます。このため、VREFでの入力抵抗はつねに一定であり、抵抗の公称値はRになります。DAC出力（IOUT）はコードに依存し、さまざまな抵抗と容量を生成します。外付けアンプを選択するときは、アンプの反転入力ノードでDACによって生じるインピーダンスの変動を考慮に入れてください。

図3. ラダーの簡略図

DACのVREF、RFB、IOUT1、IOUT2の端子にアクセスできるため、デバイスはきわめて多機能になり、さまざまな動作モードに設定することができます。たとえば、ユニポーラ出力を提供したり、バイポーラ・モードでの4象限乗算や単電源動作モードに設定できます。内蔵のRFBには他のスイッチと同じマッチング・スイッチが直列に付加されています。ユーザがRFBを測定するには、VDDに電源を接続して連続性を維持する必要があります。

パラレル・インターフェースデータは、8/10/12ビットのパラレル・ワードのフォーマットでAD5424/33/45にロードします。制御ラインCS

____

とR/W____

によって、DACレジスタとの間のデータの読出し／書込みを行います。CS____

とR/W____

がローレベルになると、書込みイベントが発生します。データ・ライン上にあるデータがレジスタに入れられ、CS

____

の立上がりエッジでデータがラッチされ、ラッチされたデータワードがDACレジスタに転送されます。DACラッチはトランスペアレントではありません。このため、データがDACレジスタにロードされて、対応するアナログ値がDAC出力に反映されるように、CS

____

の立下がり／立上がりエッジで書込みシーケンスを構成する必要があります。

R/W____

がハイレベルに保持され、CS____

がローレベルになると、読出しイベントが発生します。今度はデータがDACレジスタから入力レジスタに戻され、データ・ラインに送られます。ここから、コントローラにデータを読み出し、確認や診断を行うことができます。

回路動作ユニポーラ・モードオペアンプを1つ使用し、図4に示すように、2象限乗算動作やユニポーラ出力電圧振幅が得られるようにデバイスを簡単に構成できます。

図4. ユニポーラ動作

出力アンプがユニポーラ・モードで接続されているとき、次式で出力電圧を求めることができます。

DVOUT ＝－VREF×―2n

ここで、DはDACにロードされたデジタル・コードの整数値、nはDACの分解能です。

D＝0～255（8ビットAD5424）＝0～1023（10ビットAD5433）＝0～4095（12ビットAD5445）

なお、出力電圧極性は、DCリファレンス電圧のVREFの反対の極性です。

これらのDACは、負または正のリファレンス電圧で動作するように設計されています。VDD電源ピンは、DACスイッチのオン／オフ状態を駆動するために内部デジタル・ロジックで使用するだけです。

これらのDACは、－10～＋10Vの範囲でACリファレンス入力信号にも対応するように設計されています。

固定の10Vリファレンスでは、図4に示す回路から0～－10Vのユニポーラ出力電圧振幅が得られます。VINがAC信号のとき、この回路は2象限乗算を実行します。

表Iに、ユニポーラ動作におけるデジタル・コードと予測される出力電圧との関係を示します（AD5424、8ビット・デバイス）。

表I. ユニポーラ・コード表

デジタル入力アナログ出力（V）

1111 1111 －VREF (255/256)

1000 0000 －VREF (128/256)＝－VREF/2

0000 0001 －VREF (1/256)

0000 0000 －VREF (0/256)＝0

VOUT =0～–VREFGND

VREFIOUT2

IOUT1

RFB

AGND

AD5424/AD5433/AD5445R1

R2

A1VREF

VDD

VDDC1

CSR/W

データ入力�注�1. R1とR2は、ゲイン調整が必要な場合のみ使用します。�2. A1が高速アンプの場合は、C1位相補償（1～2pF）が� 必要になることもあります。�

VREF

IOUT 2

DACのデータ・ラッチと�ドライバ�

2R

S1

2R

S2

2R

S3

2R

S8

2R

RRR

IOUT1

RFB AR

AD5424/AD5433/AD5445

REV. 0 ― 15 ―

AD5424/AD5433/AD5445

バイポーラ動作アプリケーションによっては、フル4象限乗算動作やバイポーラ出力振幅が必要になることがあります。これは、図5に示すように、もう1つの外付けアンプといくつかの外付け抵抗を使用すれば簡単に実現できます。この回路では、2番目のアンプA2がゲイン2に設定されています。リファレンス電圧からのオフセットで外付けアンプにバイアスをかけると、フル4象限乗算動作になります。この回路の伝達関数から、入力データ（D）がコード・ゼロ（VOUT＝－VREF）からミッドスケール（VOUT＝0V）、フル・スケール（VOUT＝＋VREF）にインクリメントするにつれて、負と正の両方の出力電圧が得られることがわかります。

VOUT＝ (VREF×D/2n－1)－VREF

ここで、DはDACにロードされるデジタル・コードの整数値、nはDACの分解能です。

D＝0～255（8ビットAD5424）＝0～1023（10ビットAD5433）＝0～4095（12ビットAD5445）

VINがAC信号のとき、この回路は4象限乗算を実行します。

表IIに、バイポーラ動作におけるデジタル・コードと予測される出力電圧との関係を示します（AD5426、8ビット・デバイス）。

表II. バイポーラ・コード表

デジタル入力アナログ出力（V）

1111 1111 ＋VREF (127/128)

1000 0000 0

0000 0001 －VREF(127/128)

0000 0000 －VREF (128/128)

安定性I/V変換の構成では、DACのIOUTとオペアンプの反転ノードをできるだけ短い配線で接続する必要があり、正しいPCボードのレイアウト技術を使わなければなりません。各コード変化がステップ関数に対応するため、オペアンプのゲイン帯域積（GBP）が制限されていて反転ノードの寄生容量が大きい場合は、ゲイン・ピーキングが発生することがあります。この寄生容量からオープンループ応答に極が生じ、クローズド・ループ・アプリケーションでのリンギングや不安定性の原因になることがあります。

図4と図5に示すように、安定性を得るために、オプションで補償コンデンサC1をRFBと並列に配置することができます。C1の値が小さすぎると出力にリンギングを生じ、値が大きすぎるとセトリング・タイムに悪影響を及ぼすことがあります。C1の値は経験的に求めることができますが、一般には1～2pFで十分な補償が得られます。

― 16 ― REV. 0

図5. バイポーラ動作（4象限乗算）

VOUT = –VREF～+VREFGND

VREF±10V IOUT2

IOUT1

VDD

VREF

AGND

R320kΩ

AD5424/AD5433/AD5445

R520kΩ

R410kΩ

A2

R1

VDD

RFB

R2

C1

CSR/W

データ入力�

A1

注�1. R1とR2は、ゲイン調整が必要な場合のみ使用します。コード10000000をDACにロードして� VOUT＝0VになるようにR1を調整してください。�2. 抵抗ペアR3とR4にはマッチングとトラッキングが不可欠です。�3. A1/A2が高速アンプの場合は、C1位相補償（1～2pF）が必要になることもあります。�

単電源アプリケーション電流モード動作図6に、2.5～5V単電源による動作のための代表的な回路を示します。図6の電流モード回路では、IOUT2とIOUT1がVBIASに印可される量だけ正にバイアスされます。この構成では、次式から出力電圧が得られます。

VOUT ＝{D×(RFB /RDAC)×(VBIAS－VIN)}＋VBIAS

Dが0～255（AD5424）、0～1023（AD5433）、0～4095（AD5445）に変化するにつれて、出力電圧がVOUT＝VBIASからVOUT＝2VBIAS－VINまで変化します。

VBIASは、IOUT2端子での電流のあらゆる変動をシンク／ソースできる低インピーダンス源にしてください。

図6. 単電源の電流モード動作

電圧スイッチング動作モード図7に、電圧スイッチング・モードで動作するDACを示します。リファレンス電圧VINがIOUT1ピンに印加され、IOUT2がAGNDに接続され、出力電圧がVREF端子から得られます。この構成では、正のリファレンス電圧から正の出力電圧が得られ、単電源動作が可能になります。DACからの出力は一定のインピーダンス（DACラダー抵抗）の電圧であり、オペアンプによって出力電圧をバッファリングする必要があります。リファレンス入力では、一定の入力インピーダンスではなく、コードとともに変化する入力インピーダンスが生じます。このため、電圧入力は低インピーダンス源から駆動してください。

DACラダー内のスイッチに同じソースドレイン駆動電圧がなくなるため、VINが低電圧に制限されることに注意してください。その結果、それらのオン抵抗が異なり、DACの直線性が低下します。特性10～15を参照してください。また、VINが0.3Vを上回る負の値にならないようにしてください。0.3Vを超えると、内部ダイオードがオンになり、デバイスの最大定格を超えてしまいます。この種のアプリケーションでは、DACのフルレンジの乗算機能は得られません。

図7. 単電源の電圧スイッチング動作モード

正の出力電圧出力電圧の極性は、DCリファレンス電圧のVREF極性の反対になります。正の電圧出力を得るには、抵抗許容誤差が存在するため、反転アンプによる出力反転ではなく、DACの入力に負のリファレンスを接続する方法を選ぶほうがよいでしょう。負のリファレンスを生成するには、図8に示すように、リファレンス回路のVOUTピンとGNDピンがそれぞれ仮想グラウンドと－2.5Vになるように、オペアンプを使ってリファレンスをレベル・シフトします。

図8. 最少の部品による正の電圧出力

VOUT =0～+2.5V

VDD = 5V

GND

IOUT2

IOUT1

RFBVDD

VREF

C1

注�1. わかりやすくするために他のピンは省略しています。�2. A1が高速アンプの場合は、C1位相補償（1～2pF）が必要に� なることもあります。�

GNDVINVOUT

ADR03

+5V

–5V

–2.5V 8/10/12ビットDAC

VOUT

VDD

GND

VIN

IOUT2

IOUT1

RFB VDD

VREF


R2R1

DACA1

VOUT

GND

VINIOUT2

IOUT1

RFBVDD

VREF

VBIAS

C1


VDD

A1DAC

AD5424/AD5433/AD5445

REV. 0 ― 17 ―

AD5424/AD5433/AD5445

ゲインの増加出力電圧をVINより大きくしなければならないアプリケーションでは、外付けアンプをもうひとつ追加してゲインを増やすか、1段だけでゲイン増加を行います。DACの薄膜抵抗の温度係数の影響を考慮に入れることが大切です。抵抗をRFB抵抗と直列に置くだけでは、温度係数のミスマッチが生じて、大きなゲイン温度係数誤差が生じてしまいます。回路のゲインを増やすには、図9の回路のように別の方法をとることを推奨します。R1、R2、R3はすべて同じような温度係数にしなければなりませんが、DACの温度係数に一致させる必要はありません。1を超えるゲインが必要な回路では、この方法を推奨します。

図9. 電流出力DACのゲインの増大

DACをデバイダまたはプログラマブル・ゲイン素子として使用する場合電流スイッチング型のDACは非常にフレキシブルであり、さまざまなアプリケーションで活用できます。図10に示すように、このタイプのDACをオペアンプの帰還素子として接続し、RFBを入力抵抗として使用する場合、出力電圧はデジタル入力値Dに逆比例します。D＝1－2nの場合、出力電圧は次のとおりです。

VOUT＝－VIN /D＝－VIN /(1－2－n)

Dが減少するにつれて、出力電圧が増大します。デジタル値Dの値が小さい場合は、アンプが飽和しないことと、必要な精度を満たすことが大切です。たとえば、図10の回路で2進コード10h（00010000）、すなわち10進数の16で駆動する8ビットDACでは、出力電圧が16×VINになります。しかし、DACに±0.5LSBの直線性仕様がある場合、Dには実際上15.5/256～16.5/256の範囲で重みがあるため、可能な出力電圧が15.5～16.5VINの範囲になり、たとえDACそのものの最大誤差が0.2%であっても、誤差は＋3%になります。

図10. デバイダまたはプログラマブル・ゲイン素子として使用する電流スイッチング型DAC

VOUT

VDD

GND

VIN

IOUT2

IOUT1

RFB VDD

VREF

注�わかりやすくするために他のピンは省略しています。�

VOUT

VDD

GND

IOUT2

IOUT1

RFBVDD

VREF

C1

R3

R2

R1VIN

R1 = R2R3 R2 + R3

ゲイン = R2 + R3 R2

8/10/12ビットDAC

注�1. わかりやすくするために他のピンは省略しています。�2. A1が高速アンプの場合は、C1位相補償（1～2pF）が� 必要になることもあります。�

― 18 ― REV. 0

表III. AD5424/AD5433/AD5445 DACと使用できるアナログ・デバイセズの推奨高精度リファレンス

部品番号出力電圧初期公差温度ドリフト 0.1～10Hzノイズパッケージ

ADR01 10V 0.1% 3ppm/℃ 20µVp-p SC70、TSOT、SOICADR02 5V 0.1% 3ppm/℃ 10µVp-p SC70、TSOT、SOICADR03 2.5V 0.2% 3ppm/℃ 10µVp-p SC70、TSOT、SOICADR425 5V 0.04% 3ppm/℃ 3.4µVp-p MSOP、SOIC

表IV. AD5424/AD5433/AD5445 DACとの使用に適したアナログ・デバイセズの高精度オペアンプ

部品番号最大電源電圧 (V) VOS (max) (µV) IB (max) (nA) GBP (MHz) スルーレート (V/µs)

OP97 ±20 25 0.1 0.9 0.2OP1177 ±18 60 2 1.3 0.7AD8551 ＋6 5 0.05 1.5 0.4

表V. AD5424/AD5433/AD5445 DACとの使用に適したアナログ・デバイセズの高速オペアンプ

部品番号最大電源電圧 (V) ACLでのBW (MHz) スルーレート (V/µs) VOS (max) (µV) IB (max) (nA)

AD8065 ±12 145 180 1500 0.01AD8021 ±12 200 100 1000 1000AD8038 ±5 350 425 3000 0.75AD9631 ±5 320 1300 10000 7000

DACリーク電流もディバイダ回路の潜在的な誤差源になります。DACを通じてオペアンプから供給する逆向きの電流によって、リーク電流を平衡させる必要があります。VREF端子はDに依存する電流だけがIOUT1端子に来るため、出力電圧は次のように変化する必要があります。

DACリークによる出力誤差電圧＝(リーク×R) / D

ここで、RはVREF端子でのDAC抵抗です。10nAのDACリーク電流、R＝10kΩ、ゲイン（つまり1/D）が16の場合、誤差電圧は1.6mVになります。

リファレンスの選択AD5424シリーズの電流出力DACで使用するリファレンスを選択するときは、リファレンスの出力電圧温度係数の仕様に注意してください。このパラメータはフルスケール誤差に影響を及ぼすだけでなく、直線性（INLとDNL）性能にも影響することがあります。リファレンスの温度係数がシステム精度の仕様と矛盾しないようにする必要があります。たとえば、温度範囲0～50℃にわたって1LSB以内にその仕様全体を維持しなければならない8ビット・システムの場合、温度による最大システム・ドリフトは78ppm/℃未満にしてください。同じ温度範囲で仕様全体を2LSB以内に維持しなければならない12ビット・システムでは、最大ドリフトを10ppm/℃にする必要があります。この誤差源を最小に抑えるには、低出力温度係数の高精度リファレンスを選択します。表IIIに、この範囲の電流出力DACで使用できるアナログ・デバイセズのリファレンス製品をいくつか示します。

アンプの選択電流スイッチング型モードで最も重要な条件は、低入力バイアス電流と低入力オフセット電圧のアンプです。オペアンプの入力オフセット電圧は、回路の（DACのコード依存性出力抵抗による）可変ゲインによって増幅されます。2つの隣接するデジタル値間でこのノイズ・ゲインが変化すると、アンプの入力オフセット電圧によって出力電圧にステップ変化が生じます。この出力電圧変化が2つのコード間の出力の希望する変化に重なり、微分直線性誤差が生じます。この誤差がかなり大きいと、DACの単調増加性が失われます。一般に、コードを1ステップずつ実行するとき単調増加性動作を維持するには、入力オフセット電圧を＜1/4LSBにしてください。

オペアンプの入力バイアス電流からも、帰還抵抗RFBにバイアス電流が流入する結果、電圧出力にオフセットが生じます。大部分のオペアンプは入力バイアス電流が十分に低いため、12ビット・アプリケーションで重大な誤差が生じることはありません。

オペアンプのコモン・モード除去特性は回路の電圧出力でコード依存性誤差を生じさせるため、これも電圧スイッチング回路では重要です。大部分のオペアンプには、8/10/12ビット分解能での使用に適した十分なコモン・モード除去性能があります。

真の広帯域低インピーダンス源（VINとAGND）からDACスイッチを駆動する場合、スイッチは短時間で整定します。このため、電圧スイッチングDAC回路のスルーレートとセトリング・タイムは、主として出力オペアンプによって決まります。この構成で最小のセトリング・タイムを得るには、DACのVREFノード（このアプリケーションでは電圧出力ノード）の容量を最小にすることが重要です。そのためには、低入力容量のバッファ・アンプを使用するとともに、ボードの設計に注意する必要があります。

大部分の単電源回路にはアナログ信号レンジの一部としてグラウンドが含まれていますが、これによりレールtoレール信号を処理できるアンプが必要になります。アナログ・デバイセズでは、さまざまな単電源アンプを用意しています。

PCボードのレイアウトと電源デカップリング精度が重要な回路ではつねに、定格の性能を得るために電源とグラウンド・リターンのレイアウトに十分注意する必要があります。AD5424/AD5433/AD5445を実装するプリント回路ボードでは、アナログ部とデジタル部を分離して、ボード内でそれぞれをまとめて配置するように設計してください。複数のデバイスがAGNDとDGNDの接続を必要とするシステム内でDACを使用する場合は、接続は1か所のみで行います。デバイスのできるだけ近くにスター結線してください。

これらのDACでは、パッケージにできるだけ近い所（理想的にはデバイスの真上）に10µFと0.1µFのコンデンサを並列接続することによって十分な電源パイパスを持たせてください。0.1µFのコンデンサは、高周波でグラウンドに低インピーダンス・パスを提供する一般的なセラミック・タイプのように、低い等価直列抵抗（ESR）と等価直列インダクタンス（ESI）があるものにしてください。これによって、内部ロジック切替えに起因する過渡電流を処理できます。電源にはESRが小さい1～10µFのタンタルまたは電解コンデンサも接続して、過渡電圧を抑え、低周波リップルを除去する必要があります。

クロックなどの高速のスイッチング信号は、デジタル・グラウンドでシールドしてボードの他の部分にノイズを拡散しないようにします。また、リファレンス入力の近くに高速のスイッチング信号を通さないようにします。

デジタル信号とアナログ信号は交差しないようにしてください。ボードの反対側のパターンが、互いに直角になるように配置します。これによってボードを通過するフィードスルーの影響を低減することができます。マイクロストリップ技術は最善の方法ですが、両面ボードでは必ずしも使用できるとは限りません。この技術を使用する場合、ボードの部品面をグラウンド・プレーン専用にし、信号をハンダ面に配線します。

配線を最短にした小型のPCBレイアウト・デザインにするのがよいでしょう。入力までの配線をできるだけ短くして、IR電圧降下と浮遊インダクタンスを小さくする必要があります。

VREFとRFBの間のPCBメタル・パターンも、ゲイン誤差を小さくするためにマッチングさせる必要があります。最大の高周波性能を得るには、I/Vアンプをできるだけデバイスの近くに配置します。

AD5424/AD5433/AD5445の評価用ボード評価用ボードは、12ビットのAD5445と電流／電圧アンプAD8065で構成されています。評価用ボードには10VのリファレンスADR01が内蔵されています。SMB入力を介して外部リファレンスも印加できます。

評価用キットは、DACを制御するための自己インストール型PCソフトウェアを備えたCD-ROMで構成されています。このソフトウェアを使って、ユーザはデバイスにコードを書き込むことができます。

評価用ボードの操作電源このボードには±12Vと＋5Vの電源が必要です。＋12VのVDDとVSSを使用して出力アンプに電源を供給し、＋5VによってDAC（VDD1）とトランシーバ（VCC）に電源を供給します。

いずれの電源も、10µFのタンタル・コンデンサと0.1µFのセラミック・コンデンサでそれぞれのグラウンド・プレーンにデカップリングされています。

内蔵リファレンス（ADR01）とJ2から印加する外部リファレンスのいずれかを選択するために、Link1（LK1）が用意されています。

AD5424/AD5433/AD5445

REV. 0 ― 19 ―

AD5424/AD5433/AD5445

図11. 評価用ボードの回路図

VD

D

VS

S

I OU

T2

VD

D

RF

B

VR

EF

TP

2

VD

D

+V

INV

OU

T

TR

IMG

ND

I OU

T1

AD

5424

/AD

5433

/A

D54

45

U1

U3

LK1

C8

0.1µ

F

C7

4.7p

F

C9

10µF

C10

0.1µ

F

C3

10µF

C4

0.1µ

F

P1–

19P

1–20

P1–

21P

1–22

P1–

23P

1–24

P1–

25P

1–26

P1–

27P

1–28

P1–

29P

1–30

P2–

3

P2–

2

P2–

1

P2–

4

AG

ND

VS

SV

DD

1

VD

D

C13

0.1µ

F

C14

10µF

C15

0.1µ

F

C16

10µF

C17

0.1µ

F

C18

10µF

+

P2–

6

P2–

5

C19

0.1µ

F

C20

10µF

+++

U2

AD

R01

AR

4

526

J1

74

326

V–

V+

+

C11

10µF

C12

0.1µ

F

+

TP

1

R1

VD

D1

C5

10µF

C6

0.1µ

F

+

DB

015

DB

114

DB

78

DB

87

DB

96

DB

105

DB

114

CS

16R

W17

DB

69

DB

510

DB

411

DB

312

DB

213

3

AB

17 18 1314222120192323 15 165 6 12111098721 3 4

B5

B4

OE

AB

LEA

BB0

B1

B2

B3

CE

BA B7

B6

A2

A3

GN

DC

EA

BA

7

A6

A5

A4

OE

BA

LEB

A

A0

A1

5 6 12111098721 3 4

B5

B4

OE

AB

LEA

BB0

B1

B2

B3

CE

BA B7

B6

A2

A3

GN

DC

EA

BA

7

A6

A5

A4

OE

BA

LEB

A

A0

A1

R2

10kΩ

VC

C R3

10kΩ

VC

C R4

10kΩ

VC

C R5

10kΩ

VC

C

VC

C

VC

C

VC

C

VC

C

P1–

36

P1–

31

P1–

8

P1–

1

P1–

14

P1–

7P

1–6

P1–

5

P1–

4P

1–3

P1–

2

P1–

9

A–B

(MS

B)

B–A

(MS

B)

A–B

(LS

B)

B–A

(LS

B)

J4

J3

J2外部リファレンス�

出力�

C2

0.1µ

F

C1

0.1µ

F

U5

U4

74A

BT

543

74A

BT

543

VC

C

17 18 1314222120192324 15 16

GN

D

DB

0

DB

1

DB

7

DB

8

DB

9

DB

10

DB

11

CS

R/W

DB

6

DB

5

DB

4

DB

3

DB

2

18 20 1 2 19

― 20 ― REV. 0

図12. シルクスクリーン―部品実装側

EVAL-AD5424/ AD5433/AD5445EB

J1出力�

EXTVREF

R/W

DB10DB8DB6DB4DB2DB0

DB11DB9DB7DB5DB3DB1

U1U3

C4

C3U2

J2CS RW

R3

J4

U4

C20

C19

C17

C18 C14 C16

C13 C15

P2

CS

J3

P1

R2 C1

C2

C12

C5 C8

C7

LK1

TP1

C6R1

C10

TP2

R4

R5U5

VC

C

DG

ND

AG

ND

VS

S

VD

D

VD

D1

AD5424/AD5433/AD5445

REV. 0 ― 21 ―

AD5424/AD5433/AD5445

表VI. AD5424/AD5433/AD5445評価用ボードの部品表

名前パーツの内容値公称誤差 PCB転写マーク在庫コード

C1、C２、C４、 X7Rセラミック・コンデンサ 0.1µF 10% 0603 FEC 499-675C6、C8

C10、C12、C13、 X7Rセラミック・コンデンサ 0.1µF 10% 0603 FEC 499-675C15

C3、C5、C9、タンタル・コンデンサ― Tajシリーズ 10µF 20V 10% CAP\TAJ_B FEC 197-427C11、C14

C17、C19 X7Rセラミック・コンデンサ 0.1µF 10% 0603 FEC 499-675

C16、C18、C20 タンタル・コンデンサ― Tajシリーズ 10µF 10V 10% CAP\TAJ_A FEC 197-130

C7 X7Rセラミック・コンデンサ 4.7pF 10% 0603

CS TESTPOINT TESTPOINT FEC 240-345（パック）

DB0～DB11 赤のテストポイント TESTPOINT FEC 240-345（パック）

J1～J4 SMBソケット SMB FEC 310-682

LK1 3ピン・ヘッダー（3×1） LINK-3P- FEC 511-717、150-411

P1 36ピン・セントロニクス・コネクタ 36WAY FEC 147-753

P2 6ピン端子ブロック CON\POWER6 FEC 151-792

R1 1/16W抵抗 0603 装着なし

R2、R3、R4、R5 1/16W抵抗 10KΩ 1% 0603 FEC 911-355RW、TP1、TP2 赤のテストポイント TESTPOINT FEC 240-345（パック）

U1 AD5445 TSSOP20 AD5445BRU

U2* ADR425/ADR01/ADR02/ADR03 SO8NB ADR01AR

U3* AD8065 SO8NB AD8065AR

U4 74ABT543 TSSOP24 Fairchild 74ABT543CMTC

U5 74ABT543 TSSOP24 Fairchild 74ABT543CMTC

各コーナーゴム製貼り付け脚 FEC 148-922

* アンプとリファレンスの選択に関するセクションを参照してください。FEC - Farnell Electronic Components, Units 4 and 5 Gofton Court, Jamestown Road, Finglas, Dublin 11, Ireland. Tel. Int +353 (0)1 8309277 www.farnell.com

― 22 ― REV. 0

AD54xxデバイスの概要

部品番号分解能 DACの数 INL tS（max）インターフェースパッケージ機能

AD5403* 8 2 ±0.25 60ns パラレル CP-40 10MHz帯域幅10ns CS

____

パルス幅、4象限乗算抵抗

AD5410* 8 1 ±0.25 100ns シリアル RU-16 10MHz帯域幅、50MHzシリアル、4象限乗算抵抗


AD5424 8 1 ±0.25 60ns パラレル RU-16、 10MHz帯域幅、CP-20 17ns CS

____

パルス幅

AD5425 8 1 ±0.25 100ns シリアル RM-10 バイト・ロード、10MHz帯域幅、50MHzシリアル

AD5426 8 1 ±0.25 100ns シリアル RM-10 10MHz帯域幅、50MHzシリアル

AD5428 8 2 ±0.25 60ns パラレル RU-20 10MHz帯域幅、17ns CS____

パルス幅

AD5429 8 2 ±0.25 100ns シリアル RU-10 10MHz帯域幅、50MHzシリアル

AD5450 8 1 ±0.25 100ns シリアル RJ-8 10MHz帯域幅、50MHzシリアル

AD5404* 10 2 ±0.5 70ns パラレル CP-40 10MHz帯域幅、17ns CS____




AD5432 10 1 ±0.5 110ns シリアル RM-10 10MHz帯域幅、50MHzシリアル

AD5433 10 1 ±0.5 70ns パラレル RU-20、 10MHz帯域幅、17ns CS____

パルス幅CP-20

AD5439 10 2 ±0.5 110ns シリアル RU-16 10MHz帯域幅、50MHzシリアル

AD5440 10 2 ±0.5 70ns パラレル RU-24 10MHz帯域幅、17ns CS____

パルス幅

AD5451 10 1 ±0.25 110ns シリアル RJ-8 10MHz帯域幅、50MHzシリアル

AD5405 12 2 ±1 120ns パラレル CP-40 10MHz帯域幅、17ns CS____


AD5412* 12 1 ±1 160ns シリアル RU-16 10MHz帯域幅、50MHzシリアル、4象限乗算抵抗

AD5415 12 2 ±1 160ns シリアル RU-24 10MHz帯域幅、50MHzシリアル、4象限乗算抵抗

AD5443 12 1 ±1 160ns シリアル RM-10 10MHz帯域幅、50MHzシリアル

AD5445 12 1 ±1 120ns パラレル RU-20、 10MHz帯域幅、17ns CS____

パルス幅CP-20

AD5447 12 2 ±1 120ns パラレル RU-24 10MHz帯域幅、17ns CS____

パルス幅

AD5449 12 2 ±1 160ns シリアル RU-16 10MHz帯域幅、17ns CS____

パルス幅

AD5452 12 1 ±0.5 160ns シリアル RJ-8、 10MHz帯域幅、50MHzシリアルRM-8

AD5453 14 1 ±2 180ns シリアル RJ-8、 10MHz帯域幅、50MHzシリアルRM-8

* 将来の部品です。入手については工場にお問い合わせください。

AD5424/AD5433/AD5445

REV. 0 ― 23 ―

AD5424/AD5433/AD5445

外形寸法

16ピン薄型シュリンク・スモール・ 20ピン薄型シュリンク・スモール・アウトライン・パッケージ［TSSOP］アウトライン・パッケージ［TSSOP］

（RU-16）（RU-20）

寸法単位：mm 寸法単位：mm

20ピン・リード・フレーム・チップ・スケール・パッケージ［LFCSP］（CP-20）

寸法単位：mm

120

56

11

1615

10

2.252.10 SQ1.95

0.750.550.35

0.300.230.18

0.50BSC

12° （最大）�

0.20（基準）�

0.80 （最大）�0.65 （公称）� 0.05

0.020.00

1.000.900.80

実装面�


上面図� 底面図�3.75BSC SQ

4.0BSC SQ

平坦性�0.08

0.60�（最大）�

0.60�（最大）�

0.25 （最小）�

JEDEC規格MO-153ABに準拠�

20

1

11

10

6.40 BSC

4.504.404.30

ピン1

6.606.506.40

実装面�

0.150.05

0.300.19

0.65BSC 1.20�

（最大）�0.200.09 0.75

0.600.45

8°0°


平坦性�0.10

16 9

81

ピン1

実装面�

8°0°

4.504.404.30

6.40BSC

5.105.004.90

0.65BSC

0.150.05

1.20�（最大）�

0.200.09 0.75

0.600.45

0.300.19

平坦性�0.10


― 24 ― REV. 0

C03

160-

0-10

/03(

0)-J

パラレル・インターフェース付き8/10/12ビット、高帯域、乗算型D/Aコンバータ特長アプリケーション機能ブロック図概要AD5424/AD5433/AD5445 —仕様タイミング仕様絶対最大定格オーダー・ガイドESDに関する注意

ピン配置AD5424ピン機能の説明ピン配置AD5433ピン機能の説明ピン配置AD5445ピン機能の説明代表的な性能特性用語集DAC部パラレル・インターフェース回路動作単電源アプリケーション正の出力電圧ゲインの増加DACをデバイダまたはプログラマブル・ゲイン素子として使用する場合リファレンスの選択アンプの選択アンプの選択AD5424/AD5433/AD5445の評価用ボード評価用ボードの操作外形寸法

AD5424/AD5433/AD5445: パラレル・インターフェース付き …AD5424/AD5433/AD5445...

Documents

Transcript of AD5424/AD5433/AD5445: パラレル・インターフェース付き …AD5424/AD5433/AD5445...