บทที่ 4 วงจรขยาย BJT เบื้องต น (Basic BJT...

172 222 Engineering Electronics :บทที่ 4 วงจรขยาย BJT เบ้ืองตน (Basic BJT Amplifier)

CH4-1/25

บทที่ 4 วงจรขยาย BJT เบื้องตน (Basic BJT Amplifier) • จากบทที่สาม เราศึกษาการทํางานของ BJTs และทําการวิเคราะหและออกแบบ

ผลตอบสนองทาง DC ของ BJTs

• บทที่ส่ี เนนการประยุกตการใชงาน BJTs เพ่ือเปน อุปกรณที่ใชในการขยายเชิงเสน (linear amplifier)

• Linear Amplifier คือ วงจรขยายสัญญาณ analogue แบบเชิงเสน โดยที่ output signal= input signalxconstant คา constant นี้โดยปกติจะมากกวาหนึ่ง

• Linear Amplifier นั้นสามารถใหอัตราขยายกําลัง (power gain) แกสัญญาณ หมายความวา “power ของ output signal นั้นมากกวา power ของ input signal”

ส่ิงที่ตองทราบ

• common-emitter configuration

• common-collector (emitter-follower) configuration

• common-base configuration

4.1 สัญญาณแอนะล็อก (Analogue Signals) และ วงจรขยายสัญญาณเชิงเสน (Linear Amplifiers)


• สัญญาณแอนะล็อก (analogue signal) คือ สัญญาณที่ขนาด (magnitude)นั้นเปนคาคงที่ ณเวลาใดเวลาหนึ่งและคานั้นเปล่ียนแปลงตามเวลา

• วงจรแอนะล็อก (analogue circuit) คือ วงจรทางอิเล็กทรอนิกสที่ประมวลผลสัญญาณแอนะล็อก

• สัญญาณท่ีเปล่ียนแปลงตามเวลานั้นบางครั้งตองถูกขยาย(amplified) เสียกอน กอนที่จะนําสัญญาณนั้นไปใชงานได เพราะ magnitude ของสัญญาณนั้นอาจจะนอยเกินไป ยกตัวอยางเชนระบบเครื่องเลน compact disc (รูปที่4.1)

รูปที่4.1 Block diagram ของระบบเครื่องเลน compact disc [DAN]

• กําลังทางไฟฟาที่ออกมาจาก CD player นั้นไมมากพอที่จะขับลําโพง (Speakers) ได ดังนั้นสัญญาณท่ีออกมาจาก CD Player นั้นจะตองไดรับการขยาย ในสวนของภาคขยายนั้นตองใช DC power เพื่อจายแรงดัน DC ท่ีใชในการไบอัส amplifier


CH4-2/25

• วงจรขยายสัญญาณนั้นตองมีความเปนเชิงเสน (linear) เพ่ือคงไวซึ่งคุณลักษณะของเสียงที่ออกมาจาก CD Palyer

• จากรูปที่4.1 แสดงใหเห็นวาการวิเคราะหวงจรนั้นแบงออกเปนสองสวนคือ DC analysis และ AC analysis สวนของ DC analysis มาจากสวนของ DC voltage ที่ใชในการไบอัส amplifier ขณะที่สวนของ AC analysis นั้นมาจาก วิเคราะหผลตอบสนองของวงจรอันเนื่องมาจากสัญญาณท่ีเปล่ียนแปลงตามเวลา (time varying signal)

• การวิเคราะหนั้นเราจะใช superposition โดยการวิเคราะหแยกสวนระหวาง DC และ AC analysis

o ชวงที่วิเคราะห DC นั้น เรา set ให ac source เปนศูนย o ชวงที่วิเคราะห AC นั้น เรา set ให dc source เปนศูนย

4.2 โครงแบบวงจรขยายสัญญาณโดยใชทรานซิสเตอรพื้นฐาน (Basic Transistor Amplifier Configurations)

• Transistor มักใชเปนอุปกรณในการขยายสัญญาณเพราะวา transistor นั้นมีอัตราการขยายที่สูง

• การขยายสัญญาณนั้น transistor เองตองไดรับการไบอัสโดยใช dc voltage (รูปที่4.2(b)) โดยการไบอัสนี้จะเปนการกําหนด Q-point ซึ่งควรที่จะอยูในยานของ forward-active region

• หากมีสัญญาณท่ีเปล่ียนแปลงตามเวลา เชน sinusoidal ทําการซอนทับ (superimpose) มากับ dc voltage (ในที่นี้คือ VBB) ก็จะทําให output voltage นั้นเปล่ียนแปลงตาม transfer function ของวงจร

• ชวงที่ output voltage นั้นเปล่ียนแปลงตามสัญญาณ ac นั้น หาก transistor นั้นยังทํางานอยูในยานของ forward-active region วงจรเองก็ยังมีการขยายสัญญาณ แตถา transistor อยูในยาน cut-off region หรือ saturation region จะไมมีสัญญาณออกมาจากวงจร ดังนั้นเราควรตองระวังไมใหวงจรขยายสัญญาณทํางานในชวง cut-off หรือ saturation mode

รูปที่4.2 (a) วงจร inverterท่ีสัญญาณ Input มีท้ัง ac และ dc (b) วงจร inverterท่ีแยกสวนของ ac และ dc ของสัญญาณ Input (c) Transfer function [DAN]


CH4-3/25

สัญกรณ (Notation) ตัวแปร ความหมาย

,B BEi v สัญญาณรวม (AC+DC)

,B BEI V DC

,b bei v AC

,b beI V เฟสของสัญญาณ

4.2.1. การวิเคราะหเชิงกราฟ(Graphical Analysis)และวงจร AC สมมูล(AC Equivalent Circuit)

• จุด Q-point นั้นถูกกําหนดจาก DC voltage ที่ทําการไบอัสวงจร

• เมื่อมีสัญญาณ sinusoidal voltage ที่เปน input voltage ที่ถูกซอนมากับแรงดัน DC (VBB) แรงดันที่ขาเบสที่เปล่ียนแปลงอันเนื่องมาจาก sinusoidal voltage ทําใหกระแสเบสเปลี่ยนแปลงตาม (รูปที่4.4)

• กระแสเบสที่เปล่ียนแปลงสงผลใหกระแส collector นั้นเปล่ียนตามความสัมพันธ

C Bi iβ= ซึ่งการเปลี่ยนแปลงของกระแส collector นั้นทําใหแรงดัน output เปล่ียนแปลงผานตัวตานทาน RC เชนเดียวกัน

รูปที่4.4 Output characteristic ของ transistor พรอมทั้ง Load line ของวงจรในรปูที่4.3 [DAN]

• นอกจากการอธิบายความสัมพันธระหวางกระแสที่เปล่ียนแปลงและแรงดันของวงจรโดยใชรูปแลว Mathematical model สําหรับการแสดงความสัมพันธระหวางการเปลี่ยนแปลงของกระแสในรูป sinusoidal และแรงดัน ณ จุดตางๆของวงจรนั้นเปนส่ิงจําเปนอยางยิ่ง

• สมมุติฐานที่ต้ังไวคือ วงจรขยายนั้นเปนเชิงเสน (Linear Amplifier) และการวิเคราะหผลตอบสนองของสัญญาณ AC และ DC นั้นสามารถแยกพิจารณาโดยใหวิธี superposition ได

รูปที่4.3 วงจร common-emitter [DAN]


CH4-4/25

คําถาม “แลวกรณีไหนวงจรขยายถึงจะมีคุณลักษณะเปนเชิงเสนคะ?” คําตอบ “ถึงแมวา transistor นั้นจะเปนอุปกรณที่ไมเปนเชิงเสน แตความสัมพันธระหวางกระแสและแรงดันของ Transistor นั้นสามารถประมาณใหเปนเชิงเสนไดถาสัญญาณน้ันมีขนาดเล็กๆ (small signal)” (รูปที่4.5)

4.2.2. วงจรสมมูลของBJTs กรณีสัญญาณมีขนาดเล็กโดยใช Hybrid-π โมเดล

(Small-Signal Hybrid-π Equivalent Circuit for Bipolar Transistor)

• จากรูปที่ 4.5 หากสัญญาณที่เปล่ียนแปลง (AC) นั้นมีขนาดเล็กพอ ความสัมพันธระหวางกระแสและแรงดันรอบจุด Q-point นั้นสามารถเขียนไดวา

be bv i rπ= (4.1) โดยที่คา rπ นั้นก็คือสวนกลับของ slope ณ จุด Q-point ของกราฟที่4.5

คาของ rπ นั้นหาไดจาก

/

/

11

1 1 .1

BE T

BE T

v VS

FB

BE BEQ pt

Q pt

BQv VS

T F TQ pt

I ei

r v v

II er V V

π

π

β

β

−

−

−

⎛ ⎞∂ ⎜ ⎟+∂ ⎝ ⎠= =

∂ ∂

⎛ ⎞= =⎜ ⎟+⎝ ⎠

(4.2)

ดังนั้น

be T

b BQ

v Vri Iπ= = (4.3)

rπ นั้นเรียกวา diffusion resistance หรือ base-emitter input resistance พิจารณาความสัมพันธระหวาง output current (ic) กับ input voltage (vbe)

C C

BE BE Q pt

i iv v

−

Δ ∂=

Δ ∂ (4.4)

.Cc be

BE Q pt

ii vv

−

∂=∂

(4.5)

/BE Tv V

C Si I eα= (4.6)

/1 . BE T CQv VCS Q pt

BE T TQ pt

Ii I ev V V

α−

−

∂= =

∂ (4.7)

รูปที่4.5 ความสมัพันธระหวาง iB vs vBE กรณีท่ีมีสัญญาณทับซอนเปน sinusoidal [DAN]

รูปที่4.6 พิจารณา BJTs เปน two-port network [DAN]

รูปที่4.7 Small-Signal Hybrid-π Equivalent Circuit

สําหรับ npn [DAN]

สังเกตุวา คาของ rπ นั้นขึ้นอยูกับ Q-point (มาอีกแลวคะ ความสําคัญของการเลือก Q-point)


CH4-5/25

( ) ( )1 1 1CQ EQ BQm

T T T e

I I Ig

V V V r rπ

β β+ += ≅ = = = (4.8)

re คือ คาความตานทานที่ขา emitter ขณะที่ rπ คือคาความตานทานที่ขา base

gm คือคา Conductance เนื่องดวยตามสมการ 4.7 เห็นไดวา gm นั้นแสดงใหเห็นถึงความสัมพันธของ กระแส IC กับแรงดัน Vbe ซึ่งเปนคนละขั้วกัน ดังนั้นเราจึงเรียกคา gm วา Transconductance แทนที่จะเปน Conductance เฉยๆ

Hybrid-π equivalent circuit for the npn BJT แสดงในรูปที่ 4.7

การแสดงความสัมพันธระหวาง output และ input ของ npn BJT นั้นสามารถแสดงใหอยูในรูปของความสัมพันธระหวางกระแสขาออก (Ic) และกระแสขาเขา (Ib)ไดเชนกัน โดยที่

การเปล่ียนแปลงของกระแส Collector (DC+AC) ประมาณไดเทากับ

.CC B

B Q pt

ii ii

−

∂Δ = Δ

∂ ซึ่งหากแสดงแคผลของ AC เทานั้น เขียนใหมไดวา

. ;C Cc b

B BQ pt Q pt

i ii ii i

β− −

∂ ∂= =∂ ∂

ดังนั้นความสัมพันธทาง ac ของกระแส collector และ

กระแส base เขียนไดวา c bi iβ= และ small signal model ของ npn BJT ที่ใชความสัมพันธของกระแส input และ output นั้นแสดงในรูป 4.8

เทคนิคการวิเคราะหเชิง AC ของ BJT

สมมุติฐานคือ “วงจรน้ันเปนเชิงเสน” ดังน้ันการวิเคราะหทาง AC และ DC น้ันเราสามารถแยกวิเคราะหไดโดยใช superposition theorem โดยมีข้ันตอนการวิเคราะหดัวน้ีคือ

DC Analysis:

1. BJT ตองทํางานใน forward active mode เพื่อใหการทํางานของอุปกรณเปนแบบเชิงเสน

2. วิเคราะหผลของแหลงจายที่เปน DC เทานั้น Q-point ของวงจร

AC Analysis:

1. แทนที่ BJT ดวย small signal model (ใชแบบใดก็ไดแลวแตความถนัด)

2. ใหแหลงจาย dc ทุกตัว ใหมีคาเปนศูนย (current source “open circuit”, voltage source “short circuit”)

3. วิเคราะหผลทาง AC

รูปที่4.8 Small-Signal Equivalent Circuit สําหรับ npn

ผานคา β [DAN]


CH4-6/25

4.2.3 Hybrid-π Equivalent Circuit and Early Effect


• small-signal model กอนหนานี้ (รูปที่ 4.7 และ 4.8) นั้นประมาณวา กระแส collector นั้นคงที่แมวาแรงดัน VCE จะเปล่ียนแปลง แตในความเปนจริงนั้นไมเปนอยางนั้นเลย

• ในการใชงานจริง กระแส Collector นั้นจะเปล่ียนแปลงตามแรงดัน VCE ตามสมการ

exp . 1 CEBEC S

T A

vvi IV V

α⎡ ⎤⎛ ⎞ ⎛ ⎞

= +⎢ ⎥⎜ ⎟ ⎜ ⎟⎝ ⎠ ⎝ ⎠⎣ ⎦

(4.9)

โดยที่ VA คือ Early Voltage พิจารณาหาคา output resistance (Ro) จากสมการที่ 4.9 ได

วา

exp . 11

exp

CEo

C Q pt

CEBES

T AC

o CE CEQ pt

Q pt

BES

T CQ

A A

Q pt

Ao

CQ

vri

vvIV Vi

r v v

vIV I

V V

VrI

α

α

−

−

−

−

∂=

∂

⎡ ⎤⎡ ⎤⎛ ⎞ ⎛ ⎞∂ +⎢ ⎥⎢ ⎥⎜ ⎟ ⎜ ⎟

∂ ⎢ ⎥⎝ ⎠ ⎝ ⎠⎣ ⎦⎣ ⎦= =∂ ∂

⎡ ⎤⎛ ⎞⎢ ⎥⎜ ⎟

⎝ ⎠⎣ ⎦= ≅

=

ro คือ small-signal transistor output resistance small-signal model กรณีท่ีรวมผลของ Early Effect น้ันแสดงในรูปท่ี 4.9

รูปที่ 4.9 Small-signal model ท่ีรวมผลของ Early Effect (a) transconductance parameter (gm) (b) current

gain parameter(β) [DAN]


CH4-7/25

4.2.4 วงจรสมมูลแบบเพิ่มเติม (Expanded Hybrid-π Equivalent Circuit)

• กรณีที่แบบจําลองที่ตองการใหมีความเที่ยงตรงสูงขึ้นนั้นตัวแปร rb and rμ ไดนํามาเพิ่มในแบบจําลอง ดังรูปที่ 4.10

รูปที่ 4.10 วงจรสมมลูแบบ hybrid-π แบบขยาย [DAN]

• rb คาความตานทานอนุกรม (series resistance) ที่อยูบริเวณ base โดยทั่วไปมี

คาประมาณ ไมกี่สิบโอหม และมีคานอยกวา rπ มากดังนั้นจึงสามารถละเลยในการพิจารณาไดในยานความถี่ตํ่า กรณียานความถี่สูงคาของ rb ไมสามารถละเลยไดเนื่องจากมีผลของคาปาซิเตอรเขามาเกี่ยวของ

• rμ คือ reverse-biased diffusion resistance ของขั้ว base-collector คาของ

rμ อยูในยาน MΩ โดยทั่วไปสามารถพิจารณาเปน open circuit ไดเพราะคา

ของ rμ นั้นมากกวา rπ อยางไรก็ตาม rμ นั้นเปนสวน feedback จากทาง output node มาสู input node ดังนั้นกระแส base (Ib) นั้นเปน function ที่

ขึ้นอยูกับ output voltage (VCE) เล็กนอยผานคาของ rμ

4.2.5 วงจรสมมูลกรณีสัญญาณขนาดเล็กแบบอื่น (Other Small-Signal Parameters and Equivalent Circuits)

• h-parameter model แบบจําลองแบบ h-parameter นั้นอาศัยการวิเคราะหแบบกระแสและแรงดันของ two-port network โดยทั่วไปคา h-parameter นั้นทางผูผลิตจะใหไวใน datasheet

เพ่ือใหการใชงานอุปกรณอยางมีประสิทธิภาพ เราควรจะทราบวา ♣ h-parameter

แตละตัวนั้นส่ือถึงอะไร ♣ มีนิยามวาอยางไร รวมถึง ♣ ความสัมพันธระหวาง h-

parameter model, hybrid-π model และ β model

♣ อยางไรก็ตามการวิเคราะหของเราจะ เพ่ือใหงายตอการวิเคราะห จึง

พิจารณาให rμ และ rπ เสมือนวาไมมีเสียกอน แตยังไงก็อยากให

นักศึกษาตระหนักถึงผลของ rμ และ rπ นะคะ


CH4-8/25

แบบจําลองชนิด h-parameter ของ npn BJT ที่ตอแบบ common emitter นั้นแสดงในรูปที่ 4.11

รูปที่ 4.11 (a) npn BJT (b) h-parameter model สําหรับการตอแบบ common emitter [DAN]

• วิเคราะหแบบ two-port network เขียนสมการของแรงดันขาเขาและกระแสขาออกไดดังนี้

be ie b re cev h i h v= + (4.10)

c fe b oe cei h i h v= + (4.11)

นัยยะของสัญลักษณ ดังนี้ i = input r = reverse f = forward o = output e = common emitter

ดังนั้นการไดมาซึ่งคา h-parameter ไดจากสมการ คาของ hie หาไดจากสมการที่ (4.10)

0

//ce

beie b

b v

vh r r r ri π μ π

=

= = + ≅ (4.12)

หากพิจารณา small signal ที่เปน h-parameter model และ ให vce =0 นั้นแสดงในรูปที่ 4.12

รูปที่ 4.12 แบบจําลอง hybrid-π แบบเพิม่เติม กรณีท่ี output short-circuited [DAN]


CH4-9/25

การพิจารณาหาคา hfe จากสมการที่ (4.11)

0ce

cfe m

b v

ih g ri π β

=

= = = (4.13)

† สังเกตุไดวาคาของ hie และ hfe นั้นหาไดจากการ short circuit ที่ output terminal (vce=0)

• เชนเดียวกัน การหาคาของ hre และ hoe นั้นทําไดโดยการให ib =0

(Open Circuit ดาน input)

0b

bere

ce i

vhv

=

= (4.14)

be cerv V v

r rπ

ππ μ

= =+ (4.15)

0b

coe

ce i

ihv

=

= (4.16)

จากรูปที่ 4.13 กระแส collector เขียนไดวา:

ce cec m

o

ce cec m ce

o

v vi g Vr r r

r v vi g vr r r r r

ππ μ

π

π μ π μ

= + ++

⎛ ⎞= + +⎜ ⎟⎜ ⎟+ +⎝ ⎠

(4.17)

( ) ( )0

1 11 1 1

b

mcoe

ce o o oi

g rihv r r r r r r r

π

π μ π μ

β

=

+ += = + = + ≅

+ + (4.18)

รูปที่ 4.13 แบบจําลอง hybrid-π แบบเพิม่เติม กรณีท่ี input open-circuited [DAN]


CH4-10/25

รูปที่ 4.14 h-parameter จาก datasheet ของ 2N222A


CH4-11/25


CH4-12/25


CH4-13/25

4.3 วงจรขยายพืน้ฐาน (Basic Transistor Amplifier Configurations)

วงจรพ้ืนฐานของ BJT มี 3 แบบคือ Common Emitter, Common Base และ Common Collector (ทายสุดแลวควรจะทราบวาแตละแบบใชงานแตกตางกันอยางไรนะคะ)

พิจารณา BJT เปน Two-Port Network

ความสัมพันธระหวาง Input (voltage/current) และ Output (voltage/current) มีอยู 4 รูปแบบดวยกันคือ

1. Voltage Amplifier

2. Current Amplifier

3. Transconductance Amplifier

4. Transresistance Amplifier

4.4 Common-Emitter Amplifiers

ส่ิงที่ตองทราบ ======================================================

ที่เรียกวา “common emitter” นั้นก็เพราะขา emitter เปนขาที่เชื่อมตอกันระหวาง input และ output ที่ตอลง ground

====================================================== 4.4.1 Basic Common-Emitter Amplifier Circuit

รูปที่ 4.15 Common Emitter แบบใช voltage divider ในการไบอัส [DAN]

Two-Port Network


CH4-14/25

• Cc ไวสําหรับปองกันไมใหสัญญาณ DC ที่มาจากทาง Input Signal เขามากวนวงจรสวนขยายของเรา เพราะวาเราตองการใหการไบอัสระดับ DC ของวงจรนั้นขึ้นอยูกับการตั้งคาของ R1 และ R2

ข้ันตอนในการทํา small-signal analysis 1. พิจารณาแคผลของ AC เทานั้น สมมุติวายานความถี่ที่พิจารณานั้นสูงมากพอที่จะสมมุติไดวาคา impedance ของ capacitor นั้นมีคานอยมาก จนถือไดวา short circuit 2. Node ใดก็ตามที่แรงดันมีคาคงที่ Node นั้นพิจารณาใหเปน ac ground ได 3. เขียนวงจรสมมูลใหมหลังจากการพิจารณาในขอ 1 & 2 ดังนั้นจากวงจรในรูปที่ 4.15 สามารถเขียนวงจรสมมูลที่เปน small-signal model ไดดังนี้

รูปที่ 4.16 Small-Signal Model ของวงจรในรูปที่ 4.15 [DAN]

วิธีวิเคราะห 1. คาของ small-signal model นั้นขึ้นอยูกับ Q-point ของ transistor ที่ไดแสดงไวในสมการที่ 4.3 & 4.8 2. ตองวิเคราะหหา Q-point ของ Transistor นั้นเสียกอน

DC Analaysis: อางอิงจากบทที่สามนะคะ ยอนกลับไปอานดูวาทําไดอยางไร ไดวา ICQ=0.95mA, VCEQ=6.31V AC Analysis:

ใหคา β = 100, VBE(on)=0.7V, VA=100V

3

(0.026)(100) 2.74(0.95 10 )

T T

BQ CQ

V Vr kI I xπ

β−= = = = Ω

3(0.95 10 ) 36.5 /

(0.026)CQ

mT

I xg mA VV

−

= = =

3

100 105(0.95 10 )

Ao

CQ

Vr kI x −= = = Ω

พิจารณาหาคาของ voltage gain (Vo/Vs)

( )//m o CVo g V r Rπ= −


CH4-15/25

1 2

1 2

// // .// // S

S

R R rV VR R r R

ππ

π

⎛ ⎞= ⎜ ⎟+⎝ ⎠


( ) 1 2

1 2

// // //. .// //

m o C

S S S

g V r RV R R rVo VoAvV V V V R R r R

ππ π

π π π

− ⎛ ⎞= = = ⎜ ⎟+⎝ ⎠

( ) 1 2

1 2

// //// .// //

93.7 // 6.3 // 2.74(36.5 / )(105 // 6 )93.7 // 6.3 // 2.74 0.5

163

m o CS

R R rAv g r RR R r R

k k kAv mA V k kk k k k

Av

π

π

⎛ ⎞= − ⎜ ⎟+⎝ ⎠

⎛ ⎞= − ⎜ ⎟+⎝ ⎠= −

พิจาณาหาคาของ Input Impedance (Ri)

1 2// // 93.7 // 6.3 // 2.74 1.87Ri R R r k k k kπ= = = Ω พิจาณาหาคาของ Output Impedance (Ro)

( )// 105 // 6 5.68o CRo r R k k k= = = Ω

4.4.2 Circuit with Emitter Resistor

รูปที่ 4.17 Common Emitter with RE [DAN]


• เนื่องดวยคา β นั้นขึ้นอยูกับ อุณหภูมิ ดังนั้นหากการกําหนด Q-point นั้น

เปนตัวแปรที่ติดอยูกับคา β จะทําใหจุด Q-point ก็ตองเปล่ียนตามอุณหภูมิดวยเชนกัน สถานการณนี้ถือวา”วงจรนั้นขาดเสถียรภาพ”

“ไมตองการ”

• เพ่ือลดผลการเปลี่ยนแปลง Q-point กรณีที่อุณหภูมิเปล่ียนอันเนื่องมาจาก

คา β ที่ขึ้นอยูกับ อุณหภูมิ เราจะใชวงจร Common Emitter with RE (รูปที่ 4.17)

รูปท่ี 4.18 Small-Signal Model ของวงจรในรูปท่ี 4.17 [DAN]


CH4-16/25

รูปที่ 4.18 Small-Signal Model ของวงจรในรูปที่ 4.17 [DAN]

วิเคราะหวงจร

• Small-Signal Analysis model แสดงในรูปที่ 4.18

( ) CVo Ib Rβ= −

( )( )1b e E b EVin i r i R i r Rπ π β= + = + +

ดังนั้น Input Impedance (Ri) มีคาเทากับ

( )( )1// 2 //

1 E

Ri R R Rib

Rib r Rπ β

=

= + +

• พิจารณาหา Voltage Gain (Av=Vo/Vs)

.RiVin VsRi Rs

⎛ ⎞= ⎜ ⎟+⎝ ⎠

( )( )( )

( )( )( )

.

1

.1

b C

b E

C

E

C

E

Vo Vo VinAvVs Vin Vs

i RVoVin i r R

Vin RiVs Ri Rs

R RiAvRi Rsr R

RAvR

π

π

ββ

ββ

= =

−=

+ +

⎛ ⎞= ⎜ ⎟+⎝ ⎠− ⎛ ⎞= ⎜ ⎟++ + ⎝ ⎠

−≅

กรณีที่ 1β >> และ ER rπβ >>

♣ เปนที่สังเกตไดวาคาของ Av นั้นไมติดอยูในรูปของ β ดังนั้น การเปล่ียนแปลงอุณหภูมิภายนอกของวงจรจะไมทําใหระบบเปล่ียนแปลงมากนัก (ระบบมีเสถียรภาพทาง

อุณหภูมิดีขึ้น) ♣


CH4-17/25

4.4.3 Circuit with Emitter Bypass Capacitor

รูปที่ 4.19 Common Emitter with RE และbypass Capacitor CE [DAN]


• จากสมการ Voltage Gain ของ Common Emitter with RE แสดงใหเห็นวาการใส RE เขาไปในวงจรนั้นเพ่ิมเสถียรภาพแกวงจรก็จริงแตก็ทําให Av ลดลงดวยเชนกัน จึงเปนที่มาของวงจร “Common Emitter with RE and bypass Capacitor CE”

• เนื่องดวย Av เปนการพิจารณาผลตอบสนองทาง AC ดังนั้นเพ่ือเปนการเพ่ิม Av ใหแกระบบจึงใส Bypass Capacitor, CE เขาไปในวงจร เพราะวาหากเขียน Small-Signal Model ของวงจรในรูปที่ 4.19 แลวก็จะพบวา RE2 ก็จะถูก Bypass ออกไปโดย CE ดังนั้น Small-Signal Model ก็จะปรากฏเพียงแค RE1

4.5 การวิเคราะหเสนทางเดนิของโหลดแบบ AC (AC Load Line Analysis)


Ο Concept ของ AC Loadline

Ο สามารถคํานวณหาคา คาที่เปล่ียนแปลงแบบสมดุลที่มีคามากที่สุด (Maximum Symmetrical Swing) ของ Output Signal ได


CH4-18/25

4.5.1 เสนทางเดินของ Load กรณีท่ีสัญญาณเปน AC (AC Loadline)

รูปที่ 4.20 DC และ AC Loadline

• Loadline ที่แสดงใหเห็นเปนของวงจรที่ในรูปที่ 4.19 [DAN] การหา DC Loadline พิจาณาจากผลตอบสนอง DC (DC Analysis)

** Q-point วิ่งตาม DC Loadline ** KVL: Output Loop ( )1 2C C CE E E EV I R V I R R V+ −= + + + +

( ) ( )

( ) ( )

1 2

1 2

1CE C C E E

CE C C E E

V V V I R R R

V V V I R R R

ββ

+ −

+ −

⎡ ⎤⎛ ⎞+= − − + +⎢ ⎥⎜ ⎟

⎝ ⎠⎣ ⎦

≅ − − + +

จากสมการขางตนสามารถเขียนเปน DC Loadline ไดดังรูปที่ 4.20


CH4-19/25

การหา AC Loadline พิจาณาจากผลตอบสนอง AC (AC Analysis)

• จาก Small-Signal Model ของวงจรดังกลาว KVL: Output Loop of Small-Signal Model

1 0c C ce e Ei R v i R+ + =

( )1ce c C Ev i R R≅ − +

เขียนเปนสมการ AC Loadline ในรูปที่ 4.20 ==========================================================

** ปุจฉา **** “สังเกตุไดวา Slope ของ DC Loadline และ AC Loadline น้ันไมเทากัน แลวจะมีผลยังไงในทางปฏิบัติคะ???”

========================================================== 4.5.2 คาท่ีเปลี่ยนแปลงแบบสมดุลท่ีมีคามากที่สุด (Maximum Symmetrical Swing)

ส่ิงที่ควรทราบ

• การที่มีสัญญาณที่เปล่ียนแปลงตามเวลา (Time Varient Signal) เขามาทําใหมีการเปล่ียนแปลงของสัญญาณขาออกเชนกัน ซึ่งความสัมพันธของการเปล่ียนแปลงนี้พิจาณาไดจาก AC Loadline

• Maximum Output Swing คือ ระดับแรงดันขาออกที่ยังทําใหสัญญาณ Output ยังคงสภาพเดิมอยู (สัญญาณท่ีรูปรางยังไมเพ้ียนไปจากเดิม)

• AC Loadline สามารถบงบอกไดถึง Maximum Output Swing

รูปที่ 4.21 การหา Output Swing จาก AC Loadline [DAN]


CH4-20/25

4.6 Common-Collector (Emitter-Follower) Amplifier

ส่ิงที่ควรทราบ

Ο วิเคราะหวงจร Common-Collector ได

Ο ทราบถึงคุณสมบัติของวงจร Common-Collector

รูปที่ 4.22 Emitter-Follower Circuit [DAN]

รูปที่ 4.23 Small-Signal Model of Emitter Follower Circuit [DAN]

รูปที่ 4.24 Redrawn Small-Signal Model [DAN]

4.6.1 Small-Signal Voltage Gain (Av)

.Vo Vo VinAvVs Vin Vs

= = #

S

Vin RiVs Ri R

=+

#

( )( )

//

1E

e b

Vo Io ro R

Io I Iβ

=

= = +

in bV I r Voπ= +

( ) ( )( ) ( )

1 . //1 . //

b E

b b E

I ro RVoVin I r I ro Rπ

ββ

+=

+ +

( ) ( )( ) ( )

1 . //1 . //

E

E

ro RVoVin r ro Rπ

ββ

+=

+ + #


CH4-21/25

4.6.2 Input and Output Impedance (Ri and Ro)

Input Impedance:

( )( )

( )

1 //

1 //

b Einib

b b

ib E

I r ro RVRI I

R r ro R

π

π

β

β

+ += =

= + +

พิจารณาจาก Small-Signal Model 1// 2 //Ri R R Rib= #

Output Impedance:

• การหาคา Output Imdeance นั้นพิจารณาให Independent Souces ท่ีอยูภายใน Two Port ท่ีพิจารณาเปน ศูนย (Voltage Source = Short Circuit, Current Source = Open Circuit)

• ให External Source (Vx) apply ที่ Two Port ที่ตองการพิจารณาหาคา

Impedence ที่ Port นั้นๆ โดยที่ VxRxIx

= กรณีนี้ก็คือ Rx=Ro

รูปที่ 4.25 Small-Signal Model สําหรบัการหา Output Impedence [DAN]

KCL ที่ Output Node:

mE o

Vx Vx VxIx g VR r rπ

π

+ = + +

เนื่องดวย V Vxπ = − ดังนั้น 1 1 11/

1 // // //

mE o

E om

IxRo gVx R r r

Ro R r rg

π

π

= = + + +

=

เนื่องดวย mgrπ

β=

1 1 1 1

1 1 1 1

// //1

E o

E o

E o

IxRo Vx r R r r

Ro r R rrRo R r

π π

π

π

β

β

β

= = + + +

+= + +

=+


CH4-22/25

4.6.3 Small-Signal Current Gain (Ai)

รูปที่ 4.24 Redrawn Small-Signal Model [DAN]

Current Gain (Ai):

.Ie Ie IoAiIi Io Ii

= =

o

o E

rIeIo r R

=+

( ) ( )

( )

1// 21 1 .1// 2

1// 211// 2

R RIo Ib IiR R Rib

Io R RIi R R Rib

β β

β

= + = ++

= ++


( ) 1// 2. . 11// 2

o

o E

rIe Ie Io R RAiIi Io Ii r R R R Rib

β= = = ++ +

1Ai β≅ + ถา ro>> RE และ R1//R2>>Rib

4.7 Common-Base Amplifier

รูปที่ 4.26 Basic Common Base Circuit [DAN]

รูปที่ 4.27 (a) Hybrid-pi Model อยางงาย (b) Small-Signal Model [DAN]


CH4-23/25

พิจารณาหา Voltage Gain (Av)

.VVo VoAvVs V Vs

π

π

= =

[ ]

[ ]

//

//

m C L

m C L

Vo g V R RVo g R RV

π

π

= −

= −

พิจาณาหาคา VVsπ โดยใช KCL ที่ Emitter Node:

( )0m

E S

Vs VV Vg Vr R R

ππ ππ

π

− −⎡ ⎤⎣ ⎦+ + + =

เนื่องจาก mg rπβ = ดังนั้นสมการขางตนเขียนใหมไดวา

( )0

1 1 1

// //1

1 . // //1

E S

E S S

E SS

E SS

Vs VV VVr r R R

VsVr r R R R

rVsV R RR

V r R RVs R

ππ ππ

π π

ππ π

ππ

π π

β

β

β

β

− −⎡ ⎤⎛ ⎞ ⎣ ⎦+ + + =⎜ ⎟⎝ ⎠

⎡ ⎤+ + + = −⎢ ⎥

⎣ ⎦⎛ ⎞

= − ⎜ ⎟+⎝ ⎠⎛ ⎞

= − ⎜ ⎟+⎝ ⎠

[ ] 1// . // //1

// . // //1

m C L E SS

C Lm E S

S

rVoAv g R R R RVs R

R R rAv g R RR

π

π

β

β

⎡ ⎤⎛ ⎞= = − −⎢ ⎥⎜ ⎟+⎝ ⎠⎣ ⎦

⎡ ⎤ ⎛ ⎞= + ⎢ ⎥ ⎜ ⎟+⎝ ⎠⎣ ⎦

ถาคาของ RS มีคานอยมากเมื่อเทียบกับ RE //rπ/(1+β) ดังนั้น Av ประมาณไดวา

//m C LAv g R R≈


CH4-24/25

พิจาณาหาคา Current Gain (Ai)

( )

0

0

1 1 0

0//

1

// .1

// .1

//1

Cm

C L

mE

m

E

E

E

E

Cm E

C L

m E

IoAiIi

RIo g VR R

V VIi g VR r

gr

V VIi VR r r

Ii VR r

VIi rR

rV R Ii

r RIo g R IiR R

rIoAi g RIi

π

π ππ

π

π

π ππ

π π

ππ

π

π

ππ

π

π

β

β

β

β

β

β

β

=

⎡ ⎤= − ⎢ ⎥+⎣ ⎦

+ + + =

=

+ + + =

⎛ ⎞++ + =⎜ ⎟⎝ ⎠

+ =

+

⎛ ⎞= −⎜ ⎟+⎝ ⎠

⎛ ⎞ ⎡ ⎤⎛ ⎞= − −⎜ ⎟ ⎢ ⎥⎜ ⎟+ +⎝ ⎠ ⎣ ⎦⎝ ⎠

⎛ ⎞= = ⎜ +⎝

C

C L

RR R⎡ ⎤⎢ ⎥⎟ +⎠ ⎣ ⎦

หาก RE มีคาเขาใกล infinity และ RL มีคานอยมากๆ หรือเขาใกลศูนย

.1 1 1m

r rAi gr

π π

π

β β αβ β β

≈ = = =+ + +

ซึ่งคาของ α คอืคา current gain กรณีตอแบบ Common Base: พิจาณาหาคาของ Input Imdedance

รูปที่ 4.28 วงจรสมมลูของการตอแบบ Common-Base เพื่อใชในการหาคา Input Impedance [DAN]

1

1

ie

m

ie e

VRIi

VIi g V Vr r r

rR r

π

ππ π

π π π

π

β

β

=

⎛ ⎞= + = +⎜ ⎟

⎝ ⎠

= ≈+


CH4-25/25

พิจาณาหาคาของ Output Imdedance

รูปที่ 4.29 วงจรสมมลูของการตอแบบ Common-Base เพื่อใชในการหาคา Output Impedance [DAN]

เราตองการพิจารณาหา Impedance ที่ Output Node ดังนั้น การวิเคราะหทําไดโดย ให Independent Source ที่อยูภายใน Two Port Network เปนศูนยใหหมด (Vs=0) KCL ที่ Output Node:

0//m

E S

V Vg Vr R Rπ π

ππ

+ + =

จากสมการขางตน บงบอกวาคาของ Vπ =0 ดังน้ัน Ro = RC

4.8 สรุปสาระสําคัญของการตอวงจรขยายทั้งสามแบบ (Three Basic Amplifiers: Summary and Comparison)

รูปแบบ Av Ai Ri Ro

CE > 1 > 1 ปานกลาง ปานกลาง

CC ≅ 1 > 1 สูง ตํ่า

CB > 1 ≅ 1 ตํ่า ปานกลาง

4.9 วงจรขยายแบบหลายชั้น (Multi-Stage Amplifiers)

กรณีที่วงจรขยายนั้นๆ ไมสามารถใหคา Voltage Gain (Av), Ri, Ro อยางที่ตองการได เราจําเปนตองใชการตอวงจรแบบหลายชั้นเพ่ือใหไดคุณสมบัติของวงจรขยายอยางที่ตองการ

กรณีที่นํามาตอแบบอนุกรม วิธีนี้เรียกวา การตอแบบ “Cascade”

รูปที่ 4.30 การตอแบบ Cascade [DAN]

บทที่ 4 วงจรขยาย BJT เบื้องต น (Basic BJT...

Documents

Transcript of บทที่ 4 วงจรขยาย BJT เบื้องต น (Basic BJT...