집적회로 설계기술 개요 -...

집적회로 설계기술 개요

IT CookBook, 최신 VLSI 설계, 조준동, 성균관대학교

2/19

무어의 법칙과 마이크로프로세서의 발전 과정에 대해 알아본다.

전력소모 증가에 따른 소형화 추세에 대해 이해하고, 이에 따라 저전력 설계가 필요한 이유를 살펴본다.

차세대 집적회로 설계기술에는 어떤 것이 있는지 살펴본다.

학습목표

3/19

목 차

1. 무어의 법칙 및 마이크로프로세서의 발전 과정

2. 저전력 설계의 필요성

3. 차세대 집적회로 설계기술

4/19

Section 01 무어의 법칙 및 마이크로프로세서의 발전 과정

1.1 무어의 법칙 .

무어의 법칙이란?

• 반도체 칩에 집적되는 트랜지스터 개수가 18개월마다 2배씩 증가한다는

법칙

5/19


주문형 반도체 칩의 집적도가 늘어나는 속도

• 1999년부터는 집적도가 대략 3년에 2배씩 증가.

=> 집적도가 늘어나는 속도가 무어가 예상한 법칙보다 느려진다.

6/19


1.2 인텔 프로세서의 집적도 및 성능 향상 과정 .

7/19



8/19



9/19


• 1970~2000년까지 30년 동안 트랜지스터 크기는 백 배 줄었고, 그에 따라

단위 면적당 집적도는 만 배 늘었다.

10/19


• 주파수도 만 배 빨라졌다.

• 기능당 비용과 전력소모도 줄었으며, 시스템의 신뢰도도 개선되었다.

11/19

Section 02 저전력 설계의 필요성

2.1 전력소모의 증가 원인 및 추세 .

휴대용 제품의 전지 수명 및 소형화

• 다양한 이동통신 및 멀티미디어 기능을 포함시키면서 전지 수명을 최대로

유지하고, 크기를 최소화하며, 크기를 소형화하는 작업이 필요하다.

12/19


2.1 전력소모의 증가 원인 및 추세 .

프로세서의 전력량 증가 추세

• ARM9는 0.18µm 공정에서 10만 개 정도의 트랜지스터를 사용하고 공급전압

8V를 이용하며, 330MHz 주파수로 동작시키는 경우 120mW의 전력을 소모.

=> 24인치 LCD 모니터 2개가 소모하는 소비전력에 해당

13/19


2.2 전력 증가에 따른 비용 및 신뢰성 문제 .

이동성 증가에 따른 소비 전력의 증가

소비 전력의 증가에 따른 부가적인 비용 문제

• 이동통신 시스템의 제품 수명주기는 신뢰도를 40년은 보장하도록 만들어야

하는데, 전력소모가 늘어나고 전자 이동이 발생하면 시스템의 신뢰성이

떨어져 수명주기가 단축된다.

• 전력소모가 늘어나면 패키징 비용이 늘어나는데, 2W 패키지는 1W

패키지에 비해 비용이 4배 늘어난다.

14/19


2.3 환경 오염과 에너지 위기 .

• 구글 데이터 센터에서는 8,000개 정도의 서버가 전력 2MW를 사용

15/19


2.4 체계적인 저전력 설계의 필요성 .

다양한 제약조건을 만족하는 설계

• 타이밍(지연시간), 면적, 패키징, 개발기간 등 다양한 제약 조건을 만족하는

시스템을 설계하기 위해 체계적인 설계 과정이 필요

재구성 아키텍처에 대한 상위 수준 전력 예측 및 설계

• SoC, 설계 상위 단계에서의 소모 전력 예측과 알고리즘, 아키텍처 수준의

저전력 설계 분야에서 연구가 활발히 이루어져야 한다.

16/19

• 셰넌의 이론이 시사하는 바와 같이 밴드 폭의 증가에 따른 데이터 전송

알고리즘 복잡도의 증가는 반도체 집적도의 증가 속도를 능가하고 있다.

=> 차세대에는 단순한 반도체를 넘어서 새로운 컴퓨팅 기술이 필요하다.

Section 03 차세대 집적회로 설계기술

17/19


3.1 멀티코어 프로세싱 설계기술 .

재구성 프로세서 기반 병렬처리의 필요성

• 재구성 프로그래밍이 가능한 표준형 설계방식 또는 FPGA는 한 번의 마스크

개발로 여러 개의 새로운 응용 제품에 재사용할 수 있기 때문에 반복되는

제조/설계 초기 개발비를 줄일 수 있다.

멀티 프로세서를 사용하는 임베디드 프로세서의 증가 추이

• 멀티프로세서를 사용하는 이유는

단순히 성능을 좋게 하기 위한 목적이

아니라 성능대비 소비전력을 줄이기

위해서다.

18/19


3.2 More Moore와 More than Moore 기술 .

More Moore 기술

• 기하학적 스케일링 : 집적도와 성능(속도, 전력)을 향상시키기 위해서

지속적인 수평적(2차원), 수직적(3차원) 구조의 논리회로와 메모리의

크기를 줄이는 것

• 등가적 스케일링 : 3차원 디바이스 구조를 개선하거나, 전기적 성능을

개선시키는 새로운 물질을 통해서 기하학적인 스케일링이 가능하도록

하는 것

More than Moore 기술

• 기능적 다양화 : “RF + 전력제어 + 수동소자 + 센서” 등의 집적화를

통하여, 보드 설계 수준에서 SiP와 SoC를 통합하여 설계하는 방법

1장 집적회로 설계기술 개요 끝

집적회로 설계기술 개요 -...

Documents

Transcript of 집적회로 설계기술 개요 -...