讲演者：谢小权（ 93 级校友） xiaoquan_xie@yahoo 2005 年 3 月 27 日

Idea to Product : IC Designer’s RoleIdea to Product : IC Designer’s Role

想法到产品想法到产品 : IC : IC 设计者的角色设计者的角色

讲演者：谢小权（讲演者：谢小权（ 9393 级校友）级校友）[email protected][email protected]

20052005 年年 33 月月 2727 日日

中国科技大学嵌入式系统中国科技大学嵌入式系统 2005 2005 开发者大会开发者大会(( 科大学生会、翰海星云嵌入式版联合举办科大学生会、翰海星云嵌入式版联合举办 ))

22Idea to Product : IC Designer's RoleIdea to Product : IC Designer's Role

内容介绍内容介绍

报告是作者在飞思卡尔（原摩托罗拉半导体部）苏州设计中心工作报告是作者在飞思卡尔（原摩托罗拉半导体部）苏州设计中心工作三年多时间里设计活动的内容总结。三年多时间里设计活动的内容总结。

在采纳了具有在采纳了具有 1515 年年 ICIC 设计经验的资深同事建议后，内容更加适合设计经验的资深同事建议后，内容更加适合入门者未来工作的需要。入门者未来工作的需要。

一些关键词，请入门者特别留意，它将在您初入一些关键词，请入门者特别留意，它将在您初入 ICIC 设计行业时给设计行业时给您很有意义的学习线索。您很有意义的学习线索。

提供了一个假想设计（语音识别芯片）供大家开放讨论提供了一个假想设计（语音识别芯片）供大家开放讨论

链接的数据和图片仅供演示，不包含在幻灯文件中链接的数据和图片仅供演示，不包含在幻灯文件中

安排有安排有 1515 分钟分钟 Q&AQ&A


自我介绍自我介绍

20012001 －目前－目前飞思卡尔苏州设计中心飞思卡尔苏州设计中心 TSPGTSPG

ICIC 设计高级工程师设计高级工程师从事项目：从事项目： Project LeaderProject Leader : :

908LJ24/908LK24/08JB16/908LV8/9S08LC60908LJ24/908LK24/08JB16/908LV8/9S08LC60( ( 在这些项目中，参与产品开发全过程及后续支持在这些项目中，参与产品开发全过程及后续支持 ))

NPDP representative NPDP representative :: 9S12HZ649S12HZ64

19991999 －－ 20012001 科大讯飞科大讯飞硬件部经理硬件部经理从事项目：从事项目： G.723G.723 语音编解码算法及语音编解码算法及 TTSTTS 文语合成算法在文语合成算法在 DSPDSP 上的移植上的移植

FPGA/DSP/MCU/SCH/PCBFPGA/DSP/MCU/SCH/PCB 等相关的软硬件开发等相关的软硬件开发

19971997 －－ 20002000 中国科技大学中国科技大学计算机应用专业计算机应用专业工学硕士工学硕士

19931993 －－ 19971997 中国科技大学中国科技大学空间物理专业空间物理专业 (4-2-3(4-2-3 分流分流 )) 理学学士理学学士


NPI Phases from Idea to ProductNPI Phases from Idea to Product

Phase 0 : IdeaPhase 0 : Idea

Phase 1 : Concept & DefinitionPhase 1 : Concept & Definition

Phase 2 : PlanningPhase 2 : Planning

Phase 3 : ExecutePhase 3 : Execute

Phase 4-6 : Phase 4-6 : QualifyQualify and Launch and Launch

Mass product : SupportMass product : Support

Link to a standard Phase definition LinkLink to a standard Phase definition Link

Champions Core Team Core + Extended TeamCore Team Core + Extended Team Core + Extended Team Core + Extended Team


IdeaIdea 、、 ConceptConcept 、、 Definition & PlanningDefinition & Planning

Why NPDP (Why NPDP (New Product Definition and PlanningNew Product Definition and Planning))

What’s the designer’s taskWhat’s the designer’s task in these phases in these phases Module list Module list exampleexample Design risk assessment (DFMEA) exampleDesign risk assessment (DFMEA) example Die size estimate Die size estimate exampleexample Power estimate Power estimate exampleexample New IP feature feasibility studyNew IP feature feasibility study New IP developNew IP develop Specification reviewSpecification review


Execution (Execution (For Digital EngineerFor Digital Engineer))

IntegrationIntegration Hookup all modulesHookup all modules

Setup the simulation environmentSetup the simulation environment Test bench setupTest bench setup Test pattern generator environment setupTest pattern generator environment setup Write the pattern source code for the new IPWrite the pattern source code for the new IP

RegressionRegression Debug the failed patternDebug the failed pattern


Execution (Execution (For Digital EngineerFor Digital Engineer))

Synthesis Synthesis exampleexample Map to std. libMap to std. lib Scan insertionScan insertion Constrain and OptimizeConstrain and Optimize

Design for TestDesign for Test （（ DFTDFT ）） Scan pattern generate (ATPG)Scan pattern generate (ATPG) DVT (Digital Virtual TesterDVT (Digital Virtual Tester))

Formal verificationFormal verification


Execution (Execution (For Analog EngineerFor Analog Engineer))

Hspice simulation for analog moduleHspice simulation for analog module


Execution (Execution (For Layout EngineerFor Layout Engineer))

FloorplanFloorplanBonding check exampleBonding check examplePlace & Route Place & Route exampleexampleLVS / DRCLVS / DRC


Tape outTape out

MT form exampleMT form example

Mask logic operationMask logic operation example: example: (2 or 102) @+0.6/ps (2 or 102) @+0.6/ps 78 or [(8 not 76) not (2 or 102)] 78 or [(8 not 76) not (2 or 102)]

Rom code layer mask generatorRom code layer mask generator

Job monitor linkJob monitor link


Evaluation and Product supportEvaluation and Product support

What kind of task for evaluation What kind of task for evaluation If function failureIf function failure If parameter out of specificationIf parameter out of specification Examples : Examples : LCDLCD CLKCLK IICIIC

What kind of task with mass productWhat kind of task with mass product Why (fault coverage vs. function coverage)Why (fault coverage vs. function coverage) How to debug and fix How to debug and fix exampleexample

How to deal with the real chip in physicalHow to deal with the real chip in physical PCM data examplePCM data example ProbeProbe MicroProbeMicroProbe FIB (FIB ( 聚焦离子束聚焦离子束 )) cross section measurements cross section measurements


ESD ( Electro Static Discharge )ESD ( Electro Static Discharge )

What’s ESDWhat’s ESD documents reports documents reports How to detect ESD in the real siliconHow to detect ESD in the real siliconHow to improve ESD performanceHow to improve ESD performance

design ESD structure (analog & layout)design ESD structure (analog & layout) improve by fabrication processimprove by fabrication process


EMC (Electro Magnetic Compatibility)EMC (Electro Magnetic Compatibility)

What’s EMC documentsWhat’s EMC documents

How to improve EMC in design communicationHow to improve EMC in design communication EMC Checklist LinkEMC Checklist Link


关键词回顾关键词回顾流程阶段流程阶段：：

Idea Idea - - Concept Concept - - Definition - Planning - Execute - Qualify – LaunchDefinition - Planning - Execute - Qualify – Launch

设计之前设计之前：： NPDPNPDP Module list - risk assessment - Die size estimate - Power estimate - Module list - risk assessment - Die size estimate - Power estimate -

Specification reviewSpecification review

设计过程设计过程：： Integration - simulation environment - Testbench - Test pattern – Integration - simulation environment - Testbench - Test pattern –

Regression - fault coverage - function coverageRegression - fault coverage - function coverage Synthesis - map - Scan insertion - Constrain - Optimize - DFT - ATPG - Synthesis - map - Scan insertion - Constrain - Optimize - DFT - ATPG -

DVT - Formal verificationDVT - Formal verification Floorplan - Bonding check - P&R - LVS – DRCFloorplan - Bonding check - P&R - LVS – DRC ESD ESD －－ EMCEMC

设计之后设计之后：： FIB FIB －－ ProbeProbe －－ MicroProbeMicroProbe


开放讨论：语音识别芯片开放讨论：语音识别芯片

特性特性特征参数选择特征参数选择 DTW vs. HMMDTW vs. HMM ASIC vs. MCU/DSPASIC vs. MCU/DSP

实现实现 System designSystem design tool chain and gcc porttool chain and gcc port AlgorithmAlgorithm RTL implementRTL implement A2D & FilterA2D & Filter

现场演示已经完成的部分工作现场演示已经完成的部分工作 RTL codeRTL code SimulationSimulation 关于关于 A2D A2D 和和 Filter Filter 的考虑的考虑


对学弟学妹们学习对学弟学妹们学习 ICIC设计的建议设计的建议

真正认识到：写好代码并不是真正认识到：写好代码并不是 ICIC 设计的全部，只是全设计的全部，只是全过程中的一个子任务过程中的一个子任务

了解和初步掌握了解和初步掌握 ICIC 设计全部过程并不是神秘的难事设计全部过程并不是神秘的难事


致谢致谢

感谢感谢 DJDJ 的热情邀请，让我有机会和各位共同探讨的热情邀请，让我有机会和各位共同探讨ICIC 设计方面的问题设计方面的问题

感谢我的同事飞思卡尔的资深经理感谢我的同事飞思卡尔的资深经理 , , 他对我的讲他对我的讲演内容提出了很多建设性的意见演内容提出了很多建设性的意见

感谢我的好朋友感谢我的好朋友 SUNSUN公司的公司的 Gauss.Tang, Gauss.Tang, 他对他对讲演稿的风格提出了很多好意见讲演稿的风格提出了很多好意见

感谢组织者们的辛勤劳动，为大家提供了一个广感谢组织者们的辛勤劳动，为大家提供了一个广阔自由的交流空间阔自由的交流空间


Q & AQ & A

要求要求

ICIC 设计过程相关的提问设计过程相关的提问

语法及工具使用等请查手册语法及工具使用等请查手册

不涉及商业敏感的问题不涉及商业敏感的问题


Thank you!Thank you!

讲演者：谢小权（ 93 级校友） xiaoquan_xie@yahoo 2005 年 3 月 27 日

Documents

Transcript of 讲演者：谢小权（ 93 级校友） xiaoquan_xie@yahoo 2005 年 3 月 27 日

讲演者： 谢小权 （ 93 级校友） xiaoquan_xie@yahoo 2005 年 3 月 27 日

Documents

Transcript of 讲演者： 谢小权 （ 93 级校友） xiaoquan_xie@yahoo 2005 年 3 月 27 日

讲演者：谢小权（ 93 级校友） xiaoquan_xie@yahoo 2005 年 3 月 27 日

Transcript of 讲演者：谢小权（ 93 级校友） xiaoquan_xie@yahoo 2005 年 3 月 27 日