2342671 מבנה מחשבים ספרתיים 234267 תרגול מס' 2: חזרה על ארכיטקטורת ה- MIPS.
מבנה המחשב - מבוא למחשבים ספרתיים
-
Upload
blair-benson -
Category
Documents
-
view
45 -
download
3
description
Transcript of מבנה המחשב - מבוא למחשבים ספרתיים
![Page 1: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/1.jpg)
מבנה המחשב - מבוא למחשבים ספרתיים
Synchronous Circuits
![Page 2: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/2.jpg)
Question 10.2 - Circuit Analysis
Comb.Logic
AND D FF Q
CLKCLK
![Page 3: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/3.jpg)
Question 10.2 - Circuit Analysis
CLK
case #1 – negative setup time
ti-1 ti
Ci
)()(,max 1 ANDpdGpdttttt pdiisui
Logic
Q
D
Not stable Stable
![Page 4: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/4.jpg)
Question 10.2 - Circuit Analysis
CLK
case #1 – negative setup time
ti-1 ti
Ci
)()(,max 1 ANDpdGpdttttt pdiisui
Logic
Q
D
Not stable Stable
![Page 5: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/5.jpg)
Question 10.2 - Circuit Analysis
CLK
case #2 – positive setup time
ti-1 ti
Ci
Logic
Q
D
Not stable Stable
)()(),(2
1max
)(
11 ANDpdGpdttCLKttt
ANDcontttt
pdiisui
iholdi
Ci
![Page 6: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/6.jpg)
Question 10.2 - Circuit Analysis
CLK
case #2 – positive setup time
ti-1 ti
Ci
Logic
Q
D
Not stable Stable
)()(),(2
1max
)(
11 ANDpdGpdttCLKttt
ANDcontttt
pdiisui
iholdi
Ci
![Page 7: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/7.jpg)
The Marvelous Toy
![Page 8: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/8.jpg)
Toy Design
• Identifying system states
• Identifying state transitions and deciding on Moore or Mealy model
• Detailing the state machine transition and output functions
• The combinational circuits
• The Canonic circuit
• Clock rate calculation
![Page 9: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/9.jpg)
Toy System States
• Only the three switching elements keep state.
• Each has a binary state: Left or Right
• We can model the state of every switch by a single bit.
• Convention: 0=Left, 1=Right
• The total number of states: 23 = 8
![Page 10: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/10.jpg)
State Diagram
000
![Page 11: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/11.jpg)
State Diagram
000
011
100
0/0
1/0
X is LeftZ is LeftY is Left
Enter from LeftOut from LeftSwap X
Enter from RightOut from LeftSwap Y & Z
![Page 12: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/12.jpg)
State Diagram
000
011
100
0/0
1/0 111
0100/0
1/0
![Page 13: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/13.jpg)
State Diagram
000
011
100
0/0
1/0 111
0100/0
1/0
110
001
0/0
1/1
Enter RightOut RightSwap Y&Z
![Page 14: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/14.jpg)
State Diagram
000
011
100
0/0
1/0 111
0100/0
1/0
110
001
0/0
1/1
0/1 1/1
![Page 15: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/15.jpg)
State Diagram
000
011
100
0/0
1/0 111
0100/0
1/0
101
110
001
0/0
1/1
0/1 1/1
0/1
1/1
![Page 16: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/16.jpg)
State Diagram
000
011
100
0/0
1/0 111
0100/0
1/0
101
110
001
0/0
1/1
0/1 1/1
0/1
1/1
0/0
1/1
![Page 17: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/17.jpg)
State Diagram
000
011
100
0/0
1/0 111
0100/0
1/0
101
110
001
0/0
1/1
0/1 1/1
0/1
1/1
0/0
1/10/0
1/1
![Page 18: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/18.jpg)
State Diagram
000
011
100
0/0
1/0 111
0100/0
1/0
101
110
001
0/0
1/1
0/1 1/1
0/1
1/1
0/0
1/1
0/0
1/1
0/01/1
![Page 19: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/19.jpg)
Output Function
Y=0I=0
Y=0I=1
Y=1I=1
Y=1I=0
X=0Z=0
0 0 1 0
X=0Z=1
0 1 1 0
X=1Z=1
1 1 1 1
X=1Z=0
0 0 1 0
![Page 20: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/20.jpg)
Output Function
Output = YI + XZ + ZI (This is λ)
• This circuit has 3 AND(2) in parallel, and then an OR(3)
• No NOT gates.
• Delay = D(AND)+2*D(OR)– Assuming we use OR(2) only
![Page 21: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/21.jpg)
The Next State Function of X
000
011
100
0/0
1/0 111
0100/0
1/0
101
110
001
0/0
1/1
0/1 1/1
0/1
1/1
0/0
1/1
0/0
1/1
0/01/1
![Page 22: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/22.jpg)
Next State Function for X
Y=0I=0
Y=0I=1
Y=1I=1
Y=1I=0
X=0Z=0
1 0 0 1
X=0Z=1
1 0 0 1
X=1Z=1
0 1 1 0
X=1Z=0
0 1 1 0
![Page 23: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/23.jpg)
X Next State Function
X = X’I’+XI (This is part of δ)
• This circuit has: – 2 negations in parallel – 2 AND(2) in parallel, – and then an OR(2)
• Delay = D(NOT)+D(AND)+D(OR)
![Page 24: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/24.jpg)
The Canonic Circuit
State Register
Next State Circuitδ
Output Circuitλ
Input {0,1}
Next State {0,1}3State {0,1}3
Output {0,1}
![Page 25: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/25.jpg)
Stripping away the Flip-Flops
Next State Circuitδ
Output Circuitλ
Input {0,1}
Next State {0,1}3State {0,1}3
Output {0,1}
D-portQ-port
![Page 26: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/26.jpg)
Attaching Delay
Next State Circuitpd(δ)
Output Circuitpd(λ)
Input {0,1}
Next State {0,1}3State {0,1}3
Output {0,1}
D-portQ-port
tpd
pd(IN)
setup(OUT)
tsu
![Page 27: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/27.jpg)
Finding the Clock Rate
Next State Circuitpd(δ)
Output Circuitpd(λ)
Input {0,1}
Next State {0,1}3State {0,1}3
Output {0,1}
D-portQ-port
tpd
pd(IN)
setup(OUT)
tsu
![Page 28: מבנה המחשב - מבוא למחשבים ספרתיים](https://reader035.fdocuments.net/reader035/viewer/2022062221/568132a8550346895d994e80/html5/thumbnails/28.jpg)
The Clock Rate
supd
pd
su
tpdt
OUTsetuppdt
tpdINpd
OUTsetuppdINpd
CLK
)(
)()(
)()(
)()()(
max}{
We are done!