Post on 22-Feb-2019
1INAF/IASF, 7 Aprile, 2005, Legnaro
Effetti delle radiazioni nella logica di configurazione di dispositivi Xilinx Virtex: risultati sperimentali
INAFIstituto di Astrofisica Spaziale e Fisica CosmicaMilano
M. Alderighi, F.Casini, S. D’Angelo, M. Mancini, S. Pastore, G. Sechi,
A. Paccagnella, A. Candelori
marcello@mi.iasf.cnr.it
2INAF/IASF, 7 Aprile, 2005, Legnaro
INAF Cosyspace Grouphttp://cosy.mi.iasf.cnr.it
Aree di interesseArchitetture di sistemi di calcoloSistemi tolleranti i guastiSistemi riconfigurabiliSviluppo di sistemi basati su FPGA (target technology)
AttivitàRicerca
Applicazioni spazialiTeoria della computazione
FormazioneSviluppo e trasferimento tecnologico
3INAF/IASF, 7 Aprile, 2005, Legnaro
SRAM-FPGA
Alta densità di integrazione sviluppo di design complessiRidotti costi di sviluppoRiconfigurazione illimitataXilinx <dispositivi rad-hard>
Flessibilità Alte Prestazioni Affidabilità
Suscettibilità ai SEU in quanto basati su SRAM
4INAF/IASF, 7 Aprile, 2005, Legnaro
SRAM-FPGA
Alta densità di integrazione sviluppo di design complessiRidotti costi di sviluppoRiconfigurazione illimitataXilinx <dispositivi rad-hard>
Flessibilità Alte Prestazioni Affidabilità
Suscettibilità ai SEU in quanto basati su SRAM
FLESSIBILITÀIn-system programming
•Modificare funzionalità•aggiornamento algoritmi• …
5INAF/IASF, 7 Aprile, 2005, Legnaro
SRAM-FPGA
Alta densità di integrazione sviluppo di design complessiRidotti costi di sviluppoRiconfigurazione illimitataXilinx <dispositivi rad-hard>
Flessibilità Alte Prestazioni Affidabilità
Suscettibilità ai SEU in quanto basati su SRAM
ALTE PRESTAZIONIALTE PRESTAZIONIsistemi di computazione
adattivi
• Architettura “ottimale”per la funzione richiesta
6INAF/IASF, 7 Aprile, 2005, Legnaro
SRAM-FPGA
Alta densità di integrazione sviluppo di design complessiRidotti costi di sviluppoRiconfigurazione illimitataXilinx <dispositivi rad-hard>
Flessibilità Alte Prestazioni Affidabilità
Suscettibilità ai SEU in quanto basati su SRAM• scrubbing• isolare il blocco guasto
ri-aggiornando il sistemada terra
• immunità ai latch-up,per alti livelli di TID
AFFIDABILITÀ
7INAF/IASF, 7 Aprile, 2005, Legnaro
Riconfigurazione
Tolleranza deiguasti/SEU
Flessibilità Adattività
??? in ??? in presenzapresenza didiradiazioniradiazioni??????
SRAM-FPGA
8INAF/IASF, 7 Aprile, 2005, Legnaro
Strumenti di indagine
Strumenti di indagine sviluppatiRadiation TestFault Injection F.I. mediante emulazione dei guasti
Progetti attiviContratto ESA N. 18559/04/NL/LvH/gm (attivo) Upgrade del sistema di F.I. attuale e definizione di nuove tecniche di mitigazione per l’Unità di ConfigurazioneContratto ASI (concluso) valutazione di tecniche di mitigazione per la logica configurabile: TOSHIRO(TMR modificata) & TMR classica
9INAF/IASF, 7 Aprile, 2005, Legnaro
OutlineOggetto del case study
Unità di configurazione per dispositivi Xilinx VirtexMetodo di indagine dei guasti di tipo SEU
ObbiettiviStudio e definizioni dei modelli Setup sperimentale
Rad test con ioni pesantiProcedure di misureDati sperimentaliAnalisi
Strumenti di pre analisiFault injection
10INAF/IASF, 7 Aprile, 2005, Legnaro
Struttura VIRTEXUnità di configurazione per dispositivi VirtexStruttura SRAM basedLogica configurabile
Celle logiche LUT & FlipFlopInterconnessioniBlocchi RAMI/O configurabili
Risorse I/ORisorse I/O
Risorse logiche CLBRisorse logiche CLB
Risorse di interconnessioneRisorse di interconnessione
Logica configurabile
Uni
tàdi
Con
figur
azio
ne
FSM
Logica configurabile
Struttura VIRTEX
n
1Registri
RegistriSRAM SRAM basedbased
11INAF/IASF, 7 Aprile, 2005, Legnaro
Struttura VIRTEXStruttura interna dei vari livelliXilinx QPRO Virtex 3000,22 µm 5-layer epitaxial process300k System Gates
(GSFC Report Q20195DPA, 2002)
12INAF/IASF, 7 Aprile, 2005, Legnaro
Struttura VIRTEXStruttura interna dei vari livelliXilinx QPRO Virtex 3000,22 µm 5-layer epitaxial process300k System Gates
(GSFC Report Q20195DPA, 2002)
13INAF/IASF, 7 Aprile, 2005, Legnaro
ObbiettivoDefinizione di un modello strutturale comportamentale per l’Unità di configurazione
Definizione di modelli di guastoClassificazione
Osservazione e Analisi degli effetti dei SEU nell’Unità di configurazione
Procedure di misuraMisura della probabilità di upset (sezione d’urto σ)
Definizione di tecniche di mitigazione (a lungo termine) ad hoc
14INAF/IASF, 7 Aprile, 2005, Legnaro
MASK
CTL
Crc
Calculus
CRC RegCMD
COR
Minor
Counter
FDR
IFA
R
FLR
COUNTER
ENABLE
MINOR
VIRTEXUnità di configurazione
MEMORIA DI CONFIGURAZIONE
FDR
SH
IFT
REG
ISTE
RD7-
----
--D
0
REG
_IN
FLR
WORD FRAME
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
COLONNA
Decoder Control Unit
PORTA SELECT-MAP
BUSY DONE INIT
FDRI
COUNTER
WORD FDRI
WORD FLR
WORD FAR
t.c. FDRI
t.c. FLR
Major
Counter
MAJOR
T.C
UNITÀ di configurazione
Modello originaleModello strutturaleSchema a blocchi NEWDefinizione della strutturadei registriLa macchina a stati èrappresentata dallaControll Unit
Fault InjectionLa pre-analisi ha permessola definizione della strutturadell’Unità di configurazione
CMD: Command reg.FLR: Frame length reg.FAR: Frame add. reg.FDRI: # data frame input reg.FDRO: # data frame output reg.CTL: Control reg.COR: Config. option reg.MASK: CTL bit mask reg.
REGISTERS
15INAF/IASF, 7 Aprile, 2005, Legnaro
MASK
CTL
Crc
Calculus
CRC RegCMD
COR
Minor
Counter
FDR
IFA
R
FLR
COUNTER
ENABLE
MINOR
VIRTEXUnità di configurazione
MEMORIA DI CONFIGURAZIONE
FDR
SH
IFT
REG
ISTE
RD7-
----
--D
0
REG
_IN
FLR
WORD FRAME
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
COLONNA
Decoder Control Unit
PORTA SELECT-MAP
BUSY DONE INIT
FDRI
COUNTER
WORD FDRI
WORD FLR
WORD FAR
t.c. FDRI
t.c. FLR
Major
Counter
MAJOR
T.C
UNITÀ di configurazione
Modello originaleModello strutturaleSchema a blocchi NEWDefinizione della strutturadei registriLa macchina a stati èrappresentata dallaControll Unit
Fault InjectionLa pre-analisi ha permessola definizione della strutturadell’Unità di configurazione
Formato Bitstreamdi configurazione
CMD: Command reg.FLR: Frame length reg.FAR: Frame add. reg.FDRI: # data frame input reg.FDRO: # data frame output reg.CTL: Control reg.COR: Config. option reg.MASK: CTL bit mask reg.
comandi di configurazione
DATI diconfigurazione
Start-up
REGISTERS
16INAF/IASF, 7 Aprile, 2005, Legnaro
MASK
CTL
Crc
Calculus
CRC RegCMD
COR
Minor
Counter
FDR
IFA
R
FLR
COUNTER
ENABLE
MINOR
VIRTEXUnità di configurazione
MEMORIA DI CONFIGURAZIONE
FDR
SH
IFT
REG
ISTE
RD7-
----
--D
0
REG
_IN
FLR
WORD FRAME
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
COLONNA
Decoder Control Unit
PORTA SELECT-MAP
BUSY DONE INIT
FDRI
COUNTER
WORD FDRI
WORD FLR
WORD FAR
t.c. FDRI
t.c. FLR
Major
Counter
MAJOR
T.C
UNITÀ di configurazione
Modello originaleModello strutturaleSchema a blocchi NEWDefinizione della strutturadei registriLa macchina a stati èrappresentata dallaControll Unit
Fault InjectionLa pre-analisi ha permessola definizione della strutturadell’Unità di configurazione
Formato Bitstreamdi configurazione
CMD: Command reg.FLR: Frame length reg.FAR: Frame add. reg.FDRI: # data frame input reg.FDRO: # data frame output reg.CTL: Control reg.COR: Config. option reg.MASK: CTL bit mask reg.
RD/WR DEST. REG. WORD COUNT
32-BIT DATUM
REGISTERS
17INAF/IASF, 7 Aprile, 2005, Legnaro
MASK
CTL
Crc
Calculus
CRC RegCMD
COR
Minor
Counter
FDR
IFA
R
FLR
COUNTER
ENABLE
MINOR
VIRTEXUnità di configurazione
MEMORIA DI CONFIGURAZIONE
FDR
SH
IFT
REG
ISTE
RD7-
----
--D
0
REG
_IN
FLR
WORD FRAME
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
1 0 1 1010001010001
1 0 0 1110001110101
0 0 1 0110101010101
0 0 1 0111111011101
0 1 0 0001110001101
COLONNA
Decoder Control Unit
PORTA SELECT-MAP
BUSY DONE INIT
FDRI
COUNTER
WORD FDRI
WORD FLR
WORD FAR
t.c. FDRI
t.c. FLR
Major
Counter
MAJOR
T.C
UNITÀ di configurazione
Modello originaleModello strutturaleSchema a blocchi NEWDefinizione della strutturadei registriLa macchina a stati èrappresentata dallaControll Unit
Fault InjectionLa pre-analisi ha permessola definizione della strutturadell’Unità di configurazione
Formato Bitstreamdi configurazione
CMD: Command reg.FLR: Frame length reg.FAR: Frame add. reg.FDRI: # data frame input reg.FDRO: # data frame output reg.CTL: Control reg.COR: Config. option reg.MASK: CTL bit mask reg.comandi
di configurazione
RD/WR DEST. REG. WORD COUNT
32-BIT DATUM
DATI diconfigurazione
Start-up
REGISTERS
18INAF/IASF, 7 Aprile, 2005, Legnaro
SEE Single Event Effect
Errori non distruttiviSEU (Single Event Upset)
Memoria di configurazione Bit-flipRegistri della Unità di configurazione Bit-flip
SET (Single Event Transient)Unità di configurazioneTransizione erronea della macchina a stati dell’Unità diconfigurazione
Errori distruttiviSEL (Single Event Latch-Up)
Single Event Transients
19INAF/IASF, 7 Aprile, 2005, Legnaro
SETUP TEST
XQVR300
EPROM 0
EPROM 1
CTRL BOARD
DUT BOARD
XC2S100USB Cypress
Board controlSpartan 2 100 -XC2S100-Microcontrollore USB CypressUSB 1.0 velocità 1.5 Mbit/sAlim Vin_3,3V_2,5 V 100 IO sul connettoreInterfaccia Eprom
Board DUTVirtex 300 radhard –XQVR300-2 eprom 8MbitSensore di temperatura Rimozione metallica
20INAF/IASF, 7 Aprile, 2005, Legnaro
SETUP TEST
XQVR300
EPROM 0
EPROM 1
CTRL BOARD
DUT BOARD
XC2S100USB Cypress
Board controlSpartan 2 100 -XC2S100-Microcontrollore USB CypressUSB 1.0 velocità 1.5 Mbit/sAlim Vin_3,3V_2,5 V 100 IO sul connettoreInterfaccia Eprom
Board DUTVirtex 300 radhard –XQVR300-2 eprom 8MbitSensore di temperatura Rimozione metallica
www.sanitasEG.it
SP
AR
TA
XC
2S100
CY
PR
ES
SC
ILLA
TOR
E
CO
NN
ETTO
RE
U
SB
SP
AR
TA
XC
2S100
CY
PR
ES
SC
ILLA
TOR
E
CO
NN
ETTO
RE
U
SB
Virtex XQVR300
EPROM
21INAF/IASF, 7 Aprile, 2005, Legnaro
Procedure di misuraImpostazione (flusso) stima del tasso di guasto
Confronto dei dati di readbackAnalisi dei segnali
Freqrec (riconfigurazione frequente)Configurazione continua del DUTMonitoraggio dei segnali (INIT DONE BUSY)Verifica funzionale del design implementatoRilettura dei registri dell’Unità di configurazione
Rreg (rilettura registri)Confronto del contenuto di tutti i registri dell’Unità di configurazione con valori di riferimentoMonitoraggio dei segnali
Ed inoltre
Classificazione/catalogazione errori durante la misura
22INAF/IASF, 7 Aprile, 2005, Legnaro
Monitoraggio dei segnali
PROGRAMPROGRAM
INITINIT
BUSYBUSY
DONEDONE
EPROMEPROMoror
FLASHFLASH
D[0:7]D[0:7]
OEOE
CECE
A[0:19]A[0:19]
VVPU VVPU
VVPU
Control Signal
CONTROLLERCONTROLLER
DONEDONE
BUSYBUSY
A[0:19]A[0:19]
CSCS
PROGRAMPROGRAM
CCLKCCLK
INITINIT WRITEWRITE
D[0:7]D[0:7]DONEDONEINITINIT
BUSYBUSY
CSCS
WRITEWRITE
PROGRAMPROGRAM
CCLKCCLK
M2M2 M1M1 M0M0
VVCCO
VVCCINT
VIRTEX FPGAVIRTEX FPGA
OscOsc..
POWER-UP
PROGRAM basso inizia la fase di cancellazionedelle celle SRAM
23INAF/IASF, 7 Aprile, 2005, Legnaro
Monitoraggio dei segnali
PROGRAMPROGRAM
INITINIT
BUSYBUSY
DONEDONE
EPROMEPROMoror
FLASHFLASH
D[0:7]D[0:7]
OEOE
CECE
A[0:19]A[0:19]
VVPU VVPU
VVPU
Control Signal
CONTROLLERCONTROLLER
DONEDONE
BUSYBUSY
A[0:19]A[0:19]
CSCS
PROGRAMPROGRAM
CCLKCCLK
INITINIT WRITEWRITE
D[0:7]D[0:7]DONEDONEINITINIT
BUSYBUSY
CSCS
WRITEWRITE
PROGRAMPROGRAM
CCLKCCLK
M2M2 M1M1 M0M0
VVCCO
VVCCINT
VIRTEX FPGAVIRTEX FPGA
OscOsc..
Viene eseguito l’ultima cancellazione nelle celle SRAM INIT alto
24INAF/IASF, 7 Aprile, 2005, Legnaro
Monitoraggio dei segnali
Inizia la fase di caricamento dei dati
PROGRAMPROGRAM
INITINIT
BUSYBUSY
DONEDONE
EPROMEPROMoror
FLASHFLASH
D[0:7]D[0:7]
OEOE
CECE
A[0:19]A[0:19]
VVPU VVPU
VVPU
Control Signal
CONTROLLERCONTROLLER
DONEDONE
BUSYBUSY
A[0:19]A[0:19]
CSCS
PROGRAMPROGRAM
CCLKCCLK
INITINIT WRITEWRITE
D[0:7]D[0:7]DONEDONEINITINIT
BUSYBUSY
CSCS
WRITEWRITE
PROGRAMPROGRAM
CCLKCCLK
M2M2 M1M1 M0M0
VVCCO
VVCCINT
VIRTEX FPGAVIRTEX FPGA
OscOsc..
25INAF/IASF, 7 Aprile, 2005, Legnaro
Monitoraggio dei segnali
Check CRC INIT = 0 CRC error
PROGRAMPROGRAM
INITINIT
BUSYBUSY
DONEDONE
EPROMEPROMoror
FLASHFLASH
D[0:7]D[0:7]
OEOE
CECE
A[0:19]A[0:19]
VVPU VVPU
VVPU
Control Signal
CONTROLLERCONTROLLER
DONEDONE
BUSYBUSY
A[0:19]A[0:19]
CSCS
PROGRAMPROGRAM
CCLKCCLK
INITINIT WRITEWRITE
D[0:7]D[0:7]DONEDONEINITINIT
BUSYBUSY
CSCS
WRITEWRITE
PROGRAMPROGRAM
CCLKCCLK
M2M2 M1M1 M0M0
VVCCO
VVCCINT
VIRTEX FPGAVIRTEX FPGA
OscOsc..
26INAF/IASF, 7 Aprile, 2005, Legnaro
Monitoraggio dei segnali
START-UP
I/O attivi
PROGRAMPROGRAM
INITINIT
BUSYBUSY
DONEDONE
EPROMEPROMoror
FLASHFLASH
D[0:7]D[0:7]
OEOE
CECE
A[0:19]A[0:19]
VVPU VVPU
VVPU
Control Signal
CONTROLLERCONTROLLER
DONEDONE
BUSYBUSY
A[0:19]A[0:19]
CSCS
PROGRAMPROGRAM
CCLKCCLK
INITINIT WRITEWRITE
D[0:7]D[0:7]DONEDONEINITINIT
BUSYBUSY
CSCS
WRITEWRITE
PROGRAMPROGRAM
CCLKCCLK
M2M2 M1M1 M0M0
VVCCO
VVCCINT
VIRTEX FPGAVIRTEX FPGA
OscOsc..
27INAF/IASF, 7 Aprile, 2005, Legnaro
Monitoraggio dei segnali
FPGA si configura se INIT, BUSY e DONE hannoi valori corretti nei tempi appropriati
PROGRAMPROGRAM
INITINIT
BUSYBUSY
DONEDONE
EPROMEPROMoror
FLASHFLASH
D[0:7]D[0:7]
OEOE
CECE
A[0:19]A[0:19]
VVPU VVPU
VVPU
Control Signal
CONTROLLERCONTROLLER
DONEDONE
BUSYBUSY
A[0:19]A[0:19]
CSCS
PROGRAMPROGRAM
CCLKCCLK
INITINIT WRITEWRITE
D[0:7]D[0:7]DONEDONEINITINIT
BUSYBUSY
CSCS
WRITEWRITE
PROGRAMPROGRAM
CCLKCCLK
M2M2 M1M1 M0M0
VVCCO
VVCCINT
VIRTEX FPGAVIRTEX FPGA
OscOsc..
28INAF/IASF, 7 Aprile, 2005, Legnaro
Acceleratore XTandem-XTULegnaro
Caratteristiche della Linea SIRAD IoniTensione Max15MVFlussi da
bassi 102:103 (part/cm2*s) alti 108 (part/cm2*s)
Energia LETmultisorgente 1 metalli
107Ag16O58Ni28Si
multisorgente 2 alogeni79Br127I35Cl19F
29INAF/IASF, 7 Aprile, 2005, Legnaro
INAF RadTest
29.4765275127I28.5958260107Ag33.4541.725079Br37.472922358Ni50.7412.617435Cl62.838.4916028Si57.834.898419F74.283.498416O
Range in Si (µm) LET in Si (MeV × cm2/mg)Energy (MeV)Ion
2 multi-sorgenti (alogeni, metalli)*
* Tensione tandem 14 -14.2 MV
30INAF/IASF, 7 Aprile, 2005, Legnaro
Ioni: Energia
1. beam @ sunlnl.lnl.infn.it energia/ione, 2. simulazioni SRIM/TRIM Energia, LET,
range in Si dopo 5 livelli metal
31INAF/IASF, 7 Aprile, 2005, Legnaro
Ioni: Flusso
uniformità (10%) su area 2×2 cm2
5·103 - 5·105 ions/cm2×s per LET < 10 MeV×cm2/mg 3·102 - 2·103 ions/cm2×s per LET > 10 MeV×cm2/mgprocedura impostazione flusso prima di ogni runirraggiamento in vuoto (<8·10-6 mbar )
32INAF/IASF, 7 Aprile, 2005, Legnaro
DoseDose (rad (Si)) = LETint × Φ × 1.602 10-8
0.370.52
1.091.56
0.81.26
0.681.35
1.265.59
8.7258
14.57131
17.31285
1.712.43127I
2.473.53107Ag
0.641.0179Br
1.955.8758Ni
0.582.6035Cl
2.581728Si
20.3418319F
20.0533216O
Dose (krad (Si))Φ (106 #/cm2)Ion
34INAF/IASF, 7 Aprile, 2005, Legnaro
FCup out
configurazioneDUT
Salva il valoredel timer
Salva codiceerrore
riletturadella memoria
di configurazione
Confrontovalori riletti con
bitstream campione
Occorrenzadi un bitflip
cont errori +1
Fine test?
IMPOSTAZIONE
FCup out
configurazioneDUT
Salva il valoredel timer
Salva codiceerrore
riletturadella memoria
di configurazione
Confrontovalori riletti con
bitstream campione
Occorrenzadi un bitflip
cont errori +1
START TEST
END TEST
Fine test?
YES
NO
35INAF/IASF, 7 Aprile, 2005, Legnaro
FCup out
configurazioneDUT
Salva il valoredel timer
Salva codiceerrore
riletturadella memoria
di configurazione
Confrontovalori riletti con
bitstream campione
Occorrenzadi un bitflip
cont errori +1
Fine test?
IMPOSTAZIONE
FCup out
configurazioneDUT
Salva il valoredel timer
Salva codiceerrore
riletturadella memoria
di configurazione
Confrontovalori riletti con
bitstream campione
Occorrenzadi un bitflip
cont errori +1
START TEST
END TEST
Fine test?
YES
NO
Invio al PC tramite USB:• Valori timer • Codici di errore• TemperaturaViene limitato l’assorbimentodi corrente del DUT
36INAF/IASF, 7 Aprile, 2005, Legnaro
IMPOSTAZIONE prestazioni
Frequenza 5 MHzCanale USB 1.5MbitControllo assorbimento di corrente
350mA fino a 1.2AControllo temperatura
37INAF/IASF, 7 Aprile, 2005, Legnaro
IMPOSTAZIONE analisi dati
Codice di erroreOccorrenze dei guasti (N)Flusso integrato nel tempo (fluence,Φ)
Cross-section σσ = N/Φ
Weibull
( )
−
−−=s
0satww W
LETLETexp1DCSLETDCS
38INAF/IASF, 7 Aprile, 2005, Legnaro
IMPOSTAZIONESEU Cross section per bit
Alderighi et al.,acc. NSREC 05Alderighi et al.,acc. IOLTS 05
39INAF/IASF, 7 Aprile, 2005, Legnaro
FREQREC
START TEST
FCup out
ConfigurazioneDUT
DUT configOK?
Salva il valoredel timer
Salva codiceerrore
Fine Test?
END TEST
NO
YES
YES
NO
Seleziona nuovofirmware
FCup out
ConfigurazioneDUT
DUT configOK?
Seleziona nuovofirmware
Salva il valoredel timer
Salva codiceerrore
Fine Test?
Lettura dei registridell’Unità
di Configurazione
Lettura dei registridell’Unità
di Configurazione
Lettura dei registridell’Unità
di Configurazione
Lettura dei registridell’Unità
di Configurazione
VerificafunzionaleVerifica
funzionale
40INAF/IASF, 7 Aprile, 2005, Legnaro
FREQREC
START TEST
FCup out
ConfigurazioneDUT
DUT configOK?
Salva il valoredel timer
Salva codiceerrore
Fine Test?
END TEST
NO
YES
YES
NO
Seleziona nuovofirmware
FCup out
ConfigurazioneDUT
DUT configOK?
Seleziona nuovofirmware
Salva il valoredel timer
Salva codiceerrore
Fine Test?
Lettura dei registridell’Unità
di Configurazione
Lettura dei registridell’Unità
di Configurazione
Lettura dei registridell’Unità
di Configurazione
Lettura dei registridell’Unità
di Configurazione
VerificafunzionaleVerifica
funzionale
Osservazione dei segnalidi configurazione: valore logico e temporale
41INAF/IASF, 7 Aprile, 2005, Legnaro
FREQREC
START TEST
FCup out
ConfigurazioneDUT
DUT configOK?
Salva il valoredel timer
Salva codiceerrore
Fine Test?
END TEST
NO
YES
YES
NO
Seleziona nuovofirmware
FCup out
ConfigurazioneDUT
DUT configOK?
Seleziona nuovofirmware
Salva il valoredel timer
Salva codiceerrore
Fine Test?
Lettura dei registridell’Unità
di Configurazione
Lettura dei registridell’Unità
di Configurazione
Lettura dei registridell’Unità
di Configurazione
Lettura dei registridell’Unità
di Configurazione
VerificafunzionaleVerifica
funzionale
Invio al PC tramite USB:• Valori Timer • Codici di errore• Temperatura• Valori output• Valore dei registriViene limitato l’assorbimentodi corrente del DUT
42INAF/IASF, 7 Aprile, 2005, Legnaro
FREQRECPrestazioni
Frequenza di lavoro 5 MHzTempo di un ciclo ~36 msNumero di cicli in 1 ora ~100.000Controllo assorbimento di corrente
Costante: 350mAControllo temperatura
44INAF/IASF, 7 Aprile, 2005, Legnaro
FREQRECClassificazione
Conf Behavior
Conf Succeeded Conf Failed
Wrong control signals(init busy done)time and value
Right control signals(init busy done) time and value
But:1) All output pins not driven2) Abort results in BUSY error
Configuration & Abort Sequence Failure(Abort results in BUSY error
-> Registers readback fails)
Configuration Failure(Registers readback OK)
Blocking(Abort results in BUSY error
-> Registers readback fails)One case
PossiblySelect Map
disabled
Func errFew cases
Conf Behavior
Conf Succeeded Conf Failed
Wrong control signals(init busy done)time and value
Right control signals(init busy done) time and value
But:1) All output pins not driven2) Abort results in BUSY error
Configuration & Abort Sequence Failure(Abort results in BUSY error
-> Registers readback fails)
Configuration Failure(Registers readback OK)
Blocking(Abort results in BUSY error
-> Registers readback fails)One case
PossiblySelect Map
disabled
Func errFew cases
45INAF/IASF, 7 Aprile, 2005, Legnaro
FREQREC analisi dati
Codice erroreOccorrenze (N)Fluence (Φ)
Cross-section σ = N/ΦWeibullEdmond (Esponenziale)
( )
−
−−=s
0satww W
LETLETexp1DCSLETDCS
( ) ( )LET/LexpDCSLETDCS 1/esatee =
C. Yui, et al., “Single event susceptibility testing of the Xilinx Virtex II FPGA”, MAPLD 2002
R. Koga et al., “Comparison of Xilinx Virtex-II FPGA SEE sensitivities of protons and heavy ions”, RADECS03
46INAF/IASF, 7 Aprile, 2005, Legnaro
FreqrecDevice Cross section
Configuration & Abort Sequence Failure
Configuration Failure
Alderighi et al.,acc. NSREC 05Alderighi et al.,acc. IOLTS 05
47INAF/IASF, 7 Aprile, 2005, Legnaro
RREG Flusso operazioniSTART TEST
FCup out
END TEST
NO
YES
Salvataggio deiValori dei registri
ConfigurazioneDUT
Salvataggio deldel timer
Lettura continuadei registri dell’Unità
di Configurazione
Lettura OK?
Salvataggiodel timer
Codice errore
OK?
YES
NO
FCup out
Salvataggio deiValori dei registri
ConfigurazioneDUT
Salvataggio deldel timer
Lettura OK?
Salvataggiodel timer
Codice errore
OK?
Lettura continuadei registri dell’Unità
di Configurazione
Lettura OK?
48INAF/IASF, 7 Aprile, 2005, Legnaro
RREG Flusso operazioniSTART TEST
FCup out
END TEST
NO
YES
Salvataggio deiValori dei registri
ConfigurazioneDUT
Salvataggio deldel timer
Lettura continuadei registri dell’Unità
di Configurazione
Lettura OK?
Salvataggiodel timer
Codice errore
OK?
YES
NO
FCup out
Salvataggio deiValori dei registri
ConfigurazioneDUT
Salvataggio deldel timer
Lettura OK?
Salvataggiodel timer
Codice errore
OK?
Osservazione CONTINUAdei segnalidi configurazione: DONE INIT BUSY
Lettura continuadei registri dell’Unità
di Configurazione
Lettura OK?
49INAF/IASF, 7 Aprile, 2005, Legnaro
RREG Flusso operazioniSTART TEST
FCup out
END TEST
NO
YES
Salvataggio deiValori dei registri
ConfigurazioneDUT
Salvataggio deldel timer
Lettura continuadei registri dell’Unità
di Configurazione
Lettura OK?
Salvataggiodel timer
Codice errore
OK?
YES
NO
FCup out
Salvataggio deiValori dei registri
ConfigurazioneDUT
Salvataggio deldel timer
Lettura OK?
Salvataggiodel timer
Codice errore
OK?
Lettura continuadei registri dell’Unità
di Configurazione
Lettura OK?Osservazione dei segnalifase di Abort: BUSY
50INAF/IASF, 7 Aprile, 2005, Legnaro
RREG Flusso operazioniSTART TEST
FCup out
END TEST
NO
YES
Salvataggio deiValori dei registri
ConfigurazioneDUT
Salvataggio deldel timer
Lettura continuadei registri dell’Unità
di Configurazione
Lettura OK?
Salvataggiodel timer
Codice errore
OK?
YES
NO
FCup out
Salvataggio deiValori dei registri
ConfigurazioneDUT
Salvataggio deldel timer
Lettura OK?
Salvataggiodel timer
Codice errore
OK?
Lettura continuadei registri dell’Unità
di Configurazione
Lettura OK?Invio al PC tramite USB:• Valori Timer• Codici di errore• Temperatura• Valori RegistriViene limitato l’assorbimentodi corrente del DUT
51INAF/IASF, 7 Aprile, 2005, Legnaro
RREG Prestazioni
Frequenza di lavoro 5 MHzControllo assorbimento di corrente
350mA fino a 1.2AControllo temperatura
52INAF/IASF, 7 Aprile, 2005, Legnaro
RREG Catalogazione
Codice erroreOccorrenze Timer
Alterazione del contenuto (bit flip)Disabilitazione della porta Select MapPOR SEFI
53INAF/IASF, 7 Aprile, 2005, Legnaro
Iniezione di guasti
Con lo stesso set upCampagna di iniezione
VerificationVerification
ImplementationImplementation
HwHw descriptiondescription
Schematic
VHDL
State machine
Stimuli
Simulationtool
FPGA
Post layoutsimulation
Synthesis Bit-stream code
ConfigurationConfiguration&&
injectioninjection logiclogic
54INAF/IASF, 7 Aprile, 2005, Legnaro
Modello di FI
Modello di guasto: SEU altera la memoria diconfigurazione e i registri bit-flip
Emulazione di guastoIniezione di guasti in qualunque parte accessibile del dispositivoUtilizza la struttura del dispositivo senza introdurreHW aggiuntivo
55INAF/IASF, 7 Aprile, 2005, Legnaro
Firmware per la F.I.
MICRO
OSC
FIFO IN
8x256FIFO OUT
8x256
GESTORE
CLOCK
DIV 4
CONTROL UNIT
CONT EPROM TOT
CONT EPROM PAR
CONF UNIT
REG
_IN
CRC UNIT
CMD UNIT
F.I. UNITLEN
UNIT
REG
_OU
T
MUX
MU
X
T
T
BUS DATI
ADDR EPROM
SEGNALI DI
CONTROLLO
CLOCK VIRTEX
FPGA di controllo
PAD UNIT
8 BIT
8 BIT
CTL
BOARD
CLOCK CLOCK
DIV 2CLK
DATI F.I.
OE CEConnettore USB
MICRO
OSC
FIFO IN
8x256FIFO OUT
8x256
GESTORE
CLOCK
DIV 4
CONTROL UNIT
CONT EPROM TOT
CONT EPROM PAR
CONF UNIT
REG
_IN
CRC UNIT
CMD UNIT
F.I. UNITLEN
UNIT
REG
_OU
T
MUX
MU
X
T
T
BUS DATI
ADDR EPROM
SEGNALI DI
CONTROLLO
CLOCK VIRTEX
FPGA di controllo
PAD UNIT
8 BIT
8 BIT
CTL
BOARD
CLOCK CLOCK
DIV 2CLK
DATI F.I.
OE CEConnettore USB
56INAF/IASF, 7 Aprile, 2005, Legnaro
Caratteristiche del sistema FI
Iniezione di guasto nel bitstreamSELECTMAP interfaccia di configurazioneTipo di iniezione: casuale o mirataGuasti singoli e multipliAccumulo guasti
57INAF/IASF, 7 Aprile, 2005, Legnaro
Conclusioni & SviluppiSensibilità ai SEE della Unità di configurazione non trascurabile
Definizione di tecniche diVerifica della configurazioneMitigazione
Completamento misure e analisiUpgrade del sistema
criticità dello scrubbing
58INAF/IASF, 7 Aprile, 2005, Legnaro
Bibliografia1. G.M. Swift, S. Rezgui, J. George, C. Carmichael, M. Napier, J. Maksymowicz, J. Moore, A. Lesea, K. Koga,
and T.F. Wrobel, “Dynamic Testing of Xilinx Virtex-II Filed Programmable Gate Array (FPGA) Input/Output Blocks (IOBs)”, IEEE Trans. Nucl. Sci., vol. 51, pp. 3469-3474, Dec. 2004.
2. E. Fuller, M. Caffrey, A. Salazar, C. Carmichael, and J. Fabula, “Radiation Characterization, and SEU Mitigation of the Virtex FPGA for Space-Based Reconfigurable Computing”, In IEEE Nuclear and Space Radiation Effects Conference, July 2000.
3. C. Carmichael, E. Fuller, J. Fabula, and F. De Lima, “Proton Testing of SEU mitigation Methods for the VirtexFPGA”, In Proc. Int. Conf. Military and Aerospace Applications of Programmable Logic Devices, Sept. 2001.
4. E. Fuller, P. Blain, M. Caffrey, and C. Carmichael, “Radiation Test Results of the Virtex FPGA and ZBT SRAM for Space Based Reconfigurable Computing”, In Proc. Int. Conf. Military and Aerospace Applications of Programmable Logic Devices, Sept. 1999.
5. E. Fuller, M. Caffrey, A. Salazar, C. Carmichael, and J. Fabula, “Radiation Testing Update, SEU mitigation, and Availability Analysis of the Virtex FPGA for Space Reconfigurable Computing”, In Proc. Int. Conf. Military and Aerospace Applications of Programmable Logic Devices, Sept. 2000.
6. M. Caffrey, P. Graham, E. Johnson, M. Wirthlin, N. Rollins, and C. Carmichael, “Single-Event Upsets in SRAM FPGAs”, In Proc. Int. Conf. Military and Aerospace Applications of Programmable Logic Devices, Sept. 2002.
7. M. Alderighi, F. Casini, S. D’Angelo, M. Mancini, A. Marmo, S. Pastore, and G.R. Sechi, “A tool for Injecting SEU-like Faults into the Configuration Control Mechanism of Xilinx Virtex FPGAs”, in Proc. 18th IEEE Int. Symp. Defect and Fault Tolerance in VLSI Systems, pp. 71-78, Nov. 2003.
8. Xilinx, “QPro Virtex 2.5V Radiation Hardened FPGAs”, DS028 (v1.2) November 5, 2001.9. D. Bisello, A. Candelori, A. Kamisnky, D. Pantano. M. Tessaro, and J. Wyss, “The SIRAD Irradiation Facility
for Bulk Damage and Single Event Effects Studies”, In Proc. 7th Eur. Conf. Radiation and its Effects on Components and Systems, Sept. 2003.
10. J.F. Ziegler, J.P. Biersack, and U. Litterman, The Stopping and Range of Ions in Solids, New York; Pergamon, 1996, available on line at http:www.srim.org.
11. R. Koga, J. George, G. Swift, C. Yui, L. Edmonds, C. Carmichael, T. Langley, P. Murray, K. Lanes, and M. Napier, “Comparison of Virtex II FPGA SEE Sensitivities to Protons ad Heavy Ions”, IEEE Trans. Nucl. Sci., vol. 51, pp. 2825-2833, Dec. 2004.