Coordinateur : G.Filloux
MOS i-StARS
1
Projet ANR-08-VTT-003
Contexte • Le projet MOS i-StARS est le complément du projet
i-StARS version intégrée d’alterno-démarreur pour : - réduire le volume - réduire les coûts - économiser l’énergie
• Les machines StARS permettent : - De stopper le moteur en phase d’arrêt : Ni consommation , ni rejet de CO2 - Un redémarrage rapide et silencieux : Réduction des nuisances sonores - D’améliorer le rendement en mode générateur : Réduction de consommation de 10 à 28% en cycle urbain
C o l l o q u e E n e r g i e s – 1 2 e t 1 3 j a n v i e r 2 0 1 2 2
Objec.fs • Développer un transistor MOS de puissance spécifique
pour système alterno-démarreur i-StARS - Haute température : Tj > 150°C - Tenue en avalanche : plusieurs millions de cycles - Faible surface : Intégrable dans une mécatronique -Très haute performance Qualité-Fiabilité : < 1 FIT
• Le valider dans une mécatronique Power Module
• Définir, réaliser les essais de validation MOS dans les PM Cyclages de courant ; de puissance ; en avalanche
• Développer la ‟ traçabilité à la puce ” et le ‟ data management ”.
C o l l o q u e E n e r g i e s – 1 2 e t 1 3 j a n v i e r 2 0 1 2 3
Méthodologie • Partenaires : Equipe pluridisciplinaire
- Valeo Equipements Electriques Moteurs : réalisation et qualification des modules
- Freescale France : fabrication et qualification des MOS - Hirex : réalisation d’essais de fiabilité - CEITECS : mise en place « data management » et analyse - LAAS-CNRS : support semi-conducteur - IFSTTAR : support assemblage module
• Début du projet 16 Avril 2009 ; durée 36 mois
• Labellisation par pôle de compétitivité MOV’EO et Aerospace-Valley
C o l l o q u e E n e r g i e s – 1 2 e t 1 3 j a n v i e r 2 0 1 2 4
TM
Défis scien.fiques et techniques • Améliorer la connaissance du phénomène d’Avalanche • Maîtriser la fabrication du MOS ‟ in silicon ” • Développer et mettre en place la ‟ traçabilité à la puce ” • Développer le ‟ data management ” et algorithmes
d’analyse • Intégrer les MOS dans une mécatronique innovante
- Technologie IML : Insulated Molded Lead frame - Brasage laser des MOS
• Maîtriser la qualité :
Recherche et analyse de pièce atypique par ‟ Data management ”
C o l l o q u e E n e r g i e s – 1 2 e t 1 3 j a n v i e r 2 0 1 2 5
Résultats sur le MOS • Conception du MOS
- Tenue en Avalanches répétitives selon CdC - ΔBvdss par classe < 1V
• Amélioration continue - Des procédés de fabrication :
Epitaxie, oxide de grille, dépôt métal épais… - Du suivi qualité ‟ in process ” :
DPAT, AOL, tri par classe de Bvdss. - Des niveaux de tests :
sous pointes plaquettes, puces nues KGD - Tests de fiabilité ( Hirex / FSL) - Développement de mesures Qbd/Vbd à la puce - Traçabilité à la puce
• Mise en bande et sérialisation alvéole
C o l l o q u e E n e r g i e s – 1 2 e t 1 3 j a n v i e r 2 0 1 2 6
Contrôle au FIB
0
5
10
15
20
0 1 2 3 4 5
% F
aile
d di
es
HTGB historical trend
HTGB 175°C 1000H + 200°C 100H (480 dies)
Résultats sur le MOS – (LAAS-‐FSL) • Impact de la défectivité : Corrélation défectivité / courant de fuite
• Qualité de l’ oxyde de grille Effet tunnel Fowler-Nordheim è impact sur la tension de grille max
• Impact process de nettoyage au niveau Gate oxide - Amélioration de la qualité intrinsèque (charges injectées en C/cm2).
- Amélioration du coude de l’Avalanche
• Simulation électromécanique de l’ Avalanche • Essais de qualification (HIREX) HTGB, HTRB, IOL HTGB et HTRB à 200°C
C o l l o q u e E n e r g i e s – 1 2 e t 1 3 j a n v i e r 2 0 1 2 7
Qualité de l’oxyde de grille!Caractérisation électrique : Charge –to – breakdown Qbd
• Test destructif de robustesse de l’oxyde de grille (type ECRS).• Evaluation rapide de la qualité de l’oxyde de grille à la puce.
! Impact d’un traitement de surface au niveau de l’oxyde.• Contexte : amélioration de la fiabilité de l’oxyde de grille par l’amélioration des interfaces
SiO2/Silicium et SiO2/Polysilicium.
• Le Qbd met en évidence l’amélioration de la fiabilité du produit par la modification du
--- Mécanique--- Chimique--- Mécanique avancé
TMFreescale™ and the Freescale logo are trademarks of Freescale Semiconductor, Inc. All other product or service names are the property of their respective owners. © Freescale Semiconductor, Inc. 2007.
fiabilité du produit par la modification du traitement de surface après oxydation de la grille.
• Une dégradation de type mécanique de l’interface oxyde-polysilicium semble expliquer les défaillances mises en évidence.
21
--- Mécanique avancé
Traçabilité à la puce-‐ CEITECS
C o l l o q u e E n e r g i e s – 1 2 e t 1 3 j a n v i e r 2 0 1 2 8
14
Atteindre le niveau de qualité identique à celle des diodes existantes actuellement sur les alternateurs (1 ppm).
T&R ID POCKET ID
A B C
T&R ID MODULE ID POCKET ID
HS,LS
KGD
PHN PRN
-90 degré
PROBE IN PROCESS
T&R ID LOT ID
WAFER ID X,Y
LOT ID WAFER ID
X,Y
LOT ID WAFER ID
X,Y
180 degré
A B C A B C A B C
DEFECTIVITE AIT/KLA
RETICULE
MACHINE ID MODULE ID LOT ID
WAFER ID X,Y
TRACABILITE – DIE GENEALOGY
Freescale Valeo
Revue de projet MOS i-StARS
Principaux résultats: Post Test Analyse/Traçabilité ! CEITECS + FSL (Tâches 6) : Mise en place de la traçabilité puce
Traçabilité et analyse – FSL-‐Ceitecs-‐Valeo
C o l l o q u e E n e r g i e s – 1 2 e t 1 3 j a n v i e r 2 0 1 2 9
• Recueil des données de la puce et module: - Au niveau silicium : Traçabilité de la puce sur wafer, des procédés, des paramètres de tests électriques, des paramètres d’inspection - Au niveau power module : Traçabilité des puces dans le module, du module, des tests électriques à différentes étapes, de la machine i-StARS
• Analyse de variances de la puce et du module Recherche de pièces atypiques dans une population de pièces :
- Analyse standard intra étape - - Analyse de type « drift » inter étapes - Analyse géographique des puces au niveau wafer et lot.
Oxide ini.al
Résultats Power Module • Réalisation du Power Module.
- Design pour intégrer 3 ou 7 PM sur arrière machine + contrôle - Report MOS par soudage laser - Ajustement du gradient thermique du brasage des MOS pour répondre aux effets de dilatation différentielle entre les constituants - Optimisation du câblage des MOS pour homogénéiser la densité de courant sur toute la surface du MOS.
• Exigences qualité - Nombreux tests à différents niveaux de l’assemblage : en cours d’assemblage, burn in, après burn in et final; - Traçabilité à la puce au niveau module et machine.
C o l l o q u e E n e r g i e s – 1 2 e t 1 3 j a n v i e r 2 0 1 2 10
Rappel du programme ANR –MOS iStARS
4 MOSFET par module
IUpdate date I 3
3 modules par machines (12
MOSFET)
Résultats Power Module • Essais de fiabilité des Power Modules équipés.
• Essais complémentaires – IFSTAAR -‐ Analyse et corréla.on des contraintes thermiques / voids
-‐ Comparaison et corréla.on entre modélisa.on électrothermique dynamique et l’expérimenta.on
C o l l o q u e E n e r g i e s – 1 2 e t 1 3 j a n v i e r 2 0 1 2 11
16
! VALEO (Tâches 1, 4 à 7) - Rédaction des spécifications MOS, qualification et test,
exigences qualité - Réalisation du Power Module.
" Design pour intégrer 3 ou 7 PM sur arrière machine + un circuit de contrôle " Report MOS par soudage laser + ajout d’un élément à gradient thermique pour répondre aux effets de dilatation différentielles entre les constituants " Optimisation du câblage des MOS : 8 fils pour homogénéiser la densité de
courant sur toute la surface du MOS. - Essais de fiabilité des Power Modules équipés.
- Analyses des défaillants et actions correctives procédés (Valeo et externes)
ESSAIS de fiabilité Cyclage
Exigence Résultats
En courant 500A, 100ms MTTF > 10 kcycles et ! > 2 MTTF > 22 kcycles et ! =8
Puissance 50A , 75° à175°C MTTF > 10 kcycles et ! > 2 MTTF > 13 kcycles et ! >10
Avalanche 400A, 80µs, 150°C
Pas de défaillance avant 60 Mcycles
Premières défaillances entre 300 et 400 Mcycles
Rappel du programme ANR –MOS iStARS
4 MOSFET par module
IUpdate date I 3
3 modules par machines (12
MOSFET)
Revue de projet MOS i-StARS
Principaux résultats : essais PM
Evaluation of solder void impact on the chip temperature
In avalanche modeIn avalanche mode : close to an uniform temperature distribution: close to an uniform temperature distribution
IR measureIR measure
Analyse RX
I
The chip solder void seems to not have an impact on the temperature distribution during avalanche mode. It’s probably due to the limitation of the heat flux propagation depth
Without void
With void
Conclusions • Le MOS répond aux exigences techniques du CdC • Il est l’objet d’une mise en œuvre qualité innovante par :
– Son approche « in silicium » du suivi de fabrication – Une traçabilité complète montante et descendante – L’identification de pièces atypiques via le «data management »
• La machine i-StARS bénéficiant pleinement de ces avancées répond à ses objectifs de : – Mise en œuvre et recyclage aisés – Protection de l’environnement : î CO2 et bruit Depuis 1 an de commercialisation environ 10.000 tonnes de CO2 ont été économisées ! – Réduction importante des coûts.
C o l l o q u e E n e r g i e s – 1 2 e t 1 3 j a n v i e r 2 0 1 2 12
Impact et valorisa.on • Ce projet a fait l’objet de publications et conférences
de la part du LAAS , FSL ; en particulier – Sur le phénomène d’avalanche (peu décrit dans la littérature) – Sur un nouveau test non intrusif de mesure Qbd
• La Valorisation se résume par – MOS utilisable en avalanche (en tant que fonction propre !) – Protection de l’environnement : î CO2 et bruit – Approche qualité renforcée et transposable à d’autres projet – Bénéfice transversal a_endu pour les mul.chips modules appelés à
se généraliser dans les onduleurs pour le transport décarbonné... (véhicules µhybrides, hybrides et électriques).
C o l l o q u e E n e r g i e s – 1 2 e t 1 3 j a n v i e r 2 0 1 2 13
Top Related