CIRCUITE NUMERICECIRCUITE NUMERICE
CURS NR. 12
1III.2.3 Numărătoare sincrone
III.2.3.1 Numărător binar sincron serie
Analizând tabelul de stări ale unui numărător binar
Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Nb Q1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
Q2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
Q3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
Nz 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
CIRCUITE NUMERICECIRCUITE NUMERICE
CURS NR. 12
2
Se obţine astfel numărătorul din figura următoare:
Reset
Q3Q2Q1Q0
CKin
CBB1CBB0 CBB2
R
KCK
1
J Q
CBB3
Q KCKJ Q
Q KCKJ Q
Q KCKJ Q
Q
RRR
CIRCUITE NUMERICECIRCUITE NUMERICE
CURS NR. 12
3
Nz Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0
2
3
4
5
6
7
8
9
10
11
12
13
14
15
1
0
tn tn+1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
0 0 0 0
0111
1011
1101
1001
0110
0010
1100
0000
Qn+1QnKJ
110
011
101
000
Qn+1QnKJ
0 0 0 0 0 0 0 1 0
0
0
0
0
0
0
1
0 0 0 1 0
0
0
1
0 0 0 1 0
0
0
1
0 1 0
1
0 1 0
1
0 1 0
1
0 1 0
1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
CIRCUITE NUMERICECIRCUITE NUMERICE
CURS NR. 12
4
• tabelul de mai sus se reordonează într-o matrice VK:
10
11
01
00
10
11
01
00
10110100101101001011010010110100 Q3Q2
Q1Q0
J3
00
10
00
00
J3= Q2·Q1·Q0
K3
K3=
00
01
00
00
Q2·Q1·Q0
J2
00
11
00
00
J2= Q1·Q0
K2
00
11
00
00
K2= Q1·Q0
J1
1111
0000
J1= Q0
K1
1111
0000
K1= Q0
J0
1111
1111
J0= 1
K1
1111
1111
K0= 1
CIRCUITE NUMERICECIRCUITE NUMERICE
CURS NR. 12
5
Conform cu relaţiile de mai sus schema logică a numărătorului binar sincron este:
Reset
Q3Q2Q1Q0
CKin
CBB1CBB0 CBB2
R
KCK
1
J Q
CBB3
Q KCKJ Q
Q KCKJ Q
Q KCKJ Q
Q
RRR
Prin extrapolare un numărător sincron pe mai multe ranguri va avea:
Jn=Kn=Qn-1·Qn-2...Q1·Q0
Observaţie: Numărul de intrări în porţile “ŞI” creşte cu numărul de etaje ale numărătorului. Se introduce noţiunea de transport:
1
011
00
1 1
jjj rQr
rQr
Qr
r
, de unde schema numărătorului devine:
CIRCUITE NUMERICECIRCUITE NUMERICE
CURS NR. 12
6
Reset
Q3Q2Q1Q0
CKin
CBB1CBB0 CBB2
R
KCK
1
J Q
CBB3
Q KCKJ Q
Q KCKJ Q
Q KCKJ Q
Q
RRR
Se reduce astfel încărcarea, dar se reduce şi viteza (frecvenţa) maximă de lucru.
Numărătorul se poate realiza şi cu celule tip D. Pentru aceasta se pleacă de la relaţia de trecere de la CBB JK la CBB de tip D:
nnnnnnnnnn QKQJQQKQJD 1
Relaţia de mai sus se poate prelucra în modul următor:
in
in
in
in
in
in
in
in
in
in
in QrQrQrQKQJQ
1111
În relaţia de mai sus s-a înlocuit Jn=Kn=rn-1. Particularizând i pentru cei 4 bistabili obţinem:
3210323
201212
10101
00010 1
QQQQQrD
QQQQrD
QQQrD
QQQrD
CIRCUITE NUMERICECIRCUITE NUMERICE
CURS NR. 12
7Conform acestor relaţii se poate construi numărătorul binar asincron cu CBB tip D:
CBB1
CK
Reset
Q3Q2Q1Q0
CKin
CBB0
RD
Q
Q
CK
RD
Q
Q
CBB3CBB2
CK
RD
Q
Q
CK
RD
Q
Q
Diagramele de funcţionare reale ale numărătorului sincron vor arăta ca mai jos:
tpLH(CK)
tpLH(P)
tpHL(CK)
tpHL(CK), tpHL(CK) sunt timpi de propagare de la intrarea de tact la ieşire
tpLH(P) este timpul de propagare prin poarta la tranziţia din starea L în starea H
tpHL(CK) tpHL(CK) stări false cu un ordin de mărime mai mic decât la numărătorul
asincron.
CIRCUITE NUMERICECIRCUITE NUMERICE
CURS NR. 12
8
),max(),max(),max(
1
)2()2()1()1()()( PpLHPpHLPpLHPpHLCKpLHCKpHLCK tttttt
f
Frecvenţa maximă de tact a numărătorului sincron este:
Exemplu: pentru familia TTL se obţine MHznsnsns
fCK 9.11222240
1
III.2.3.2 Numărător binar sincron reversibil (NBR)
Ca şi la NAR, NBR poate număra înainte sau înapoi funcţie de valoarea unui semnal de comandă. Tabelul de stări al unui astfel de numărător divizor cu 8 este următorul:
01 01 0
K1
1 1 1 11
1 1 1 1 0
K0
1 1 1 10
J0
11 10 000011111 0 00 1111010111 1000 011001101 0101 10111000111 10001010110 0 001101000101 10 00010000100 01 011001110001110101010
J1K2J2înainteînapoi X
Q3 Q2 Q1
Valorile Ji şi Ki se completează pe baza tabelului de adevăr condensat al CBB JK.
CIRCUITE NUMERICECIRCUITE NUMERICE
CURS NR. 12
9Construim matricele VK:
00
10
00
01
00
10
00
01
1100
0011
0011
1100
1111
1111
10
11
01
00
10
11
01
00
10110100101101001011010010110100 XQ2
Q1Q0
J2 K2 J1 K1
J0 K0
1111
1111
J2= X·Q1·Q0+X·Q1·Q0= (Q0X)·(Q1X)
K2=X·Q1·Q0+X·Q1·Q0
J1= X·Q0 +X·Q0 = (Q0X)
K1=X·Q0 +X·Q0 = (Q0X)
J0= 1
K0= 1
= (Q0X)·(Q1X)
CIRCUITE NUMERICECIRCUITE NUMERICE
CURS NR. 12
10Sistemul de mai sus se poate generaliza simplu:
)...()()( 10 XQXQXQKJ kkk
Un numărător reversibil cu 4 celule de numărare va arăta ca mai jos:
CBB1
CK
Reset
Q3Q2Q1Q0
1
X
CKin
CBB0
R
K
J
Q
QCK
R
K
J
Q
Q
CBB3CBB2
CK
R
K
J
Q
QCK
R
K
J
Q
Q
III.2.3.3 Numărător binar sincron modulo p
Vom realiza un numărător sincron divizor cu 5 (cu 5 stări). În final vom generaliza pentru un p oarecare. Tabelul de adevăr al unui astfel de numărător este următorul:
CIRCUITE NUMERICECIRCUITE NUMERICE
CURS NR. 12
11
1117
0116
1015
0010000014
1110011103
1001100102
1100001001
1001000000
K0J0K1J1K2J2Q0Q1Q2Q0Q1Q2NZ
tn tn+1
Stările care nu apar se completează cu indiferent. Construim matricea VK:
00110
11
11101001
11100000
101010101010 Q0
Q2Q1
J2 J1 J0K2 K1 K0
J2= Q0·Q1 K2=1
J1= Q0 K1=Q0
J0= Q2 K0=1
CIRCUITE NUMERICECIRCUITE NUMERICE
CURS NR. 12
12Conform cu aceste relaţii rezultă următoarea configuraţie de numărător:
Reset
Q2Q1Q0
CKin
CBB1CBB0 CBB2
R
KCK
11
J Q
Q KCKJ Q
Q KCKJ Q
Q
RR
În general la punerea sub tensiune a unui circuit logic secvenţial, dacă nu se activează semnalul de ştergere (Reset) circuitul poate pleca din orice stare. Făcând analiza circuitului sintetizat obţinem următorul tabel de adevăr:
1011110001117
1001100100116
1011100101015
1000100000014
1111110011103
1100101100102
1111100001001
1100101000000
K0J0K1J1K2J2Q0Q1Q2Q0Q1Q2NZ
tn tn+1
CIRCUITE NUMERICECIRCUITE NUMERICE
CURS NR. 12
13Graful de fluenţă al stărilor asociat asociat numărătorului este:
5
6
432107
Se observă că numărătorul nu intră automat în ciclul de numărare.
Top Related