XR68C681 - MaxLinear
Transcript of XR68C681 - MaxLinear
XR68C681���� ���� ����
� �� ��� ���
���� ����
�����
��������� ������
FEATURES
� ��� ��� �����!" #$���$�� ����%
� %&'����% ��'�(��� �$ ���%�(����
� )��$������*�++���$ ��'�(���" ���� *�++���$���%�(����
� ,��-�������� ���� *(�% ( �.�/ *(� #'�����%
� #����� *(� ���� 0�������% �(� �1 �(++���� *(�����%
� #$���$�� *(� ���� ����'�(� +�� 2�' ���%�(����
�$ ��'�(���
� 2!����� ���'3 �����(�(�&
� ��!(��� *(� ����4 �5 ���'3 � ���.%"
�/5 ���'3 � ��67�.%
� 8�����" ���2�9�" :�'�� :��,* �7 �$
������ :��,* �7 ��$�%
� ����(�+�'�(� �/ *(� ������.�(���
� #������� ������ �(� 2(-� ��%3���� #�������
��$(�(�%
� #������� ;�'��� ������ � '3����$-�
� < 0����� ,����%� ������%
� / 0����� ,����%� #���% �(� ��-� �+ �����%����'���% � #���%
� ��'(� �%'(������ +�� ��&%���
� ���$�& ��$� �� ��$�'� ������(- ,����
� ������(��� �(� �� �������� ��/</<� �$ ���(-��(' ���/</�� ���('�%
� $��'�$ ���� :�� ,���� ��'���-&
APPLICATIONS
� ����(��$(� �&%���%
� ���(�� �� ,�������.,������� �� ���(�� ��������
� ��2 +�� ��$�� �����('��(� �&%���%
GENERAL DESCRIPTION
�� 25 � ���� �(���%�� %&'����% ��'�(��� �$
���%�(���� ��� ��� (% � $��� '����('��(�% $��('�
��� ����($�% ��� +���& ($���$�� +��� $����!
�%&'����% '����('��(�% '���% ( � %(-��
��'3�-�� �� �� �� (% $�%(-�$ +�� �%� (
�('�����'�%%�� ��%�$ %&%���% �$ ��& �� �%�$ ( �
�����$ �� (������� $�(�� ��(������
�� 5�/<�/<� $��('� �++��% � %(-�� #� %����(� +�� ��/<��� +��(�& �+ �('�����'�%%��%
���� �� (% +���('���$ �%(- �$��'�$ ��� ��&�������"�(� � (- ���+����'� $�%(�& 2,#.���� ��< ���'�%%�� ����($� (- ���+����'� �$ ��� ����� '�%����(�"�$ (% ��'3�-�$ ( � =� �( �#, �� � == �( ,:���
ORDERING INFORMATION
Part No.Pin
PackageOperating
TemperatureRange
5�/<�/<��> == ,:�� ��� �� ?@���
5�/<�/<�> == ,:�� �=��� �� ?<6��
Part No.Pin
PackageOperating
TemperatureRange
5�/<�/<�8 =� ��#, �=��� �� ?<6��
5�/<�/<��, =� ,�#, ��� �� ?@���
5�/<�/<�, =� ,�#, �=��� �� ?<6��
XR68C681
�
���� ����
�.A
Figure 1. Block Diagram of the XR68C681 DUART Device
$$��%% ��'�$��
�����$ ��'�$��
�� ��*
������(� ������ #������� ������
#��
#��
�#��
#;�
�%'(������
��� ���*
*(� ����0�������
������.�(���
�(�(-
����*�%*�++��
#����� ���� *�%
�� � �@ � � = �� �� �7 �2�2� # �7 #8�� 5�.�:7 5�
��-� �+����� ����'���%
#,�
#,��
��
#��� ,���
#,� � #,6
��� ���
�9� �9�
��$� ��-(%���%
�����% ��-(%���
���� *
�5�* �5�*
��� ���
�9� �9�
��$� ��-(%���%
�����% ��-(%���
����
�5� �5�
�,�
������ ,��� �'�(� ����'�
:�-('
�,��
������ ,���
�,� � �,@
������� ($('���% 8��'����(�� �#:�����<<1 ,��$�'��
XR68C681
1
���� ����
PIN CONFIGURATION
�
#,1
�1
�
#,�
�=
1 =
#,�
�.A8
�� �78
�5�*�5�*
�,��,1
�,6
�
�
1
=
6
/
@
<
�
��
��
��
40 Pin PDIP, CDIP(0.600”)
�6
�/
�@
�<
��
��
�,@
��
�1
�6
�@
08�
�''
#,=
#,6
# �7#,�
��
�2�2�
5�
5�.�:7�5�
�5� �,�
�,�
�,=
�,/
��
��
�=
�/
#8��
�<
�@
�/
�6
�=
�1
��
��
��
1�
1�
1�
11
1=
16
1/
1@
1<
1�
=�
XR68C681CJ
��
�2�2�
5�
5�.�:7
�5�
8�
�5�
�,�
�,�
�,=�,6
�,1
�,�
�5�*
8�
�5�*
�� :7
�.A
#,�
=
44 Pin PLCC
�,@ �,/
1
#,�
�
#,1
�
8�
;''
#,=
#,6
# �7
#,�
�1
�6
�@
08�
8�
#8��B
�=
��
��
��
�/
1�
1<
1@
1/
16
1=
11
1�
1�
1�
��
@
<
�
��
��
��
�1
�=
�6
�/
�@
�< ��
��
��
�� �1
�= �6 �/
�@
�<
��1=6/ ==
=1
=�
=�
=�
XR68C681
PIN DESCRIPTION
Pin Number
(44 pin PLCC)
Pin Number
(40 pin DIP)
Symbol Type Description
� 8� No Connect.
� � � # LSB of Address Input. �(% (���" ���- �(� �$$��%% (���%" � � =��� �%�$ �� %���'� '����( ��-(%���% �(�( �� �� �� $��('� $��(-���$ �$ ��(�� ������(�% �(� �� �,��
1 � #,1
��5� �
# Input Port 3. 0����� �����%� (��� �� �� �!����� '��'3 (��� +������ ���%�(���� ��5� �
= 1 � # Address Input.
6 = #,�
����*�
# Input Port 1. 0����� �����%� (���� �(% (��� '� �� '�+(-���$ ���� �� '�(������ ���� * �����������$ #��� ����*��
/ 6 1 # Address Input.
@ / = # MSB of Address Input. �(% (���" ���- �(� $$��%% #���%" � � 1 ��� �%�$ �� %���'� '����( ��-(%���% �(�( �� �� �� $��('��
XR68C681
=
���� ����
PIN DESCRIPTION (CONT’D)
Pin Number
(44 pin PLCC)
Pin Number
(40 pin DIP)
Symbol Type Description
< @ #,�
���� �
# Input Port 0. 0����� �����%� (���� �(% (��� '� ��%� ��'�+(-���$ �� �� �� '�(������ '��� �����������$ #������� ��
� < �.A # Read/Write Input. #+ �(% (��� (% (- �(�� �� (% ���" �� ���,� (% ���+���(- � �2 � '&'�� �(� �� �� ��� #+ �(% (���(% ���" �(�� �� (% ���" �� �� �,� (% ���+���(- � A�#�2'&'�� �(� �� �� ���
�� � �� �7 � Data Transfer Acknowledge. ���� �����" �'�(�� ���4 ���� �� �%%���% �� �7 ( ��$�� �� (+��� �� �,� ��� �����%�� �2 � �� A�#�2 ������(� (% ����& '�������� ��/<��� +��(�& �+ �,�% ��C�(��% �(% %(-�� +��� (�% ���(�����$��('�%" ( ��$�� �� C�('3�& �$ �������& '������� � �2 � ��A�#�2 '&'���
#+ �� �� �� �%%���% �� �7 $��(- � �2 � ������(�" (� ($(�'���% ��� �� �,�� ��� �� ��C��%��$ $��� (% � �� $��� ��%�#+ �� �7 (% �%%����$ $��(- � #������� '3����$-� '&'��"�� �� �� (% (+���(- �� �,� ��� �� '����% �+ �� #;��#������� ;�'��� ��-(%���� ��� ���(����� � �� $��� ��%�
#+ �� �� �� �%%���% �� �� �7 $��(- � A�#�2 '&'��" (� (%(+���(- �� �,� ��� �� $���" � �� $��� ��%" �% ������'�$ (�� �� $��� ��% ��++�� �+ �� �� �� $��('��
�� �� �5�* # Receiver Serial Data Input- Channel B. �� ���%� %(-(+('���(� �+ �� '���'��� (% ��'�(��$ +(�%�� #+ � �!����� ��'�(���'��'3 (% %��'(+(�$" �� ��'�(��$ $��� (% %�����$ � �� �(%(-�$-� �+ �(% '��'3�
�� 8� No Connect.
�1 �� �5�* � Transmitter Serial Data Output - Channel B. �� ���%� %(-(+�('�� �(� �+ �� '��� (% ���%�(���$ +(�%�� �(% ������ (% ��$ (�� ���3(- �(-� %���� �� �� ���%�(���� (% ($��" $(%����$"�� ������(- ( �� ��'�� :��,* �7��$�� #+ � �!����� '��'3(% %��'(+(�$" �� ���%�(���$ $��� (% %(+��$ ��� �+ �� �������%�(���� �(+� ��-(%���� � �� +���(- �$-� �+ �(% '��'3�
�= �� �,�
����*�
� Output 1. -����� �����%� ������� �(% ������ '� ��%� ��'�+(-���$ �% �� �'�(������ '��� * ��C��%�������$ ����������*��
�6 �1 �,1
��5�*�
��5�*�
�.�D��E
� Output 3. -����� �����%� ������� �(% ������ �( '� ��%��� '�+(-���$ �� �� �� '��� * ���%�(���� �5 ���'3 ��������5�*�" �� '��� * ��'�(��� �5 ���'3 ������ ��5�*�" �� �%� �'�(������" ����$��( ������.�(��� ���$& ��������.�D��E��
�/ �= �,6
��5��E.
�::D*�
� Output 5. -����� �����%� ������� �(% ������ �( '� ��%��� '�+(-���$ �� �� �� ����$��(" �'�(������ '��� *�5��E. �:: ������" �'�(�������
XR68C681
6
���� ����
PIN DESCRIPTION (CONT’D)
Pin Number
(44 pin PLCC)
Pin Number
(40 pin DIP)
Symbol Type Description
�@ �6 �,@
��5��ED �
� Output 7. -����� �����%� ������� �(% ������ �( '� ��%��� '�+(-���$ �� �� �� ����$��( �'�(�� ��� '��� �5��E �������
�< �/ �� #.� Three State Data Bus.
�� �@ �1 #.� Three State Data Bus.
�� �< �6 #.� Three State Data Bus.
�� �� �@ #.� MSB of Eight Bit Three State Data Bus. �� ���%+��% ������� �� �,� �$ �� �� ��3� ���'� ���� �� $��� ��% �'��%(%�% �+ �(% �� � �@�� �� ��% (% �����%����$ �� �� ��(��� (% (-" �!'��� $��(- � # �7 '&'���
�� �� 08� Ground. ��+���'�
�1 8� No Connect.
�= �� #8�� � Interrupt Request. '�(�� :��" �������(� #8�� (% �%%����$��� �� �''����'� �+ �� �� ���� �+ �� '(�F% ��%3����(�������(- '�$(�(�%� �(% %(-�� �(�� ����( �%%����$����-��� �� (������� %���('� ����(� �$ �(�� �� �-���$�'� �� '�$(�(��%� '��%(- �� (������� ��C��%� �% �����(�(���$�
�6 �� �/ #.� Three State Data Bus.
�/ �1 �= #.� Three State Data Bus.
�@ �= �� #.� Three State Data Bus.
�< �6 �� #.� LSB of the Eight Bit Three State Data Bus. �� ���%+��%������ �� �,� �$ )� �� ��3� ���'� ���� �(% ��%� ����% (% �����%����$ �� �� �� (��� (% (-" �!'��� $��(- �# �7 '&'���
�� �/ �,/
��5��ED �
� Output 6. -����� �����%� ������� �(% ������ �( '� ��%��� '�+(-���$ �� �� � �'�(������" ����$��( '��� �5��E ������ ��5��ED �
1� �@ �,=
��5��E.
�::D �
� Output 4. -����� �����%� ������� �(% ������ �( '� ��%��� '�+(-���$ �� �� � ����$��( '��� �5��E. �::������ ��'�(��������
1� �< �,�
��5� D�5�
��5� D�/5�
� Output 2. -����� �����%� ������� �(% ������ �( '� ��%��� '�+(-���$ �� �� �(��� �5 �� �/5 '��'3 ������ +�� �� '���� ���%�(�����
1� �� �,�
���� �
� Output 0. -����� �����%� ������� �(% ������ �( '� ��%��� '�+(-���$ �� �� �� �'�(������ ���� ��C��%�������$������ ���� ��
XR68C681
/
���� ����
PIN DESCRIPTION (CONT’D)
Pin Number
(44 pin PLCC)
Pin Number
(40 pin DIP)
Symbol Type Description
11 1� �5� � Transmitter Serial Data Output. ���� � �� ���%� %(-(+�('�� �(� (% ���%�(���$ +(�%�� �(% ������ (% ��$ ( �� ���3(-�(-� %���� �� �� ���%�(���� (% ($��" $(%����$" �� ������(-( �� ��'�� :��,* �7 ��$�� #+ �!����� '��'3 (% %��'(+(�$"�� ���%�(���$ $��� (% %(+��$ ��� �+ �� ��� ����%�(���� �(+���-(%���� � �� +���(- �$-� �+ �� '��'3�
1= 8� No Connect.
16 1� �5� # Receiver Serial Data Input. ���� � �� ���%� %(-(+('���(� (% ��'�(��$ +(�%�� #+ � �!����� ��'�(��� '��'3 (% %��'(+(�$"�� ��'�(��$ $��� (% %�����$ � �� �(%(- �$-� �+ �� '��'3�
1/ 1� 5�.�:7 # �� � Crystal Output or External Clock Input. �(% �( (% �� '���'�(� +�� �� %($� �+ �� '�&%��� �$ � '���'(��� �� -���$�� �� (����� �%'(������ (% �%�$� #+ �� �%'(������ (% �� �%�$"� �!����� '��'3 %(-�� ��%� �� %����(�$ �� �(% (����
# ��$�� +�� �� 5�/<�/<� $��('� �� +�'�(� �������&" �� �%����%� %����& � %(-�� �(� +��C��'(�% ������ ��� �9G �$=�� �9G� �(% ��C�(����� '� �� ��� �& �(��� � '�&%��� �%'(������� �� �& �� �!����� ��:�'�����(��� '��'3 %(-���
1@ 11 5� # Crystal Input. ���'�(� +�� �� %($� �+ �� '�&%��� �����%(���+ 5�.�:7�� #+ �� �%'(������ (% �%�$" � '���'(��� ��%� ��%� ��'��'��$ +��� �(% �( �� -���$� �(% �( ��%� �� ��+� ��� (+� �!����� '��'3 (% %����(�$ �� 5�.�:7�
1< 1= �2�2� # Master Reset. ��� � �(% �( '����% (����� ��-(%���% ��� "��*" #��" #��" �,�" �,���" ((�(��(G�% �� #;� �� � �/" %���%�� ������.�(���" ���'�% �� ������ ���� �(%" �,� � �,@ (�� ��-(' H(-I %����" �$ ���'�% ��� %��(�� '���% ( ��(�'�(�� %���� �(� �� �5� �$ �5�* ������ ���3(- �(-��
1� 16 �� # Chip Select. '�(�� ���� �� $��� ��% (% �����%����$ ���� (% (-� ���%+��% ������ �� �,� �$ �� �� �� �(� ��� �@ ��� �����$ �� �� (% ����
=� 1/ #,�
��.�D25�
��5�*�
# Input 2. 0����� �����%� (���� �(% (��� '� ��%� �� '�+(-����$ �� �� �.� �!����� '��'3 (���" �� �� '��� * ��'�(������'3 #��� ��5�*��
=� 1@ # �7 # Interrupt Acknowledge. '�(�� :��� �(% (��� (% �� �,�F%��%��%� �� �� (������� ��C��%� (%%��$ �& �� �� �� $��('��A� �� �,� �%%���% �(% (���" (� ($('���% ��� �� �� ��F%(������� ��C��%� (% ����� �� �� %���('�$" �$ ��� �� ���& �!���% '&'�� �(�� �� � (������� �'3����$-� '&'��� �� �� ���(�� ��%��$ �� �� �,�F% (������� �'3����$-� �& ���'(- ��'����% �+ �� #������� ;�'��� ��-(%��� �#;�� � �� $��� ��%��� � �@��
XR68C681
@
���� ����
PIN DESCRIPTION (CONT’D)
Pin Number
(44 pin PLCC)
Pin Number
(40 pin DIP)
Symbol Type Description
=� 1< #,6
��5�*�
# Input 5. 0����� �����%� (���� �(% (��� '� ��%� �� '�+(-����$ �% �� '��� * ���%�(���� �!����� '��'3 (��� ��5�*��
=1 1� #,=
��5� �
# Input 4. 0����� �����%� (���� �(% (��� '� ��%� �� '�+(-����$ �% �� '��� ��'�(��� 2!����� ���'3 #��� ��5� ��
== =� ;��
XR68C681
<
���� ����
DC ELECTRICAL CHARACTERISTICS 1, 2, 3
Test Conditions: TA = 0 - 70�C, VCC = 5V +5% unless otherwise specified.
Symbol Parameter Min Typ Max Unit Conditions
;#: #��� :�� ;����-� ��6 ��< ;
;#9 #��� 9(- ;����-� ��� ;�� ;
;#9 #��� 9(- ;����-� ��(�(���&� ��� ; � J �66�� �� ��6��
;#95� #��� 9(- ;����-� �5�.�:7� =�� ;�� ;
;�: ������ :�� ;����-� ��= ; #�: J ��= �
;�9 ������ 9(- ;����-� ��= ; #�9 J �=���
##: #��� :��3�-� ������ ��6 �6 � ;#8 J � �� ;��
##:�2: ����'� ,( :��3�-� ������ �1� ?1� � ;#8 J � �� ;��
#5�: 5� #��� :�� ������ ��� � ;#8 J �
#5�: 5� #��� :�� ������ �@ �
#5#9 5� #��� 9(- ������ �� � ;#8 J ;��
#5�9 5� #��� 9(- ������ �� � ;#8 J ;��
#:: ���� ��% ��(������ :��3�-� ������ ��� �� � ;� J � �� ;��
#�� ��� ���( ������ :��3�-� ������ ��� �� � ;� J � �� ;��
#�� ,���� �����& ������= / �6 � '�(�� ��$�
#��� ,���� �����& ������= 1 �� � ���$�& ��$�
Notes1.Parameters are valid over the specified temperature and operating supply ranges. Typical values are 25�C, VCC = 5V and typical
processing parameters.2.All voltages are referenced to ground (GND). For testing, input signal levels are 0.4V and 2.4V with a transition time of 20ns
maximum. All time measurements are referenced at input voltages of 0.8V and 2.0V as appropriate. See Figure 31.3.For prime grade N, P, J, L, M, ML, VCC = 5V + 10%4.Measured operating with a 3.6864MHz crystal and with all outputs open.
XR68C681
�
���� ����
AC ELECTRICAL CHARACTERISTICS 1, 2, 3
Test Conditions: TA = 0 - 70�C, VCC = 5.0V +5% unless otherwise specified.
Symbol Parameter Min Typ Max Unit Conditions
Rest Timing (See Figure 32)
��2� �2�2� ,��%� A($� ��� �%
Read, Write and Interrupt Cycle Timing (Figure 33, Figure 34, Figure 35 )
� � �� = ����� �(�� �� �� :�� �� %
� 9 �� = 9��$ �(�� +��� �� 9(- � %
��A� �.A ����� �(�� �� �� :�� � %
��A9 �.A ����� �(�� +��� �� 9(- � %
���A �� 9(- ,��%� A($� =" 6 �� %
���� �� �� # �7 9(- +��� �� �7 :�� �� %
��� ���� ;��($ +��� �� �� # �7 :��/ �@6 %
�� ���� *�% ����(- +��� �� �� # �79(-
�� ��� %
��� ���� ����� �(�� �� �� :�� � %
��9 ���� 9��$ �(�� +��� �� :�� ��6 %
�� : �� �7 :�� +��� ���$ ���� ;��($ � %
�� 9 �� �7 9(- +��� �� �� # �7 9(- ��� %
�� � �� �7 9(- #���$�'� +��� �� ��# �7 9(-
��6 %
���� �� �� # �7 %�� �� �(�� �� H9(-I@ <� %
Port Timing (Figure 36)
�,� ,��� #��� ����� �(�� �� �� :�� ���.A 9(-
� %
�,9 ,��� #��� 9��$ �(�� +��� �� 9(- � %
�,� ,��� ������ ;��($ +��� �.A" �� 9(- =�� %
Interrupt Output Timing (Figure 37)
�#� #8�� �� �,1��,@ �� �%�$ �% #��������% 9(- +���4
����� �+ #�������% �����% *(�% ( #�� ��#,��
����� �+ #������� ��%3 ( #��
1��
1��
%
%
Clock Timing (Figure 38)
��:7 5�.�:7 �2!������ 9(- �� :�� �(�� ��� %
��:7 5�.�:7 ��&%��� �� 2!����� ��C��'& ��� 1�/<= @�1@� �9G
���� ������.�(��� 2!����� ���'3 9(- ��:�� �(�� �#,��
��� %
���� ������.�(��� 2!����� ���'3 ��C��'&
� @�1@� �9G
XR68C681
��
���� ����
AC ELECTRICAL CHARACTERISTICS 1, 2, 3 (CONT’D)Test Conditions: TA = 0 - 70�C, VCC = 5.0V +5% unless otherwise specified.
Symbol Parameter Min Typ Max Unit Conditions
Clock Timing (Figure 38)
���5 �5� �$ �5� �2!������ 9(- ��:�� �(�� <
��� %
+��5 �5� �$ �5� �2!������ ��C��'&
�/5 � �/�� �9G
�5 � ��� �9G
Transmitter Timing (Figure 39)
��5� �5� ������ ����& � �5� �2!������:��
16� %
���� �5� ������ ����& � �5� �#������������ :��
�6� %
Receiver Timing (Figure 40)
��5� �5� ���� ����� �(�� �� �5��2!������ 9(-
�=� %
��59 �5� ���� 9��$ �(�� +��� �5��2!������ 9(-
��� %
Notes1.Parameters are valid over the specified temperature and operating supply ranges. Typical values are 25�C, VCC = 5V and typical
processing parameters.2.All voltages are referenced to ground (GND). For testing, input signal levels are 0.4V and 2.4V with a transition time of 20ns
maximum. All time measurements are referenced at input voltages of 0.8V and 2.0V as appropriate. See Figure 31.3.AC test conditions for outputs: CL = 50pF, RL = 2.7k• to VCC.4.Consecutive write operations to the same register require at least three edges of the X1 clock between writes.5.This specification imposes a 6 MHz maximum 68000 clock frequency if a read or write cycle follows immediately after the previous
read or write cycle. A higher 68000 clock can be used if this is not the case.6.This specification imposes a lower bound on CS and IACK low, guaranteeing that they will be low for at least one CLK period.7.This parameter is specified only to insure DTACK is asserted with respect to the rising edge of X1/CLK as shown in the timing dia-
gram, not to guarantee operation of the part. If the specified setup time is violated, DTACK may be asserted as shown or may beasserted one clock cycle later.
8.The minimum high time must be at least 1.5 times the X1/CLK period and the minimum low time must be at least equal to the X1/CLKperiod if either channel’s Receiver is operating in external 1X clock mode.
Specifications are subject to change without notice
ABSOLUTE MAXIMUM RATINGS1
�� �����& ;����-� @;� � � � � � � � � � � � � � � � � � � � � � � � �
�����-� ����������� �/6�� �� �6���� � � � � � � � � � � � � �� ;����-�% �(� ��%��'� �� 0���$� ���6; �� ?@;� � �
1.Stresses above those listed under the Absolute Maximum Ratings may cause permanent damage to thedevice. This isa stress rat-ing only, and functional operation of the device at these or any other conditions above those indicated in the “Electrical Characteris-tics” section of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affectdevice reliability.
2.Thisproduct includescircuitry specificallydesigned for theprotectionof its internaldevices fromdamagingeffectsofexcessivestat-ic charge. Nonetheless, it is suggested that conventional precautions be taken to avoid applying any voltage larger than the ratedmaximum.
XR68C681
��
���� ����
SYSTEM DESCRIPTION
�� 5�/<�/<� '�%(%�% �+ ��� ($���$��" +����$����!
'����('��(� '���%K ��' '�%(%�(- �+ ��(� ��
���%�(���� �$ ��'�(���� 2�' '��� �+ �� �� ��
��& �� ($���$���& ���-�����$ +�� ������(- ��$�
�$ $��� +������ �� �� �� (% $�%(-�$ �� (���+�'� �(�
�� /<��� ��(�& �+ �('�����'�%%��% �(� �((���
�!����� '������%� �� ������(- %���$ �+ ��'
��'�(��� �$ ���%�(���� ��& �� %���'��$ +��� �� �+ �1
(������& -������$ +(!�$ �(� ����%" +��� � '��'3 $��(��$
+��� � (����� ������.�(���" �� +��� � �!������&
%����(�$ �! �� �/! '��'3� �� �(� ���� -������� ���
%���'� �+ �� �1 $(++���� +(!�$ �(� ����%� '� �������
$(��'��& +��� � '�&%��� '��'��$ �'��%% ��� �(% �� +���
� �!����� '��'3� �� ��(�(�& �� ($���$���& ���-���
�� ������(- %���$ �+ �� ��'�(��� �$ ���%�(���� �+
��' '��� ��3�% �� �� �� �����'�(�� +�� %��(� %���$
'��� ����('��(�% %�' �% '��%����$ ����(�� %&%���%�
��'�(��� $��� (% C��$�����$���++���$ �$ �� ���%�(����
$��� (% $������++���$ �(� ��'(� # �% ( ��$�� ��
�((�(G� �� �(%3 �+ ��'�(��� ������ �$ �� ��$�'�
������$ ( (������� $�(�� ����('��(�%� �� �� ��
��%� ����($�% � +��� '����� '����(�(�& �� ((�(�
���%�(%%(� +��� � ������ $��('� �� �� ��++�� �+ ��
��'�(�(- �� �� (% +���" ��% ������(- ��%% �+ $����
�� �� �� ��%� ����($�% � -����� �����%� �/ �(�
������.�(��� ��(' ��& ��%� �� �%�$ �%
���-�������� �(� ���� -�������%�" � ����(������%� / �(�
(��� ���� �$ � ����(������%� < �(� ������ ����%�
PRINCIPLES OF OPERATION
Figure 1 ���%��% � ������� ���'3 $(�-��� �+ �� /<�/<�
�� ��� % (���%�����$ ( �� ���'3 $(�-���" �� �� ��
'�%(%�% �+ �� +�����(- ��L�� +�'�(��� ���'3%4
� ���� *�% *�++��
� #������� ������
� #��� ,���
� ���(�� �����('��(�% ����% �$ *
� ������(� ������
� �(�(-
� ������ ,���
A. DATA BUS BUFFER
�� $��� ��% ��++�� ����($�% �� (���+�'� ������ ��
(����� ��(�( �� '(�� �$ �!����� $��� ��%�%� #� (%
'�������$ �& �� ������(� '����� ���'3 �� ����� $���
���%+��% �� ��3� ���'� ������ �� �%� �,� �$ ��
�� ���
B. OPERATION CONTROL BLOCK
�� '����� ��-(' �+ �� ������(� '����� ���'3 ��'�(��%
������(- '����$% +��� �� �,��$ -������% ������
%(-��% �� �� ���(��% %�'�(�% �+ �� �� ��� ��
������(� '����� ���'3 +�'�(�% �% �� �%�� (���+�'� ��
�� ��%� �+ �� $��('�� ���'(+('���&" (� (% ��%��%(��� +��
�� �� ��-(%��� �$$��%% $�'�$(-" �$ '����$
$�'�$(-� ����+��� ��� '����$% �� %�� ���$ ����%"
���(�&" ���� '����('��(� �����'�� ���������%" %���� ��
%��� �� ������.�(��� �� ���$(- � H%����% ��-(%���I ��
��(��� $��� '����('��(� ���+����'� ��� ���'�%%�$
�(� �� ������(� '����� ���'3�
�� ������(� '����� ���'3 �(�� '����� �� ��
���+����'� ��%�$ ��� �� +�����(- (��� %(-��%4
� $$��%% ���-(%��� ����'�� �(�%4 � � =
� �.A #���
� �� #���
� �2�2�
�� �� �� ('��$�% � ���� ���%+�� '3����$-�
��� �7� ������ �(' (% �%%����$ $��(- $��� ���%+��
'&'��% ( ��$�� �� (+��� �� �,� ��� �� ��C��%��$
������(� �% ��� '�������$� �%%����$ �� �7
%(-�� ($('���%" �� �� �,�" ��� �� (��� $��� �% ���
���'�$" �& �� �� �� $��� ��% ��++��" $��(- � ��(��
'&'��K ��� �� ��C��%��$ $��� �+��� �� �� ��� (% � ��
$��� ��% �$ (% ���($ $��(- � ���$ '&'��" �� ��� ��
(������� ��'��� (% � �� $��� ��% $��(- � (�������
�'3����$-� '&'���
A� �%(- �� /<�� +��(�& ���'�%%��" �� 5��<<�/<�
�� �� $��� ��% ��++�� %���$ �� �%�$ ( �(�� �+ �(%
$��('�� �� (+�����(� � �� �� (���+�'� � /<�� ��(�&
,��'�%%�� �� �� 5��<<�/<� $��('�" ����%� %�� ��
5��<<�/<� $��� %����
B.1 DUART REGISTER ADDRESSING
�� �$$��%%(- �+ �� (����� ��-(%���% �+ �� �� �� (%
���%���$ ( Table 1� ,���%� ��� ��� %��� �+ ��
��-(%���% ��� H���$ ��&I �$ ����% ��� HA�(�� ��&I�
2�' '��� (% ����($�$ �(� �� +�����(- $�$('���$
��$$��%%����� ��-(%���%�
XR68C681
��
���� ����
� �����$ ��-(%���
� ��$� ��-(%���% ���� �$ ����
� �����% ��-(%���
� ���'3 ����'� ��-(%���
� ��'�(��� 9��$(- ��-(%��� ��9�� �$ ���%�(�
9��$(- ��-(%��� ��9��
$$(�(����&" �� �� �� '���(% �� +�����(- ��-(%���%
��� %������.'����� ��� '��� ��(�%�
� #������� �����% ��-(%��� �#���
� #������� ��%3 ��-(%��� �#���
� ��%3�$ #������� �����% ��-(%��� ��#���
� #������� ;�'��� ��-(%��� �#;��
� �!(�(��& ������ ��-(%��� � ���
(���&" �� �� �� '���(% �$$(�(��� ��-(%���% ���
%������ +�'�(�% ���� �� %��(�� $��� '����('��(�"
%�' �% �� �������� ����% �$ �� '�����%.�(���%�
� ������ ,��� ������ ��-(%��� ��,���
� #��� ,��� ��+(-����(� ��-(%��� �#,���
� ������.�(��� ����� *&�� ��-(%��� ������
� ������.�(��� :���� *&�� ��-(%��� ���:��
� ������ ,��� ��-(%��� ��,��
XR68C681
�1
���� ����
Read Mode Registers Write Mode Registers
Address(HEX)
Register Name Symbol Register Name Symbol
�� ��$� ��-(%���" '��� ��� " ��� ��$� ��-(%���"'���
��� " ���
�� �����% ��-(%���" '���
�� ���'3 ����'� ��-(%���"'���
���
�� ��%3�$ #������� �����%��-(%���
�#�� �����$ ��-(%���"'���
��
�1 �! 9��$(- ��-(%���"'���
�9� �! 9��$(- ��-(%���"'���
�9�
�= #��� ,��� ��-���-(%���
#,�� �!(�(��& ������ ��-(%��� ��
�6 #������� �����% ��-(%��� #�� #������� ��%3 ��-(%��� #��
�/ ������.�(��� �����*&�� ��-(%���
��� ������.�(��� �����*&�� ��-(%���
���
�@ ������.�(��� :����*&�� ��-(%���
��: ������.�(��� :����*&�� ��-(%���
��:
�< ��$� ��-(%���" '��� * ���*" ���* ��$� ��-(%���" '��� * ���*" ���*
�� �����% ��-(%���" '���*
��* ���'3 ����'� ��-(%���"'��� *
���*
� �2�2�;2� �����$ ��-(%���"'��� *
��*
�* �! 9��$(- ��-(%���"'��� *
�9�* �! 9��$(- ��-(%���"'��� *
�9�*
�� #������� ;�'��� ��-(%��� #;� #������� ;�'��� ��-(%��� #;�
�� #��� ,��� #, ������ ,��� ��+(-����(���-(%��� ��,� � �,@�
�,��
�2 ����� ������.�(��������$
��� ��� ������ ,��� *(�%�����$
��,*�
� ���� ������.�(��������$
��� ����� ������ ,��� *(�% ������$
��,*�
Table 1. DUART Port And Register Addressing
Note:The shaded blocks are not Read/Write registers but rather, “Address-Triggered” Commands.
XR68C681
�=
���� ����
Table 1 ($('���% ��� ��' '��� (% �C�(���$ �(� ���H��$� ��-(%���%I� %%�'(���$ �(� ��' �+ ��%� H��$�
��-(%���I ��(�% (% � H��$� ��-(%���I ��(��� ������(����
��� '(�.%&%�������� �� ���2�2� ��'�� ��(��� (%
H��(�(- ��I �� '��� ��� ��-(%���� �,���%� ��� ���
�� %�++(! HI (% �%�$ �� �� �$ �+ ��& �+ ��%� ��-(%���
%&����% ( ��$�� �� ��+��" -���('���&" �� �(��� '���%
�� *�� 9������" �� '����% �+ �� �� ��(��� �(�� %(+�
+��� �� �$$��%% �+ �� ��� ��-(%��� �� ��� �+ �� ���
��-(%���" (���$(����& +�����(- �& ���$ ����(�� �''�%% ��
�� ��� ��-(%���� �� �� ��(��� �(�� '��(�� �� H��(�
��I �� ��� ��-(%��� ��(� � ��$���� ��%�� �''��% ��
��(� � H�2�2� �� ,�#8�2�I '����$ �% ���
(��3�$� �� H�2�2� �� ,�#8�2�I '����$ '� ��
(%%��$ �& ��(�(- �� �������(��� $��� �� �� �������(���
'���F% '����$ ��-(%���� ����+���" ��� ��$�
��-(%���%" �(�( � -(�� '���" ��� �� %��� ��-('��
�$$��%%� �� +������% �$ +�'�(�% �+ �� �� �� ���
��� '�������$ �& �� ��$� ��-(%���% ��� $(%'�%%�$ (
$���(� ( Section G.3�
B.2 COMMAND DECODING
2�' '��� (% �C�(���$ �(� � '����$ ��-(%���� #
-�����" �� ���� �+ ��%� '����$ ��-(%���% ��� ��
�����.$(%���� �� ���%�(����" �����.$(%���� ��
��'�(���" ���- �(� +�'(�(���(- � %��(�% �+ ����
�(%'�������% '����$%� �� �(� +����� +�� ��'
'����$ ��-(%��� (% ���%���$ ������
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Miscellaneous Commands Enable/Disable Transmitter Enable/Disable Receiver
��� �����(- ��!� �� J 8� ��-��� J 2���� �!�� J �(%���� �!�� J 8�� ;��($��� �� �%��
�� J 8� ��-��� J 2���� �!�� J �(%���� �!�� J 8�� ���($�$� �� �%��
Table 2. Command Register - CRA, CRB
�� +�'�(� �+ �� ����� (���� �+ �� '����$ ��-(%���% (% +�(��& %���(-��+�����$� �(% (���� (% �%�$ �� �(��� ����� ��
$(%���� �� ���%�(���� �$.�� ��'�(����
�� ����� (���� �+ �� '����$ ��-(%��� (% �%�$ �� (��3� � %��(�% �+ �(%'�������% '����$%� Table 3
$�+(�% �� '����$% �%%�'(���$ �(� �� ����� (���� �+ �� '����$ ��-(%���%� ,���%� ��� ��� �� ����� (����
'����$% ��/ ����- *�/ �++�'�% ��& �� ���+����'� �+ '����$ ��-(%���F% '���� 9������" '����$% ��/
����- �/ �++�'�% %&%��� ��� '(�� ����� ������(��
XR68C681
�6
���� ����
Bit 7 Bit 6 Bit 5 Bit 4 Description
� � � � Null Command:
� � � � Reset MRn Pointer: ���%�% �� '���F% �� ��(��� �� ��(� �� ����
� � � � Reset Receiver: ��%��% �� ($(�($��� '��� ��'�(��� �% (+ � ��$���� ��%�� �%��� ����(�$� �� ��'�(��� (% $(%����$ �$ �� # � (% +��%�$�
� � � � Reset Transmitte�4 ��%��% �� ($(�($��� '��� ���%�(���� �% (+ � ��$���� ��%���$ ��� ����(�$� �� �5� ������ (% +��'�$ �� � (- ������
� � � � Reset Error Status: �����% �� ��'�(��$ *���3 ��*�" ,��(�& 2���� �,2�" ���(-2���� � 2� �$ ������ 2���� ��2� %����% �(�%" ��M@41N�
���'(+('���&" (+ �� ����� ��$�" +�� � ����('���� '��� (% %�� �� H*��'3I ����� ��$�"�(% '����$ �(�� ��%�� �� ��� �+ �� ��'�(��� ����� ($('����% ( �� %����% ��-(%����# �� ���'3 ����� ��$�" �'� �(��� � ,2" 2" �2 �� �* �''��%" �(% ����� �(�� '���(�� �� �� +��--�$ ( �� '��� %����% ��-(%���" ��(� �(% '����$ (% (%%��$�
#+ �� 2���� ��$�" +�� � ����('���� '��� (% %�� �� H����'���I 2���� ��$�" �� ��'����% �+ �� �����% ��-(%��� +�� ,2" 2 �$ �* ��� ��+��'��$ � � '���'��� �&'���'��� ��%('� # �� H����'���I 2���� ��$�" �� %���� �+ ��%� ($('����% (%��%�$ ��& ��� �� '���'��� ��� (% �� �� ��� �+ �� �9��
�� �2 ($('���� (% ����&% +��--�$ �% � H*��'3I 2���� ��$� ($('����" �$ ��C�(��%�(% '����$ �� �� ��%���
� � � � Reset Break Change Interrupt: �����% �� '���F% ����3 '�-� (������� %����%�(��
� � � � Start Break: ��'�% �� �5� ������ ���� �� ���%�(���� ��%� �� �����$ �� %����� ����3� #+ �� ���%�(���� (% ����&" �� %���� �+ �� ����3 ��& �� $���&�$ �� �� ����(� �(��%� #+ �� ���%�(���� (% �'�(��" �� ����3 ��-(% �� �� ���%�(%%(� �+��%� '���'���% ( �� �9� (% '�������$" �(G�" �52�, ��%� �� ���� ��+��� ������3 �(�� ��-(�
� � � � Stop Break: �� �5� �(� �(�� -� (- �(�( ��� �(� �(��%� �5� �(�� ����( (-+�� �� �(� �(�� ��+��� �� �!� '���'���" (+ �&" (% ���%�(���$�
� � � � Set Rx BRG Select Extend Bit: ���% �� '���F% H��'�(��� *�0 ����'� 2!��$*(�I �� H�I� ���-� !J��
� � � � Clear Rx BRG Select Extend Bit: �����% �� '���F% H��'�(��� *�0 ����'�2!��$ *(�I� ���-� !J��
� � � � Set Tx BRG Select Extend Bit: ���% �� '���F% H���%�(���� *�0 ����'� 2!���$ *(�I �� H�I�
� � � � Clear Tx BRG Select Extend Bit: �����% �� �� '���F% H���%�(���� *�0 �����'� 2!��$ *(�I �� H�I�
� � � � Set Standby Mode (Channel A): A� �(% '����$ (% (��3�$ �(� �� '��� '����$ ��-(%���" ����� (% ������$ +��� ��' �+ �� ���%�(����%" ��'�(���%"������.�(��� �$ �$$(�(��� '(�'�(�% �� ���'� �� �� �� ( �� %��$�& ��� ����������� ��$�� ,���%� ��� ��� �(% '����$ �++�'�% �� ������(� �+ �� ��(��'(�� 8����� ������(� (% ��%����$ �& � ��$���� ��%�� �� �& (��3(- �� H�2� ���#;2 ���2I '����$�
� � � � Set Active Mode (Channel A): A� �(% '����$ (% (��3�$ �(� �� '��� '����$ ��-(%���" �� �� �� (% ������$ +��� �� %��$�& ��$� �$ ��%���%����� ������(��
� � � � Reserved
� � � � Reserved
Table 3. Miscellaneous Commands, Upper Nibble of all Command Registers, Unless Otherwise Specified.
XR68C681
�/
���� ����
# �$$(�(� �� �� '����$% �(' ��� ���(����� ����-
�� '����$ ��-(%���%" �� �� �� ��%� �++��%
H $$��%%���(--���$I '����$%� ��%� '����$% ���
�(%��$ ( Table 1" �� �� ,��� 8� �20#��2�
���2��#80IK �$ ��� +����� ($��(+(�$ �& ��(-
H%�$�$I ( � ���'(+('���&" ��%� '����$% ���4
� �� �� ���8�2�.�#�2� ���� 8�
� ���, ���8�2�.�#�2� ���� 8�
� �2� ���,�� ,��� *#�� ���� 8�
� �:2 � ���,�� ,��� *#�� ���� 8�
2�' �+ ��%� '����$% ��� (��3�$ �& �(��� ���$(- ��
��(�(- $��� �� ��(� '����%��$(- �� �� �$$��%%�% �%
%��'(+(�$ ( Table 1�
�� �!�����" �� �� �� ���8�2�.�#�2� ���� 8�
(% (��3�$ �& �� ���'�$��� �+ ���$(- �� �� �$$��%%
�2�/� ,���%� ��� ��� �(% H���$ ������(�I �(�� ��
��%��� ( ���'(- �� '����% �+ � �� �� ��-(%��� � ��
$��� ��%� �� ��& �(- ��� �(�� ����" ( ��%��%� ��
�(% ���'�$���K (% ��� �� ������.�(��� �(�� ((�(���
'���(-� �� � $���(��$ $(%'�%%(� (�� �� ������(� �+
�� ������.�(���%" ����%� %�� Section D.2�
���� �!����� �+ � H $$��%%���(--���$I '����$%
(% �� H�2� ���,�� ,��� *#�� �I �����$� �(%
'����$ (% (��3�$ �& ���+���(- � ��(�� �+ $��� ��
�� �� �$$��%% �2�/� A� �� �%�� (��3�% �(%
'����$ " �.%� (% %���(- '����( �(�% ��� H�I� �(�( ��
�,� ������� ,��� ��-(%����� �� ���� �(�%"�(�( ���,�
��� %��'(+(�$ �� �� %���" ��� �� '�-�$�
�� %���� �+ �� ������ ���� �(% ��� '��������% �+ ��
($(�($��� �(�% �(�( �� �,�� 9�'�" (+ �,�M�N (% %�� ��
H�I" �� %���� �+ �� '����%��$(- ������ ���� �(" �,�" (%
�� %�� �� � ��-(' H�I� ��%�C����&" �� '� �(3 �+ ��
H�2� ���,�� ,��� *#��I '����$ �% �� H�:2 �
���,�� ,��� ,#8�I '����$� �� � ���� $���(��$
$(%'�%%(� (�� �� ������(� �+ �� ������ ����%" ����%�
%�� Section F�
C. INTERRUPT CONTROL BLOCK
�� (������� '����� ���'3 �����% �� �%�� �� ����& ��
�� �� ( � H#������� ��(��I ��(������ ��
�� �� ('��$�% � #������� ��C��%� ������ %(-��
�#8��� (% ����($�$ �(' ��& �� ���-�����$ �� ��
�%%����$ ��� �� �''����'� �+ �& �+ �� +�����(-
����%4
� ���%�(� 9��$ ��-(%��� �� * ���$&
� ��'�(�� 9��$ ��-(%��� �� * ���$&
� ��'�(�� # � �� * ���
� ����� �� 2$ �+ ��'�(��$ *���3 ( ����% �� *
� 2$ �+ ������.�(��� ���� ���'�$
� ��-� �+ ����� � (��� �(%" #,�" #,�" #,�" #,1
�� (������� '����� ���'3 '�%(%�% �+ � #������� �����%
��-(%��� �#���" � #������� ��%3 ��-(%��� �#���" �
��%3�$ #������� �����% ��-(%��� ��#��� �$ � #�������
;�'��� ��-(%��� �#;��� Table 4 �(%�% ��%� ��-(%���%" �$
��(� �$$��%% ��'��(� ��(�( �� �� ����
Register DescriptionAddress Location
(in DUART Address Space)
#�� #������� �����% ��-(%��� �6�/ ����$ ��&�
#�� #������� ��%3 ��-(%��� �6�/�A�(�� ��&�
�#�� ��%3�$ #������� �����% ��-(%��� ���/����$ ��&�
#;� #������� ;�'��� ��-(%��� ���/
Table 4. Listing and Brief Description of Interrupt Control Block Registers
�� ���� �$ �����%� �+ ��' �+ ��%� ��-(%���% ���
$�+(�$ �% +�����%4
C.1 Interrupt Status Registers (ISR)
�� '����% �+ �� #�� ($('���% �� %����% �+ ��� �����(��
(������� '�$(�(�%� #+ �& �(�% �(�( ��%� ��-(%���% ���
��--��$ H(-I" �� �� '����%��$(- '�$(�(� �% �� (%
�''���(-� # -�����" �� '����% �+ �� #�� �(�� ($('���
�� �� ���'�%%��" �� %���'� �� �� ���%� +�� �� (�������
��C��%� +��� �� �� ��� �� �(��+����� �+ �� #��
��-(%��� (% ���%���$ �% +�����%�
XR68C681
�@
���� ����
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Input PortChange
Delta BreakB
RXRDY/FFULLB
TXRDYB CounterReady
Delta BreakA
RXRDY/FFULLA
TXRDYA
� J 8�
� J E�%
� J 8�
� J E�%
� J 8�
� J E�%
� J 8�
� J E�%
� J 8�
� J E�%
� J 8�
� J E�%
� J 8�
� J E�%
� J 8�
� J E�%
Table 5. Interrupt Status Register - (ISR) Bit Format
�� ���(- ��($ ��' �+ ��%� �(�% (% $�+(�$ ������
ISR[7]: Input Port Change of State:
#+ �(% �(� (% �� � ��-(' H�I" �� � H'�-� �+ %����I ��%
$���'��$ �� �� #,� � #,1 �(%� �� �%�� ����$ %���('� �(%
(������� �& ���$(- �� #,�� �(+ #��M@N J ��� #��M@N (%
'�����$ �� �� �,� �% ���$ �� #,��� *& ���$(- ��
#,��" �� �%�� �(�� $�����(�4
� �� ($(�($��� #��� ,��� �( ��� '�-�$ %����
� �� +(�� %���� �+ �� ��(����$ (��� ����%" +�����(-�� ��-� �+ ������
�� � $���(��$ $�%'�(��(� �+ �� #,��" ����%� %��
Section E�
,���%� ��� ��� ( ��$�� �� ����� �(% (������� '�$(�(�"
�� �%�� ��%� $� ��� �(-%4
�� A�(�� �� �������(��� $��� �� �� ����� (���� �+ ��
�!(�(��& ������ ��-(%���" ��M14�N� # �(% %���" ��
�%�� (% %��'(+&(- �(' (��� �(% %���$ ��(--�� �
H#��� ,��� ��-�I (������� ��C��%��
�� A�(�� � ��-(' H�I �� #��M@N�
ISR[6] Delta Break Indicator - Channel B:
A� �(% �(� (% %��" (� ($('���% ��� �� '��� * ��'�(���
�% $���'��$ �� ��-((- �� �$ �+ � ��'�(��$ ����3�
�(% �(� (% '�����$ ��� ��%��� �� �� �,� (��3�% �
'��� * H�2�2� *�2 7 �9 802 #8�2���,�I
'����$� �� ���� (+�����(� (�� �� �� ��F%
��%��%� �� � *�2 7 '�$(�(�" ����%� %�� Section G.2�
ISR[5] RXRDYB/FFULLB - Channel B ReceiverReady or FIFO Full
�� +�'�(� �+ �(% �(� (% %���'��$ �& ���-����(-
���*M/N� #+ ���-�����$ �% �� ��'�(��� ���$&
($('���� ��5��E*�" (� ($('���% ��� �� ���%� ��
'���'��� �+ $��� (% ( ���9�*�$ (% ���$& �� �� ���$ �&
�� �,�� �(% �(� (% %�� �� � '���'��� (% ���%+����$
+��� �� ��'�(��$ %(+� ��-(%��� �� �9�* �$ (% '�����$
�� �� �,� ���$% �9�*� #+ ���� ��� %�(�� ����
'���'���% (�9�* �+��� �� ���$ ������(�" �� �(� �(�� ��
%�� �-�( �+��� �9�* (% H�����$I�
#+ �(% �(� (% ���-�����$ �% # � ��� ($('���� � �::*�"
(� (% %�� �� � '���'��� (% ���%+����$ +��� �� ��� ��
�9�*�$ �� ���%+�� '��%�% �9�* ����'��� +���� �(%
�(� (% '�����$ �� �� �,� ���$% �9�*K �$ �����&
H����(-I �� # �"��3(- ���� +�� �� �!� '���'���� #+
� '���'��� (% ��(�(- ( �� ��� ��'��%� �9�* (% +���"
�(% �(� �(�� �� %�� �-�( �+��� �� ���$ ������(�" �� ���
'���'��� (% ���$�$ (�� �9�*�
ISR[4] TXRDYB - Channel B Transmitter Ready
�(% �(�" �� %��" ($('���% ��� �9�* (% ����& �$ (%
���$& �� �''��� � '���'��� +��� �� �,�� �� �(� (%
'�����$ �� �� �,� ��(��% � �� '���'��� �� �9�*K
�$ (% %�� �-�(" �� ��� '���'��� (% ���%+����$ �� ��
���� �5��E (% %�� �� �� ���%�(���� (% ((�(���&
�����$ �$ (% '�����$ �� �� ���%�(���� (% $(%����$�
����'���% ���$�$ (�� �9�* �(�� �� ���%�(���� (%
$(%����$ �(�� �� �� ���%�(���$�
XR68C681
�<
���� ����
ISR[3] Counter Ready
# �� �#�2� ��$�" �� �.� �������.�(���� �(�� %��
#��M1N �'� ��' '&'�� �+ �� ��%����� %C���� ����
����(����� �� �� �,1 �(�� #��M1N �(�� �� '�����$ �&
(��3(- �� H���,���8�2�I '����$� *��� (�($"
��� ( �� �#�2� ��$�" �� H���, ���8�2�I
'����$ �(�� �� %��� �� �.��
# �� ���8�2� ��$�" �(% �(� (% %�� �� �� �.�
���'�% �� ����(�� '��� �������/ �$ (% '�����$ ��
�� �.� (% %�����$ �& � H���, ���8�2�I '����$�
A� �� ������.�(��� (% ( �� ���8�2� ��$�" �(%
'����$ �(�� %��� �� '������
ISR[2]: Delta Break Indicator - Channel A
%%���(� �+ �(% �(� ($('���% ��� �� '��� ��'�(���
�% $���'��$ �� ��-((- �� �$ �+ � ��'�(��$ *���3
��*�� �(% �(� (% '�����$ �� �� �,� (��3�% � '���
H�2�2� *�2 7 �9 802 #8�2���,�I '����$�
�� ���� (+�����(� (�� �� �� ��F% ��%��%� �� �
*�2 7 '�$(�(�" ����%� %�� Section G.2�
ISR[1] RXRDYA/FFULLA - Channel A ReceiverReady or FIFO Full
�� +�'�(� �+ �(% �(� (% %���'��$ �& ���-����(-
��� M/N� #+ ���-�����$ �% �� ��'�(��� ���$&
($('���� ��5��E �" �(% �(� ($('���% ��� ���� (% �� ���%�
�� '���'��� �+ $��� ( �9� " �$ (% ���$& �� �� ���$ �&
�� �,�� �(% �(� (% %�� �� � '���'��� (% ���%+����$
+��� �� ��� �� �9� �$ (% '�����$ �� �� �,�
���$% ��� H���%I� �9� � #+ ���� ��� %�(�� ���� '���'���%
( �9� �+��� �� ���$ ������(�" �� �(� �(�� �� %�� �-�(
�+��� �9� (% H�����$I�
#+ �(% �(� (% ���-�����$ �% �� # � ��9�� +��� ($('����
� �:: �" (� (% %�� �� � '���'��� (% ���%+����$ +���
�� ��� �� �9� �$ �� ���& ���%+����$ '���'���
'��%�% �9� �� ��'��� +���� #� (% '�����$ �� �� �,�
���$% �9� � #+ � '���'��� (% ��(�(- ( �� ��� ��'��%�
�9� (% +���" �(% �(� �(�� �� %�� �-�( �+��� �� ���$
������(�" �� ��� '���'��� (% ���$�$ (�� �9� �
ISR[0]: Channel A Transmitter Ready
�(% �(�" �� %��" ($('���% ��� �9� (% ����& �$ (%
���$& �� �''��� � '���'��� +��� �� �,�� �� �(� (%
'�����$ �� �� �,� ��(��% � �� '���'��� �� �9� K
�$ (% %�� �-�(" �� ��� '���'��� (% ���%+����$ �� ��
���� �5��E (% %�� �� �� ���%�(���� (% ((�(���&
�����$ �$ (% '�����$ �� �� ���%�(���� (% $(%����$�
����'���% ���$�$ (�� �9� �(�� �� ���%�(���� (%
$(%����$ �(�� �� �� ���%�(���$�
C.2 Interrupt Mask Register (IMR)
�� (������� ��%3 ��-(%��� (% � HA�(�� ��&I ��-(%���
�(' �����% �� �%�� �� %���'� �� '�$(�(�% ��� �(��
'��%� �� �� �� �� (%%�� � (������� ��C��%� �� ��
���'�%%��� # ���� ���$%" �� �%� �% �� ���(� �+
��%3(- �� ���'3(- '����( '�$(�(�% +��� '��%(- ��
�� �� �� (%%�� � (������� ��C��%�� ����+���" ��
�(��+����� �+ �� #�� (% �%%��(���& �� %��� �% �� #���
9������" +�� '��������%%" �� �(� +����� �+ �� #�� (%
���%���$ ( �� +�����(- ������
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Input PortChange
Delta BreakB
RXRDY/FFULLB
TXRDYB CounterReady
Delta BreakA
RXRDY/FFULLA
TXRDYA
� J �++
� J �
� J �++
� J �
� J �++
� J �
� J �++
� J �
� J �++
� J �
� J �++
� J �
� J �++
� J �
� J �++
� J �
Table 6. IMR Bit Format
XR68C681
��
���� ����
#+ �� �%�� �(%�% �� ����� � '����( (�������" �.%�
%���$ ��(�� � H�I �� �� �(�" �(�( �� #��" '����%��$(-
�� ��� (������� '�$(�(�� :(3��(%�" �� $(%���� �� ��%3
��� � '����( '�$(�(� '��%(- � (�������" �� �%��
%���$ ��(�� � H�I �� �� �(� ��'��(� '����%��$(- �� ���
'�$(�(�� �� ����� ��� (�������% �� �%�� ����$ ��(��
���� H�I%� �� �(% ��-(%����
,���%� ��� ��� #�� (% � H��(�����&I ��-(%���" �$
����+���" '��� �� ���$ �& �� ���'�%%���
C.3 Masked Interrupt Status Register (MISR)
�� '����% �+ �� �#�� ��-(%��� (% ��%('���& �� ��%���%
�+ 8�(- �� #�� �$ #�� ��-�����
�#�� ����� J M#�� �����%N� M#�� �����%N
�� �(�(���(� �+ (������� ����(�% ��� ���& � ���$(- ��
#�� (% ��� �� �(�% �(�( �� #�� '� ��--�� H(-I $�� ��
��(� '����%��$(- '�$(�(�% ����� �� �� ��& ���
�����$ �& �� #��� ����+���" �� �%��" +�����(-
���$(- �� (������� %����% ��-(%���" �(�� ��� �� ��3�
����(%(�% +��K �$ �!�'��� � H�(���&��(�I 8� �+ �� #��
�$ #�� '����%� �('� �� #�� (% � HA�(����&I ��-(%���
�$ '��� �� ���$ �& �� ���'�%%��" �� '����% �+ ��
#�� �(�� ��� �� �� %����$ (% %&%��� �����&" +�� �����
��'���� �� �$$(�(��� ��$���� �$ %�+����� ������$
��C�(��$ �� %����� �(% �'�(�(�& '� �� ��(�(���$ �(� �%� �+
�� �#���
C.4 Interrupt Vector Register, IVR
�� /<��� +��(�& �+ �('�����'�%%��% %������%
��'����$�(������� ���'�%%(-� ���'(+('���&" $��(-
(������� %���('(-" �� �� �� �(�� ��%��$ �� ��
(������� �'3����$-� %(-��" +��� �� �,�" �& ���'(-
�� '����% �+ �� #;� � �� $��� ��%" �� �� ���$ �& ��
�,�� ���(- ����� ������(�" �� '����% �+ �� #;� (%
������$ �� � ��'��(� ( �����&" ���� �� �������(���
(������� %���('� ����(� �+�� �� (�������(- �� ���
��%($�%�
����+���" ( ��'����$ (������� ����('��(�%" �� '����%
�+ �� #;� �''����(% ��� �(-%4
�� #$��(+& �� ���(����� '������% ��C��%�(- ��
(��������
�� ���� �� �,� �� $�����(� �� ��'��(� �+K �$
���' ���-��� '����� �� �� ��'��(�" ( ���-���
�����&" ��� '���(% �� �������(��� (�������
%���('� ����(� +�� �� (�������(- �� ���
��%�C����&" $��(- ((�(��(G��(� �+ �� �� ��" �� �%��
�(�� ��� �� ���$ �� #;� �(� � �!�$�'(��� �����% �+
�����% ������ =��/ �/=��� ����- �/ ��66���"
('��%(���&� �(% (% �� ��-� �+ �� �����%" ( �� /<�!�F%
�!'���(� ��'��� �����" ��� ��� ��� ��%����$ +�� H�%��
#������� ;�'���I� �� �����& ��'��(� �+ �� H�� ��I
(������� %���('� ����(� '� �� +��$ �& ����(��&(- ��
'����% �+ �� #;� �& =� 9�'�" �� �%�� %���$ ��3�
'��� �� ��3� %��� ��� �� (������� %���('� ����(� %����%
�� M�����% �+ #;�N � = ( ���-��� �����&�
�� 5�/<�/<�" �(3� ��& ���� /<����%��(�% ���(�����
$��('�% ��� $�%(-�$ %�' ��� �� $�+���� '����% �+
��(� #;� �+�����(- � �2�2� '�$(�(�� (% � �/�
��%�C����&" (+" $��(- � H(������� �'3����$-�I '&'��
�%�� �� �!� %�'�(�� �� �,� ���$% �� ����� � �/ +���
�� �� ��K �$ H�((�(��(G�$ #������� ;�'���I �!'���(�
�(�� �� -������$�
C.5 Limitations of the DUART Interrupt Structure
�� (������� %���'���� �++���$ �& �� �� �� �����% ��
�%�� �� ���-��� �� �� �� �� -������ (�������% (
��%��%� �� '����( �9� �$ �9� � # �� '�$(�(�%K ��
H������.�(��� ���$&I '�$(�(�" �$ �� '�-�% ( ��
����3 '�$(�(� ��� �� ��'�(����� 9������" �%($� +���
�� H����� *���3 ��$(�(�I" �� �� ��F% (�������
%���'���� $��% �� ����� +�� (������� ��C��%�% $�� ��
��'�(��� �������% %�' �% ,��(�& 2���� �,2�" ��'�(���
������ 2���� ��2�" �� ���(- 2���� � 2�� �� �� ��
��%� $��% �� �++�� �� �%�� �� ��(�(�& �� '�+(-��� �� �+
�� ������ ����% �� ����& �� �''����'� �+ �& �+ ��%�
'�$(�(�%� �� �%�� (%" ����+���" ��'����$�$ ��
H���($���I �� ��'�(�� $��� �& +��C����& ���$(- ��
%����% ��-(%���K �$ '�'3(- +�� �& ��G��� �����
(���� �����%� �(% (% �%��'(���& �� '�%� (+ �� �%�� �%
%�� �� ����� ��$� �� H����'���I ����M6N J ���
C.6 Servicing DUART Interrupts
�� /<��� +��(�& �+ �('�����'�%%��% %������%
��'����$�(������� ���'�%%(-� # ��'����$�(�������
���'�%%(-" �� ���(����� $��('�" ��%��%(��� +��
��C��%�(- �� (�������" �(�� ($��(+& (�%��+ �� ��
�('�����'�%%��" $��(- �� H#������� '3����$-�I
'&'��� �'� �� �('�����'�%%�� 3��% �(' ���(�����
$��('� (% ��C��%�(- �� (�������" �� �('�����'�%%�� �(��
$�����(� �� ��'��(� �+ �� �������(��� (������� %���('�
����(� ( �����&" �$ ���' ���-��� '����� �� ���
��'��(��
�� �$����-� �+ �%(- H;�'����$�#�������I ���'�%%(-
���� H,����$�#�������I ���'�%%(- (% %(-(+('�� (
XR68C681
��
���� ����
�(���'�(�('�� ����('��(�% �%(-��& ���(�����% $��('�%�
# H,����$�#�������I ���'�%%(-" ��� �� $���'�(� �+ ��
(������� ��C��%�" �� �('�����'�%%�� �(�� ��� �� -�
����- �$ ���� ��' �$ ����& ���(����� $��('� (
��$�� �� $�����(� �� $��('� '��%(- �� (�������� ��&
�+��� �(% ����(- ���'�$��� (% '�������$ '� ��
�('�����'�%%�� ���' ���-��� '����� �� ��
�������(��� (������� %���('� ����(�� �� �(�� ��C�(��$ ��
���� ��' �+ ��%� ���(����� $��('�% �$$% �� �� (�������
����'& ���(�$ ���� �$ ����� ��� �(' ����$ �''��
$��(- ��'����$�(������� ���'�%%(-�
Figure 2 ���%��% � %(���� (���%����(� �+ �� �� (���+�'�
�� �� �� �� � /<��� ���'�%%�� +�� (������� %���('�
'�%($����(�%�
#�������
2'�$��
,�(��(�&
�'�(�
��$���'�$��
Figure 2. Simple Illustration Depicting the Interfacing of theXR68C681 DUART to a 68000 Processor
XR68C681
#8��
# �7
�� � �@
�� �7
MC68000 Processor
#,:�
#,:�
#,:�
�� �7
��
��
��
��� � ��@
XR68C681
��
���� ����
Figure 3 ���%��% � ���� $���(��$ %'����(' �+ ��
5�/<�/<� $��('� (���+�'(- �� � /<����('�����'�%%���
�(% +(-��� %��% ��& �� (������� ���'�%%(- ����(� �+
�� �('�����'�%%��.�� �� (���+�'�� �� �$$��%%
$�'�$(- '(�'�(��& +�� �$$��%% ��% �(�% �< � �1 (% ��
('��$�$� �(% '(�'�(� '�%(%�% �+ � H#������� ,�(��(�&
2'�$��I ��8@=:��=<�" �$ ��� 1��(�����<��(�
$�'�$��% ��8@=:��1<�� �� $(%'�%%(� �����%�%" �� �+
��%� �8@=:��1< $��('�% ��� ������$ H# �7 ��'�$��I
�$ �� ���� (% ������$ H#.� �(� ����'� ��'�$��I� # �(%
+(-���" �� �� �� �% � (������� ��(��(�& ����� �+ =
�������
+�'�(��� $�%'�(��(� �+ �(% '(�'�(� +�����%� #+ ��
�� �� ��C�(��% %���('� +��� �� �,�" (� �(�� �%%��� ��
�'�(������" ����$��(" ������ %(-��" #8��� A� �(%
%(-�� ��--��% H���I �� (������� ��(��(�& �'�$��
��8@=:��=<� �(�� -������ �� �������(��� (�������
��(��(�& ����� �$ ���%�� �(% ��(��(�& ����� �� �� �,�� #
�(% '�%�" �� (������� ��(��(�& ����� (% = �#,:� J �" #,:� J
�" #,:� J ��� # ��%��%� �� �� ��(��(�& ����� = (�������
��C��%�" �� �,� �(�� '�'3 �� (������� ��%3 �(�% ��+ (�%
�� (����� %����% ��-(%���� ( ��$�� �� $�����(� ��
���%�� (������� ��(��(�& ������ #+ �� ���%�� (�������
��(��(�& ����� (% = �� ��%%K �� �,� �(�� �'3����$-� �$
��-( %���('� �+ �(% �� �� �� (������� ��C��%�� #+ ��
���%�� (������� ��(��(�& ����� (% 6 �� -������" �� �� ��F%
(������� ��C��%� �(�� �� �� %���('�$ ��(� '������(� �+ ���
(-�� ��(��(�& (�������%� �'� �� �('�����'�%%��
$�'($�% �� %���('� �(% ����('���� (������� ��C��%�" (� �(��
$� %� �& �%%���(- ��� �+ �� �'�(� ��$� ������% � �� J
�" �� J �" �� J ��" ( ��$�� �� ($('��� ��� �(% �!� ��%
'&'�� �(�� �� � (������� �'3����$-� '&'��� $$(�(����&"
������ �� /<��� �,� (% (��������$" (� �(�� ������ �
�$$��%% �(�% ��" ��" �$ �1" �� (������� ��(��(�& �����"
�(�� �$$��%% �(�% �= � �1 ��� ��� %�� �� �� ��-(' ��
������ ����+���" �� �,� �(�� �'3����$-� �(% �� ��
(������� ��C��%� �& %���(- �� J �" �� J �" �1 J �" �$
�=� �1 J �� �'� ��� �+ �� �'�(� ��$� ������% ���
%��" �� 8 8� -��� �@=:���� �(�� �%%��� �� �+ �� �����
(���% �+ �� H# �7 ��'�$��I� $$(�(����&" �� $$��%%
������ ������ � �� �(�� %�� �� �%%����$ ( ��$�� �� %����
�� �!� ��% '&'��� �'� (� (% �%%����$" �� ���� �����
(��� �+ �� # �7 $�'�$�� �(�� ��%� �� �%%����$� A� ��
��� ����� (���% ��� �%%����$" �� # �7 $�'�$�� �(��
�%%��� �� ������ ������$ H# �7=" �����& �%%���(- ��
# �7 (��� �+ �� �� ��� # �������� �(� �� # �7=
%(-�� ��(- �%%����$" �� �$$��%% �(�%" �< � �1" ���
�����$ ����- � �$$��%% $�'�$�� ��� %����
9������" (+ ��� �+ ��%� �$$��%% �(�% ��� �� ��-(' H�I �����"
�� H#.� �(� ����'� ��'�$��I �(�� ��%� �� �����$� # �(%
+(-���" �� ������ ������$ ��� �(�� �� �%%����$" �����&
�%%���(- �� �� (��� �+ �� �� ��� ,���%� ��� ��� ��
�� �� $��% �� ��C�(�� ��� (�F% �� (��� �� �%%����$ (
��$�� �� ��%��$ �� � H#������� '3����$-�I '&'���
�� �� �� ��& ��C�(��% ��� (�% H# �7I (��� ��
�%%����$�
# ��%��%� �� �� �%%���(� �+ �� # �7 (���" ���� ��
�(�� ���'� �� '����% �+ �� #;� �#������� ;�'���
��-(%���� � �� $��� ��% ��� � �@�" ���� (� '� �� ���$
�& �� �,�� �'� �� �� �� �% ���'�$ �� '����% �+
�� #;� � �� $��� ��%" (� �(�� �%%��� �� �� �7 ������ (
��$�� �� (+��� �� �,� ��� $��� (% ���$& �� �� ���$ +���
�� $��� ��%� �� �,� �(�� �� �!�'��� �(% H���$I ( �
���� ($��('�� �(� �& ���� ���$ '&'��� �'� �(%
H���$I '&'�� (% '�������$" �� �,� �(�� �-��� � ������
������& �-��(- �� # �7 (��� �+ �� �� ���K �$ ��
�� ���(��" ( ���" �-��� �� �� �7 ������ �� ���,��
�'� �� �� �7 ������ �% ��� �-���$" �� (�������
'&'�� (% '�������$" �$ �� �!� %������ ���$ �$ ��(��
'&'��% �(�� �(3��& �� $�$('���$ �� %���('(- �� �� ��
(��������
#+ �� �%�� �$ �������& ((�(��(G�$ �� #;�" �(� �����%
��-(- ������ /= �=��/� �$ �66 � �/�" �� �,� �(��
����(��& �(% ����� �& =" ( ��$�� �� $�����(� �� ��'��(�"
( �����&" �+ �� �� �� (������� %���('� ����(��
+������$% �(% �$$��%% ��'��(� �(�� �� ���$�$ (�� ��
���-��� '����� ��+ �� �,�� �$ �� �,� �(�� ���'
���-��� '����� �� �(% ��'��(�� ���(��%�&" �� �%�� ��%�
�%��� ��� �� �������(��� (������� %���('� ����(�
�!(%�% �� �� ��'��(� ( %&%��� ����� �����&� #+ �� �%��
�% +�(��$ �� ((�(��(G� �� #;�" (�% '����% �(�� �� ��&
$�+����� � �/� �� 5�/<�/<� $��('�" �(3� ��& ����
/<��� %��(�% ���(�����% ��� $�%(-�$ �� ��� �� $�+����
����� �+ ��(� (������� ��'��� ��-(%���% �� �� � �/� #+"
$��(- �� (������� '&'��" �� �,� ���$% � �/ +��� ��
�� �� #;�" �� �,� �(�� ����(��& �(% ����� �& =" �$ �(��
���' ���-��� '����� �� �� H�((�(��(G�$ #�������
;�'���I �!'���(� %���('� ����(�" ��'���$ �� �1��/ (
�����&�
A� �� �,� �% �������& %���('�$ �� (������� �$ ��
'�$(�(��%� '��%(- �� (������� ��C��%��%� +��� ��
�� �� ��� ��� ��(�(���$" �� #8�� ������ +��� ��
�� �� �(�� �� �-���$�
XR68C681
��
���� ����
�� � �@
��/<���
��'�$(- �(�'�(��&�� $$��%%
�< � �1
#�)@��� � ��@;''
#���
�6
6
# �7�
# �71
�@
��6
��'�$(- �(�'�(��&
�= �1
��
�� �1
#�)1
#�)� ��
#8��
# �7
#�)/
�� � �@
��
��
�/�
�6 �
�8@=:��1<
# �7��'�$��
# �7@
# �7/
@
# �76
#.� �(�����'���'�$��
�
��
��� $$��%%
�8@=:��1<
�
1
���
�=
��@
���
�1
�6
���
#�)6
�8@=:��=<
#�)�
�=
��
# �7=
�1
��
�� �7
#,:�
�1
�
�� ��
��
��
��
�.A
�� �7
5�/<�/<�
�
�
1
=
�.A
#,:�
#,:�
#�)=�
@
/
=
1
�
�
��
��
��
@=:���
�
��/
��=
��1
�
1
��
�
@6=
=
Figure 3. Detailed Schematics of the XR68C681 Interfacing to the 68000 Processor
# �7�
8�
XR68C681
�1
���� ����
Figure 4 ���%��% � �(�(- $(�-��� $��('�(- �� %�C��'� �+ ����% ��� �(�� �''�� �� �� �� ��.�,� (���+�'�" $��(-
� (������� ��% '&'���
�� � �1
;2����
Figure 4. XR68C681/68000 CPU Interrupt Cycle Timing
#8��
�� �7
# �7
�� � �@
#,:� �#,:�
�� � ��
�= � �1
Interrupt Service Routine
�� ��L�'�(��% �+ �� (������� %���('� ����(� ��� �� 4
�� )�('3�& ($��(+& �� '�$(�(� '��%(- �� (�������
��C��%��
�� )�('3�& %���('� �� (������� �& ��(�(��(- ��
'�$(�(� '��%(- �� #��������
# ��$�� �� ($��(+& �� '��%� �+ �� (�������" �� �,�
��%� ���$ �� (������� %����% ��-(%��� ��� ��%3�$
#�������% �����% ��-(%���� �+ ���� ��� �� '����% �+
�� #�� ($��(+(�% �� '�$(�(��%� '��%(- �� (�������
��C��%�� Section C.1 $�+(�% �� �(� +����� �+ �� #�� �$$(%'�%%�% �� �� '���� ��' �+ �� �(�% �(�( �� #���
D. TIMING CONTROL BLOCK
�� �(�(- '����� ���'3 �����% �� �%�� �� %��'(+& �� �(�
����% ��� �.%� �(%�% �� ���%�(� �$ ��'�(�� $��� ��
��' '���� �� �(�(- '����� ���'3 '�%(%�% �+ ��
+�����(- ������%4
� �%'(������ �(�'�(�
� *(� ���� 0�������
� �/ �(� ������.�(���
� = � 2!����� #��� ,(% ��� '��'3 �� ���%�(����%
�$ ��'�(���%" $(��'��&�
� ��� ���'3 ����'� ��-(%���% �1�4� ��5%�
XR68C681
�=
���� ����
������.�(���
��!� �
��M=�/N
�5�*
#,�
Figure 5. Block Diagram of DUART Timing Control Block
,��%�� ��-(%���%�����" ��:��
1�4���5 �!�
1�4���5 �!�
1�4���5 �!�*
1�4���5 �!�*
#,���5�*�
#,6��5�*�
#,= #,1��!� �
�(�($� �& �/
�5�
��M@N
5�.�:7
5�
�(�($� �& �/
*(� ����0�������
�%'(�������(�'�(�
�������(���
Figure 5 ���%��% � ���'3 $(�-��� �+ �� �(�(- '�����
���'3 +�� �� 5�/<�/<� $��('��
2�' ������ �+ �� �(�(- '����� ���'3 (% $(%'�%%�$ (
�� +�����(- %�'�(��
D.1 Oscillator Circuit:
'�&%��� �%'(������ (% �&�('���& '��'��$ �!������&
�'��%% �� 5�.�:7 �$ 5� �(%� �� �%'(������ '(�'�(�
��(�( �� '(�� +�'�(�% �% �� ���$ +�� �� ��%���
�'�&%���� �%'(������" �$ ��++��% �� ��%���(- �%'(����(-
%(-��" +�� �%� �& �� �(� ���� -�������" �$
������.�(���� '�&%��� �� ��: %(-�� +��C��'& �+
������ � �9G �$ = �9G (% ��C�(��$ +�� ������
������(� �+ �� �� ��� 9������" � '�&%��� �� ��: %(-��
+��C��'& �+ 1�/</= �9G (% ��C�(��$ +�� �� -�����(� �+
%��$��$ �(� ����% �& �� �(� ���� -������� ���� Table 3��Figure 6 ���%��% � ��'����$�$ %'����(' +�� ��
5� : �%'(������ '(�'�(��&� #+ �� �%�� $�%(��% �� ��
������% �� ��% +��� � %(-�� '�&%��� �%'(������"
Figure 7 ���%��% � ������' �$ �� �'�%%��&
'(�'�(��& �� �''����(% �(% ��L�'�(���
XR68C681
�6
���� ����
��
��
Figure 6. A Recommended Schematic for the XTAL Oscillator Circuitry
XR68C681
5�
5�
��
��
1�/</=�9G
��4 ��� ? �����& O 6� �
��4 ��� ? �����& O 6� �
��4 ���•
��4 ���•
,������� ��%��� ��&%���
Note:The user also has an option to drive the oscillator circuit with a TTL input signal, in lieu of using a crystal oscillator. If this approach isused, the TTL must be driven into the X1/CLK pin, and the X2 pin must be left floating.
#+ �� �%�� $�%(��% �� �� ������% �� ��% +��� � %(-�� '�&%��� �%'(������" Figure 7 ���%��% � ������' �$ ��
�'�%%��& '(�'�(��& �� �''����(% �(% ��L�'�(���
5� 5�
XR68C681
E�@=9��=
�� 5� (���% �+
���� �� ��%
1�/<=�9G
Figure 7. A Recommended Schematic to Drive Multiple DUARTs From the Same Crystal Oscillator
XR68C681
�/
���� ����
D.2 Bit Rate Generator
�� *�0 �*(� ���� 0�������� �''���% �� �(�(- ������
�+ �� �%'(������ '(�'�(� �$ -������ �� '��'3 %(-�� +�� �1
'�����& �%�$ $��� '����('��(� �(� ����% ��-(-
+��� 6� ��% �� �� ��6�� 7��%� ,���%� ��� ��� �� *�0
�(�� ��& -������ ��%� %��$��$ �(� ����% (+ �� �%'(������
'(�'�(� (% ��(- �� 1�/</= �9G� $$(�(����&" �� �'����
'��'3 +��C��'(�% ������ +��� �� *�0 ��� �� �/ �(��%
��%� ����%�
�� �%�� '� %���'� �� �+ ��� $(++���� %��% �+ �(� ����%" ��
�� -������$ +��� �� *�0� �(% %���'�(� (% ��$� �&
%���(- �� '����(- ��M@N� �(%�(- �+ ��%� %��% �+ �(�
����%" +��� �� *�0" (% ���%���$ ( �� $(%'�%%(� �+ ��
���'3 ����'� ��-(%���% ����%� ( Section D.5� ���'3
$(�-��� �+ �� *�0 '(�'�(��& (% ���%���$ ( Figure 8
5�.�:7
5�
Figure 8. Block Diagram of the Bit Rate GeneratorPortion of the Timing Control Block
�%'(�������(�'�(�
*(� ���� 0�������'���% �$ *
��M@N
���*M14�N
1�4� ��5 �!�*
���*M@4=N
1�4� ��5 �!�*
��� M@4=N
1�4� ��5 �!�
��� M14�N
1�4� ��5 �!�
XR68C681
�@
���� ����
D.3 Counter/Timer
�� �(�(- '����� ���'3 ��%� '���(% � �/ �(�
������.�(��� ��.��� �� �.� (% � ���-�������� �/ �(�
$���'����� �(' '� �%� �� �+ %������ �(�(-
%���'�% �% (�% (���� Figure 9 ���%��% � ���'3 $(�-��� �+
�� '(�'�(��& %�����$(- �� �.�� �� %���'�(� �+ ��%�
�(�(- %���'�% +�� �� ������.�(��� '� �� ��$� �&
��(�(- �� �������(��� $��� �� ��M/4=N � �!(�(��& ������
��-(%��� �(�% / ����- =�� ,���%� %�� Table 7 +�� ��
�����(�%(� ������ �� ������.�(��� ��$�" �$ ��
�(�(- %���'� '����% �+ �(�% ��M/4=N� �� �.� ������
(% ���(����� �� �� '��'3 %���'� ��-(%���% +�� �%� �% �
���-�������� �(� ���� -������� +�� ��� ���%�(����% �$
��'�(���%�
�(�($� �& �/
�(�($� �& �/
������.�(���
Figure 9. A Block Diagram of the CircuitryAssociated with the Counter/Timer
,��%�� ��-(%���%�����" ��:��
#,�
�%'(�������(�'�(�
�5�
�5�*
��M=�/N
�.�D��E��,1�
�� ��� �$ ���*1�4� ��5%
Bit 6 Bit 5 Bit 4 C/T Mode Timing Source
� � � ������ 2!����� #��� � #,�
� � � ������ �5� �5 � ���'3 �+ '��� ���%�(����
� � � ������ �5�* �5 � ���'3 �+ '��� * ���%�(����
� � � ������ 5�.�:7 #��� �(�($�$ �& �/
� � � �(��� 2!����� #��� � #,�
� � � �(��� 2!����� #��� � #,�" �(�($�$ �& �/
� � � �(��� 5�.�:7 #���
� � � �(��� 5�.�:7 #��� �(�($�$ �& �/
Table 7. ACR[6:4] Bit Field Definition - C/T
XR68C681
�<
���� ����
D.3.1 Timer Mode:
,���%� ��� ��� �+ �� ��� �.� ��$�%" �� �(��� ��$� (%
�� ��& ��$� �(' (% ������� �� �� +�'�(� �+ �(� ����
%���'�(�� 9������" +�� '��������%%" �� '����� ��$�
(% ��%� $(%'�%%�$ ������
# �� �(�����$�" �� �.� �'�% �% � ���-�������� $(�($��
�$ -������% � %C���� ���� ��%� ���(�$ (% ��('� ��
����� �( '��'3 ���(�$%� �+ �� '����% �+ ��
������.�(��� ��-(%���%" ���� �$ ��:�� �� �.� '�
�� �%�$ �% � ���-�������� �(� ���� -������� ( ��$�� ��
���$�'� � �/5 '��'3 +�� �& �(� ���� �� ����($�$ �& ��
*�0� �� %C��������" ��(-(��(- +��� �� �.� (% ������
� ������ ���� �(" �,1�
#+ �� �.� (% ���-�����$ �� ������� ( �� �(�����$�" ��
+��C��'& �+ �� ��%���(- �.� %C���� ���� '� ��
�!���%%�$ �% +�����%4
C/T Output Frequency =
fsts� • �MCTURN • �< + MCTLRN�
where:
fSTS = The frequency of the selected timing source (SeeTable 7)
[CTUR] = the contents of the CTUR register in decimalform
[CTLR] = the contents of the CTLR register in decimalform
�('� �� �.� ������ (% �$��$ �% � �/5 '��'3 %(-�� �&
�� �� �� '(�'�(��&" �� ��%���(- �(� ���� (% �.�/ ��
+��C��'& �+ �� �.� ������ %(-��� ����+���" �� �(� ����"
$��(��$ +��� �� �.� '� �� �!���%%�$ �% +�����%4
Bit Rate =
fsts1� • �MCTURN • �< + MCTLRN�
�� '����% �+ �� ���� �$ ��:� ��-(%���% ��& ��
'�-�$ �� �& �(��" ��� �(�� ��& ��-( �� ��3� �++�'� ��
�� �!� ��+ '&'�� �+ �� %C���� ����� �� �.� ��-(%
������(� �%(- �� �����% ( ����.��:� ��� ��'�(�� �+
�� �$$��%%���(--�� H�� �� ���8�2�I '����$ ����
Table 1���
�� �.� �� ��% '��(���%�&� %��%�C��� H�� ��
���8�2�I '����$ '��%�% �� �.� �� ����(��� ��
'����� �(�(- '&'�� �$ ��-( � �� �(�(- '&'�� �%(-
�� '����� �����% %����$ ( ���� �$ ��:�� ��
���8�2� �2 �E %����% �(�" ( �� #������� �����%
��-(%��� �#��M1N�" (% %�� �'� ��' '&'�� �+ �� %C����
����� �(% �����% �� �%� �+ �� �.� �% � ���(�$('
(������� -�������" (+ �� '�$(�(� (% ���-�����$ ��
-������ � (������� �(� �� #������� ��%3 ��-(%���
�#���� #���1@ '� �� '�����$ �& (%%�(- ��
�$$��%%���(--���$ H���, ���8�2�I '����$ ����
Table 1�� # �� �#�2� ��$�" ������" �� '����$
$��% �� �'�����& %��� �� �.��
D.3.2 COUNTER MODE
# �� '����� ��$�" �� �.� '���% $�� �� ����� �+
���%�% ��(��� (�� ����.��:�" ��-((- �� �� ��'�(��
�+ � H�� �� ���8�2�I '����$� ��
���8�2�.�2 �E %����% �(� �#��M1N� (% %�� ���
���'(- �� '��� �+ �����/� �� �.� �(�� '��(�� ��
'��� ��%� �� �����/ �$ �$��+��� ��(� �� �!� '���
��(- �/� ��(� (� (% %�����$ �& �� �,� �(� � H���,
���8�2�I '����$� #+ �,1 (% ���-�����$ �� �� ��
������ �+ �� �.�" �� ������ �(�� ����( (- ��(� ��
����(�� '��� (% ���'�$" �� �(' �(�� �� ������ -��%
���� #� �� �����% �� �� (- %���� �$ #��M1N (% '�����$
�� �� �.� (% %�����$ ��(� �� H���, ���8�2�I
'����$�� H�� �� ���8�2�I '����$ �(�� ��
'����� (% ��(- ��%����% �� '����� �(� �� �����% (
����.��:�� �� �,� ��& '�-� �� '����% �+
���� �� ��:� �� �& �(�� ��� �� �� '��� ��3�% �++�'�
��& �+��� �� %��%�C��� �� �� ���8�2� '����$�
#+ �� �����% ��� �� ���-�����$ �� ����(��% �����%
��� ���%����$ �$ �%�$ +�� �� �!� '&'���
XR68C681
��
���� ����
D.4 External Inputs
�� �� �� �����% +�� %��� �+ �� #��� ,��� �(% �#,� �
#,6� �� �� �%�$ �% $(��'� �!����� (���% �� �� �(�(-
'����� ���'3 �% �(�(- %���'�% +�� �� ���%�(����% �$
��'�(���% �+ ��� '���%� ,���%� ��� ��� �� �%�� '�
%��'(+& ����� � '��'3 %(-��" ����(�$ �� �� �+ ��%�
�!����� (���%" (% � �5 �� � �/5 '��'3 %(-��K �(� �� '��'3
%���'� ��-(%���% �%�� ������� �� � ���� $���(��$
$(%'�%%(� � �� (��� ���� �(% �$ ��(� +�'�(�" ����%�
%�� Section E�
D.5 Clock Select Registers, CSRA and CSRB
# Figure 5" �� ���'3 ����'� ��-(%���% ����%� ��� ��
1�4���5F%� �� '��'3 %���'� ��-(%���% ��� �����% ���
�� �%�� '� %���'� �(' '��'3 %(-��% �(�� $�(�� ��
���%�(����% �$ ��'�(���% �+ ��� '���%� �� ���%
����� �� �%�� �� %���'� �� �1 $(++���� %��$��$ �(� ����%
+��� �� *�0" �� ������.�(��� ������" �� �� �%� �
�!����� (��� �% �� �(�(- %���'� +�� �� ���%�(����%
�$ ��'�(���%� Table 8 �$ Table 9 ���%�� ��
�����(�%(� ������ �� '����% �+ �� ���% �$ ��
'��'3 %���'� $�(�(- �� ���%�(����% �$ ��'�(���%�
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
��'�(��� ���'3 ����'� ���%�(���� ���'3 ����'�
��� Table 9 ��� ����� �
Table 8. Bit Format of the Clock Select Registers, CSRA and CSRB
Field Bit Rate
CSR[7:4] ACR[7] = 0 (Bit Rate Set #1) ACR[7] = 1 (Bit Rate Set #2)
CSR[3:0] X = 0 X = 1 X = 0 X = 1
� � � � 6� @6 @6 6�
� � � � ��� ��� ��� ���
� � � � �1=�6 �1=�6 �1=�6 �1=�6
� � � � ��� �6� �6� ���
� � � � 1�� 1/�� 1�� 1/��
� � � � /�� �=�=7 /�� �=�=7
� � � � ���� �<�<7 ���� �<�<7
� � � � ��6� 6@�/7 ���� 6@�/7
� � � � �=�� ��6��7 �=�� ��6��7
� � � � =<�� =<�� =<�� =<��
� � � � @��� �<�� �<�� @���
� � � � �/�� �/�� �/�� �/��
� � � � 1<�=7 ����7 ����7 1<�=7
� � � � �(��� �(��� �(��� �(���
� � � � 2!����� � �/5 2!����� � �/5 2!����� � �/5 2!����� � �/5
� � � � 2!����� � �5 2!����� � �5 2!����� � �5 2!����� � �5
Table 9. Bit Format of the Clock Select Registers CSR[3:0] and CSR[7:4]
XR68C681
1�
���� ����
,���%� ��� ��� Table 6 '���% +�� �� �%�� �� %��'(+& ��
+�����(- ���������%4
� ��M@N � �� ��%� %(-(+('�� �(� ���*� �+ �� �!(��(��& ������ ��-(%���
� 5 � �� 2!��$ �(�
��M@N (% �� ��* �+ �� ��!(�(��& '����� ��-(%���" �$
'� ��%(�& �� ���-�����$ �& ��(�(- �!!!!!!!� ��
�!!!!!!!� �� �� ��" ( ��$�� �� %�� �� '����"
��%��'�(���&�
(Note: the b suffix denotes a binary expression. x = don’t carevalue).
5 � �� ����'� 2!��$ �(�
2�' ���%�(���� �$ ��'�(���" �(�( �� �� �� �% �
�!��$ �(� ��� '� �� %�� �� '�����$ �& ��(�(- ��
�������(��� $��� �� �� '���F% '����$ ��-(%����
����- �(% (+�����(� '� �� +��$ ( Table 1Table 10 %�����(G�% ��%� '����$%" �$ ��(� �++�'�
� �� �!��$ �(�%�
Register Contents Resulting Action
�����$ ��-(%��� " �� �<�/ ��� �! *�0 ����'� 2!��$ *(� �5 J ��
�����$ ��-(%��� " �� ���/ ����� �! *�0 ����'� 2!��$ *(� �5 J ��
�����$ ��-(%��� *" ��* � �/ ��� �! *�0 ����'� 2!��$ *(� �5 J ��
�����$ ��-(%��� *" ��* �*�/ ����� �! *�0 ����'� 2!��$ *(� �5 J ��
Table 10. Command Register Control Over the Extend Bit
Note: if the user programs either nibble of the ClockSelect Register (CSRn[7:4] or CSRn[3:0]) with valuesranging from 016 to C16, then the user is using the BRG asa source for timing. However, these standard bit rates(presented in Table 9) apply only if the X1/CLK pin isdriven with a 3.6864 MHz signal. If a signal with a differentfrequency (fo) is applied to the X1/CLK pin, then theDUART channel is running at the following baud rate:
Actual Baud Rate =
MTable � Baud Rate ValueN • fo1�/</= MHz
provided that fo is between 2.0 MHz and 4.0 MHz.
$$(�(����&" �% ( �� '�%� +�� %��$��$ ���$ ����%" ��
�'���� +��C��'& �+ �� '��'3 %(-�� �(�� �� �/ �(��% ��%�
�����%�
1X vs 16X Clock Signals
�� ����% H�5 ���'3I �$ H�/5 ���'3I ��� ��� ����(�$
����-��� �(% ��!�� ����+���" (� (% (������� �� $(%'�%%
��(� ���(- �$ %(-(+('�'�� H�/5 ���'3I
�����%�����% �� ��'�(��$ %��(�� $��� �& � +�'��� �+ �/�
A����% � H�5 ���'3I ��& %�����% �� %(-��% �'� ���
�(� ���(�$� ��� �(%" �� %���$ '����'��& '�'��$� ���
-������ �''���'& ������ �(� ����� ����%� ��� �'(���$ �(�
�� �%� �+ �� �/5 '��'3 ( �(�� �+ �� �5 '��'3� ��
+�����(- ����-���% �(�� '���(+& �� ���%�%�
��'�(��� ( �� �+ �� �� �� '���% (% '��'3�$ �& �
��'�� �(�(- %���'� �+��� �� �(�(- '����� ���'3�� #+ �(%
��'�(��� (% �'�(�� �$ (% ��'�(�(- $��� +��� � ������
%��(�� ���%�(����" ��� ���%�(���� (% ��%� '��'3�$ �& (�%
�� ��'�� �(�(- %���'�� 9�'�" ���� (% � -�������
��� �� '��'3 +��C��'& +�� �� ��'�(��� (% �!�'��& ��
%��� �% ��� +�� �� ������ ���%�(����� �(% (% �
'���'���(%�(' �+ �%&'����% %��(�� $���
'����('��(�� ����- �� ��'�(��� �$ ������
���%�(���� ��� ��� ���-�����$ �� ��'�(�� �$
���%�(� $��� �� �!�'��& �� %��� ���$ ����" %�++('(��
$(++���'�% ( �� +��C��'(�% �+ �� ��� '��'3 %���'�%
���'�� ��'�(��� �$ ������ ���%�(����� '� '���(���� ��
�(� �����% ( �� ��'�(�(- ���'�%%" �% ���%���$ ( ��
+�����(- $(%'�%%(��
�����%� ��� �� ��� � %��(�� $��� ���%�(%%(� %&%���
�% $��('��$ (Figure 10 �(% %&%��� '�%(%�% �+ � ������
���%�(���� ��5�" �$ � ��'�� ��'�(��� ��5��
XR68C681
1�
���� ����
TX
ReceiverRX
Transmitter
TX Clock RX Clock
Figure 10. Example of a Serial Data Transmission System
:�� �% +����� �%%��� ��� �� ��'�(��� (% '��'3�$ �& �
%���'� ��� (% %�(-��& +�%��� �� ��� �+ �� ���%�(����"
�$ ��� �� ��'�(��� (% ��& %����(- �� %��(�� $��� �'�
��� �(� ���(�$� Figure 11 ���%��% �� ��%���% �+ �(%
�������
Figure 11. Receiver (1X) Sampling, if the RX clock is slightly fasterthan the TX clock.
Figure 11 %��% ��� �� ��%� �����(�%(� ������ ����'�(���F% %����(- ��(� �$ ��' %��(�� $��� �(� (%
'�-(-� # �(% '�%�" �� ��'�(��� (% %����(- ��'
%��(�� $��� �(�" ����(�� �$ ����(�� ( �� �(� ���(�$" �(�
��' %�''�%%(�� $��� �(�� �(% ������ (% 3�� �%
��'�(��� $�(+�� #+ ���� (% � '����'�(� +�� ��'�(��� $�(+�"
���� �(�� �� ��& �����% ( �� ���%�(%%(� �$
��'���(� �+ �(% %��(�� $���" �% $��('��$ ����� (
Figure 12.
XR68C681
1�
���� ����
Figure 12. Illustration of an Error Due to Receiver Drift.
Actual Data 0 1 0 1 0 1 0 1
Received Data 0 1 0 1 0 0 1 0 1
Figure 12 %��% �� ��'�(��� %����(- � �(-� �(� %��(-�+ $��� �(� �(� ������ �������� #� (% (����%�(- �� ���
���" ( �(% +(-���" �� ��'�(��� %�����$ ��������� #�
%���$ �� ���$ ��� ��'�(��� $�(+� '� ��%� �� � ������� (+
�� ��'�� ��'�(��� (% %����� �� �� ������ ���%�(����
'��'3�
# -����� �� �(������������" +�� �(% H�'����'��$I %&%���
(% � +�'�(� �+ �� �(�(- $(++���'�% ������ �� �5 �$
�5 ��'�� '��'3 %(-��%� 9������" ( ��$�� �� '����'� +��
��'�(��� $�(+� �$ �� �((�(G� �� *2� $��(- %��(�� $���
���%�(%%(�" ��& � ��% ( �� ���3�� ���'�" �����&
��'�(��� ����%����(- �+ �� �� �� �(�� A� �(%
+������ (% �����&�$" �� ��'�(���" ��� $���'�(� �+ ��
�� �� �(�" �(�� ��-( ����%����(- �(% �� �� �(� �&
%��� (��-�� +�'���� �&�('���&" +�� ��%� ���%�� $�&
� ��%" �(% �����%����� +�'��� (% �/� ��� 5�/<�/<�
$��('� ��%� �''����$���% �/5 ��'�(��� ����%����(- �+
�� �� �� �(��� ����+���" ( ��%� $��('�%" �� ��
��'�(��� $���'�% �� �''����'� �+ � �� �� �(�" (� ���
��'�(���� �(�� ��-( ����%����(- �(% �� �� �(� �& �
+�'��� �+ �/� 9������" �+��� %��� �/5 '��'3 ���(�$% �%
����%�$" �� ��'�(��� �(�� �%%��� �(% ��(� ��(�( ��
�� �� �(�� �� �� �� �($ ��(� �+ �� �(� ���(�$" �$ �(��
'��%� ����%����(- �+ �� �� �� �(�" �$ �+ ��
%��%�C��� $���� ��� �(% ��(�" ����- �� �$ �+ ��
'���'���" �� ��'�(��� �(�� %����� �� %��(�� $��� %�����
�� �� �5 ����� �����$ ����� ��&" �'� �� ��'�(��� �%
���'�$ ��� (� ���(���% �� �� �� �($���(� �+ �� �� ��
�(�" �� ��'�(��� �(��" +��� ��� ��(�" ��-( %����(- ��
%��(�� $��� �� ���(� ���(�$ (������% �%�� Figure 13�� +����� ��'�(��� �% ��'�(��$ �� ���, �(�" (� �(�� ���(� ��
�''����'� �+ �� �� �� �(�� �'� �� �� �� �(� �%
��� $���'��$" �(% ����%����(- ���'�$��� (% �������$�
XR68C681
11
���� ����
Figure 13. The Typical Sampling Pattern of each Receiverwithin the XR68C681 Device.
@� �/5 '��'3���(�$%
��%� �%�� �($��(��+ �� *(�
� *(� ,��(�$
�� ����%����(- ��'(C�� �(�(-���% ��& �+ �� %��(��
$��� �(� �����% �& �������(- �� �$L�%� �� ��'�(���
%����(- ��(�" �� ��� ���($��(� �+ �� �(� ���(�$%" � �
'���'��� �� '���'��� ��%(%� �(% ������' (% %�''�%%+��
+�� ��� ���%�%4
�� #� �++��% ���(�$(' '����'�(� �� �� ��'�(��� %����(-
��(��
�� #� �(�(�% �� ��'�(��� $�(+� ������ �������
%����(- ��(� �$L�%����%� �� �&�('���& �� ��%� ��
�(�% �< �(� '���'��� ? ���(�& �$ ���, �(�%��
����+���" (+ �� �%�� %���'�% �� ��'�(�� $��� �� � ���$ ����
�+ �/�� ���$K ��� $���'�(� �+ �� �� �� �(�" ��
��'�(��� �(�� ��-( %����(- �� $��� �� ��/�� ! �/� J
�61"/�� 9G� 9������" �'� �� ��'�(��� �%
����%�����$ �� �� �� @� �61�/ 39G '��'3 ���%�" (� �(��
���3 �(% ��'��(� �% �� �($��(� �+ �� �� �� �(�� ���
�(% ��(� �" �� �61�/ 39G '��'3 %(-�� (% $(�($�$ �& �/ ��
-������ �� %����� '��'3 ��/�� 9G� +�� �� ����((-
$��� �$ ������$ �(�% �+ �� '���'����
�� 5�/<�/<� $��('� -(��% �� �%�� �� ���(� ��
$�'���� � �!����� (��� '��'3 %(-�� �% �(��� � �5 ��
�/5 '��'3 %(-��� A����� �� �%�� (% -(�� � '�('� ��
�%� �(��� �� �5 �� �/5 '��'3 %(-�� ���� �� ���'3 ����'�
��-(%���%�" �� �%�� (% �$�(%�$ �� ����&% �%� �� �/5
'��'3" ( ��$�� �� �(�(-��� �� �++�'�% �+ ��'�(��� $�(+�� ��
�%�� (% +����� �$�(%�$ ���� �� �%� �� �5 '��'3 +������%
�+ �� �� ��" ���%% �� ('��(- %��(�� $��� %����� (%
%&'����% �(� �� ��'�(��� ��5� '��'3�
D.7 Application Examples using the Timing ControlBlock
# ��$�� �� '���(+& �� ����% �+ �� �%%��% �(�( �� �(�(-
'����� ���'3" ���� �!�����% ��� ('��$�$�
Example A: Using the BRG
�����%� ��� �� �%�� �(%�% �� ��'�(�� �$ ���%�(� $���
�� � ���� �+ ��6��3��% �(� '��� � �� �%����%� $� ��
+�����(-�
�� �%� � 1�/</= �9G '�&%��� �%'(������ �'��%% ��
5�.�:7 �$ 5� �(%K �� $�(�(- � 1�/</= �9G ��:
%(-�� (�� �� 5�.�:7 �( ��(� �� 5� �( +����(-��
�� A�(�� � �/ �� �����$ ��-(%��� �
�(% %��� �(�� %�� �� ���%�(���� *�0 ����'� 2!��$
�(� �5 J ���
1� A�(�� �<�/ �� �����$ ��-(%��� �
�(% %��� �(�� %�� �� ��'�(��� *�0 ����'� 2!��$ �(�
�5 J ���
=� A�(�� �!!!!!!!� �� ���
�(% %��� %���'�% H*(� ����I ��� P� ��� Table 9 �+ �(%$��� %����
A��� �� � %�++(! $����% � �(��& �!���%%(�" �$ !
$����% � H$�F� '���I ����� +�� �� �(��& �!���%%(��
6� A�(�� <<�/ �� ��� �
�(% %��� %��% �� ��'�(�� �$ ���%�(� �(� ���� +��
'��� �� ��6��3��% ���� Table 8 �$ Table 9��
XR68C681
1=
���� ����
Example B: Programming the Bit Rate via theCounter/Timer
�����%� �� �%�� �(%�% �� ���%�(� �$ ��'�(�� $��� ��
/��63��% �(� '��� *� ,���%� ��� ��� �(% ����('����
�(� ���� (% �� �++���$ �& �� *�0� # �(% '�%� �� �%�� '�
$� �� +�����(-�
�� ��(�� � = �9G ��: %(-�� (�� �� 5�.�:7 �(" �(��
�� 5� �( (% ��+� +����(-�
�� A�(�� ���/ �� ���� �$ ���/ �� ��:��
�(% %���% ��%���% ( �� �.� -�����(- � %C���� ����
�+ +��C��'& J = �9G.��M�N J � �9G�
1� A�(�� ���� �� ��M/4=N�
�(% �(�� %�� �� �.� (�� �� �(�����$�" �$ %���'� ��
�(�(- %���'� +�� �� �.� �� �� �� 5�.�:7 (����
=� A�(�� ���/ �� ���*�
�(% �(�� %��'(+& ��� �� �(�(- %���'� +�� �� ��'�(���
�$ ���%�(���� �+ '��� * �(�� �� $��(��$ +��� ��
�.�� ,���%� ��� ��� �� �� �� �� (%
���-�����$ ( �(% '�+(-����(�" �� �.� ������
�����%��% � �/5 ���� %����� �+ �� ���%�(���$ �$
��'�(��$ $���� ����+���" �� '(� '(�'�(��& �(�� $(�($�
�� ��9G %C���� ���� �&�/" L�%� �(3� +�� '��'3 %(-��%
��(-(��(- +��� �� *�0�
��%4 *(� ���� J � �9G.�/ J /��63��%�
Example C: Using the External Input Ports
�����%� ���" ( �$$(�(� �� ��(- '��� * ��
/��63��% �%�� 2!����� *�" �.%� ���% �� ���%�(� �$
��'�(�� $��� �� ����% �(� '��� �
�� �%�� ��$% �� ���+��� ��� �+ �� %���% ���%���$ (
2!����� *" ���- �(� �� +�����(-4
�� A�(�� !!!!��!!� �� �� �,�� ������� ,���
��+(-����(� ��-(%�����
�(% %��� �����% �� � �9G %C���� ���� +��� �� �.� ��
�� ������ � �,1�
�� 2!������& '��'� ���,1�( �� �� #,1�$ #,=�(%�
�����& ����&(- � � �9G %C���� ���� (�� ��%�
��� (��� �(%�
1� A�(�� �/ �� ��� �
�(% %��� �(�� %��'(+& ��� �� �(�(- %���'� +�� ��
���%�(���� �$ ��'�(��� �+ '��� �(�� �� $��(��$
+��� (��� �(% #,1 �$ #,=" ��%��'�(���&� $$(�(����&"
�(% %��� ����� �� �� �� ��$���� �� ���%��� ���
��%� (��� %(-�� ��� �5 %(-��%� 9�'�" ���� (% �
$(�(%(���&��/ �+ �(% %(-��� ����+���" �� �(� ���� �+
'��� (% �� ����%�
,���%� ��� ��� (+ �� �%�� ���� �� ����& �(% �!�����"
�.%� ����$ �� ��%��%(��� +�� �%��(- ��� ��
('��(- %��(�� $��� %����� (% %&'����% �(� �� �
�9G ��5� '��'3 %(-��K ( ��$�� �� �((�(G� �(� �����%�
XR68C681
16
���� ����
D.8 Explanation of Clock Timing Signals�� �����%� �+ �(% %�'�(� (% �� �!���( �� ���� ���� %��'(+('��(� � �� �(�(- ������ *��'3 ���������%� # ��
��%�" �(% %��L�'� �% ��� �� %���'� �+ '�%($������ '�+�%(� �& ������% �%��%�
Limits
Symbol Parameter Min. Typ. Max. Units
��:7 5�.�:7 �2!������ 9(- �� :�� �(�� ��� %
+�:7 5�.�:7 ��&%��� �� 2!����� ��C��'& ��� 1�/</= =�� �9G
���� ������.�(��� 2!����� ���'3 9(- �� :�� �(�� �#,� #���
��� %
+��� ������.�(��� 2!����� ���'3 ��C��'& � #,�#���
� =�� �9G
���5 �5� �$ �5� �2!������ 9(- �� :�� �(�� � �(�#,�" #,1" #,= �$ #,6
��� %
+��5 �5� �$ �5� �2!������ ��C��'& � �(� #,�"#,1" #,=" �$ #,6
+��5 � �/5 �/5 � ��� �9G
+��5 � �5 �5 � ��� �9G
Table 11. The XR68C681 Data Sheet presents the following parameter specifications, in the“AC ELECTRICAL CHARACTERISTICS”
tCLK - X1/CLK (External) High or Low Time
�� �� �� �����&% $&��(' ��-(' ����-��� ��' �+
(�% '(�'�(��&� ����+���" �'�3" �'�'" �$ +�'� �(�(�% ��� ��$�$ (
��$�� �� �%��� ��� �� $��('� �(�� +�'�(� �������&� �(%
��������� ���'�% � ����� �(�(� � �� ����� �+ �(�� ���
�� %(-�� ����(�$ �� �� 5�.�:7 �( ��%� ��%($� �� ��
(- �$ ��� %����%�
fCLK - X1/CLK Crystal High or Low Time
�(% ��������� %��'(+(�% �� ��-� �+ +��C��'(�%
����(%%(��� �� �� 5�.�:7 (���" �(� �(��� '�&%���
�%'(������ �� ����(�$ ��: (��� %(-��� ����+���" �� �%�
'� ��& ����& ������ ��� �$ =�� �9G �� �(% (����
tCTC - Counter/Timer External Clock High or LowTime - IP2 Input
�(% ��������� ���'�% � ����� �(�(� � �� ����� �+ �(��
��� �� %(-��" ��(- ����(�$ �� �� #,� �( +�� �%� �& ��
������.�(���" '� ��%($� �� �� (- �$ ��� %����%�
,���%� ��� ��� �(% �(�(� �% � �����(�%(� �(� ��
��������� ���5"�(' (% ����� %��'�%%�'(���$ �(� ��
#,� (����
fCTC - Counter/Timer External Clock Frequency - IP2Input
�(% ��������� ���'�% � ����� �(�(� � �� (���
+��C��'& ��(- ����(�$ �� �� #,� �(" +�� �%� �& ��
������.�(���� �� %��' ��%('���& %����% ��� � %(-��
�(� +��C��'& �� �� =�� �9G '� �� ����(�$ �� �� #,�
�(" �$ %�(�� �� �������& �$��$ �& �� ������.�(����
�(% %��' (% �� ������$ �� �� ��������� ���5" �(' ��%�
%��'(+(�% �(�(�% � %(-��% ����(�$ �� #,� �� ���� (���
�(%" +�� �%� �� �� �!����� '��'3 %���'� +�� ���%�(����
�$ ��'�(���%�
tRTX - RXC and TXC (External) High or Low Time -via IP2, IP3, IP4 and IP5
�(% %��' ���'�% � ����� �(�(� � �� ����� �+ �(�� ��� �
%(-��" ��(- ����(�$ �� �� -����� �����%� (��� �(%"
#,� � #,6" +�� �%� �% �� ���%�(���� �$ ��'�(��� '��'3
%���'�" '� ��%($� �� �� (- �� ��� %����� �(% %��' �%
� �����(�%(� �� ����" ��� ���- (� (% ��%� ����(�% ��
(��� �( #,��
XR68C681
1/
���� ����
fRTX - RXC and TXC (External) Frequency - via IP2,IP3, IP4, and IP5
�(% %��' ���'�% �(�(�% � ��� �� �5 �$ �/5 �!�����
%(-��% ��� ��� �� �� �%�$ �� '��'3 �� ���%�(����% �$
��'�(���%� #+ �� �%�� �(%�% �� �%� � �5'��'3" �.%� '�
��& ����& � %(-�� �(� +��C��'(�% �� �� ��� �9G� �(%
(��� �(�� ��%���% ( � �(� ���� �+ ����% �%�� 2!����� ��� #+
�� �%�� �(%�% �� �%� � �/5 '��'3" �.%� '� ��& ����&
� %(-�� �(� +��C��'(�% �� �� ����9G� �('� �(% ���
�9G '��'3 %(-�� (% � �/5 %(-��" �(% �(�� ��%��� ( �
��!(��� �(� ���� �+ ��63��%�
# %�����&" �� �� �� �(�(- '����� ���'3 -(��% ��
�%�� �� ��(�(�& �� -������ �(������& �& ���$ ���� ��� �
�� %� $�%(��%� �� �(�(- '����� ���'3 -(��% �� �%��
�''�%% �� �� +�����(- ��%���'�%4
� �1 $(++���� %��$��$ �(� ����% �(� �� *�0�
� �� ������.�(���" �(' '� �� '�+(-���$ �� -������� �(� ����% �(' ��� �� ���(����� +��� �� *�0�
� #���% �� �� �(�(- ������ *��'3 ��(� %��� (������� �(%� �(' �����% �� �%� �+ �!����� '��'3 %(-�
��% �� -������ � '�%��� �(� �����
E. INPUT PORT
�� (��� ���� '� �� �%�$ �% � -����� �����%� (��� ��
�� �� �� '� �� ���-�����$ �� �%� %��� �+ ��%�
(���% +�� %��'(�� +�'�(�%� �� '����� %���� �+ ��
(���% �� �(% ����'�$ ���� '� �� ���$ �& �� �,� �&
���$(- �� #, ��-(%��� �+�� �� %����% �+ #,� � #,6�� (-
(��� %(-�� �� �� #,�MN �( ��%���% ( � ��-(' H�I ( ��
#,�MN �(� ��%(�(�" �(�( �� #, ��-(%���� :(3��(%�" � H���I
(��� %(-�� �� �� #, �( ��%���% ( � ��-(' H�I ( �� #,�MN
�(� ��%(�(�" �(�( �� #, ��-(%����
E.1 Alternate Functions for the Input Port
Table 12 $�%'�(��% �� �������� �%�% +�� �� #��� ,���
�(%" %�' �% '��'3 (���% �$ $��� +��� '����� %(-��%"
�$ ('��$�% � ��(�+ %�����& � �� �� ���-��� ��
�������� +�'�(�� ���$ �+ �� #, ��-(%���% �(�� %�� ��
��-(' %���� �� �� �(" ��-��$��%% �+ (�% ���-�����$
+�'�(��
XR68C681
1@
���� ����
InputPort Alternate Function(s) Approach to Program Alternate Functions
#,� ��� 4 ����� �� ��$ ����� (��� +�� '��� �
8���4 �(% (��� (% '�(�� :��" +�� �� ��� +�'�(��
#,� '� �� ���-�����$ �� +�'�(� �% �� ��� (����& %���(- ��� M=N J�� �� � ���� $���(��$ $(%'�%%(�� �(% +�'�(�" ����%� %�� Section G.3
#,� ���*4 ����� �� ��$ ����� (��� +�� '��� *�
8���4 �(% (��� (% '�(�� :�� +�� �� ��� +�'�(�
#,� '� �� ���-�����$ �� +�'�(� �% �� ���* (����& %���(- ���*M=N J�� �� � ���� $���(��$ $(%'�%%(�� �(% +�'�(�" ����%� %�� Section G.3
#,� ���D254 ������.�(��� � 2!����� ���'3 #����
�5�*4 2!����� ���'3 (��� +�� ��'�(��� '��� *
#,� '� �� ���-�����$ �� +�'�(� �% �� �!�����'��'3 (��� +�� �� ������.�(��� �& %���(- ��M/4=N JM�" �" �N� �� � ���� $���(��$ $(%'�%%(� (�� �� �++�'��+ �(% �'�(� ����%� %�� Section D.2�
#,� '� ��%� �� ���-�����$ �� +�'�(� �% �� �!�����'��'3 (��� +�� �� ��'�(��� �+ '��� * �& %���(-���*M@4=N J M�" �" �" �N +�� �� �/5 ���'3" �� ���*M@4=NJ M�" �" �" �N +�� �� �5 ���'3�
#,1 �5� 4 2!����� ���'3 (��� +�� ���%�(���� '��� #,1 '� �� ���-�����$ �� +�'�(� �% �� �!�����'��'3 (��� +�� �� ���%�(���� �+ '��� �& %���(-��� M14�N J M�" �" �" �N +�� �� �/5 ���'3" �� ��� M14�NJ M�" �" �" �N +�� �� �5 ���'3�
#,= �5� 4 2!����� ���'3 (��� +�� ��'�(��� '��� #,= '� �� ���-�����$ �� +�'�(� �% �� �!�����'��'3 (��� +�� �� ��'�(��� �+ '��� �& %���(-��� M@4=N J M�" �" �" �N +�� �� �/5 ���'3" �� ��� M@4=NJ M�" �" �" �N +�� �� �5 ���'3�
#,6 �5�*4 2!����� ���'3 (��� +�� ���%�(���� '��� * #,6 '� �� ���-�����$ �� +�'�(� �% �� �!�����'��'3 (��� +�� �� ���%�(���� �+ '��� * �& %���(-���*M14�N J M�" �" �" �N +�� �� �/5 ���'3" �� ���*M14�NJ M�" �" �" �N +�� �� �5 ���'3�
Table 12. Listing of Alternate Function for the Input Port Pins
E.2 Input Port Configuration Registers (IPCR)
�� #��� ,��� ��+(-����(� ��-(%��� (% � H���$���&I
��-(%��� ��� %������% �� +�����(- ��� +�'�(�%4
�� �� ��� �� �%�� 3�� �(' �+ �� +��� (��� ���� �(% 4
#,� � #,1" �% '�-�$ ��-(' %����" %('� �� ��%� ���$
�+ �(% ��-(%����
�� �� ��� �� �%�� 3�� �� '����� ��-(' %���� �+ ��%�
+��� (��� �(%�
��%�C����&" �� #��� ,��� ��+(-����(� ��-(%��� (%
+�'�(����& $(�($� (�� ��� %�'�(�%4
�� *(�% @ � =4 H��-� ( :�-(' �����I #$��(+('��(� �(�%�
�� *(�% 1� �4 �� '����� %���� �+ #��� ,(% #,� � #,1�
�� �(� +����� �+ �� #��� ,��� ��+(-����(� ��-(%��� (%
���%���$ ����� ( Table 13.
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
����� #,1 ����� #,� ����� #,� ����� #,� #,1 #,� #,� #,�
� J 8�
� J E�%
� J 8�
� J E�%
� J 8�
� J E�%
� J 8�
� J E�%
� J :��
� J 9(-
� J :��
� J 9(-
� J :��
� J 9(-
� J :��
� J 9(-
Table 13. Bit Format of the Input Port Configuration Register (IPCR)
��(�+ $(%'�%%(� �+ ��' �(��+(��$" �(�( �(% ��-(%��� +�����%�
XR68C681
1<
���� ����
Bits 7 - 4: “Change in Logic State” Identification Bits
��%� �(��+(��$% ��� H��%�� ��� ���$I �$ ��� '�������$ �& H��-� �+ ����� ����'���%I� ��%� H��-� �+ �����
����'���%I ��� ����($�$ +�� (��� �(% #,� ����- #,1� #+ ��%� H��-� �+ ����� ����'���%I $���'� � '�-� ( ��-('
%���� ( �& �+ ��%� +��� (��� �(%" �� ��&�(�� ($��(+& �� H��--�(-I (��� �& %���(- �� '����%��$(- H�����I �(��+(��$
��(�( �� #,��� �� H�I� #+ �� H��-� �+ ����� ����'���%I $� �� $���'� � '�-� �+ %����" �� � ����('���� (���" �� ��&
�(�� ��+��'� �(% �& 3���(- �� '����%��$(- �(��+(��$�%� %�� �� H�I�
# ���� ���$%" (+ (��� �( #,1 �!���(�'�% � '�-� ( ��-(' %����" �� �(� @ �(�� '���( � ��-(' H�I�
Bits 3 - 0: “The Current State of Input Pins IP0 - IP3”
��%� �(��+(��$% ���H���$ ��&I �$ ��+��'� �� '����� ��-(' %���� �� �� #,� ����- #,1 (��� �(%�
# ��$�� �� ����� �� H#��� ,��� ��-� �+ �����I (�������" �� ��%� $� �� +�����(-�
� A�(�� �� �������(��� $��� �� �� ����� (���� �+ ��� �� �(� +�����% +�� �� (% ���%���$ ������ ,���%� ���
��� �� ����('���� �(�%" �(�( �� �� ��-(%���" ��� %�$�$�
� �� ����� (���� �+ �� #,�� �(�� ($('��� �(' �+ �� +��� (���% �(% �!���(�'�$ �� '�-� �+ %����� ��
����� (���� �+ �� #,�� ���%��% �� ���%�� %���� �+ ��%� �(%� ����+���" �� ���$(- �� #,��" ( ���%��%� �� �� H��-� �+ �����I (�������" �� �,� �(�� $�����(�4
� �� (��� �(�%� ��� ��--��$
� �� +(�� %���� �+ �� '�-(- (��� �(
� ����(- #�� M@N
Bit 7 Bit 6 Bit 5 Bit 4 Bit3 Bit 2 Bit 1 Bit 0
BRG SetSelect
Counter/Timer Mode and Source Delta IP3Interrupt
Delta IP2Interrupt
Delta IP1Interrupt
Delta IP0Interrupt
� J ��� �� J ��� �
��� Table 7 � J � � J �8
� J � � J �8
� J � � J �8
� J � � J �8
Table 14. ACR- Auxiliary Control Register
Note:This “two-tiered” interruptenabling/disablingapproach, for the “InputChangeofState” interruptallows tremendous flexibility for theuser. Setting or clearing the bits in ACR[3:0] allows the user to specify exactly which Input Port pins to be enabled (or disabled) forgenerating the “Input Port Change of State” interrupt. Setting or clearing IMR[7] allows the user to “globally” enable or disable thisinterrupt.
XR68C681
1�
���� ����
F. OUTPUT PORT
�� �� �� '�%(%�% �+ � < �(� �������� ������ ����� ��
������ ���� '� �� �%�$ �% � -����� �����%� ������ ��
'� �� �%�$ +�� ������ �(�(- �$ %����% %(-��% �&
�������(����& ���-����(- �+ ����$� ��-(%���% ���� "
* �$ ��� " *� �$ ��%� �� ������ ���� '�+(-����(�
��-(%���" �,��� A� �%�$ �� ������ %����% %(-��% ��
������ ���� �(% ��� ��� $��(" �(' �����% ��(� �%� ( �
�(�� �� (������� %'����
,��-����(- �� ������ ���� (% � �(���� $(++���� +��� ��
'����(��� ��(��% �� � �&�('�� �������� ���� �� �� $���
��%� �� ������ ���� '(�'�(��& '�%(%�% �+ �� ������ ,���
��-(%��� ��,��" �$ �� ������ ���� �(% ���%����%�
�� '����% �+ �� �,� ��� '��������% �+ �� �'����
%���� �+ �� ������ ���� �(%� �� �!�����" (+ �� �(��,�M6N
(% %�� �� � ��-(' H�I" �(% �(�� ��%��� ( �� �,6 �( ��(- �� �
��-(' H�I� :(3��(%�" (+ �� �(��,�M6N (% %�� �� � ��-(' H�I" �(%
��%���% ( �� �,6 �( ��(- �� � ��-(' H�I� �� ���� �(-
��� ��3�% ���-����(- �� �������� ���� � �(���� �$$ (% ��
���'�$��� ��� �� ��%� �%� �� �''����(% �(% +����
A� ��(�(- �� �(% �������� ������ ����" �� ��%� (��3�
�� �+ �� ��� �$$��%% ��(--���$ '����$%4 H�2�
���,�� ,��� *#��I �$ H�:2 � ���,�� ,���
*#���I #� (% (������� �� ��� ��� �� (��3(- �� H�2�
���,�� ,��� *#��I '����$" �� �%�� (% %���(- ��
�(�% ��� ��-(' H�I� ( �� �,�� 9������" �(% �'�(� ��%���%
( %���(- �� '����%��$(- ������ ���� �(%" �� ��-(' H�IK
$�� �� �� '����������& �����(�%(� ������ �� %����
�+ �� ������ ���� �(% �$ �� �(�% ( �� �,�� :(3��(%�"
�� �� H�:2 � ���,�� ,��� *#��I '����$ (%
(��3�$" �� %��'(+(�$ �(�%" �(�( ���,���� H'�����$I ��
��-(' H�I� 9������" �� '����%��$(- ������ ���� �(% ���
%�� �� �� ��-(' H�I %�����
�� %���� �+ ��' �(� �(�( ���,�" +�����(- �,������
��%�� �,���" (% ��� H�I� ����+���" �� %���� �+ ��' ������
���� �(" +�����(- � ,�� (% ��-(' H�I�
�� �(�% �+ �� �,� '� �� %�� �$ '�����$ ($(�($����&�
�(� (% %�� �& �� �$$��%%���(--���$ H�2� ���,�� ,���
*#��I '����$ �%�� Table 1� �(� �� �''����&(-
$���" �� �� $��� ��%" %��'(+&(- �� �(�%" �(�( �� �,�"
�� �� %�� � � J %��" � J � '�-��� �(� (% '�����$ �& ��
�$$��%% ��(--���$ H�:2 � ���,�� ,��� *#��I
'����$ �%�� Table 1� �(� �� �''����&(- $���" ���� $��� ��%" %��'(+&(- �� �(�% �� �� ��%�� �� J '�����$" �
J � '�-���
F.1 Writing Data to the OPR/Output Port Pins
% ���(��$ ����(��" �� %���� �+ �� �,� �$
'�%�C����&" �� ������ ���� �(% (% '�������$ �& ���
H $$��%% ��(--���$I '����$%�
� ��� ������ ,��� *(�% �����$
� ����� ������ ,��� *(�% �����$
�� ���'�$��� �$ �++�'� �+ �%(- ��%� '����$% ���
$(%'�%%�$ ( �� +�����(- %�'�(��
F.1.1 SET OUTPUT PORT BITS COMMAND
�� �'���� ���'�$��� �%�$ �� (��3� �� H�2� ���,��
,��� *#��I '����$ (% �� %��� �% ��(�(- ��
'����% � �� $��� ��% ��@ � ��� �� �� �� $$��%%
�2�/ +�� ��,@ � �,��� �� ����& H�I ��� �!(%�% �(�( ��
���'�$ '����% �+ �� $��� ��%" �� '����%��$(- �(�"
�(�( �� �,� (% %�� �� � ��-(' H(-I� �� ����& H�I ��� (%
���%�� � �� $��� ��% �$ (% ��(��� �� �� �� $$��%%
�2�/" �� %���� �+ �� '����%��$(- �(�" �(�( �� �,� (%
�'�-�$�
A� '���$ %���� �(% ����� ��& �%4 �� ����& H�I ��� (%
���%�� � �� $��� ��%" $��(- �� �%� �+ �� H�2�
���,�� ,��� *#��I '����$" �� '����%��$(-
������ ���� �( (% %�� �� � ��-(' H���I� $ +�� ����& H�I ���
(% ���%�� � �� $��� ��%" $��(- �(% '����$" �� %����
�+ �� '����%��$(- ������ ���� �( (% �'�-�$�
�� �!�����4
�����%� ��� �� '���� �+ �� �,� ��� �,�M@4�N J M�" �"
�" �" �" �" �" �N� 9�'�" �� %���� �+ �� ������ ���� �(% ���
�% +�����%4
M�,@" �,/"�,6" �,="�,1" �,�"�,�" �,�N J M�" �" �" �"
�" �" �" �N
#+ �� ��(�� �� +�����(- �� �� �� $$��%% �2�/K
M�@"���"��N J M�" �" �" �" �" �" �" �NK �� ��%���(- %���� �+ ��
������ ���� ��-(%��� �(�% +�����%4
�,�M@4�N J M�" �" �" �" �" �" �" �N�
��%�C����&" �� %���� �+ �� ������ ���� �(% ��� �%
+�����%4
M�,@" �,/"�,6" �,="�,1" �,�"�,�" �,�N J M�" �" �" �"
�" �" �" �N
�(% �!����� �+ �� H�2� ���,�� ,��� *#��I
'����$ (% (���%�����$ ( Figure 14.
XR68C681
=�
���� ����
State of Output Port Pins (OP7 - OP0)
#(�(�� �,�M@4�N � � � � � � � � � � � � � � � �
(�� �,�M@4�N � � � � � � � � � � � � � � � �
���� *�%" �@ � �� � � � � � � � � �� �� $$��%% �2
Figure 14. Illustration of the “SET OUTPUT PORT BIT” Command and itsEffect on the Output Port Register and the State of the Output Port Pins.
# %�����&" +�� �� H�2� ���,�� ,��� *#��I
'����$K
� J �K ��%���% ( � '�-� +�� �,�MN" �� ������ ����
�( �,�
� J �K ��%���% ( �,�MN J H�I" �$ ������ ���� �("
�, J H�I
F.1.2 CLEAR OUTPUT PORT BITS COMMAND
�� ���'�$��� +�� (��3(- �(% '����$ (% ���& %(�(���
�� ��� +�� H�2� ���,�� ,��� *#�� ���� 8�IK
�!'��� ��� �� �%�� �� ��(��% �� �� �� �$$��%% � �/+�� M�,@"���"�,�N�
�� ����& H�I ��� (% H��(���I �� �(% �$$��%%" ��
'����%��$(- �(� ( �� �,� ��-(%��� (% %�� �� � ��-(' H���I
�$ �� '����%��$(- ������ ���� �(" �, (% %�� �� �
��-(' H(-I� �� ����& H�I ��� (% ��(��� �� �(% �$$��%%"
�� %���� �+ �� '����%��$(- �,� ��-(%��� �(�" �$ (
��� �� %���� �+ �� ������ ���� �( (% �'�-�$�
�� �!�����4
�����%� ��� �� '����% �+ �� ������ ,��� ��-(%���"
�,� J M�" �" �" �" �" �" �" �N� ��%�C����&" �� %���� �+ ��
������ ���� �(% ���4
M�,@" �,/"�,6" �,="�,1" �,�"�,�" �,�N J M�" �" �" �"
�" �" �" �N
#+ �� ���� �� ��(�� M�@"���"��N J M�" �" �" �" �" �" �" �N ��
�� ���$$��%% � �/" �� ��%���(- '����% �+ �� ������
���� ��-(%��� �(�� ��4
�,�M@4�N J M�" �" �" �" �" �" �" �N
�����" �� ��%���(- %���� �+ �� ������ ���� �(% �(�� ��4
M�,@" �,/"�,6" �,="�,1" �,�"�,�" �,�N J M�" �" �" �"
�" �" �" �N
�(% �!����� �+ �� H�2� ���,�� ,��� *#��
���� 8�I '����$ (% (���%�����$ ( Figure 15.
XR68C681
=�
���� ����
State of Output Port Pins (OP7 - OP0)
#(�(�� �,�M@4�N � � � � � � � � � � � � � � � �
(�� �,�M@4�N � � � � � � � � � � � � � � � �
���� *�%" �@ � �� � � � � � � � � �� �� $$��%% �
Figure 15. Illustration of the “CLEAR OUTPUT PORT BIT” Command and itsEffect on the Output Port Register and the State of the Output Port Pins.
M�,@" �,/"�,6" �,="�,1" �,�"�,�" �,�N J M�" �" �" �"
�" �" �" �N
# %�����&" +�� �� H�:2 � ���,�� ,��� *#��I
'����$K
� J �" ��%���% ( � '�-� +�� �,�MN �$ � '�-� (
�� %���� �+ �� ������ ���� �(" �,�
� J �" ��%���% ( �,�MN J �" �$ %��% �� '����%��$(-
������ ���� �( �� � ��-(' H�I�
F.2 Output Port Configuration Register (OPCR)
�� ������ ���� �(% '� �� �%�$ �% -����� �����%�
������ �(%" �� ��& '� �� '�+(-���$ �� �� �%�$ (
�������� +�'�(�%� Table 15 �(%�% �� �������� +�'�(�%�+ ��' �+ �� ������ ���� �(%�
XR68C681
=�
���� ����
Output Port Alternate Function(s)
�,� RTSA: ��C��%�������$ ����� ������ +�� '��� � 8���4 �(% ������ (% '�(�� :�� +�� �� ��� +�'��(��
�,� RTSB: ��C��%�������$ ����� ������ +�� '��� *� 8���4 �(% ������ (% '�(�� :�� +�� �� ��� +�'��(��
�,� TXCA_16X Output: ���� �/5 ���%�(���� ���'3 ������4
TXCA_1X Output: ���� �5 ���%�(���� ���'3 �������
RXCA_1X: Output: ���� �5 ��'�(��� ���'3 �������
�,1 TXCB_1X Output: ���� * �5 ���%�(���� ���'3 ������4
RXCB_1X Output: ���� * �5 ��'�(��� ���'3 �������
C/T_1_RDY: �� ������.�(��� ���$& ������ +�� �.� P�� Note: This output is an Open-Drain outputwhen used as the Counter/Timer Ready Output.
�,= RXRDY/FFULL_A Output: ���� ��'�(��� ���$&. # � ��� #$('����� 8���4 �(% (% � �������( ������ +�� �� �5��E. �::D +�'�(��
�,6 RXRDY/FFULL_B Output: ���� * ��'�(��� ���$&. # � ��� #$('����� 8���4 �(% (% � �������( ������ +�� �� �5��E. �::D* +�'�(��
�,/ TXRDY_A Output: ���� ���%�(���� ���$& #$('����� �(% (% � �������( ������ +�� ���5��ED +�'�(��
�,@ TXRDY_B Output: ���� * ���%�(���� ���$& #$('����� �(% (% � �������( ������ +�� ���5��ED* +�'�(��
Table 15. Listing of the Alternate Functions for the Output Port
��& �+ �� ������� �'�(�% �+ �� ���(��% ������ ���� �(% ��� %���'��$ �&��(�(- �� �������(��� $��� �� ���,���
�� �(� +����� �+ �(% ��-(%��� +�����%�
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
OP7 OP6 OP5 OP4 OP3 OP2
� J �,�M@N� J �5��E*
� J �,�M/N� J �5��E
� J �,�M6N� J �5��E. �::*
� J �,�M=N� J �5��E. �::
�� J �,�M1N�� J �.� P� �������� J �5�*��5��� J �5�* ��5�
�� J �,�M�N�� J �5� ��/5��� J �5� ��5��� J �5� ��5�
Table 16. Output Port Configuration Register - OPCR
Note:OPCR only addresses the alternate functions for output port pins, OP7 - OP2. OP0 and OP1 assume their RTS roles if eitherMR1n[7] = 1 or MR2n[5] = 1. Setting those mode register bits enables the RTS function. Otherwise, these two ports will only begeneral purpose output ports.
G. SERIAL CHANNELS A and B
2�' %��(�� '��� �+ �� �� �� '����(%�% �
+����$����! �%&'����% ��'�(��� �$ ���%�(����� ��
��� '���% '� ($���$���& %���'� ��(� ������(-
+��C��'& �+��� �� *�0" �� �.�" �� � �!����� '��'3� �%
���� �% ������(- ��$�� *�%($�% �� ����� ��$� (
�(' �� ��'�(��� �$ ���%�(���� �+ ��' '���
������� ($���$���&" �� �� �� '� �� '�+(-���$ ��
������� ( ���(��% ����(- ��$�%" �(' ��� �%�+�� +��
��'�� �$ ������ $(�-�%�('%" �% ���� �% ( � ��3� ��
��$� �%�$ +�� ����(�$��� ����('��(�%�
XR68C681
=1
���� ����
# �(% %�'�(� '����( %&����% �(�� �� �%�$ �� $����
'����( �%��'�% �+ �� ���%�(���� �$ ��'�(���� ��
$�+((�(� �+ %��� �+ ��%� %&����% +�����%�
�5� � ���%�(���� ����(��� ���� ������ +�� ����
�5� � ���%�(���� ���'3 �(-�� +�� ����
�5� � ��'�(��� ����(��� ���� #��� +�� ����
�5� � ��'�(��� ���'3 �(-�� +�� ����
�(% %�'�(� �+ �� $��� %��� $(%'�%%�% �� ��%���'�%
��� ��� ���(����� �� ��' '���� ��%� ��%���'�% ���
�(%��$ �����4
� ���%�(���� ����%�(� 9��$(- ��-(%��� �$ ���%�(��(+� ��-(%����
� ��'�(��� ���'�(�� 9��$(- ��-(%��� �$ ��'�(���(+� ��-(%����
� �����% ��-(%���
� ��$� ��-(%���
� �����$ ��-(%��� ���� Section B.2" �����$��'�$(-�
� ���'3 ����'� ��-(%��� ���� Section D" �(�(- ������� *��'3�
G.1 Transmitter (TSR and THR)
�� ���%�(���� �''���% �������� $��� +��� �� �,� �$
'�����% (� �� � %��(�� �(� %����� ���� (� (% ������ �� ��
�5� �(" �$$(- %����" %��� �$ ���(��� ���(�& �(�% �%
��C�(��$ �& �� �%&'����% �����'���
2�' ���%�(���� '�%(%�% �+ � ���%�(� �(+� ��-(%���
����� �$ � ���%�(� 9��$(- ��-(%��� ��9��� �� �9�
(% �'�����& � � �&�� # �� Figure 16 ���%��% � %(���(+(�$(���%����(� �+ �� ��� �$ �9�� �� �,� ((�(���% ��
���%�(%%(� �+ %��(�� $��� �&��(�(- '���'��� $��� �� ��
�9�� �� '���'��� �(�� �� ���$�$ (�� �$ ���'�%%�$
����- �� # �" ��(� (� ���'�% �� ���� ���(- ��
���%(�(� +��� �� �9� �� �� ���" �� '���'��� $��� (%
%��(��(G�$ �$ (% ���%�(���$ ��� �+ �� '(� �(� �� �5�
�(�
��� $��� ��%�
,������� ���� +���
�� �,�
Figure 16. A Simplified Drawing depicting the Transmit Shift Regis-ter and the Transmit Holding Register.
�5�
���-�(-
���(�� ����
���%�(� 9��$(-
��-(%���
�5�
���%�(� �(+� ��-(%���
���%�(���� ���'3 �+��� �(�(- *��'3�
XR68C681
==
���� ����
A����� � ���%�(���� (% ($�� �� (�'�(��" �� �5�
������ +�� ��� ����('���� '��� �(�� �� '��(���%�&
���3(- ��� � ��-(' H(-I�� 9������" L�%� ��(�� �� ��
���%�(%%(� �+ � '���'���" �� ���%�(���� �����% ��
��'�(��� �& -�����(- � �� �� �(�� �� �� �� �(� (%
��%('���& �� �5� ������ ��--�(- H���I +�� �� �(� ���(�$"
+�����(- � ($�� ���(�$ �� �� ���, �(� �+ �� ���'�$(-
'���'���� #���$(����& �+��� ���%�(%%(� �+ �� �� ��
�(�" �� ���%� %(-(+('�� �(� �+ �� '���'��� �(�� �� %�� +(�%�
+������$ �& ���-��%%(���& ���� %(-(+('�� �(�%� #+ ��
'����('��(� �����'�� '���% +�� (�" �� ���%�(���� �(��
%�$ � H���(�&I �(� ������ �� ��%� %(-(+('�� �(� �+ ��
'���'��� �$ �� ���, �(�� Figure 17 ���%��% ��
����+��� �+������ �+ �� ���%�(���� ��5�� ������� #
�(% '�%�" �� ���%�(���� (% %�$(- 6*�/" �(� <�8��
�����'�� �< �(�% ��� '���'���" 8�����(�&" ������ *(���
Figure 17. The Output Waveform of the Transmitterwhile sending 5D16 (8-N-1 protocol).
����� *(�
� � � � � � � �
���� *(�
���%�(���� #$���� ���� *(�
�5�
�� �� �� '� �� ���-�����$ �� -������ � (�������
��C��%� �� �� �,� �& %���(- #��M�N �$ #��M=N +��
'���% " �$ *" ��%��'�(���&� # �(% '�%�" �� �� ��
����$ -������ � (������� ��C��%� �&�(�� � ���%�(����
�9� �$ ��� ��� ����& �+ '���'���%� �� �,� '�
%���('� �(% (������� ��C��%� �& ��(�(- � '���'��� �� ��
����& �9��
�� ���%�(���� '� �� �����$ �� $(%����$ �(� ��
'����$ ��-(%��� �%�� Table 2 ( Section B.2�� #+ ��
'����$ (% (%%��$ �� $(%���� �� ���%�(����" �(�� ����
��� %�(�� '���'���% ( �� �9� �$ ���" �� ���%�(����
�(�� '��(�� ���%�(��(- ��� �+ �� ����((- $��� �(�(
�� �9� �$ ���" ��(� ��& ��� '��������& ����& �+
'���'���%� 8� �� '���'���% '� �� ��(��� �� �� �9�
�'� �� �#� *:2 �� 8��#��2� '����$ �% ���
(%%��$�
G.2 Receiver (RSR and RHR)
�� +�'�(� �+ �� %��(�� ��'�(��� (% �� ��'�(��� %��(�� $���
�� �� �5� (���K '����� (� �� �������� $���" ���� (� '�
�� ���$ �& �� �,�� �� ��'�(��� (% ��%� ��%��%(��� +��
'�����(- �$ '�'3(- ���(�&" (+ ���(�& (% ��(- �%�$�
�� ��'�(��� '�%(%�% �+ �� ��'�(�� �(+� ��-(%��� �����
�$ � ��'�(�� 9��$(- ��-(%��� ��9��� �� �9� (%" (
�%%�'�" � ���� �&�� # �� �� ��'�(��� ��'�(��% $��� ��
�� �5� �(" ���� (� (% ���'�%%�$ ����- �� ����
+������$%" �� $��� (% '������$ �� �������� +�����" �$ (%
���%+����$ �� �� �9�� �(% '���'��� (% �� ���'�%%�$
����- �� 1 �&��% �+ # �� �'� �� ��'�(��$ '���'���
���'�% �� ��� �+ �� # �" (� '� �� H�����$I �� ���$ �&
�� �,�K �� (� ���$% �� �9�� Figure 18 $��('�% �
%(���(+(�$ $���(- �+ �� ��'�(����
XR68C681
=6
���� ����
#'��(-
���(�� ����
Figure 18. A Simplified Drawing of the Receiver ShiftRegister and Receiver Holding Register
��'�(�� �(+� ��-(%����5�
��'�(�� 9��$(-
��-(%���
�5�
��'�(��� ���'3 �+��� �(�(- *��'3�
�� $��� ��%
�� �� ���$ �& �� �,�
�� ��'�(��� +�'�(�% �& %�%(- �� �����-� ����� �� ��
�5� (���� A� �� +����$ ���%�(���� (% ($��" (�% �5�
������ ��$ '�%�C����&" �� �5� (���� (%
'��(���%�& H���3(-I� ���(- �(% ���(�$ �� ��'�(��� (%
(�'�(�� �$ (% �� ��'�(�(- �� ���'�%%(- �& $����
9������" �� �� +����$ ���%�(���� %�$% �� �� ��
�(�" ��(� (�% �5� ������ ��--�(- H���I�" � ��'�(��� '��'3"
�(' (% �/ �(��% �� ���$ ���� ��(� ���/! '��'3�" �(��
%���� %����(- �(% �� �� �(�� #+ �� ��'�(��� $�����(�%
��� (�% �5� (��� (% %�(�� H���I �+��� (�% @� %�����" ��
�� ��'�(��� ��$���� '�%($��% �(% %(-�� �� �� � ���($
�� �� �(�� #+ �� �5� (��� (% �� I���I �� �� @�
%�����" �� ��'�(��� �(�� (-��� �(% $�����$ ���%� �%
H�(%�I� ��� �(% @� %����� �" �� ��'�(��� �(�� %�����
��' %�''�%%(�� �(� �� �� �(�����(�$ (������% ��.���$
����� �(� �� �! '��'3� �� �����%� �+ �(% �/! '��'3 (%
�� ����+��$�
�� �� ���(+& ��� �� $���'��$ H���I ����� ( �� �5� (���
(% ($��$ � �� �� �(��
�� �� �%����(% �� ��%� �����(�%(� ������ �� �! �(�
%����(- '��'3" �$ �� ('��(- %��(�� $��� %������
�� ($�� (% �� %����� ��' $��� �(� ( �� �($$�� �+ (�%
�(� ���(�$�
,���%� ��� ��� (+ � �/5 '��'3 (% %���'��$ +�� �� ��'�(���"
�����%����(- ���'�$��� �''��% �(� ��' �$ ����&
%���� �(��
�� ��'�(��� �(�� '��(�� �� %����� ��$ ��'�(��� ��'
�(� �+ �� '���'��� ��� +�����% �� �� �� �(�" �� ����(�
�(�� (������%� ��� ��'���(� �+ �� '���'���F% ��* ��
��'�(��� �(�� '�'3 ���(�& �(+ ���-�����$� �� �(�� %�����
+�� �� ���, �(�� #+ �� ��'�(��� %�����% ����3 '�$(�(�
�� �(% �(�� �$ �� ���(�& '�'3 �(+ �&� ��% ���($K �
%�''�%%+�� ��'���(� �+ �� '���'��� (% ���%���$K �$
�� ��'�(��� �(�� ������� �� %�%� �$ ����%����� ��
�''����'� �+ �� �� �� �(� +�� �� �!� '���'����
XR68C681
=/
���� ����
Receiver Errors
#+ �� ��'�(��� $��% �� %����� � H���3I" �� �� ���%���$
�(�� �+ �� ���, �(�" � ���(- 2���� � 2� (% +��--�$ �&
%���(-" ��M/N J�� #+" ��� '������� ��'���(� �+ ��
'���'���" �� %��%�C��� ���(�& '�'3 (% ('����'�" � ,��(�&
2���� �,2� (% +��--�$ �& %���(- ��M6N J �� #+ �� �9� ��%
+���" �$ ����� '���'��� �!(%��$ ( �� ���K �$ (+ ����
$��� ����% �� �� �� �(� �� '����%��$(- �5� �(K
�� �� '���'��� ( �� ��� �(�� �� ������(���" �$ �
H��'�(��� ������ 2����I ��2� '�$(�(� �(�� �� +��--�$ (
�� �����% ��-(%��� ���M=N J ��� �(% ������
���(��%�& ��%���% ( � ��%% �+ $����
(���& (+ �� �5� (��� (% ��$ �� �� %��'� '�$(�(� +��
� ��(�� '���'��� ���(�$" �$ � ���, �(� ��% $���'��$
����, �(� %����(- ��%����$ ( � %��'��K � ��'�(��$
*���3 '�$(�(� ��*� (% ���%���$� A� �(% '�$(�(� (%
$���'��$ %������ �(-% �����
�� �� H��'�(��$ *���3I '�$(�(� (% +��--�$ ( ��
�����% ��-(%��� ���M@N J ���
�� �� H*���3I '���'��� (% ���$�$ (�� �� �9��
9������" � +����� $��� (% ��'�(��$ �� ���$�$ (�� ��
�9� ��(� �� �5� (��� �����% �� �� H���3I
'�$(�(��
1� �� '����%��$(- H����� *���3I (������� (%
��C��%��$ �(+ ���-�����$� �$ +��--�$ ( �� (�������
%����% ��-(%����
�'� �� �5� (��� �����% �� �� H���3I '�$(�(�"
%��%�C��� '���'���% �(�� �� ���$�$ (�� �� �9�" �$
�� '����%��$(- H����� *���3I (������� '�$(�(� �(��
�'� �-�( �� ��C��%��$ �(+ ���-�����$� �$ +��--�$ (
�� (������� %����% ��-(%����
�� �� �� '� �� ���-�����$ �� -������ � (�������
��C��%� �� �� �,� (+ � �5��E ���'�(��� ���$&� �� �
�:: � # � ���� '�$(�(� �!(%�% +�� �(��� '����
�5��E '�$(�(� �!(%�% �� �� ���%� �� '���'��� �+
$��� �!(%�% �(�( �� �9�" �$ (% ���(�����& ��(�(- �� ��
H�����$I �$ ���$ �& �� �,�� �� �:: '�$(�(�
�!(%�% �� �� �9� (% '��������& +��� �$ '��� �''���
�& �� '���'���% +��� �� ��� ��(� �� �,� �% ���$
�� H�����$I �� # �� �� �%�� '� %���'� �� (�������
��C��%� �� �''�� $�� �� �(��� ���� �� ���� �� �5��E ��
�:: '�$(�(� �(� �� '��� ��$� ��-(%���%� ��%�
(�������% ��� �����$ �& %���(- #��M�N �$ #��M6N +��
'���% �$ *" ��%��'�(���&�
2�' '��� (% �C�(���$ �(� ������% ���� ��-(%���%
��� ��� �%�$ �� ����($� '����� �$ ��(���(- �+ ��%�
'���%� ���� �+ ��%� ��-(%���% ���� $(%'�%%�$ (
����(�� %�'�(�% �+ �� $��� %���� 9������" � $���(��$
$(%'�%%(� �+ �� ����($�� �+ ��%� ��-(%���% ���
���%���$ ( �� +�����(- %���'�(��
G.3 Mode Registers, MR1n and MR2n
�� ��$� ��-(%���%" ����� �� �%�� �� %��'(+& �� �����'��
���������% ��� �.%� ����$ �(3� �� '��� �� �� ���
��%� ��-(%���% ��%� ����� �� �%�� �� '�+(-��� ��
�� �� '���% �� �-�-� ( ��$�� �$%�3(-
��'(C��%� �� �(�% �(�( ��' �+ ��%� ��-(%���% ���
$(%'�%%�$ ������
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Rx RTSControl
Rx InterruptSelect
Error ModeSelect
Parity Mode
Select
Parity Type Number of Bitsper Character
� J 8�� J E�%
�J�!��E�J �::
�J����'����J *��'3
�� J A(� ,��(�&�� J ��'� ,��(�&�� J 8� ,��(�&
�� J ����(����� ��$�
� J 2��� J �$$
�� J 6�� J /�� J @�� J <
Table 17. The Bit Format for Mode Registers MR1A and MR1B
XR68C681
=@
���� ����
��� +�� ��' '��� (% �''�%%�$ �� �� '���F%
�� ��(��� ��(�% ������ �� ��(��� (% %�� ����� �&�
��$���� �2�2� �� �& � H�2�2� �� ,�#8�2�I
'����$ (��3�$ �(� �� '���F% '����$ ��-(%����
+��� �& ���$ �� ��(�� �� ���" �� �� ��(��� �(��
�������('���& ��(� �� ����
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Channel Mode Tx RTSControl
CTS EnableTx
Bit Length
�� J 8������� J ��� 2'��� J :�'�� :����� J ������ :���
� J 8�� J E�%
� J 8�� J E�%
� J ��6/1� J ��/�6� J ��/<<1 J ��@6�= J ��<�16 J ��<@6/ J ���1<@ J �����
< J ��6/1� J ��/�6 J ��/<<* J ��@6�� J ��<�1� J ��<@62 J ���1< J �����
Table 18. The Bit Format for Mode Registers MR2A and MR2B
MR1n[7] - Receiver Request to Send Control
��$(��(�&" ��� ���C��%� �� ��$� (% �%%����$ �� �-���$
�& (��3(- �� H�2� ���,�� ,��� *#�� ���� 8�I
�� H�:2 � ���,�� ,��� *#�� ���� 8�I ( ��
�������(��� ����� 9������" (+ ���M@N J � (% %��" ��
�� ��'�(��� �(�� ��� '����� ���� �� �-��(� �+ ��
��� ������� ���'(+('���&" %���(- �(% �(� �(�� ����� ��
��'�(��� �� �-��� ��� (+ (�% �9� (% +���� �(% H+���
'�����I ��'(C�� (% �%�+�� ( ������(- ��'�(��� ������
�����%�
Figure 24 ���%��% � $(�-��� �(' (���%�����% �� �
��'�(����'�������$ ��C��%� �� %�$ '�+(-����(� ����$
+�'�(��
MR1n[6] - Receiver Interrupt Select
�(% �(� %���'�% �(��� �� �5��E %����% �(� �� �� �::
%����% �(� �+ �� '��� �� �� �%�$ �% �� '�(���(� +��
-�����(- � (������� ��C��%� �� �� �,�" #��M�N +��
'��� �$ #��M6N +�� '��� *�
MR1n[5] - Error Mode Select
�(% �(� '�����% �� ������(� �+ �� ���� # � %����% �(�%
�,2" 2" ��'�(��$ *���3� +�� �� ����� #+ �(% �(� (% %��
�� H�I" �(% ����('���� '��� �(�� ������� ( ��
H����'���I ����� ��$�� #+ �(% �(�% (% %�� �� H�I" �(%
����('���� '��� �(�� ������� ( �� H*��'3I ����� ��$��
# �� '���'��� ��$� ��%� %����% �(�% ����& ��& �� ��
'���'��� ��� (% '������& �� �� ��� �+ �� # �� # ��
���'3 ��$�" ��%� �(�% �����%�� �� '������(�� ��-('��
�� �+ �� %����% +�� ��� '���'���% '��(- �� �� ��� �+ ��
# � %('� �� ��%� H�2�2� 2���� �� ���I '����$
+�� �� '��� ��% (%%��$�
MR1n[4:3] - Parity Mode Select
#+ HA#�9 , �#�EI �� H ���2 , �#�EI ������(� (%
���-�����$" � ���(�& �(� (% �$$�$ �� �� ���%�(���$
'���'���% �$ �� ��'�(��� ���+���% � ���(�& '�'3 �
��'�(��$ '���'���%� ��� Section H.2 +�� $�%'�(��(� �+
����(����� ��$� ������(��
XR68C681
=<
���� ����
MR1n[2] - Parity Type Select
�(% �(� %���'�% ��� �� 2;28 ���(�& (+ HA#�9 , �#�E
���2I (% ���-�����$ �$ �� %���� �+ �� +��'�$ ���(�&
�(� (+ �� H ���2 , �#�EI ��$� (% ���-�����$� # ��
����(�$��� ��$� (� %���'�% �� %���� �+ �� .� +��- �(��
�(% �(� �% � �++�'� (+ H8� , �#�EI (% %���'��$ (
���M=41N�
MR1n[1:0] - Bits per Character Select
����'�% �� ����� �+ �(�% �� �� ���%�(���$ �$ ��'�(��$
( �� $��� +(��$ �+ �� '���'���� �(% $��% �� ('��$�
�� ��" , �#�E" �$ ���, �(�%�
Mode Register 2 (Channels A and B)
��� +�� ��' '��� (% �''�%%�$ �� �� '���F%
�� ,�(��� ��(�% �� ���" �(' �''��% �+��� �&
�''�%% �� �� '���F% ��� ��-(%���� ���%�C��� ���$%
����(��% ����� $��% �� '�-� �� '����% �+ ����
��(����
MR2n[7:6] - Channel Mode Select
2�' ���� '� ������� ( �� �+ +��� ��$�%�
� ����(- ����M@4/N J �� '�+(-���% �� '��� ��
������� ( �� ����� ��$� � # �(% ��$�" �� ���'�(��� �$ ���%�(���� ������� ($���$���&�
Figure 19 ���%��% � $(�-��� $��('�(- �����
��$� ������(��
���(�� ���� ��'�(�� �(+� ��-(%���#'��(-
Figure 19. A Block Diagram Depicting Normal Mode Operation
�5�
��'�(�� 9��$(-��-(%���
�5�
�� $��� ��%��� �� ���$ �& �� �,��
���%�(� �(+� ��-(%���
���%�(� 9��$(-��-(%���
�5�
�5� ���-�(- ���(������
<<
��� $��� ��%��,������� $��� +��� �� �,��
XR68C681
=�
���� ����
� ����(- ����M@4/N J �� ���'�% �� '��� ( ��
�������(' �'� ��$�" �(' �������('���& ������%��(�% �� ��'�(��$ $���� Figure 20 ���%��% � $(��-��� $��('�(- �������(' �'� ��$� ������(���� +�����(- '�$(�(�% ����& �(�� ( �(% ��$��
�� ��'�(��$ $��� (% ���%�(���$ � �� '���F% �5�
�������
�� �� ��'�(��� ��%� �� �����$ ��� �� ���%�(���� ��$
�� �� �����$�
��'�(�� 9��$(-��-(%���
#'��(-���(�� ����
Figure 20. A Block Diagram Depicting “Automatic Echo Mode” Operation
�5�
�5�
��'�(�� �(+� ��-(%���
�� $��� ��%��� �� ���$ �& �� �,��
���%�(� �(+� ��-(%���
���%�(� 9��$(-
��-(%���
�5�
�5����-�(- ���(��
����
<
�,� �% � �''�%% ��
�� ���%�(����
1� �� '���F% �5��E �$ �52�� %����% �(�% ���
(�'�(���
=� �� ��'�(��$ ���(�& (% '�'3�$ ��� (% �� -������$ +��
���%�(%%(�� ��%" ���%�(���$ ���(�& (% �% ��'�(��$�
6� ����'��� +���(- (% '�'3�$ ��� �� %��� �(�% ���
���%�(���$ �% ��'�(��$�
/� ��'�(��$ ����3 (% �'��$ �% ��'�(��$ ��(� �� �!�
���($ %���� �(� (% $���'��$�
@� �,� �� ��'�(��� '����('��(�% �������% ������&"
��� �� �,� �� ���%�(���� �(3 (% $(%����$�
2�' �� �� '��� '� �� '�+(-���$ (�� �� �+
��� $(�-�%�(' ��$�%�
Local Loopback Mode
�(% ��$� (% %���'��$ �& %���(- ���M@4/N J ���
Figure 21 (% � $(�-��� $��('�(- ��'�� ������'3 ��$�
������(��
XR68C681
6�
���� ����
Figure 21. A Block Diagram Depicting “Local Loopback Mode” Operation
�5�
��'�(�� 9��$(-��-(%���
��'�(�� �(+� ��-(%���
�� $��� ��%
��� �� ���$ �& �� �,��
���%�(� �(+� ��-(%���
���%�(� 9��$(-��-(%���
�5�
��� $��� ��%��,������� ���� +��� �,��
<
�5�
;��
<
# �(% ��$�4
�� �� ���%�(���� ������ (% (������& '��'��$ �� ��
��'�(��� (����
�� �� ���%�(� '��'3 (% �%�$ +�� �� ��'�(���
1� �� '���F% �5� ������ (% ��$ ���3(- �(-��
=� �� '���F% �5� (��� (% (-���$�
6� �� ���%�(���� (% �����$" ��� �� ��'�(��$ ��$ ��
�� �����$�
/� �,� �� ���%�(���� �$ ��'�(��� '����('��(�%
'��(�� ������&�
XR68C681
6�
���� ����
Remote Loopback Mode
�(% ��$� (% %���'��$ �& %���(- ���M@4/N J ��� Figure 22 ���%��% � $(�-��� $��('�(- ������ ������'3 ��$�
������(��
#'��(-
���(�� ������'�(�� �(+� ��-(%���
Figure 22. A Block Diagram Depicting “Remote Loopback Mode” Operation
�5�
��'�(�� 9��$(-
��-(%���
���%�(� �(+� ��-(%���
���%�(� 9��$(-
��-(%���
�5�
�5����-�(-
���(�� ����
�5�
Note: The CPU has no access to the Serial Data during Remote Loopback Mode.
# �(% ��$�4
�� ��'�(��$ $��� (% ���%�(���$ � �� '���F% �5�
������
�� ��'�(��$ $��� (% �� %�� �� �� �,� �$ �� �����
%����% '�$(�(�% ��� �� '�'3�$�
1� ,��(�& �$ +���(- �%��� �(�%� ��� ���%�(���$ �%
��'�(��$�
=� �� ��'�(��� ��%� �� �����$�
6� �� ��'�(��$ ����3 (% �'��$ �% ��'�(��$ ��(� ��
�!� ���($ %���� �(� (% $���'��$�
MR2n[5] - Transmitter Request-to-Send Control
��$(��(�&" �� ��� ���C��%� �� ��$� ������ (% �%%����$
�� �-���$ �& (��3(- �� H�2� ���,�� ,��� *#��
���� 8�I �� H�:2 � ���,�� ,��� *#��
���� 8�I ( �� �������(��� ���� �& �� %&%���
%�+������ 9������" %���(- ���M6N J � �����% ��
'��� ���%�(���� �� �-��� ��� �������('���&" �� �(�
�(�� �+��� �� '���'���% ( �� ��� �$ �9� ��� ���
���%�(���$ �$ ��� �� ����&�
Figure 26 ���%��% � $(�-��� (���%����� �� �
���%�(�����'�������$ ��C��%� �� %�$ '�+(-����(�
����$ +�'�(��
MR2n[4] - Clear to Send Control
#+ �(% �(� (% � �" �� '���% ��� (��� �#,� +�� '���
" �� #,� +�� '��� *� �% � �++�'� � �� ���%�(����� #+
�� �(� (% � H�I" �� ���%�(���� �(�� '�'3 �� %���� �+ (�%
��� (��� ��' �(�� (% (� ���$& �� %�$ � '���'���� #+
��� (% ��� ��� H����I�" �� '���'��� (% ���%�(���$� #+
��� (% (- ��� �-���$�" �5� ����(% ( �� ���3(-
%���� �$ �� ���%�(%%(� �+ �� �!� '���'��� (%
$���&�$ ��(� ��� -��% ���� ��-�% ( �� ��� (���
XR68C681
6�
���� ����
�(�� � '���'��� (% ��(- %��(��(G�$ $� �� �++�'�
���%�(%%(� �+ ��� '���'���� �(% ������ (%
+����� (���%�����$ ( Figure 24 �$ Figure 26
MR2n[3:0] - Stop Bit Length
�(% �(� +(��$ ���-���% �� $����(� �+ �� %��� �(�%
����$�$ �� ��' ���%�(���$ '���'���� ���� �(�
$����(� �+ �.�/ �� � �(� �(�� �$ � �.�/ �� � �(� �(��%" (
('�����% �+ �.�/ �(�% '� �� ���-�����$ +�� '���'���
��-�% �+ /" @ �$ < �(�%� �� � 6 �(� '���'���" �� %��� �(�
$����(� '� �� ���-�����$ +��� ���.�/ �� � �(� �(��%�
#+ � �!����� �! '��'3 (% ���-�����$ +�� �� ���%�(����
'��'3 ��5��" ���M1N J � %���'�% � %��� �(� $����(� �+
�� �(� �(�� �$ ���M1N J � %���'�% � $����(� �+ ��� �(�
�(��% +�� ���%�(%%(��
�� ��'�(��� ��& '�'3% +�� ���3 '�$(�(� �� �� '����
�+ �� +(�%� %��� �(� ���� (%" �� �(� �(�� �+��� �� ��%� $��� ��
���(�& �(� (% %�����$� ��-��$��%% �+ �� ���-�����$
���%�(���$ %��� �(� ��-�� #+ �� ��'�(��� $��% �� %�����
� H���3I � H ���� 2����I � 2� (% +��--�$ ( �� �����%
��-(%����
G.4 Status Register, SRn
�� %����% ��-(%��� ����($�% �� �%�� �(� %����% � ��
�9� �$ �9� ���'�(��� �$ ���%�(���� # �%"
��%��'�(���&�K �$ %����% �� ����($� �� �,� �(� �
���%��� �+ �� C���(�& �+ �� ��'���(� �+ $��� �& ��
��'�(���� # � %����% ($('����% ��� �%�+�� ( �����$
%&%���% �$ �����% �� �,� �� '�'3 �$ %�� (+ ��
���%�(���� (% ����& �$.�� (% ���$& +�� $��� +��� ��
�,�� �� # � %����% ($('����% ��%� ($('��� ����� ��
�� �� �9� �% � '���'���" �(' (% ��(�(- �� �� ���$
�& �� �,�" �� (% +��� �$ ('������ �+ ��'�(�(- �& ����
'���'���% �(���� � ������� �� ���%�(���� �$
��'�(��� # � %����% ($('����% ��� ��'���$ ( �� �����
(���� �+ �� %����% ��-(%����
�� ����� (���� �+ �� %����% ��-(%��� �����% �� �%�� �+
�& $��� ��'���(� �����%� �� �(��+����� �+ �� �����%
��-(%��� �$ � $(%'�%%(� �+ ��' �(� +�����%4
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
ReceivedBreak
FramingError
Parity Error OverrunError
TXEMT TXRDY FFULL RXRDY
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
Table 19. The Bit Format of the Status Register’s SRA and SRB
SRn[7] Received Break
�(% �(� ($('���% ��� � ��� G��� '���'��� �+ ��
���-�����$ '���'��� ��-� ��% ��'�(��$ �(���� �
%��� �(�� ��& � %(-�� # � ��%(�(� (% �''��(�$ �� �
����3 (% ��'�(��$� $$(�(��� ���%+��% (�� �� # � ���
((�(��$ ��(� �� �5� �(� �����% �� �����3(- %���� +��
�� ���%� ��+ � �(� �(��� �(% (% $�+(�$ �% ��� %�''�%%(��
�$-�% �+ �� (����� �� �!����� �! '��'3�
A� �(% �(� (% %��" �� '���F% H�9 802 #8 *�2 7
�� ���I �(� ( �� #�� (% %��� �� �(� ( �� #�� (% ��%� %��
�� �� �$ �+ �� ����3 '�$(�(�" �% $�+(�$ �����" (%
$���'��$�
�� '(�F% ����3 $���'� ��-(' '� $���'� ����3% ��� ��-(
( �� �($$�� �+ � '���'���� 9������" �� ����3 ��%�
���%(%� ��(� �� �$ �+ �� �!� '���'��� �(�� ( ��$�� +�� (�
�� �� $���'��$�
#+ �� ����� ��$� �+ �� '��� �% ��� %�� ��
H����'���I ��$�" �(% �(� ��& ����(�% �� �� '���'��� ��
�� ��� �+ �� �9�� �(% �(� �(�� �� '�����$ (+ �� �5�
(��� (% ����-� �� � ��-(' H(-I �����" ( �� �!�
'���'����
#+ �� H2����I ��$� �% ��� %�� �� H*��'3I ��$�" �� �(%
�(�" �'� %�� �(�� ����( �%%����$ ��(� �� H�2�2�
2���� �� ���I '����$ �% ��� (��3�$ �����%�
%�� Table 2��
SRn[6] Framing Error
�����(- ��'���(� �+ �� '���'��� �(�%" �$ �&
�%%�'(���$ ���(�& �(�" �� ��'�(��� �(�� '�'3 +�� � H���3I
'�$(�(� �� �(���(�� +�����(- �� ��%� $��� �� ���(�& �(��
�(% H���3I '�$(�(� (% �� ���,�(�� #+ �� ��'�(��� $��%
XR68C681
61
���� ����
�� $���'� � H���3I �� �(% �(��" �� �(� (% ��--��$ H(-I
+��--(- �� �''����'� �+ � ���� 2���� � 2��
#+ �� ����� ��$� �% ��� %�� �� H����'���I ��$�" �(%
�(� ��& ����(�% �� �� '���'��� �� �� ��� �+ �� �9�� #+
�(% �(� (% %�� +�� � -(�� '���'���" (� �(�� �� '�����$ (+ ��
���, �(� (% �������& $���'��$ ( �� �!� '���'����
#+ �� H2����I ��$� �% ��� %�� �� H*��'3I ��$�" �� �(%
�(�" �'� %�� �(�� ����( �%%����$ ��(� �� H�2�2�
2���� �� ���I '����$ �% ��� (��3�$ �����%�
%�� Table 2�� ,���%� ��� ��� (+ �� ����� ��$� (% H*��'3I�(% �(�" ( �� %����% ��-(%��� �(�� ����( %��" +�� ���
%��%�C��� '���'���%" ($���$�� �+ �� '�$(�(� �+
��%� ��'�(��$ '���'���%" ��(� �� H�2�2� 2����
�� ���I '����$ �% ��� (��3�$�
SRn[5] Parity Error
�(% �(� (% %�� �� �� HA#�9 , �#�EI �� H ���2
, �#�EI ��$�% ��� ���-�����$ �$ (+ ��
'����%��$(- '���'��� ( �� $��� # � ��% ��'�(��$
�(� ('����'� ���(�&�
#+ �� ����� ��$� �% ��� %�� �� H����'���I ��$�" �(%
�(� ��& ����(�% �� �� '���'��� �� �� ��� �+ �� �9�� #+
�(% �(� (% %�� +�� � -(�� '���'���" (� �(�� �� '�����$ (+ ��
��'�(��$ ���(�& (% '����'� ( �� �!� '���'����
#+ �� H2����I ��$� �% ��� %�� �� H*��'3I ��$�" �� �(%
�(�" �'� %�� �(�� ����( �%%����$ ��(� �� H�2�2�
2���� �� ���I '����$ �% ��� (��3�$ �����%�
%�� Table 2 �� ,���%� ��� ��� (+ �� ����� ��$� (% H*��'3I�(% �(�" ( �� %����% ��-(%��� �(�� ����( %��" +�� ���
%��%�C��� '���'���%" ($���$�� �+ �� '�$(�(� �+
��%� ��'�(��$ '���'���%" ��(� �� H�2�2� 2����
�� ���I '����$ �% ��� (��3�$�
SRn[4] Overrun Error
#+ %��" �(% �(� ($('���% ��� �� �� ���� '���'���% ( ��
��'�(��$ $��� ��� ��� ��%�� #� (% %�� ��� ��'�(�� �+ �
�� '���'��� �� �� # � (% +��� �$ � '���'��� (%
�����$& ( �� ��� ��(�(- +�� � ����& # � ��%(�(��
A� �(% �''��%" �� '���'��� ( �� ��� (% ������(����
,���%� ���" ��� ��(3� �� %����% ��-(%��� �(�% +�� 2
� ���(- 2�����" ,2 �,��(�& 2����� �$ �* ���'�(��$
*���3�" ���2 ������� 2����� ($('���� (% ����&% +��--�$
� � H*��'3I ����� ��$� ��%(%� �� �2 '�$(�(� (% ����
+��--�$ � � '���'�������'���'��� ��%(%" �$ ��&
'�����$ �� �� H�2�2� 2������ ���I '����$ (%
(��3�$�
SRn[3] Transmitter Empty (TXEMT)
�(% �(� (% %�� �� �� ���%�(���� �$����%� #� (% %��
�+��� ���%�(%%(� �+ �� ��%� %��� �(� �+ � '���'��� �$ (+
���� (% � '���'��� ( �� �9� �� ��� ���(�(-
���%�(%%(�� �(% �(� (% '�����$ �� �� ���%�(���� (%
$(%����$" �� �� �� �,� ��(��% � �� '���'��� �� ��
�9��
SRn[2] Transmitter Ready (TXRDY)
�(% �(�" �� %��" ($('���% ��� �� �9� (% ����& �$
���$& �� �''��� � '���'��� +��� �� �,�� �� �(� (%
'�����$ �� �� �,���(��% � �� '���'��� �� �� �9�"
�$ (% %�� �� ��� '���'��� (% ���%+����$ �� �� ����
�5��E (% %�� �� �� ���%�(���� (% ((�(���& �����$ �$
(% ��%�� �� �� ���%�(���� (% $(%����$� ����'���%
���$�$ (�� �� �9� �(�� �� ���%�(���� (% $(%����$ �(��
�� �� ���%�(���$�
SRn[1] FIFO Full (FFULL)
�(% �(� (% %�� �� � '���'��� (% ���%+����$ +��� ��
��� �� �� �9� �$ �� ���%+�� '��%�% (� �� ��'��� +���
�(���" ��� ���� # � ��%(�(�% ��� �''��(�$�� #� (% ��%��
�� �� �,� ���$% �� �9�� #+ � '���'��� (% ��(�(- (
�� ��� ��'��%� �� # � (% +���" �:: �(�� �� �� ��%��
�� �� �,� ���$% �� �9��
SRn[0] Receiver Ready (RXRDY)
�(% �(� ($('���% ��� �� ���%� �� '���'��� �% ���
��'�(��$ �$ (% ��(�(- ( �� # � �� �� ���$ �& �� �,��
#� (% %�� �� � '���'��� (% ���%+����$ +��� �� ��� ��
�� �9� �$ (% '�����$ �(� �� �,� ���$% �� ��%�
'���'��� '������& %����$ ( �� # ��
,���%� ��� ��� %��� �+ �� '�$(�(�% ��� ��� +��--�$
�& �� %����% ��-(%��� '� ��%� �� ���-�����$ ��
-������ � (������� ��C��%� �� �� �,�� 9������" ����
��� %���'�$(�(�% ��� ��� +��--�$ �& �� %����% ��-(%���
��� '��� �� ���-�����$ �� -������ � (��������
��%� '�$(�(�% ��� �(%��$ �����4
� ��M/N � ���(- 2����
� ��M6N � ,��(�& 2����
� ��M=N � ������ 2����
����+���" (+ %&%��� ����� ������'�'3(- (% �� �����&�$"
�� �%�� (% ��'����$�$ �� ���($��� ��' '���'��� �&
'�'3(- �� %����% ��-(%����
XR68C681
6=
���� ����
H. SPECIAL MODES OF OPERATION
H.1 RTS/CTS Handshaking
�� �� �� '� �� ���-�����$ �� %������ ���.���
�$%�3(-" �% � ���% �+ $��� +��� '����� �(� ����
$��('�%� �(% %�'�(� $�%'�(��% ��� ���(�% ��� ��
�� �� �����% �� �%�� ( (�������(- ���.���
9�$%�3(-� ���'(+('���&" ��%� ���(�% ���4
� ��'�(������������$ ���.��� 9�$%�3(-
� ���%�(�������������$ ���.��� 9�$%�3(-
H.1.1 Receiver-Controlled RTS/CTS Handshaking
# �(% ��$�" �� ��'�(��� �% �� ��(�(�& �� �������('���&
�-��� �� ��� ������ ��� �� ���%�(��(- $��('���
���'(+('���&" �(% ��$� �����% �� ��'�(��� �� �-��� ��
��� %(-�� (+ (�% �9� (% +���K �$" (% �����&" ���& �++�'�(��
( ������(- ��'�(��� ������ �����%� Figure 23 ���%��%
� $(�-��� �+ � �!����� (���%����(- �� ������(� �+ ��
��'�(����'�������$ ��� '�+(-����(��
�:: �#,��
��,��
Figure 23. Block Diagram and Timing Sequence of Two DUARTsConnected in the Receiver-RTS Controlled Configuration.
�5� �5�*
Receiving Device Transmitting Device
�5� �5�*
��� ���*
���*
�� �,�
�::
���
�5�
�#,��
��,=�
��,�����
XR68C681
66
���� ����
Figure 23 %��% ��� �� �� $��('�%" �� �����$
H��'�(�(- ���('�I �$ �� ���� �����$ H���%�(��(-
���('�I� �(% �!����� (-���% �� +�'� ��� ��
H��'�(�(- ���('�I �% � ���%�(���� �$ ��� ��
H���%�(��(- ���('�I �% � ��'�(���� �����" �(%
�!�����" (% �%(- '��� �+ �� H��'�(�(- ���('�I
�$ '��� * �+ �� H���%�(��(- ���('�I�
�� �!����� %����% �(� �� �%%����(� ��� ��
H��'�(�(- ���('�I �% ��� ���-�����$ %�' ���
��� M@N J �� ''��$(- �� Section G.3" �(% ��%���% (
���-����(- �� H��'�(�(- ���('�I +�� ��'�(��� ���
'������ $$(�(����&" �� H���%�(��(- ���('�I �% ���
���-�����$ %�' ��� ���*M=N J �� ''��$(- ��
Section G.3" �� ���%�(���� �+ '��� * �+ ��
H���%�(��(- ���('�I �% �� ��� ���-�����$ �� ��
�$�� ���* (��� '������ # �(% �!�����" �� H��'�(�(-
���('�I '�����% �� ��� ������ %(-��� �(% ������
%(-�� (% +�$ $(��'��& (�� �����* (��� �+ �� ���%�(��(-
$��('��
#+ �9� �+ �� H��'�(�(- ���('�I (% +��� ��% $��('��$ �&
�� �:: ������ ��(- �� � ��-(' H(-I�" ��� �(��
�������('���& �� �-���$ �& �(���� �+ �� ��'�(���
'�������$ ��� +������%� ��%�C����&" �� '��� *
���%�(���� �+ �� H���%�(��(- ���('�I �(�� ��� (�%���*
(��� �-���$ �$ �(�� �� �� ����(���$ �� ���%�(� �&
$��� �� �5� �+ �� H��'�(�(- ���('�I�
#+ �� �,� ���$% ��� H���%I� �� �9� �+ �� ��'�(�(-
$��('�" �9� �(�� � ��-�� �� +���" �$ �� �::
($('���� �(�� ��--�� +��%�� # �(% '�%�" �� �::
($('���� (% '��'��$ �� %��� (��� ���� �+ �� �,�� #
��%��%� �� �� �:: ��--�(- +��%�" �� �,� ����$
(������� �(% H�-��(����$-�I �+ �:: �% � (�������
��C��%�� �� �,� ����$ %���('� �(% H#�������I �&
H��(�(-I M�@"���"��N J M�" �" �" �" �" �" �" �N �� �� ��
�$$��%% �2�/� �(% �'�(� �!�'���% �� H�2� ���,��
,��� ���� 8�I �$ '��%�% �,�M�N �� ��--�� H(-I
�$ ������ ���� �( �,� ��� ��� � �� ��--�� H���I�
��%�C����&" ��� (% �� �%%����$�
A(� �� ��� ������ �+ �� H��'�(�(- ���('�I ��(-
�%%����$ �� ��� (��� �+ �� H���%�(��(- ���('�I (%
�� �%%����$ �% ����" �$ $��� ���%�(%%(� +��� ��
H���%�(��(- ���('�I �� �� H��'�(�(- ���('�I (% ��
����(���$�
Figure 23 %��% �� �5� (��� ��'�(�(- $��� �+���
��� �% ��� �%%����$� 9������" ( �(% �!�����" �(%
���& ��'�(��$ '���'��� �� '��%�% �9� �+ ��
H��'�(�(- ���('�I �� �� +���� �� �:: ($('����
%����% (% �� �%%����$ �$ ��� ��+ �� H��'�(�(-
���('�I� (% �� �������('���& �-���$ �(� �� ��'�(���
'����� ���� �� ��� %(-��� ����+���" ���%�(%%(�
+��� '��� * �+ �� ���%�(��(- $��('� (%" �'� �-�("
((�(��$�
Figure 24 ���%��% � +��� $(�-��� (���%����(- �
��-��(�� ��� '���$ �� �%�$ ( (�������(- ��
��'�(����'�������$ ���.��� �$%�3(- ��$��
XR68C681
6/
���� ����
Figure 24. A Flow Diagram Depicting an Algorithm That Could be Usedto Apply the Receiver-Controlled RTS/CTS Handshaking Mode
�� ��'�(�(- ���('���� M@N J �
�� ���%�(��(- ���('����*M@N J �
�� ��
��2�� ��� A�(�� �� �� )� �� $$��%% �2
��(% (��3�% �� H�2� ���,��,��� *#�� ���� 8�I �$ %��%�� ������ ,��� �(" �,� �� � ��-('H�I��
#% �:: %%����$Q
8�
��� (% ������('���&8�-���$ �& ��'�(�����������$ ��� �'�(��
E2�
#% �:: 8�-���$Q
8�
E2�
H.1.2 Transmitter-Controlled RTS/CTS Handshaking
# �(% ��$�" �� ���%�(���� �� �% �� ��(�(�& �� �-���
�� ��� ������ ��� �� ��'�(�(- ���('��� ���'(+('���&"
�(% ��$� �����% �� ���%�(���� �� �-��� �� ���
%(-��" �� �(� ���(�$ �+��� ����&(- (�% �9� �$ ����
XR68C681
6@
���� ����
TXRDY_A
Figure 25. Block Diagram and Timing Sequence of Two DUARTs Connectedin the Transmitter-RTS Controlled Configuration.
RTSA
RXDA
CTSA
RTSA(OP0)
CTSA(IP0)
TXDA
IP2(RTS-in)
OP3(CTS-out)
RXDB
Transmitting Device Receiving Device
TXRDY_A
To CPU
(OP7)
Figure 25 %��% ��� �� �� $��('�%" �� ������$
H���%�(��(- ���('�I �$ �� ����" H��'�(�(- ���('�I�
�(% �!����� %����% �(� �� �%%����(� ��� ��
H���%�(���� ���('�I �% ��� ���-�����$ %�' ���
��� M6N J � �(' ��%���% ( ���-����(- ��
H���%�(��(- ���('�I +�� ���%�(�������� ������� �(%
�!����� +����� �%%���% ��� �� H���%�(��(- ���('�I
�% ��� ���-�����$ %�' ��� ��� M=N J �� ''��$(-
�� Section G.3" �� ���%�(���� �+ '��� �+ ��
H���%�(��(- ���('�I �% �� ��� ���-�����$ �� ��
�$�� ��� (��� '������
# �� '�%� �+ �� H��'�(�(- ���('�I" #,� �����(� �%
��� ���-�����$ �� -������ � H#��� ,��� ��-� �+
�����I (������� ��C��%� �� �� �,�� �� +(������ +�� ��
(������� %���('� ����(�% (% ��(��� %�' ��� (+ �� #,�
(��� ���� �� '�-� �$ #,��M�N J �" �� �,� ����$
H��(��I M�@"���" ��N J M�" �" �" �" �" �" �" �N �� �� ��
�$$��%% �2�/� # �(% %���" �� (������� %���('� ����(�
����$ (��3� �� H�2� ���,�� ,��� *#��
���� 8�I" �$ ( �� ���'�%% ��--�� �,�M1N �� � ��-('
H(-I �$ �� ������ ���� �(" �,1" ��������� �� � ��-('
H���I� �(% ����$" ( ���" �%%��� �� ��� (��� �+ ��
H���%�(��(- ���('�I �$ ����� (� �� ���%�(� $��� �� ��
H��'�(�(- ���('�I�
�'� '��� ���%�(���� �% ����(�$ ��� (�% �9� �$
��� �+ $���" (� �(�� �-��� �� ��� ������" �(� ��
H���%�(�������� ������I +������� A� �� ���
������ �+ �� H���%�(��(- ���('�I (% ��--��$ H(-I" ��
#,� �����(� (% ��%� ��--��$ H(-I" �����& -�����(-
����� H#��� ��-� �+ �����I (������� ��C��%� �� ��
�,�� A(� #,���M�N J �" �� �(3��& (������� %���('�
����(� ����$ �� �� HA�(��I M�@"���" ��N J M�" �" �" �" �" �" �"
�N �� �� �� �$$��%% � �/� # �(% %���" �� #�������
%���('� ����(� ����$ (��3� �� H�:2 � ���,��
,��� *#�� ���� 8�I" �$ ( �� ���'�%% ��--�� �,1
��������� H(-I� �(% ����$ ( ��� �-��� �� ���
(��� �+ �� H���%�(��(- ���('�I �$ ((�(� ��
���%�(%%(� �+ $��� +��� �� '��� �+ ��
H���%�(��(- ���('�I�
Figure 26 ���%��% � ��� �(�-��� �(' $��('�% �
�-��(�� ��� '���$ �� �%�$ �� (������� ��
���%�(�����'����� ���.��� �$%�3(- ��$�� ,���%�
��� ��� �� %�$�$ ���'3% �����( �� �''����'�% �(�(
�� H��'�(�(- ���('�I� A����% �� HA(��I ���'3%
�����( �� ������(� �(�( �� H���%�(��(- ���('��I
XR68C681
6<
���� ����
��2�� ��� �A�(�� ��9 �� �� �� $$��%% �2�
���� ���%�(%%(� (% �� ����(���$��� #8,�� #� ��2��2��
H:�AI
��00:2 �,1 ����D���� ,#8
Q
#,� J �
Q8�
��� (% ������('���& 8�-���$ �&
��'�(��� ��������$ ��� �'�(����,� ��--��% H9(-I�
�A�(�� �< �� �� �� $$��%% �2�
8�
Figure 26. A Flow Diagram Depicting an Algorithm That Could be Used to Realizethe Transmitter-Controlled RTS/CTS Handshaking Mode
#%
�52�� %%����$
�� ��
#%
�5��E8�-���$Q
0������ H#��� ,��� ��-� �+ �����I
#������� �#,�� ( ��'�(�(- ���('�
#%
��00:2 �,1 ����D���� ,#8
H9#09I
�A�(�� �< �� �� �� $$��%% � �
E�%
E�% 8�
E�%
8�
��� #8,�� #� 820 �2������ ���%�(%%(� (% $(%����$�
H.2 Multi-drop (8051 9 bit) Mode
2�' %��(�� '��� �+ �� �� �� '� �� '�+(-���$ ��
������� ( � ��3� �� ��$� �%�+�� +�� ����(�$��� ��
����(���'�%%�� ����('��(�%� �(% %�'�(� �(�� +(�%� ���%��
�� '�'��� �+ �� ����(�$��� ��$�� ������$ �&" ��
+�'�(� �$ ���'�$��� �+ ������(- �� �� �� ( ��
����(�$��� ��$��
H.2.1 Concept of Multi-Drop Mode
�(% ��$� (% '�����(��� �(� �� %��(�� H8(� �(� ��$�I �+
<�6� +��(�& �('��'�������%� # �(% ��$� �+ ������(� �
H��%��� %���(�I" '��'��$ �� � ��!(��� �+ �6/ %����
%���(�% (% ��%%(���" �% $��('��$ ( Figure 27
XR68C681
6�
���� ����
�5�
Figure 27. An Illustration Depicting the Concept of Multi-Drop Mode
�5�
�5� �5��5�
��%��� ���('�
����� ���('�%
�� �� ��
.�:�* ��*
< *(� ����'��� $$��%%.���� *(�
Figure 28. Bit Format of Character Data Being Transmitted inthe Multi-Drop Mode
�� H��%��� ����(�I '����('���% �� �� H�����
����(�%I �& ���%�(��(- � '���'��� ��&�('���& � �&��� �(�
� H $$��%%.����I �(� +��- ����$�$ �� �� �$ �+ ��
'���'���� �(% �&�('���& ��%���% ( (� �(�% �+ $��� ��(-
���%�(���$ +�� ����& '���'��� �&��" �% ���%���$ (
Figure 28
A� �� H��%��� ����(�I ���% �� ���%�(� � ���'3 �+
$��� �� �� �+ %������ %����%" (� +(�%� %�$% ��� � �$$��%%
�&�� ��� ($��(+(�% �� H���-�� �����I� �$$��%% �&��
$(++��% +��� � $��� �&�� ( ��� �� (� �(� (% � H�I ( �
�$$��%% �&�� �$ � H�I ( � $��� �&���
�$$��%% �&��" ������" (�������% ��� H�����%I %� ���
��' '� �!��(� �� ��'�(��$ �&�� �� ��%� (+ (� ���
($(�($��� %���� $��('�� (% ��(- �$$��%%�$� �� ��'�(���
�+ �� �$$��%%�$ %���� �(�� �� �����$ �$�(�� ������� +��
��'���(� �+ �� $��� �&��% ��� +�����%� �� %����% ���
���� �� �$$��%%�$ �(�� �����% ��(� ��'�(���% $(%����$"
�$ �(�� '��(�� �� (-��� �� $��� �&��% ��� +�����%�
��& �(�� �� (��������$ �-�( �� �� �!� �$$��%% �&��
(% ���%�(���$ �& �� H��%��� ���('�I�
H.2.2 DUART Multi-Drop Operation
-(�� '��� �(�( �� �� �� (% ���-�����$ (��
�� ����(�$��� ��$� �& %���(- ���M=41N J H�" �I� # �(%
��$�" � ���%�(���$ '���'��� '�%(%�% �+ � �� �� �(�"
�� ���-�����$ ����� �+ $��� �(�%" �� $$��%%.����
� .�� +��- �(�K �$ �� ���-�����$ ���, �(� ��-�� .�
J � ($('���% ��� �� '���'��� (% $���" �(�� .� J �
($��(+(�% (� �% � �$$��%%�
Transmitter Operation During Multi-Drop Mode
�� �%��.�,� '�����% �� %���� �+ �� ���%�(���$
'���'��� �& ���-����(- ���M�N �+ �� '��� ��(��
�� ���$(- �� $��� �(�% (�� �� �9�� ����(- ���M�N J
H�I ��%���% ( .� J H�I �$ %���(- ���M�N J H�I ��%���% (
.� J H�I� Figure 29 ���%��% � ���'�$���� +��� $(�-���
+�� ���%�(��(- '���'���% � $$��%% �� �����" �(�� ( ��
����(�$��� ��$��
XR68C681
/�
���� ����
Figure 29. A Flow Diagram Depicting a Procedure That Can be Used toTransmit Characters in the Multi-Drop Mode.
�� ��
#��3� �� H�2�2� ��,�#8�2�I '����$��A�(�� �! �� �������(��������$ ��-(%����
��� .� *(� �� H�I
�A�(�� !!!!!�!! �� ���
��-(%����
���%�(� $$��%%����'��� �� ����� ���('���A�(�� ����'��� �� �9��
#��3� �� H�2�2� ��,�#8�2�I '����$�
�A�(�� �! �� �������(��������$ ��-(%����
��� .� *(� �� H�I�A�(�� !!!!!�!! �� ���
��-(%����
���%�(� ���� ����'����� ����� ���('��
�A�(�� ����'��� �� �9��
������ ����
���� ����'���% ��
A�(�� �� �'�(��
����� ���('�Q
8�
E�%
Receiver Operation during Multi-Drop Mode
A� � '��� �% ��� ���-�����$ (�� ��
����(�$��� ��$�" �$ �� ��'�(��� �% ��� $(%����$ ��
�&�('�� '�+(-����(��" �� ��'�(��� �(�� ���$ � '���'���
(�� �� �9� �$ %�� �� �5��E ($('���� ��$.��
(�������� (+ �� .� �(� (% H�I � $$��%% +��-�� 9������" ��
'���'��� �(�� �� $(%'��$�$ (+ (�% .� �(� (% H�I ����� +��-��
����+���" ( ��%��%� �� �� �5��E ($('����" �� �,�
%���$ �� ���$ �� ��'�(��$ '���'��� �$ $�����(� (+
�� �$$��%% ��� (� �����%��% ���'�% ��� �+ �� �,�� #+
�� �$$��%%�% $� ���'" �($('��(- ��� (� (% �� H���-��
�����I�" �� �� �,� %���$ ����� �� ��'�(���" (
��������(� +�� �� %��%�C��� ���'3% �+ $���� �'� ��
��'�(��� �% ��� �����$ �� ��'�(��� %��(�� $��� �(�� ��
���'�%%�$ �% ( ����� ������(�� �� ��'�(��$
'���'���% ��� �''�%%(��� �� �� �,� �& ���$(- ��
�9�� �� %���� �+ �� .� +��- �(� (% ���(����� �� ��M6N"
�� %����% ��-(%��� �(� ������& �%�$ �� ($('��� H,��(�&
2����I� ����+���" ( '�L�'�(� �(� ��'�(��� ��' ��
'���'���" �� �,� %���$ '��(�� �� ��(��� ��M6N (
��$�� �� ���(+& ��� (� (% � H�I ����� '���'���%���'� ��
H���-�� �,�I $���'�% � �� �$$��%% '���'���" ��M6N
JH�I" (� %���$ '������ �(% �$$��%% �(� (�% ��� #+ ��
XR68C681
/�
���� ����
�$$��%%�% $������'" �� �(%�,� (% �� �� (��$�$
��'(�(�� �+ �� �!� ���'3 �+ $���" �$ �� %���$ $(%����
�� ��'�(���� Figure 30 ���%��% � +��� $(�-��� $��('�(-
� ��'����$�$ ���'�$��� +�� �$�(- ��'�(��$
'���'���% �(�� ( �� ����(�$��� ��$��
Figure 30. A Flow Diagram Depicting a Procedure That Canbe Used to Receive Characters in the Multi-Drop Mode.
�� ��
��'�(��� (% �(%����$
���� (% �����$�$(�� ����(����� ��$�����M=41N J M�" �N
��L�'� ����'���
��'�(��� ����(% �(%����$
���$ ( $$��%%����'��� +��� �9�
9�%�5��E #$('������� �%%����$
Q
8�
E�%
8�
2���� ��'�(���
�A�(�� !� �� �� ������(��� ���������$ ��-(%����
���$ ( ���� ����'���+��� �9��
��'3 ��M6N
���%8���& ��'�(��$ $$��%% ���'�,� $$��%%
Q
#% ��8�� ����'��� ����� ����'�����M6N J �
Q
E�%
E�%
8�
H.3 Standby Mode
�� �� �� ��& �� ���'�$ ( � %��$�& ��$� ��
'�%���� ����� �� (�% ������(� (% �� ��C�(��$� ���
��%��" �� �� �� �(�� �� ( �� H ��#;2 �,2� �#�8I
��$�� H�2� �� 8�*E ���2I '����$ (%%��$ �(�
�� '��� '����$ ��-(%��� $(%����% ��� '��'3% � ��
$��('� �!'��� +�� �� '�&%��� �%'(������" �(' %(-(+('���&
��$�'�% �� ������(- '������ # �� %��$�& ��$�" ��
��& +�'�(�% �(' �(�� '��(�� �� ������� '����'��& ���
���$(- �� (��� ����" ��(�(- �� �� ������ ���� �$
(��3(- �� H�2� ��#;2 ���2I '����$� �� ������"
��%� (��3�$ �(� �� '��� '����$ ��-(%���"
��%����% �� $��('� �� ����� ������(� �(�( �6• %���%���(- �� ���%�(����% �$ ��'�(���% �$ ��(�(- ��
(�� �� #�� �#������� ��%3 ��-(%���� ��+��� -�(- (��
�� %��$�& ��$�" (% ��'����$�$ �� ������ �&
%���(��% (�������% +��� ��(- -������$� �� '(�
%���$ �� �����-�����$ �+��� �� H�2� ��#;2 ���2I
'����$" %('� ��-(%��� '����% ��� �� -�������$ ��
����( %����� $��(- �� %��$�& ��$�� '�(�� ������(�
'� ��%� �� ��%����$ �(� ��$���� ��%���
XR68C681
/�
���� ����
I. PROGRAMMING
������(� �+ �� �� �� (% ���-�����$�&��(�(- '�����
���$% (�� �� �������(��� ��-(%���%" �(�� ������(���
+��$��'3 (% ����($�$ �& %����% ��-(%���% �(' '� ��
���$ �& �� �,�� ��-(%��� �$$��%%(- (% %�� (
Table 1� ��$���� ��%�� '����% �� '����% �+ �� ��"#��" #��" �,�" �$ �,�� ��-(%���% �$ ((�(��(G�% ��
#;� �� � �/� ���(- ������(�" '��� %���$ �� �!��'(%�$ (+
�� '����% �+ '����� ��-(%���% ��� �� �� '�-�$" %('�
'����( '�-�% ��& ��%��� ( (������� ������(�� ��
�!�����" '�-(- �� ����� �+ �(�% ��� '���'��� �(��
$��� (% ��(- ��'�(��$ ��& ��%��� ( ��'���(� �+
�������% '���'���� # -�����" '�-�% �� ��-(%���%
�(' '����� ��'�(��� �� ���%�(���� ������(� %���$ ��
��$� ��& �(�� �� ���%�(���� �� ��'�(��� ��� $(%����$"
�$ '����( '�-�% �� �� �� %���$ �� ��$� ��&
�� �� �.� (% %�����$�
��$�" '����$" '��'3 %���'�" �$ %����% ��-(%���% ���
$���('���$ +�� ��' '��� �� ����($� ����� ($���$��
������(�� Table 10 %�����(G�% �� �(� �%%(-���% +����' ��-(%����
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Rx RTSControl
Rx Int Select Error Mode Parity Mode Select Parity Select Number of Bits/Char.
� J 8�� J E�%
�J�5��E�J �::
�J �����J *��'3
�� J A(� ,��(�&�� J ��'� ,��(�&�� J 8� ,��(�&
�� J ����(����� ��$�
� J 2��� J �$$
�� J 6�� J /�� J @�� J <
Table 20. Mode Registers 1: MR1A, MR1B
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Channel Mode Tx RTSControl
CTS EnableTx
Stop Bit Length
�� J 8������� J ��� 2'��� J :�'�� :����� J ������ :���
� J 8�� J E�%
� J 8�� J E�%
� J ��6/1� J ��/�6� J ��/<<1 J ��@6�= J ��<�1
6 J ��<@6/ J ���1<@ J �����
< J ��6/1� J ��/�6 J ��/<<* J ��@6�� J ��<�1� J ��<@62 J ���1< J �����
Table 21. Mode Register 2: MR2A, MR2B
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
��'�(��� ���'3 ����'� ���%�(���� ���'3 ����'�
��� Table 6 ��� Table 6
Table 22. Clock Select Registers: CSRA, CSRB
XR68C681
/1
���� ����
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Miscellaneous Commands Enable / DisableTransmitter
Enable / DisableReceiver
��� ��!� ( Section B.2� �� J 8� ��-��� J 2�����!�� J �(%���� �!�� J 8�� ;��($��� 8�� �%��
�� J 8� ��-��� J 2�����!�� J �(%���� �!�� J 8�� ;��($��� 8�� �%��
Table 23. Command Registers: CRA, CRB
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
ReceivedBreak
FramingError
Parity Error OverrunError
TXEMT TXRDY FFULL RXRDY
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
Table 24. Status Registers: SRA, SRB
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
OP7 OP6 OP5 OP4 OP3 OP2
�J�,�M@N�J�5��E*
�J�,�M/N�J�5��E
�J�,�M6N�J�5��E. �::*
�J�,�M=N�J�5��E. �::
�� J �,�M1N�� J �.� P� �������� J �5�* ��5��� J �5�* ��5�
�� J �,�M�N�� J �5� ��/5��� J �5� ��5��� J �5� ��5�
Table 25. Output Port Configuration Register: OPCR
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
BRG SetSelect
Counter/Timer #1 Mode and Source Delta IP3Interrupt
Delta IP2Interrupt
Delta IP1Interrupt
Delta IP0Interrupt
� J ����� J ����
��� Table 4 � J � � J �8
� J � � J �8
� J � � J �8
� J � � J �8
Table 26. Auxilliary Control Register: ACR
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Delta IP3 Delta IP2 Delta IP1 Delta IP0 IP3 IP2 IP1 IP0
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J :��� J 9(-
� J :��� J 9(-
� J :��� J 9(-
� J :��� J 9(-
Table 27. Input Port Configuration Register , IPCR
XR68C681
/=
���� ����
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Input PortChange
Delta BreakB
RXRDY/FFULLB
TXRDYB Counter #1Ready
Delta BreakA
RXRDY/FFULLA
TXRDYA
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
� J 8�� J E�%
Table 28. Interrupt Status Register, ISR
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Input PortChange
Delta BreakB
RXRDY/FFULLB
TXRDYB Counter #1Ready
Delta BreakA
RXRDY/FFULLA
TXRDYA
� J �++� J �
� J �++� J �
� J �++� J �
� J �++� J �
� J �++� J �
� J �++� J �
� J �++� J �
� J �++� J �
Table 29. Interrupt Mask Register, IMR
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
�.���6� �.���=� �.���1� �.����� �.����� �.����� �.���� �.��<�
Table 30. Counter/Timer Upper Byte Register, CTUR
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
�.��@� �.��/� �.��6� �.��=� �.��1� �.���� �.���� �.����
Table 31. Counter/Timer Lower Byte Register, CTLR
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
#;��@� #;��/� #;��6� #;��=� #;��1� #;���� #;���� #;����
Table 32. Interrupt Vector Register: IVR
XR68C681
/6
���� ����
XR68C681
//
���� ����
J. Timing Diagrams
=��;
Figure 31. Input and Output Levels for Timing Measurements
���;
��<;
��%� :����%
���;
��<;
Note:AC testing inputs are driven at 0.4V for a logic “0” and 2.4V for a logic “1” except for -40 to 85�C and -55 to 125�C, logic “1” shall be2.6V. Timing measurements are made at 0.8V for a logic “0” and 2.0V for a logic “1”.
�2�2�
��2�
Figure 32. Reset Timing
XR68C681
/@
���� ����
����
���A
� � =
�.A
�� � �@
�� �7
��
� � � 9
��A� ��A9
�����
�� :
�� 9
�� �
����
5�.�:7
Figure 33. XR68C681 Read Cycle Timing
XR68C681
/<
���� ����
5�.�:7
���A
��A�
Figure 34. XR68C681 Write Cycle Timing
� � =
�.A
�� � �@
�� �7
��
� �
���
�� :
� 9
��A9
����
�� 9
�� �
����
XR68C681
/�
���� ����
����
Figure 35. XR68C681 Interrupt Cycle Timing
#8��
�� �7
# �7
5�.�:7
�� � �@ ;2����
����
��� ��
����
�� 9
�� �
�� :
XR68C681
@�
���� ����
Figure 36. Port Timing
�.A ��
��
��
#,� � #,6
�,� � �,@
�,� �,9
�:� � � 82A � �
�,�
Figure 37. Interrupt Timing
�.A ����
#8��
�#�
XR68C681
@�
���� ����
��:7
����
���5
Figure 38. Clock Timing
��
5�/<�/<�
��:7
����
���5
5�.�:7
�.� �:7
�5�
�5�
5�
5�
��
����
1�/</=�9G
,������� ��%��� ��&%���
��4 ��� ? �����& O 6� �
��4 ��� ? �����& O 6� �
��4 ��� ��
��4 ��� ��
XR68C681
@�
���� ����
�5��#����
Figure 39. Transmitter Timing
�5���5 �������
�5�
� *(� �(���� �� �/ ���'3%�
��5�
����
�5��5 #����
�5�
��5� ��59
Figure 40. Receiver Timing
XR68C681
@1
���� ����
44 LEAD PLASTIC LEADED CHIP CARRIER(PLCC)Rev. 1.00
�
D
D�
A
A1
D D1
D3
���/6 ���<� =��� =�6@
� ����� ����� ���� 1��6
� ����� RRR� ��6� RRR
* ����1 ����� ��11 ��61
*� ����/ ���1� ��// ��<�
� ����< ����1 ���� ��1�
� ��/<6 ��/�6 �@�=� �@�/6
�� ��/6� ��/6/ �/�6� �/�//
�� ��6�� ��/1� �=��� �/���
�1 ��6�� �&�� ���@� �&��
� ���6� *�� ���@ *��
9� ���=� ���6/ ���@ ��=�
9� ���=� ���=< ���@ ����
� ����6 ���=6 ��/= ���=
SYMBOL MIN MAX MIN MAX
INCHES MILLIMETERS
B
A2
B1
e
����(- ,���
D2
� ==
Note: The control dimension is the inch column
D3
45� x H2 45� x H1
C
R
XR68C681
@=
���� ����
D
B
e
B1
40 LEAD CERAMIC DUAL-IN-LINE(600 MIL CDIP)
Rev. 1.00
=�
� ��
��
�
c
E1
L
A1
SeatingPlane
BasePlane A
����� ����6 ��6= 6�@�
� ����6 ���@6 ��1< ����
* ����= ����/ ��1/ ��//
*� ���=6 ���/6 ���= ��/6
' ����< ����< ���� ��=/
� ����� ����� 6��66 61���
2� ��66� ��/�� �1��@ �6�=�
2 ��/�� *�� �6��= *��
� ����� *�� ��6= *��
: ����6 ����� 1��< 6��<
� �� �6� �� �6�
SYMBOL MIN MAX MIN MAX
INCHES MILLIMETERS
E
Note: The control dimension is the inch column
XR68C681
@6
���� ����
8��#�2
25 � ��������(� ��%����% �� �(-� �� ��3� '�-�% �� �� ���$�'�% '���(�$ ( �(% ����('��(� ( ��$�� �� (��
����� $�%(-" ���+����'� �� ���(��(�(�&� 25 � ��������(� �%%���% � ��%��%(�(�(�& +�� �� �%� �+ �& '(�'�(�% $��
%'�(��$ ���(" '���&% � �('�%� �$�� �& ����� �� ���� �(-�" �$ ��3�% � �����%����(� ��� �� '(�'�(�% ���
+��� �+ ����� (+�(-����� ����% �$ %'�$���% '���(�$ ��� ( ��� ��& +�� (���%����(� �����%�% �$ ��& ���&
$���$(- ��� � �%��F% %��'(+(' ����('��(�� A(�� �� (+�����(� ( �(% ����('��(� �% ��� '���+���& '�'3�$K
� ��%��%(�(�(�&" ������" (% �%%���$ +�� (�''���'(�%�
25 ���������(� $��% �� ��'����$ �� �%� �+ �& �+ (�% ���$�'�% ( �(+� %������ ����('��(�% ���� �� +�(���� ��
���+�'�(� �+ �� ���$�'� '� ���%����& �� �!��'��$ �� '��%� +�(���� �+ �� �(+� %������ %&%��� �� �� %(-(+('���&
�++�'� (�% %�+��& �� �++�'�(���%%� ,��$�'�% ��� �� �����(G�$ +�� �%� ( %�' ����('��(�% ���%% 25 � ��������(�
��'�(��%" ( ��(�(-" �%%���'�% �� (�% %��(%+�'�(� ���4 ��� �� �(%3 �+ (L��& �� $���-� �% ��� �((�(G�$K ��� ��
�%�� �%%���% ��� %�' �(%3%K �'� �����(�� �(��(�(�& �+ 25 � ��������(� (% �$�C�����& �����'��$ �$�� �� '(�'���
%��'�%�
���&�(-� ���� 25 � ��������(�
����%��� ��������� ����
�����$�'�(�" ( ���� �� ����" �(���� �� ��(�� ��(��� '�%�� �+ 25 � ��������(� (% ���(�(��$�