UNIVERSIDAD POLITECNICA SALESIANA

INGENIERÍA ELECTRÓNICA

NOMBRECRIOLLO O.CHRISTIAN

MATERIAELECTRONICA ANALOGICA II

PRACTICA 1EL TRANSISTOR FET

GRUPO1

SEPT 11 - FEB 11

UNIVERSIDAD POLITECNICA SALESIANA

INGENIERIA ELECTRONICA

PRACTICA 1

1. TEMA“El Transistor FET”

2. OBJETIVOS Diseñar, comprobar, simular y calcular el funcionamiento de los siguientes circuitos de

polarización con el transistor FET.

a. Polarización con dos fuentes.

b. Polarización con resistencia source y auto polarización.

c. Polarización con divisor de tensión.

d. Polarización con fuente doble positiva y negativa.

3. MARCO TEORICO

TRANSISTORES DE EFECTO DE CAMPO “FET”

Los transistores de efecto de campo son dispositivos triterminales en los que la corriente principal se controla mediante una tensión. Los símbolos de este tipo de dispositivos son:

PRINCIPIO DE OPERACION DEL NJFET

Región de corte

Aplicando una tensión VGS negativa aumentamos la anchura de la zona de deplección, con lo que disminuye la anchura del canal N de conducción.

Si el valor de VGS se hace lo suficientemente negativo, la región de agotamiento se extenderá completamente a través del canal, con lo que la resistencia del mismo se hará infinita y se

impedirá el paso de ID(Figura 1). El potencial al que sucede este fenómeno se denomina potencial de bloqueo (Pinch Voltage, VP).

Figura 1: Esquema del transistor JFET de canal N polarizado con la tensión de bloqueo

Por lo tanto, para valores más negativos que VP el transistor NJFET se encuentra polarizado en la región de corte, y la corriente de drenaje resulta ser nula.

Región lineal

Si en la estructura de la Figura 1 se aplica una tensión VDS mayor que cero, aparecerá una corriente circulando en el sentido del drenaje a la fuente, corriente que llamaremos ID. El valor de dicha corriente estará limitado por la resistencia del canal N de conducción. En este caso pueden distinguirse dos situaciones según sea VDS grande o pequeña en comparación con VGS.

Valores pequeños del voltaje drenaje-fuente

La Figura 2 presenta la situación que se obtiene cuando se polariza la unión GS con una tensión negativa, mientras que se aplica una tensión entre D y S menor.

Figura 2:Esquema del transistor JFET de canal N polarizado con VGS < 0

Por el terminal de puerta (G) no circula más que la corriente de fuga del diodo GS, que en una primera aproximación podemos considerar despreciable. La corriente ID presenta una doble dependencia:

La corriente ID es directamente proporcional al valor de VDS

La anchura del canal es proporcional a la diferencia entre VGS y VP. Como ID está limitada por la resistencia del canal, cuanto mayor sea VGS - VP, mayor será la anchura del canal, y mayor la corriente obtenida.

Los dos puntos anteriores se recogen en la siguiente expresión:

Por lo tanto, en la región lineal obtenemos una corriente directamente proporcional a VGS y a VDS.

Valores altos del voltaje drenaje-fuente

Cuando se aplica un voltaje VDS al canal de 5 voltios, por ejemplo, este se distribuye a lo largo del canal, es decir, en las proximidades del terminal D la tensión será de 5 V, pero a medio camino la corriente circulante habrá reducido su potencial a la mitad (2,5 V), y en el terminal S el potencial será nulo. Por otra parte, si VGS es negativa (- 2 V, por ejemplo), la tensión se distribuirá uniformemente a lo largo de la zona P, al no existir ninguna corriente (Figura 3).

Figura 3: Esquema del transistor JFET de canal N polarizado con VGS = -2 V y VDS = 5 V

En las proximidades del terminal S la tensión inversa aplicada es de 2 V, que se corresponde con la VGS = -2 V. Sin embargo, conforme nos acercamos a D esta tensión aumenta: en la mitad del canal es de 4,5 V, y en D alcanza 7 V. La polarización inversa aplicada al canal no es constante, con lo que la anchura de la zona de deplección tampoco lo será (Figura 4). Cuando VDS es pequeña, esta diferencia de anchuras no afecta a la conducción en el canal, pero cuando aumenta, la variación de la sección de conducción hace que la corriente de drenaje sea una función no lineal de VDS, y que disminuya con respecto a la obtenida sin tener en cuenta este efecto.

Figura 4: Esquema del transistor JFET de canal N en la región de conducción no lineal

Región de saturación

Si VDS se incrementa más, se llegará a un punto donde el espesor del canal en el extremo del drenaje se acerque a cero. A partir de ese momento, la corriente se mantiene independiente de VDS, puesto que los incrementos de tensión provocan un mayor estrechamiento del canal, con lo que la resistencia global aumenta (Figura 5).

Figura 5: Esquema del transistor JFET de canal N en la región de corriente constante

La región de saturación se da cuando se estrangula el canal en el drenaje, lo que sucede cuando la tesión puerta-drenaje es más negativa que VP, es decir:

VGD < VP => VGS - VDS < VP => VDS > VGS - VP

CURVAS CARACTERISTICAS

En primer lugar, en la representación de ID frente a VGS, para una VDS dada, se aprecia claramente el paso de la región de corte a la de saturación (Figura 6). En la práctica sólo se opera en el segundo cuadrante de la gráfica, puesto que el primero la VGS positiva hace crecer rápidamente IG.

Figura 6: Característica VGS - ID del transistor NJFET

En la característica VDS - ID del transistor NJFET se observa la diferencia entre las regiones lineal y de saturación (Figura 7). En la región lineal, para una determinada VGS, la corriente crece proporcionalmente a la tensión VDS. Sin embargo, este crecimiento se atenúa hasta llegar a ser nulo: se alcanza el valor de saturación, en donde ID sólo depende de VGS.

Figura 7: Característica VDS - ID del transistor NJFET

Ecuación de Shockley:

ID=IDSS(1−V GSVp )2

Donde:

Vp es la tensión de puerta que produce el corte en el transistor FET. IDSS es la corriente máxima de drenador que circula por el transistor, al aumentar VDS,

cuando la polarización de la puerta es VSG= 0 vol

Ventajas del FET1. Son dispositivos controlados por tensión con una impedancia de entrada muy elevada2. Los FET son más estables con la temperatura que los BJT.3. Los FET son más fáciles de fabricar que los BJT pues precisan menos pasos y permiten

integrar más dispositivos en un CI.4. Los FET se comportan como resistencias controlados por tensión para valores pequeños

de tensión drenaje-fuente.5. La alta impedancia de entrada de los FET les permite retener carga el tiempo suficiente

para permitir su utilización como elementos de almacenamiento.6. Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes grandes.7. La potencia de control es nula, es decir, no se absorbe corriente por el terminal de control.8. Una señal muy débil puede controlar el dispositivo.9. La tensión de control se emplea para crear un campo eléctrico.

Desventajas que limitan la utilización de los FET1. Los FET presentan una respuesta en frecuencia pobre debido a la alta capacidad de

entrada.2. Los FET presentan una linealidad muy pobre, y en general son menos lineales que los BJT.3. Los FET se pueden dañar debido a la electricidad estática.

4. LISTA DE MATERIALESLos materiales utilizados están enumerados en la siguiente tabla y son de fácil adquisición

LISTA DE MATERIALESCantidad Descripcion Valor unitario Total

6 Transistor Fet 0.50 Usd. 3.0020 Resistencias 0.03. Usd 0.601 Cable 0.40 Usd. 0.40

5. CALCULOSa. Polarización con Doble Fuente

Datos

VDD=V 1=12vVp=−2.5vE=V 2=2vVDS=6 vIDSS=7mA

ID=3.5mA

VGS=(1−√ IDIDSS )∗Vp

VGS=(1−√ 3.57 )∗(−2.5 )

VGS=−0.73V ;VGS=−3.41V

VDD=VDS+ ID∗RD

RD=VDD−VDSID

RD= 12−63.5mA

=1.71kΩ≈1.8kΩ

b. Auto polarización con resistencia source

Datos

VDD=V 1=12vVp=−4 vVDS=6 vIDSS=15.48mA

ID=7.74mA

VGS=(1−√ 7.7415.48 )∗VpVGS=−1.16 v

RD= 12−77.74mA

=0.64 kΩ

RS= 17.74mA

=0.129KΩ

c. Auto polarización sin RS

Datos

VDD=V 1=12vVp=−3.8vVDS=6 vIDSS=13mA

VGS=0

ID=IDSS(1−V GSVp )2

ID=13mA(1− 0−4 )

2

=13mA

ID=IDSS=13mA

RD= 12−613mA

=0.48kΩ≈ 470Ω

d. Polarización con divisor de tensión.

Datos

VDD=V 1=20vVp=−2vVDS=10 vIDSS=6mAID=3mA

ID=IDSS∗(1−V GSVp )2

VGS=(1−√ IDIDSS )∗Vp

VGS=(1−√ 36 )∗(−2)

VGS=−0.58V ;VGS=3.41V

RD=RS

VDS=VDD+ ID(RS+RD )

10=20−3(2RD )

RD=RS=1.66k Ω

VG=VGS+VS=−0.58+5

VG=4.42v

R2=4.42kΩ

R1=15.58Ω

e. Polarización con fuente doble positiva y negativa.

Datos

VCC=12 vVp=−2.7vVDS=4vIDSS=5.3mA−VSS=−4 v

VG=0VVS=2VVGS=VG−VSVGS=0−1VGS=−1V

ID=2.65mA

∆VRS=VS−VSS=5v

RS=∆VRSID

= 52.65

=1.88kΩ

RS=1.88kΩ

RD=16−4−52.65mA

=2.64 kΩ

6. SIMULACIONES

a. Polarización con dos fuentes.

SimulacionesVDD 12 VVDS 5.97 VVGS -0.73 V

ID 3.54 mA

b. Autopolarización con RS

SimulacionesVDD 12 VVDS 5.93 VVGS 0.957 V

ID 7.99 mA

Autopolarizacion sin RS

SimulacionesVDD 12 VVDS 5.87 VVGS 0 V

ID 13.1 mA

c. Polarización con divisor de tensión.

SimulacionesVDD 20 VVDS 10.092 VVGS -0.534V

ID 2.98 mA

d. Polarización con fuente doble positiva y negativa.

SimulacionesVDD 12 VVDS 4.45 VVGS -0.8 V

ID 2.55 mAVSS 4 V

7. RESULTADOS

a. Polarización con dos fuentes.

VDD (V) VDS (V) ID (mA) VGS (V)Calculado 12 6 3,5 -0,73Medido 12,01 5,68 3,72 -0,75Simulado 12 5,636 3,745 -0,73

Tabla 1

Grafica 1

VP (V) ID (mA)0 7

-0,75 3,5-1,25 1,75-2,5 0

Tabla2

Grafica2

Grafica 3

b. Autopolarización con RS.

VDD (V) VDS (V) ID (mA) VGS (V)Calculado 12 6 7,74 -1,16Medido 12,02 5,99 7,59 -1,04Simulado 12 5,93 7,99 -0,957

Tabla 3

Grafica 4

VP (V) ID (mA)0 15,48

-1,2 7,74-2 3,87-4 0

Tabla4

Grafica5

Grafica 6

Autopolarizacion sin RS

VDD (V) VDS (V) ID (mA) VGS (V)Calculado 12 6 13 0Medido 11,99 6,01 13,35 0Simulado 12 5,87 13,1 0

Tabla 5

Grafica 7

VP(v) ID(mA)0 7

-0,75 3,5-1,25 1,75-2,5 0

Tabla 6

Grafica 8

Grafica 9

c. Polarización con divisor de tensión.

VDD (V) VDS (V) ID (mA) VGS (V)Calculado 20 10 3 -0,58Medido 19,83 10,08 3 -0,69Simulado 20 10,093 2,984 -0,534

Tabla 7

Grafica 10

VP (V) ID(mA)0 6

-0,6 3-1 1,5-2 0

Tabla 8

Grafica 11

Grafica 12

d. Polarización con fuente doble positiva y negativa.

VDD (V) VDS (V) ID (mA) VGS (V) VSS (V)Calculado 12 4 2,65 -1 -4Medido 11,98 4,31 2,63 -0,74 -4Simulado 12 4,459 2,55 -0,8 -4

Tabla 11

Grafica 13

VP (V) ID(mA)0 2,65

-0,69 1,325-1,15 0,66-2,3 0

Tabla12

Grafica 14

Grafica 15

8. ANALISIS DE DATOS

Como podemos ver en las distintas graficas obtenidas a partir de los datos Simulados, Calculados y Medidos, las variaciones de voltaje y de corriente son muy bajas, por lo general en el orden de valores menores a 0.5.

Con estos resultados comprobamos que si hay como diseñar los circuitos de polarización del FET en un punto de trabajo específico y obtener gran exactitud en los valores de salida.

Para facilitar los cálculos nos hemos impuesto que el punto de trabajo sea la midad del voltaje de entrada, con ello las obtendremos desde el inicio los valores de Id y Vds.

9. CONCLUSIONES Y RECOMENDACIONES

Al término de esta práctica puedo decir que para obtener mediciones que sean exactas es necesario de tener una gran precisión en el uso de las resistencias, ya que en algunos casos el hecho de variar en unos cuantos ohmios la resistencia puede causar que los valores medidos, los calculados y los simulados tengan una diferencia aceptable y por lo tanto no sean resultados aceptables. Al comenzar es preferible sacar los parámetros de corriente máxima y de voltaje Vp de cada uno de los transistores ya que el datasheet puede tener valores muy generales los cuales en ocasiones pueden alejarse mucho de los valores reales.

CONCLUTIONS

At the end of this practice I can say that to obtain mensuration that are exact it is necessary of having a great precision in the use of the resistances, because in some cases the fact of varying in some ohms the resistance can cause that the measured mensuration, the calculated ones and the simulated ones have an acceptable difference and therefore the mensuration will be wrong. At the beginning it is preferable to take out the parameters of maximum current and of voltage Vp of each one of the transistors since the datasheet can have very general prevailing which can go away much of the actual values in occasions.

10. BIBLIOGRAFIA

[1] Titulo: “ANALISIS INTRODUCTORIO DE CIRCUITOS”. Boylestad, Robert. 8va Edición, 1999