Tema 6: Transistores FET. - Academia Cartagena99 ... Field Effect Transistor, FET →...

Click here to load reader

  • date post

    21-Oct-2020
  • Category

    Documents

  • view

    15
  • download

    0

Embed Size (px)

Transcript of Tema 6: Transistores FET. - Academia Cartagena99 ... Field Effect Transistor, FET →...

  • 1

    Tema 6: Transistores FET.

    Contenidos

    6.1 Introducción

    6.2 Clasificación

    6.3 MOSFET

    6.4 FET de Puerta de Unión

    6.5 Efectos de Segundo Orden

  • 2

    6.1 Introducción

    Es una familia formada por diferentes tipos de transistores

    Ventajas frente a los transistores bipolares:

    - Ruido

    + Impedancia de Entrada, Zi.

    - Área

    + Facilidad de fabricación e integración

    Field Effect Transistor, FET → Transistores de Efecto Campo

    Su principal característica:

    La modulación de la intensidad del dispositivo en función del campo eléctrico, ε aplicado

    (En los transistores bipolares el control de la intensidad IC es a través de IB )

    Desventajas frente a los transistores bipolares:

    - B·A ↓

  • 3

    6.2 Clasificación

    FET

    De puerta Aislada,

    MOSFET

    Enriqueci- miento

    Canal n, NMOS

    Canal p, PMOS

    Deplexión

    Canal n, NMOS

    Canal p, PMOS

    De puerta de Unión

    JFET

    MESFET

    N MESFET

    JFET

    NFET PFET

    G

    D

    S

    G

    D

    S

    G

    D

    S

    G

    D

    S

    B G

    D

    S

    B G

    D

    S

    B G

    D

    S

    B

    G

    D

    S

    G

    D

    S

    G

    D

    S

    G

    D

    S

  • 4

    6.3 MOSFET

    MOSFET canal n enriquecimiento

    (NMOS de enriquecimiento)

    P

    N N

    D

    G

    S

    SUSTRATO

    Metal

    Oxido (aislante)

    Semiconductor

    L

    W Polisilicio (antes Metal)

    SiO2

    Si

    B,

    MOS

    G → gate, puerta

    D → drain, drenador

    S → source, fuente

    B → bulk, sustrato

    Dispositivo de 4 Terminales

    IG = 0 (Puerta Aislada)

    Tamaños geométricos:

    •W ≡ Ancho del Transistor

    •L ≡ Longitud del Transistor

    + +

    G

    G

    D

    S

    D

  • 5

    NMOS de enriquecimiento

    Los diodos no deseados, siempre deben de estar

    polarizados en inversa

    IDS = 0

    P

    N N

    D

    G

    S

    SUSTRATO

    UDS

    I =0D

    VDS

    B

    No existe posible camino de conducción

    para los electrones entre el drenador y la fuente

    En general, esta situación ocurre si VG < VTO ⌂ VTO ≡ Tensión umbral del

    Transistor

    + +

  • 6

    ¿Qué ocurre si VG > VTO ?

    ¡¡ Observemos que la tensión VTO > 0 !! Esta es la característica principal de un NMOS de enriquecimiento

    0   

     DS

    TOG

    SD I

    VV

    VV Por lo tanto:

    NMOS de enriquecimiento

    Zona Lineal u Ohmica

    del Transistor NMOS

    Por definición los e- se mueven

    de la fuente al drenador

    SD VV 

    Será la tensión aplicada la que

    nos diga qué es la fuente y

    qué el drenador

    P

    UGS

    N N

    + ++ ++ +

    n

    e - e

    -

    e -

    e -

    + + VG > VTO

  • 7

    Ecuaciones I-V del Transistor NMOS de enriquecimiento

    A partir de ahora y para simplificar el estudio (y como ocurre normalmente)

    la fuente S y el sustrato B estarán cortocircuitados, VS = VB

    La carga libre que hay en el canal es:

    ox

    ox

    TOGS

    TOGSTOGSox

    t Cox

    VVQ

    VVSiVVCQ

     

    

    

    0

    )(

    εox ≡ Cte. dieléctrica del medio (SiO2) tox ≡ Espesor del óxido

    Si ahora VDS > 0 )( VVVCQ TOGSox  V es la tensión en cada

    punto del canal

    [F/m2]

    dy

    dV WQWQI

    prof

    Q nq

    WprofA

    AqnIqnJ

    nnDS

    canal

    canal

    nDSnDS

    

    

    

      

     

    

    

     ; 

  • 8

    Ecuaciones I-V del Transistor NMOS de enriquecimiento

    DS

    DS

    V

    TOGS oxn

    DS

    L V

    TOGSoxnDSnDS

    VVVW C

    LI

    dVVVVWCdyI dy

    dV WQI

    0

    2

    0 0

    )( 2

    )(

    

     

     

      

    

    de donde podemos obtener la expresión final de la intensidad:

    L

    W C

    Ck

    VVVV L

    WC I

    oxnn

    oxnn

    DSDSTOGS oxn

    DS

    

    

     

     

    '

    2

    )(2 2

    k’n≡Transconductancia del proceso

    βn ≡Transconductancia del dispositivo

    W/L ≡ Razón de Aspecto

    

     

      2

    )(2 2

    DSDSTOGS n

    DS VVVVI  Ecuación de la Zonal Lineal del

    Transistor NMOS

  • 9

    Ecuaciones I-V del Transistor NMOS de enriquecimiento

    Es una ecuación parabólica que alcanza un máximo para un determinado VDS

    IDS

    VDS

    VGS = VGS0

    En el máximo estamos en el punto de pinch-off

    ¿Qué está ocurriendo físicamente?:

    TOGDTOGSDS

    TOGS

    VVVVV

    VV

    

    S G

    n+ n+

    p

    D

    B

    En el laboratorio sólo observamos la

    parte de la izquierda

    ID

    VDS 0V 2V 4V 6V 8V 10V 12V 14V 16V 18V 20V 0A

    100A

    200A

    300A

    400A Pinch-off

  • 10

    Ecuaciones I-V del Transistor NMOS de enriquecimiento

    Si ahora VGD < VTO:

    TODGTOGSDS

    TOGS

    VVVVV

    VV

    

    S G

    n+ n+

    p

    D

    B 2

    )( 2

    TOGS n

    DS VVI  

    Para calcular la IDS en esta zona, basta con

    derivar la expresión que ya conocemos con

    respecto VDS e igualar a 0.

    La intensidad en esta región no es 0 debido al gran campo eléctrico

    desde el punto de pinch-off hasta el drenador

    Zona de Saturación del Transistor

    NMOS

  • 11

    Cuadro de Ecuaciones I-V del Transistor NMOS de

    enriquecimiento

    Zona de Corte

    TOGS VV 

    

     

      2

    )(2 2

    DSDSTOGS n

    DS VVVVI 

    0DSI

    Zona Lineal u Ohmica

    TOGSDSTOGD

    TOGS

    VVVVV

    VV

    

    2

    )( 2

    TOGS n

    DS VVI  

    Zona de Saturación

    TOGSDSTOGD

    TOGS

    VVVVV

    VV

    

    Corte

    S G

    n+ n+

    p

    D

    B

    SiO2

    Ohmica

    S G

    n+ n+

    p

    D

    B

    SiO2

    S G

    n+ n+

    p

    D

    B

    SiO2

  • 12

    Curvas del Transistor NMOS de enriquecimiento

  • 13

    NMOS de deplexión

    P

    N N

    D

    G S

    n

    Difusión hecha durante el proceso de fabricación

    B

    S

    D

    En el propio proceso de fabricación se realiza

    una zona n que une S y D.

    Así, con una tensión VGS=0 ya existe canal

    Con VGS = 0 existen 2 regiones de deplexión,

    pero aún existe un camino de conducción entre D y S

    Pero si VGS ↓↓ (negativa) entonces las regiones de

    deplexión se solapan y no existe camino de conducción

    (IDS = 0)

  • 14

    NMOS de deplexión

    P

    N N

    D

    G S

    n

    Difusión hecha durante el proceso de fabricación

    B

    S

    D

    Conclusión: El transistor NMOS de deplexión funciona exactamente igual que uno de enriquecimiento salvo que VTO < 0

    Las ecuaciones y zonas de operación son las mismas

    + +

    G

    D

    S

    UDS (V)

    ID (mA) UGS

    2 4 6 8

    10

    20

    30

    40

    -2

    0

    2

    Ya hay canal formado

    VGS (V)

    VDS (V)

    G

    D

    S

    B

  • 15

    MOSFET de canal p (PMOS) de

    enriquecimiento

    15

    G

    D

    S

    B G

    D

    S

    Símbolo

    MOSFET de canal p (PMOS) de

    deplexión

    Símbolo

    G

    D

    S

    B G

    D

    S

    VTO < 0

    VTO > 0

    S G

    n

    p+

    D

    B

    SiO2

    p+

    S G

    n

    p+

    D

    B

    p+ p

  • 16

    Cuadro de Ecuaciones I-V del Transistor PMOS

    Zona de Corte

    TOSG VV 

    

     