Systémy pro digitální zpracování analogových signálů
description
Transcript of Systémy pro digitální zpracování analogových signálů
Systémy pro digitální zpracování analogových signálů
komunikace digitálních obvodů s reálným vnějším okolím: vzájemná přeměna analogových spojitých signálů a digitálních signálů
digitální data → analogový (spojitý) signál (rekonstrukce)digitálně analogový převodník digital to analog converter převodník DAC
analogový spojitý signál → digitální data (digitalizace)analogově digitální převodník analog to digital converter převodník ADC
vzorkovač s analogovou pamětí – vzorkování TS a pamatování TH
vzorkování – sample, pamatování – hold
sample/hold - S/H, track/hold - T/H
analogové vstup/výstupní periferie mikroprocesoru, mikropočítače, mikrořadiče
Vzorkovače s analogovou pamětí
Uvst
Z
Uvýst
Ri
_S/H
C
po dobu TS sepnutí se kapacitor C nabíjí na napětí odpovídající skutečné hodnotě vstupního signálu
současně se odpovídajícím způsobem mění výstupní napětí oddělovacího zesilovače Z v neinvertujícím zapojení
po rozpojení spínače S se na kapacitoru C a tedy i na výstupu zesilovače udržuje napětí sejmutého vzorku
podmínky pro ideální spínač, tj. RON = 0, ROFF nesplněny, paměťový kapacitor se proto nabíjí exponenciálně s časovou konstantou
= RS C při RS = RON + Ri
TS >
například pro povolenou chybu 0,1% rozsahu musí být TS = 6,9
neinvertující vzorkovač s analogovou pamětí
neinvertující paměťový vzorkovač
Uvst
Z2
Uvýst
Z1
_S/H C
S
zapojení zpětnovazebního neinvertujícího vzorkovače
dobu TS vzorkování lze zkrátit zmenšením
zpětnovazební zapojení s pomocným zesilovačem umožňuje zmenšit nabíjecí časovou konstantu až (A1 + 1) krátA1 je napěťové zesílení pomocného zesilovače
Uvst
CS
_S/H
RR
UvýstUvst
CS
_S/H
R
Uvýst
R
Z1
Z2
zapojení invertujícího paměťového vzorkovače
zpětnovazební zapojení invertujícího vzorkovače s analogovou pamětí
dosažitelná doba TS vzorkování je limitována
= (R/2 + RON)C
chyba výstupního napětí v paměťovém režimu: □ průnik vstupního signálu přes
nedokonale uzavřený spínač
□ nenulovým vstupním proudem zesilovače
zkrácení vzorkovací doby TS použitím pomocného zesilovače pro proudové zesílení při nabíjení paměťového kapacitoru
= (R01 + R02 + RON) C
R01 a R02 označují výstupní odpor zesilovače Z1 a Z2
pomocný zesilovač může mít i jednotkové zesílení, např. napěťový sledovač (minimální výstupní odpor R01)
Uvst C
Z
Uvýst
S1
S2
1
_S/H
S3
kombinované zapojení vzorkovače s analogovou pamětí
nejrychlejší paměťové vzorkovače používají oba základní typy zapojení, elektronické spínače bývají osazeny Schottkyho diodami v můstkovém zapojení nebo rychlými tranzistory řízenými polem (JFET, MOS FET)
Track-and-Hold versus Sample-and-Hold
do skupiny paměťových vzorkovačů částečně náleží i řada zesilovačů T/H, které se liší od obvodů S/H pouze v režimu vzorkování
zesilovače T/H mají totiž režim vzorkování nahrazen režimem sledování, kdy je elektronický spínač S trvale otevřen a uzavírá se až na počátku TH
po skončení TH se spínač S opět hned otevírá
Kódy používané převodníky DAC a ADC
Přímý dvojkový kód (případně se znaménkem)
vhodný pro převodníky DAC pracující s jednou polaritou výstupního signálu
s vyjádřeným znaménkem je vhodný pouze pro DAC převodníky pracující v okolí nuly, neboť jako jediný váhový kód nemění při přechodu nulou všechny bity
Dvojkový kód prvního doplňku (inverzní kód) vyjadřuje záporná čísla komplementací jednotlivých bitů dvojkového ekvivalentu absolutní hodnoty převáděného čísla, včetně bitu MSB
Dvojkový doplňkový kód (druhý doplněk) vyjadřuje kladná čísla jako přímý dvojkový kód, záporná jako druhý doplněk absolutní hodnoty
převod čísla C<0 převedeme do dvojkového kódu
přičemž inverzí se rozumí komplementace každého bitu jednotlivě
vhodný pro aritmetické operace, protože rozdíl dvou čísel převádí na součet
12|2 CC
2C
Posunutý dvojkový kód nejvhodnější pro převodníky s oběma polaritami napětí nebo proudu, stačí pouhý úrovňový posun analogové veličiny
přímo sloučitelný s kódy digitálních počítačů nebo jej lze převést pouhou inverzí bitu MSB na dvojkový doplňkový kód
pro nulu má jediný výraz, nevýhodou je změna všech bitů při přechodu nulou
Dvojkově desítkový kód (BCD)
v rámci dekád jsou čísla 0 až 9 vyjádřena 4-bitovým dvojkovým přímým kódem, ve vyšších dekádách se váhy vždy desetkrát zvětšují
nejméně významný bit LSB z anglického least significant bit
nejvýznamnější bit MSB z anglického most significant bit
díl vstupního rozsahu dvojkový kód s vyjádřeným znaménkem
dvojkový doplňkový kód prvního
doplňku
dvojkový doplňkový kód druhého
doplňku
posunutý dvojkový kód
+ 7/8 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1
+ 6/8 0 1 1 0 0 1 1 0 0 1 1 0 1 1 1 0
+ 5/8 0 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1
+ 4/8 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0
+ 3/8 0 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1
+ 2/8 0 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0
+ 1/8 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1
+ 0/8 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0
- 0/8 1 0 0 0 1 1 1 1 (0 0 0 0) (1 0 0 0)
- 1/8 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1
- 2/8 1 0 1 0 1 1 0 1 1 1 1 0 0 1 1 0
- 3/8 1 0 1 1 1 1 0 0 1 1 0 1 0 1 0 1
- 4/8 1 1 0 0 1 0 1 1 1 1 0 0 0 1 0 0
- 5/8 1 1 0 1 1 0 1 0 1 0 1 1 0 0 1 1
- 6/8 1 1 1 0 1 0 0 1 1 0 1 0 0 0 1 0
- 7/8 1 1 1 1 1 0 0 0 1 0 0 1 0 0 0 1
- 8/8 1 0 0 0 0 0 0 0
nejčastěji používané kódy bipolárních převodníků ADC a DAC
Digitálně analogové převodníky DAC
převod digitálního signál D na výstupní napětí u nebo proud i
u = UR . D i = UR . D
UR a IR referenční hodnoty napětí a proudu
UR
Číslo C
i uReferenční
zdroj
Spínanáváhová
síť
Výstupnízesilovač
paralelní digitálně analogový převodník DAC
D 0; 1)
ve dvojkovém kódu:
v kódu BCD:
n
k
n
mn
mmn
kk CbaD
1
1
0 2
12
2
12
4
1
4
1
11 10210
1
l k
lkklp
aD
n je počet bitů dvojkového digitálního signálu
p je počet dekád signálu v kódu BCD
číslice ak resp. bm nabývají hodnoty 0 nebo 1
číslo C nabývá hodnot 0, 1, …., (2n – 1)
Statické vlastnosti převodníku DAC a) chyba nuly (resp. minima), b) chyba maxima, c) chyba linearity,d) chyba monotónosti
Vyjádření chyb
v procentech rozsahu převodníku DAC,
v jednotkách nejmenší kvantovací úrovně příslušející bitu převáděného čísla s nejmenší váhou LSB, většinou se požaduje chyba menší než 1/2 LSB (správně 1/2 uLSB, resp. 1/2 iLSB)
a b c
1 2 3 4 5 6 7
1
2
3
4
5
6
7
0
C
U
ULSB
ideální
skutečná
n 8 n=3
U=f(C)
0
000 001 010 011 100 101 110 111
1 2 3 4 5 6 70
1
2
3
4
5
6
7
0
C
U
ideální skutečná
1 2 3 4 5 6 7
1
2
3
4
5
6
7
0
C
U
U
ideální skutečná
1 2 3 4 5 6 7
1
2
3
4
5
6
7
0
C
U
ideální skutečná
Rozlišovací schopnost převodníku DAC
vyjadřuje se počtem diskrétních úrovní výstupního analogového napětí nebo proudu a přímo souvisí s počtem bitů vstupního slova
např. 8-bitový dvojkový převodník DAC má celkem 256 různých výstupních úrovní napětí, tj. má rozlišovací schopnost přibližně 0,4% rozsahu,
např. 8-bitový převodník DAC s dvojkově-desítkovým kódem (BCD) má rozlišovací schopnost pouze 1% rozsahu,
Kvantovací chyba
způsobena konečným počtem diskrétních úrovní výstupního napětí a může dosahovat maximálně ± 1/2 hodnoty LSB
Přesnost výstupního napětí resp. proudu převodníku DAC
udává maximální odchylku mezi skutečnou a ideální převodní charakteristikou převodníku DAC
Dynamické vlastnosti převodníku DAC
určeny dobou převodu TP - maximální doba potřebná k ustálení výstupní analogové veličiny na správnou hodnotu s povolenou chybou za předpokladu konstantní hodnoty digitálního signálu C během převodu
maximální rychlost převodu (správně četnost převodu)
počet vstupních slov C, která mohou být převodníkem převedena na analogovou výstupní veličinu za jednotku času, je převrácenou hodnotou doby převodu TP
Paralelní převodníky DAC
1
0
1
0 22
2
n
m
n
mn
mmnmm IDC
Ib
Iibi
CI
RRIDiRun2
n
CIDIi
2
mnm
Ii 2
2im = 0 nebo podle hodnoty jednotlivých bitů slova C
přímý dvojkový kód:
C = bn-1 … bo
jednotlivé proudy im váhově odstupňovány v poměru 1 : 2 : 22 : 23 : …. : 2n-1
výstupní proud i převodníku = superpozice proudových příspěvku jednotlivých zdrojů proudu
ze sčítacího bodu teče proud:
1
0
1
0 22
2
n
m
n
mn
mmnmm IDC
Ib
Iibi C
IRRIDiRu
n2
základní zapojení paralelního převodníku čísla na proud
bn-1
bn-2
b0
MSB
LSB
i
I2
I22
I2n
Digitálně analogové převodníky s váhovými rezistory
váhové proudy se generují pomocí rezistorů s váhově odstupňovanými odpory ze společného zdroje referenčního napětí UR
ak = 0 spínač Sk připojí rezistor Rk na zem
ak = 1 spínač Sk připojí rezistor Rk ke zdroji referenčního napětí UR
pro dvojkový kód mají váhové rezistory odpor
Rk = 2k-1 RR (k = 1,2,.., n)
n
k k
kn
kRkk R
aRUIaRiRu
11
DR
RUaUu
RR
n
k
kkR 222
1
pro R = RR/2 u = -UR . D
přednosti: malý počet rezistorů, konstantní hodnota proudu tekoucího spínače
nevýhody: velké rozpětí odporů váhových rezistorů, pro n-bitové dvojkové číslo je poměr odporů 1 : 2n-1 , pro p dekád v BCD kódu 1 : (8.10p-1)
zapojení paralelního převodníku čísla na napětí
R2
R1
Rn
RI1
I2
S1
S2
Sn
OZ
a1
a2
an
u
MSB
LSBIn
dvojkový převodník DAC s váhovou rezistorovou sítí
i i
R
OZ
bn-1
bn-2
b0
MSB
LSB
i
I2
I22
I2n
R
i
a1
MSB
an-1an
R 2R
2R 2R 2R 2R
LSB
u2
u
8R
S8
4R
S7
2R
S6
R
S5
8R
S4
4R
S3
2R
S2
R
S1
4,8 R
4,32 R
i
LSB MSB
základní typ rezistorové sítě R-2R pro dvojkový kód
základní typ rezistorové sítě pro kód BCD
Paralelní převodníky DAC s rezistorovou sítí typu T paralelní větve s dělenými váhovými rezistory, uzemňované středy (řízené spínače)velké hodnoty odporů se modelují zeslabovacími články T
převodníky DAC s rezistorovou sítí typu T
a1
R
LSB
a2
an
R
2R 2R
2n-1R
MSB
2n-1R
UR
OZu
R
S1
S2
Sn
R R
ak
UR
Sk
Rpk
Ik
Paralelní převodníky DAC se spínanými proudovými zdroji
a) n proudových zdrojů s různými váhovými proudy Ik
b) n proudových zdrojů se stejným proudem I, váhování proudů Ik dělením v rezistorové síti typu R-2R, proud (nulový nebo Ik) do daného uzlu sítě se přivádí přes proudový přepínač
i i
R
OZ
bn-1
bn-2
b0
MSB
LSB
i
I2
I22
I2n
b0 b1 bn-2 bn-1
I I I I
i
R R R
R
2R 2R 2R
OZ
MSB
u
Násobicí digitálně analogové převodníky
schopny místo konstantního referenčního napětí UR nebo proudu IR zpracovávat na referenčním vstupu i časově proměnné napětí u1 nebo proud i1
u2 = D . u1
D kladné i záporné hodnot, u1 pouze jedné polarity dvoukvadrantový násobicí DAC
D kladné i záporné hodnot, u1 obojí polarity čtyřkvadrantový násobicí DAC
požadavky na elektronické spínače - obě polarity i velký rozsah hodnot napětí nebo proudu, většinou tranzistory FET
Násobicí převodník DAC ve zpětné vazbě operačního zesilovače
uDAC = u2 . D
D
u
R
Ru 1
1
22
11
2 uR
RuDAC
Nepřímé převodníky DAC
mezipřevod vstupního čísla na jiný diskrétní signál, který je teprve převeden na výstupní analogový signál u
podle druhu měronosné veličiny pomocného signálu rozeznáváme
a) nepřímé převodníky DAC s mezipřevodem na šířku impulsů,
b) nepřímé převodníky DAC s mezipřevodem na počet impulsů
princip převodníku DAC s mezipřevodem na šířku impulsu
konstantní délka převodu, šířka impulsu závisí na převáděném čísle,střední hodnota napětí u za filtrem typu DP je přímo úměrná převáděnému číslu C, používají se také v přesných kalibrátorech napětí
UREF
FILTRDP
ZESILOVAČu
T
R
S
PŘEDNASTA-VITELNÝVRATNÝČÍTAČ
ČÍTAČDÉLKY
PŘEVODU
an-1 a0. . . .
&GENERÁTORIMPULSŮ
NASTAVENÍ
IMPULSPODTEČENÍ
SPÍNAČ
D
t
uS
UREF
ANALOGOVÁSČÍTAČKA
POSUVNÝREGISTR
a1 ana2
. . . .
DS S
ANALOGOVÉDĚLENÍDVĚMA
GENERÁTORHODINOVÝCH
IMPULSŮ
ANALOGOVÁPAMĚŤ
VÝSTUP
u
SPÍNAČVZORKOVAČE
POSUV
Sériové převodníky DAC
princip postupného řízeného kvantování referenčního napětí číslicovým signálem a sčítání váhových kvant jednotlivých bitů číslicového signálu
sériový číslicový signál DS řídí spínač S, který při DS = 1 připojuje kladné referenční napětí UR do analogové sčítačky
v analogové sčítačce se toto napětí sčítá s napětím uk-1, jež je udržováno na výstupu analogové paměti jako výsledek předchozího taktu převodu T k-1
součet napětí se dělí 2 a uloží se opět do analogové paměti
vstupní n -bitové číslo se tedy převede na analogový signál postupně, a to celkem v n taktech
taktování zajišťuje řídicí obvod s generátorem hodinových impulsů
tento typ DAC se velmi často vyrábí v technologii s přepínanými kapacitory, přičemž dělením náboje na polovinu paralelním spojením dvou stejných kapacitorů se dosahuje přesné dvojkové kvantování výstupního napětí
Analogově digitální převodníky ADC
Převod vstupního napětí u nebo proud i na číslicový signál D
kvantovací chyby převodníku
uU
uD k
R
iI
iD k
R
Rk U
uu
Rk I
ii
2LSB
k
uu 2
LSBk
ii
analogově digitální převod
kvantování analogového signálu v čase (vzorkování),
kvatování referenčního signálu v amplitudě,
kódováním a dekódováním číslicového signálu
1 2 3 4 5 6 70
1
2
3
4
5
6
7
0
u
C
pro n 8
pro n=3
000
001
010
011
100
101
110
110
C=f(u)
převodní charakteristika 3-bitového analogově digitálního převodníku
Ideální převodní charakteristika převodníku ADC
statické parametry ADC
rozlišení převodníku ADC
přesnost převodníku - odchylka skutečné převodní charakteristiky od ideální
dynamický rozsah převodníku – udává se počtem efektivních bitů převodníku, prakticky reprezentuje odstup signálu od šumového pozadí
chyby převodníku i přesnost ADC se uvádějí v jednotkách vstupních analogových veličin nebo v počtu uLSB, resp. iLSB nebo v procentech vstupního rozsahu převodníkuchyby převodníku ADC
chyba napěťového posunu (offset), chyba zisku,chyba linearity (nelinearita), chyba monotónnosti (nemonotónnost)
dynamické vlastnosti ADC doba převodu nebo přesněji rychlost nebo četnost převodů ADC,doba převodu je reciproká hodnota rychlosti převodu,u mnohých převodníků ADC je doba převodu totožná s dobou vzorkování
1 2 3 4 5 6 7
1
2
3
4
5
6
7
0
u
C
u
ideální skutečná
1 2 3 4 5 6 70
1
2
3
4
5
6
7
0
u
C
ideální skutečná
1 2 3 4 5 6 7
1
2
3
4
5
6
7
0
u
C
ideální
skutečná
chyby převodní charakteristiky převodníku: a) chyba posunu, b) chyba zisku, c) nelinearita
není zakreslena chyba vznikající nemonotónním průběhem převodní charakteristiky
a) b) c)
Chyby převodníků ADC
srovnávají vstupní napětí s kvantovaným referenčním napětím
hodnota D číslicového výstupního signálu je určena počtem odpovídajících kvant referenčního napětí
komparace vstupního a referenčního napětí se může z časového hlediska uskutečnit současně nebo postupně
paralelní typ - vstupní signál je přiveden paralelně na řadu komparátorů, které srovnávají se sadou napěťových referenčních hladin
ST
ŘA
DA
Č
DE
KO
DÉ
R
3R/2
R
R
R/2
UR
u
K1
K2
Km-2
Km
an-1
a0
Komparační převodníky ADC
Převodníky ADC s postupnou komparací
zmenšení počtu komparátorů,
dodržení velké rychlosti převodu byly vyvinuty
PŘEVODNÍKADC 1
PŘEVODNÍKDAC 1
UR
PŘEVODNÍKADC 2
PŘEVODNÍKDAC 2
UR
PŘEVODNÍKDAC 2
UR
(MSB)
S1 S2 Sm
(LSB)
RZ2
RZ1
uvst
analogově digitální převod po sekcích počínaje nejvyššími bity,
číselný výsledek S1 prvního převodu ADC 1 vstupního napětí se převádí zpět převodníkem DAC 1 na napětí, které se odečítá od vstupního napětí rozdílovým zesilovačem RZ1
výstupní napětí RZ1 se komparuje další sekcí s ADC 2,
číselný výsledek S2 druhého převodu ADC 2 je převeden převodníkem DAC 2 opět na napětí, které se odečítá od vstupního napětí rozdílovým zesilovačem RZ2
výstupní napětí RZ1 se komparuje další sekcí s ADC 3, atd.
naposledy se již nepoužívá zpětný převod DA
Kompenzační převodníky ADC
princip kompenzace vstupního napětí uvst kompenzačním napětím uDAC generovaným převodníkem DAC, který je řízen řídicím obvodem
analogově digitální převod je ukončen, je-li rozdíl
| uvst - uDAC | < uLSB řídicí obvod je časován impulsy z generátoru hodinových impulsů a řízen napěťovým vyhodnocovacím komparátorem
číslicový signál D se odebírá z výstupu řídicího obvodu v paralelním tvaru
na výstupu komparátoru je výsledek převodu v sériovém tvaru
podle způsobu funkce řídicího obvodu se rozlišují
a) kompenzační převodníky ADC s přírůstky napětí převodníku DAC shodné velikosti
b) převodníky s postupnou aproximací - přírůstky odstupňované velikosti
ŘÍDICÍOBVOD
GENERÁTORA
NULOVÁNÍ
PŘEVODNÍKDAC
uK
KOMPARÁTORSÉRIOVÝVÝSTUP
PARALELNÍVÝSTUP
STARTPŘEVODU
UREF
uvst
uLSB
uDAC(t)
5
10
15
20
0 5T 10T 15T
u
t
uVST(t)
Tp
tL
H
uk
uDAC(t)5
10
15
20
0 5T 10T
u
uVST(t)
Tp
tL
H
uk
t
a b
časový průběh napětí v kompenzačním převodníku ADC a) pro velké vstupní napětí , b) pro malé vstupní napětí
Sledovací převodník ADC
použitím poněkud složitějších rozhodovacích obvodů a vratného čítače lze kompenzační převodník provozovat jako poměrně rychlý
při správné činnosti a dodržení časových relací může být chyba kompenzačního napětí uDAC proti správné hodnotě uVST nejvýše ±uLSB
podmínkou je, aby převodník nebyl přetížen nadměrnou strmostí převáděného signálu
přípustná strmost S vstupního napětí může být
k principu činnosti sledovacího převodníku ADC
T
uS LSB
uDAC(t)
u
uVST(t)
t
uLSB
T
příliš strmýsignál
srovnává vstupní napětí postupně s napětími odpovídajícími jednotlivým vahám, nejvyšší váhou (MSB) počínaje a nejmenší (LSB) konče,
řídicí obvod = posuvný registr,
převod se začíná zápisem logické jedničky do posuvného registru na pozici MSB,
tato jednička se postupně v dalších krocích posouvá po všech bitech n–bitového slova C,
tím se postupně přidávají jednotlivá váhová napětí a komparují se se vstupním napětím převodníku,
podle reakce komparátoru se na dané pozici bitu 1 i v dalších krocích ponechá (když uVST > uDAC) nebo se nahradí 0 (když bylo už uVST ≤ uDAC )
T
R
S&POSUVNÝREGISTR
PAMĚŤ
PŘEVODNÍKDAC
GENERÁTORIMPULSŮ
SÉRIOVÝVÝSTUP
VÝSTUP
VSTUP
POSUV
KOMPA-RÁTOR
PARALELNÍVÝSTUP
C
(n)
Cs
uVST
uDAC
STARTPŘEVODU
Kompenzační převodník ADC s postupnou aproximací
pro libovolně velké vstupní napětí z povoleného rozsahu uVST 0; UM) probíhá převod v n-bitovém převodníku vždy právě v n taktech, doba převodu je konstantní
0
T
u
t
uVST(t)
0
1CS
UM2
3UM4
UM4
UM
10
00
00
00
11
00
00
00
11
10
00
00
11
11
00
00
11
10
10
00
11
10
11
00
11
10
10
10
11
10
10
10
C =
0 5T t2T 3T 4T 6T 7T 8T
1 1 1 0 1 0 1 0
uDAC(t)
0
T
u
t
uVST(t)
0
1CS
UN2
UN4
0 5T t2T 3T 4T 6T 7T 8T
0 0 0 0 0 0 1 0
uDAC(t)
a b
Časový diagram převodu s postupnou aproximací a) pro velké uVST, b) pro malé uVST
Integrační převodníky ADC používají princip integrace vstupního napětí a mezipřevodu doby integrace na výstupní číslicový signál
• převodníky s mezipřevodem na kmitočet,• převodníky s mezipřevodem na šířku impulsu,• základní stavební jednotkou těchto převodníků ADC je přepínaný integrátor
Integrační převodník ADC s mezipřevodem na kmitočet
Ti = RCu
U
VST
R
, doba, za kterou výstupní napětí zesilovače dosáhne komparační úrovně U1 0
potom komparátor KOMP. 1 překlopí a vyrobí proudový impuls s nábojem
Q1 = - I . TR = - CUR,
f = =1
1
T RCU
u
R
VST
.D = = = konst . uVST
i
P
T
T
RCU
Tu
R
PVST
.
NÁBOJOVÝZDROJ
&
&
VR
AT
NÝ
ČÍT
AČ
NÁBOJOVÝZDROJ
KOMP. 1
KOMP. 2
R C
U1 > 0
U2 < 0
OZuVST
TP
VPŘED
VZAD
a1a2
an
Integrační převodník ADC s mezipřevodem na časový interval s dvojsklonnou integrací
T1 = f
n2ui (T1) = uVST
RC
T1
integrátor integruje referenční napětí po dobu T2, danou dosažením nulové hodnoty výstupního napětí ui
jakmile výstupní napětí integrátoru projde nulou, signalizuje tuto situaci komparátor a vynuluje klopný obvod KO2. Signálem z jeho výstupu se rozpojí spínač S2 a uzavře hradlo H2. Na výstupu čítače zůstane číslo D odpovídající době
T2 = 1TU
u
R
VST
uVST . = UR . RC
T1
RC
T2
.
pro číslo D platí D = = n
fT
22
R
VST
U
u
vyskytuje-li se na vstupu převodníku kromě měřeného napětí uVST i periodické rušivé superponované napětí ur , pak dobu T1 integrace volíme násobek periody Tr rušivého napětí
integrátor pak totiž toto napětí účinně potlačuje bez ohledu na jeho velikost
R C
=
S1
S2
UR < 0
ui
KOMP.
uvst > 0
integrátor
T
R
S
T
R
S
Startpřevodu &
&
&
ČÍTAČ
Generátorimpulsů
přeplnění
průchod nulou
H1
H2
H3
u1 u2
1
2
f
an-1an-2
.
.a0
číslicovývýstup
t
t
t
ST
AR
T
PŘ
EP
LN
ĚN
ÍČ
ÍTA
ČE
PR
ŮC
HO
D N
ULO
U
S1 sepnut
S2 sepnut
ui
u2
u1
0
0
0
u2 (t)
DOBA PŘEVODU
T1 T2
ui (t)
s1R C
ŘÍDICÍOBVOD
GENERÁTORHODINOVÝCH
PULSŮ
&
&
1
s2
s3
u vst
u R
22
n
RU
ui K2
K1
UP
u i = U
Pu i =
0
START
KONEC
fH 1
2
3
ČÍTAČ 1
ČÍTAČ 2
PŘ
ET
EČ
EN
Í
20
122
n
22n
n2
t
u1
(uvst)
UP
T1 T2 T3
(UR)
2
2/n
UR
Integrační převodník ADC s mezipřevodem na časový interval s trojsklonnou integrací
n –bitový čítač rozdělen na dvě stejné části, přičemž impulsy z generátoru mohou být podle potřeby přiváděny na vstup kterékoliv částina počátku převodu se vynuluje celý čítač a sepne spínač S1, vstupní napětí uVST je integrováno po určitou konstantní dobu T1, závislou na počtu hodinových impulsů pro naplnění druhé části čítače
přičemž každý hodinový impuls mění stav čítače o hodnotu 2n/2
pro naplnění celého čítače je potřeba N1 impulsů
T1 = N1/(2n/2 . fH)
T2 = H
n f
N
.2 2/2
T3 = Hf
N3
u =
šTTT
TT
nTT
T
T
dtUdtUdtuRC
21
21
21
1
1
2/
0
2.´1
RRVST
uVST T1 + URT2 + = 0 32/2T
Un
R
0222
32/2/
22/
1 H
nR
HnR
HnVST f
NU
f
NU
f
Nu
1
32
N
NNUu RVST
srovnání doby převodu převodníků s dvojsklonnou a trojskolonnou integrací uvažujme u obou převodníků maximální vstupní napětí
3
2
2.3
2.2
/
/ 2/1
2/
n
n
n
HT
HD
T
D
fN
fN
T
T
TD je doba převodu převodníku s dvojsklonnou integrací TT je doba převodu převodníku s trojsklonnou integrací
pro 12 bitů převodu s dvojsklonnou integrací přibližně čtyřicetkrát delší
• převodník s dvojsklonnou integrací načítá ND = 2.2n hodinových impulsů• převodník s trojsklonnou integrací načítá pouze NT = 3.2n/2 hodinových impulsů
Modulace sigma-delta umožňuje snížit tok dat nutných pro přenos číslicového signálu
místo přenosu hodnoty vzorku se přenáší pouze přírůstek hodnoty
komparátor vyhodnocuje pouze rozdíl vstupního napětí uVST(t) a aproximačního napětí sS(t), sestávajícího ze stupínků s s délkou TV
zpětná rekonstrukce analogového signálu je relativně jednoduchá.
digitální signál sMD(t) se pouze integruje a výsledný signál se vyhladí filtrem typu DP
t
s
ss(t)
s
s(t)
0
t
sMD
0
0 0 0 01 1 1 1 1 1
TV
sMD (t)
0
K
s(t)
ss(t)
sMD(t)
fVvzorkovací kmitočet
komparátor
MODULÁTOR
integrátor
+
-
princip modulace delta blokové schéma pro modulaci delta
Adaptivní modulace delta (víceúrovňová) zlepšuje vlastnosti modulátoru při rychlých změnách vstupního signálu avšak za cenu větší složitosti a většího počtu přenášených bitů
t
s
ss(t) s(t)
0
t
sMD
0
sMD (t)
adaptivní
obyčejná
00 01 10 10 00 01 00 01 00
s(t)
ss(t)
sMD(t)
fV
vzorkovací kmitočetvíceúrovňový kvantovací obvod
MODULÁTOR
integrátor
+
- DP
sMD(t) s(t)
DEMODULÁTOR
0
K
s(t)
ss(t)
sMD(t)
fVvzorkovací kmitočet
komparátor
MODULÁTOR
integrátor
+
-
blokové schéma pro modulaci sigma-delta
0
Ks(t) sMD(t)
fV
+
- DP
s(t)
MODULÁTOR
sMD(t)
DEMODULÁTOR
zjednodušené zapojení pro modulaci sigma-delta
Převodníky ADC typu sigma-delta
uIN(t)integrátor
+
-
ADC(1 bit)
DAC(1 bit)
časování
modulátor sigma-delta
digitální filtrDP
a decimátor
1 bit
četnostKfs
četnostfs
analogovývstup
digitálnívýstup
n bitů
Kfs
převodník ADC s modulátorem sigma-delta 1. řádu
modulátor - převádí vstupní analogový signál na jednobitový digitální signál (Kfs)
posloupnost nul a jedniček se v rámci bloku vede zpět do 1-bitového převodníku DAC
výstupní analogový signál převodníku DAC může nabývat pouze hodnoty ± UREF
decimátor - výstup decimátoru s požadovaným rozlišením po potřebném počtu vzorků
četnost čtení digitálního výstupu decimátoru a kmitočet vzorkovacího signálu se liší
jejich vzájemný poměr je označen K – obvykle koeficient převzorkování
decimátor - funkce digitální DP (nejjednodušší digitální podobou je čítač)
pro n–bitové rozlišení by musel být koeficient převzorkování roven K = 2n
decimátory - převzorkování obvykle nebývá vyšší než 128
kvantovací šum
přenos modulátoru - lze matematicky vyjádřit součtem dvou členů (zlomků), jeden z nich představuje přenos správného vstupního signálu a druhý obsahuje šumové složky (kvantovací šum)
H (jw)analogový filtr
x(t)
ss(t)
y(t)
kvantovacíšum
+
-
Q
analogovývstup
linearizovaný model modulátoru s modelovým zdrojem kvantovacího šumu
vstupní signál je filtrem typu dolní propust omezen nejvýše na fs/2
pak nenastává překrývání postranních pásem ve spektru vzorkovaného signálu (aliasing)
DP (fs/2) S/H ADC
nanalogový vstup
uvst(t)
1/2fs f
Uvst klasická digitalizace s předřazeným „antialiasing“ filtrema) blokové schéma, b) b) úprava signálu v kmitočtové oblasti
1/2fs f
šum
fs
1/2fs f
šum
standardní vzorkování
vliv převzorkování 4x
2fs 4fs
vliv převzorkování stejného signálu na výsledný šum
a) a) klasická digitalizace právě při splnění vzorkovacího teorému,
b) b) snížení šumu při čtyřnásobném převzorkování
decimátora
digitální filtrS/H ADCDP (analogová) n
analogovývstup
uvst(t)
Kfs/2
1/2fs fs f2fs 4fs
Uvst
1/2fs fs f2fs 4fs
Uvst
1/2fs fs f2fs 4fs
Uvst
převodník ADC typu - s kombinovanou analogovou a digitální filtrací (blokové schéma, vliv převzorkování v kmitočtové oblasti)
analogový filtrDP
modulátordigitální filtr
DPdecimace
K-kráts(t)
fKfs/2
Kfs
1 bit
datová četnostKfs
datová četnostfs
n bitů
překreslené blokové schéma převodníku ADC typu - s převzorkováním a decimací koeficientem K
decimátor (vlastně digitální DP):
jeho n–bitový výstupní digitální signál můžeme odebírat s četností fS
podle Nyquistova kritéria tedy vstupní signál může obsahovat nejvýše kmitočty fS/2
vstupní signál se však v modulátoru - vzorkuje s kmitočtem KfS
vstupní antialiasingový filtr nesmí propustit složky s kmitočtem vyšším než KfS/2
kmitočtový rozbor chování modulátoru - s ohledem na kvantovací šum byl zatím proveden jen na okrajích pásma ( = 0 a )
rozložení kvantovacího šumu se díky analogové filtraci integrátorem modulátoru změnilo:
fa fs/ 2 Kfs/ 2 f
celková plochašumu se nezměnila
posunutýkvantizační šum
oblastpotřebných
kmitočtů
am
plit
ud
a
celková plocha obdélníku se nezměnila, změnil se však jeho tvar,
maximum teď neleží mezi kmitočty 0 a fS/2, ale mezi kmitočty fS/2 a KfS/2
tuto část spektra však odfiltruje digitálních filtr (decimátor) převodníku – tzv. posun kvantovacího šumu
ten je ve skutečnosti zdrojem vynikajících vlastností převodníků - (přesnost!!)
samotný modulátor - digitalizuje analogový signál s velmi malým rozlišením, kombinací metod je však výsledné rozlišení mnohem vyšší:
• převzorkování (oversampling),
• posunutí šumu (noise shaping),
• digitální filtrace (digital filtering),
• k přizpůsobení vysokého vzorkovacího kmitočtu (díky převzorkování) reálným vzorkovacím požadavkům slouží decimace
Predikční převodník (predictive converter) ADC
n-bitDAC
ADC1-bit
H(z)
y(kT)
1,-1,1,1
digitální integrátor: H(z)
známe-li signál x(t) po určitou dobu, můžeme předpovědět signál, který je jeho pokračováním,
tento extrapolační proces: predikace, odchylka e(t) mezi aktuálním a předpovězeným vzorkem je kvantována 1-bitovým převodníkem ADC,
velikost kroku kvantovače je přizpůsobena → zmenšení kvantovacího šumu
Převodníky ADC -
DAC1-bit
y(kT)
0,1,1,1,0
ADC1-bit
t
+UR
-UR
x(t)
-UR;UR
x(kT)^
převodník ADC typu sigma-delta
odchylka (rozdíl) měřeného vstupního napětí x(t) a rekonstruovaného napětí x(kT) je nejprve integrována analogovým integrátorem,
řád integrátoru určuje chování a řád převodníku,
digitalizování 1–bitovým převodníkem ADC v časových okamžicích kT,
výsledný sled nul a jedniček ovládá ve zpětné vazbě 1-bitový převodník ADC, na jehož výstupu je napětí UR při vstupní 1 a napětí –UR při vstupní 0
střední hodnota tohoto pravoúhlého signálu x(kT) musí odpovídat v ustáleném stavu okamžité hodnotě měřeného signálu x(t) v čase kT
příklad podrobnějšího zapojení převodníku ADC typu - :
vstupním signálem je proud iIN(t) v rozsahu –IR až +IR, jako integrátor je použit kapacitor C, který integruje rozdíl měřeného proudu iIN(t) a výstupního -IR nebo +IR z 1 –bitového DAC s proudovým výstupem
IR
iIN( t)
IR
>C
TD
hodiny
C
napěťový kompar átorsynchronizace Kf
s
data (1-bit)
Kfs
příklad řešení převodníkem ADC typu - bez decimátoru
Převodníky DAC typu sigma-delta
digitálníinterpolační
filtrmodulátor
DAC 1 bit DP (analogová)
digitálnívstup
16 bitů/4 MHz
filtrovanývýstup
16 bitů/6 MHz1 bit
6 MHz
+UR
-UR
analogovýsignál+URnebo-UR
uOUT (t)
výstupnínapětí