Sistema de Entrada y Salidad

8/17/2019 Sistema de Entrada y Salidad

1/43

ARQUITECTURA DE

COMPUTADORAS

MODULO DE

ENTRADA YSALIDA


2/43

MODULOS DE E/S

Junto con elprocesador y el

conjunto de

módulos dememoria, eltercer elemento

clave de uncomputador esun conjunto de

módulos de

E/S.

Cada módulose conecta al

bus del sistema

o a unconmutador

central, ycontrola uno o

másdispositivos

periféricos.

Un dispositivoexterno

conectado a unmodulo de E/Sfrecuentemente

se denominadispositivoperiférico.

Un módulo de

E/S permite lacomunicación

entre elperiférico y el

bus.


3/43

FUNCIONES DE UN MODULO E/S

Control ytemporización

Comunicacióncon el

procesador

Comunicacióncon los

dispositivos

Almacenamientotemporal de

datos

Detección de

errores.


4/43

Evolución de las funciones E/S (parte I):

El procesadorcontroladirectamentelosdispositivosperiféricos.

Se añade unacontroladoradel dispositivo

de E/S.La CPU utilizaE/Sprogramada.

Se incorporaninterrupciones.

La controladorarecibe el controldirecto del DMA,

Se transfierendatos hacia/desdela memoria sin

usar CPU.


5/43

Evolución de las funciones E/S (parte II):

La controladora posee unprocesador separado con unconjunto de instruccionesespecializadas para E/S.

La CPU central le ordena alprocesador de E/S laejecución de un programa deE/S en la memoria principal.

La controladora E/Sposee adicionalmentesu propia memorialocal.

La controladora es uncomputador

independiente.


6/43

Direccionamiento

Necesarioseleccionar eldispositivo de E/S

con el que serealiza la

transferencia

Transferencia de datosentre el computador y elperiférico

Tipos de transferencia

• Lectura: computador periférico

• Escritura: computadorperiférico

Requerir ciertas conversiones de formato delos datos

• Conversión de niveles eléctricos • Conversión del tipo de codificación

• Caracteres (ASCII, EBCDIC)

• Enteros (magnitud y signo, C’1, C’2, ...) • Reales (punto fijo punto flotante, simple

precisión, doble precisión, ...) • Conversión serie-paralelo / paralelo-serie • Conversión digital-analógico / analógico-

digital

Sincronización ycontrol de latransferencia

Necesario un mecanismo desincronización de latransferencia

• El computador debe conocer • Si el periférico está

preparado para enviar orecibir datos

• Si el periférico ha terminadode realizar una transferenciay puede iniciar una nueva

No confundir con la sincronizaciónelemental a nivel de transferencias

de palabras a través del bus

FUNCIONES DE UN MODULO E/S


7/43

Estructura de conexión de dispositivos de E/Sal computador

Los dispositivos periféricos se conectan al computador a través de un INTERFAZ

de E/S

Interfaz = Controlador = Adaptador = Tarjeta de E/S


8/43

ESTRUCTURASIMPLIFICADA

DE MODULO DE E/S


9/43

Estructura de conexión


10/43

Interpretar lasórdenes que recibe

de la CPU ytransmitirlas al

periférico

Controlar la

transferencia dedatos entre la CPUy el periférico • Conversión de

formatos • Adaptar la diferencia

de velocidades entre

CPU y periférico(mediante buffers dealmacenamiento)

Informar a la CPUdel estado del

periférico

Funciones de la Interfaz de E/S


11/43

• Cuando la CPU quiere enviar datos al periférico losescribe sobre el registro(s) de datos de salida

Registro de datos desalida

• Cuando la CPU quiere recibir datos del periférico los leedesde el registro(s) de datos de entrada

Registro dedatos deentrada

• Cuando la CPU quiere conocer el estado del periférico, lohace leyendo el registro de estado: • Dispositivo preparado/no preparado • Reg. datos lleno/vacío • Transferencia finalizada/no finalizada, etc.

Registro deestado

• Cuando la CPU quiere transmitir una orden al periféricolo hace escribiendo en el registro de control • Leer/escribir N bytes en cilindro C, pista P, sector S

(para discos) • Rebobinar / avanzar / leer N bytes (para cintas)

• Imprimir carácter / saltar de línea / saltar de página(para impresoras), etc.

Registro decontrol

Registros interno Interfaz de E/S


12/43

Función del controlador de E/S

• En pantalla seencarga decontrolar la

circuitería de video

Gestionardirectamenteal periférico


13/43

Controladora de dispositivos de entrada y salida :

•En el caso de un dispositivo de entrada (o de e/s en

operación de entrada) las líneas básicas que intervienen sonlas del bus de datos y dos de control: petición de dato y dato

aceptado.

• La primera solicita al dispositivo

un dato de entrada, y es activada por el módulo de E/S.

• La segunda la activa el dispositivo periférico cuando ha generado eldato y su valor es estable en el busde datos.

• Con la activación de esta señal elmódulo de E/S conoce la validezdel dato en el bus y puede

proceder a su carga en el registrode datos..

Entrada


14/43

Controladora de dispositivos de entrada y salida :

• La primera indica al dispositivola validez del dato presente en el bus de datos, y es activada por elmódulo de E/S cuando haestabilizado el bus de datos conel valor del dato a transmitir.

• La segunda la activa el

dispositivo periférico enrespuesta a la lectura y procesamiento del dato, y comorespuesta a la disponibilidad paraaceptar un nuevo dato.

Salida

•En el caso de un dispositivo de salida (o de e/s en

operación de salida) las líneas básicas que intervienen son

las del bus de datos y dos de contr ol: dato válido y dato

aceptado.


15/43

Estructura del controlador dedispositivos E/S


16/43

CONTROLADOR DE ENTRADA / SALIDA:

El controlador de E/S contiene tres registrosinternos:

• Información sobre elestado del periférico.Estado:

• Registro de comunicación

de la CPU al controlador.Control:

• Intercambio de datos entreCPU periférico.Datos:


17/43

Modelo genérico de un módulo de E/S.


18/43

ACCESOS A REGISTROS DEL CONTROLADOR DE E/S:

Hay dostécnicas:

• Registrosmapeados

en memoria(memory-

mapped)

• Registrosno

mapeadosen memoria

(isolated,E/S-aislada)


19/43

Técnicas

de acceso

características Ventajas Desventajas

E/S aisladao separada

•Las direcciones de E/S y memoriase diferencian mediante una señal decontrol.•El acceso a la E/S está contempladoen la arquitectura.• Existen dos mapas de memoriaseparados: uno para memoria y otro para E/S.• Existen señales e instruccionesespecíficas, (inb, outb)

Se aprovecha la potencia del juego deinstrucciones.}El acceso a losregistros esigual que al dememoria

• Se desperdicia parte del espaciode direcciones.• No protege de unmal uso delusuario

E/Sasignada en

memoria(MemoryMappedI/O).

•La CPU ve los registros de undispositivo de E/S como posiciones

de memoria.•Se utilizan las mismas instrucciones para E/S que para acceso a memoria.

•Sencillez.• No gasta

espacio dememoria física

• Pérdida deespacio de

memoria.•Hace falta unalínea de controladicional einstruccionesespecificas.


20/43

Tipos de direccionamiento:

E/S asignadaen memoria

(MemoryMapped I/O).

E/S aislada.


21/43

Según el modo deseleccionar elperiférico y elacceso a susregistros de

control, datos yestado:

E/S común oasignada/mapeada

en memoria

El acceso a estosmódulos se realiza

de igual modo acomo se accede a

un dato de

memoria principal.

Los periféricos seintegran en el

computador comosi fueran parte de

la memoriaComunicarse conun módulo de E/S

es leer y escribir enmemoria. Ej:

68000.

•E/S común y separada


22/43


23/43


24/43

TECNICAS PARA LAS OPERACIONES DE E/STECNICA CARACTERISCAS

E/S PROGRAMADA La CPU tiene control directo sobre la E/S – Comprobación del estado del dispositivo – Órdenes de lectura/escritura – Transferencia de datos• La CPU espera a que el módulo E/S acabe la operación• Hace perder tiempo a la CPU

E/S POR INTERRUPCIONES La CPU no tiene que esperar.• No se repite la comprobación del sistema. • El módulo E/S envía una interrupción cuando

está listo.E7S POR ACCESO DIRECTO AMEMORIA

Requiere un módulo adicional (hardware)en el bus.• El módulo del DMA obtiene el control de la CPU para transferir datos.


25/43

E/S PROGRAMADA

El CPU ejecuta un programaque controla directamente laoperación de E/S, incluyendola comprobación del estadodel dispositivo, el envío de la

orden de lectura o escritura yla transferencia del dato.

Cuando el CPU envía laorden debe esperar hasta quela operación de E/S concluya.Si el CPU es más rápido, éste

estará ocioso.

El CPU es el responsable decomprobar periódicamente el

estado del módulo de E/Shasta que encuentre que la

operación ha finalizado.


26/43

E/S PROGRAMADAOrdenes de E/S.

Ordenes de Control, de test,

lectura, escritura.

El dispositivo E/S realiza la acción (nola CPU) colocando los bits necesariosen sus registros de status.

No hay interrupciones.

La CPU chequea los bits de statuscontinuamente.


27/43

TIPOS DE E/S PROGRAMADA

INCONDICIONALES( SINCRONAS)

CONDICIONALES(ASINCRONAS)


28/43

PROCESO DE LA

E/S MEDIANTE INTERRUPCIONES

El CPU ejecuta la transferencia de datos y después continua con el procesamientoprevio.

El módulo de E/S interrumpirá al CPU para solicitar su servicio cuando estépreparado para intercambiar datos.

El CPU tras enviar una orden de E/S continuará realizando algún trabajo útil.

El CPU debe estar comprobando continuamente el estado del módulo de E/S.

Se degrada el desempeño del sistema.


29/43

DESCRIPCION DE LA

E/S MEDIANTE INTERRUPCIONES

Un dispositivo externo puede llamar la atención de laCPU.

VENTAJAAtención

inmediata (ej:teclado,

adaptador dered).

El procesadorpuede realizar

trabajo útilmientras el

dispositivo deE/S estáocupado.

DESVENTAJA El problema con E/S

programada es que el CPUtiene que esperar un tiempo

considerable a que el módulode E/S en cuestión esté

preparado para recibir otransmitir los datos


30/43

• Cada dispositivo tiene asignadauna línea de interrupción.

Líneas deinterrupción

dedicadas(Controlador deinterrupciones)

• Cada línea de interrupción puede serempleada por más de un módulo de

E/S. • Se necesita un mecanismo de

identificación del modulo de E/S queprovocó la interrupción: • Mecanismos hardware. • Método software (Interrogación de

dispositivos).

Líneas deinterrupcionescompartidas.

GESTION DE NTERRUPCIONES


31/43

2. E/S dirigida por

interrupciones:

La CPU esinterrumpida

cuando eldispositivo E/S

está listo paraintercambiardatos

La CPU está libreentre la solicitud

de datos e

interrupción

No hay necesidadde esperar

Consume muchaCPU ya que cada

byte leído/escritopasa por la CPU

desde/hacia lamemoria


32/43

E/S dirigida por interrupciones:

bus

CPU

Controlador deInterrupciones2. controlador genera

interrupción

3. CPU atiendeinterrupción

•1. dispositivo ha•finalizado


33/43

Pasos que ocurren cuando un E/S terminó su tarea

El contador de programa (PC) seguarda en un lugar conocido.

Todas las instrucciones previas a

aquella a la que apunta PC ya seejecutaron por completo.

No se ha ejecutado ninguna instrucción

posterior a aquella a la que apunta PC.

Se conoce (y se guarda en un lugarconocido) el estado de ejecución de la

instrucción a la que apunta PC.


34/43

DMA - ACCESO DIRECTO A MEMORIA

La E/S coninterrupciones, aunquemás eficiente que la E/Sprogramada, también

requiere la intervencióndel CPU para transferirdatos entre la memoria y

el módulo de E/S.

Para dispositivos de E/S dealta velocidad se utiliza

DMA.

E1 controlador deldispositivo transfiere unbloque de datos desde o

para sus buffers dealmacenamiento a

memoria directamente sinintervención del CPU.

Solo se produce unainterrupción por bloque en

lugar de tener unainterrupción por cada byte (o

palabra).


35/43

• Funcionamiento de una transferencia por DMA

DMA - ACCESO DIRECTO A

MEMORIA


36/43

CONFIGURACION DEL DMA


37/43

CONFIGURACION DEL DMA


38/43

DMA - ACCESO DIRECTO A MEMORIA

Modelo genérico de un módulo de E/S.


39/43

DMA A MODO DE RAGAFA

Procedimiento Ventajas Desventajas

El DMAC solicita elcontrol del bus a laCPU• Cuando la CPU

concede el bus, elDMAC no lo liberahasta haber finalizado

la transferencia de todoel bloque de datoscompleto.

Latransferencia serealiza deforma rápida.

Durante el tiempoque dura latransferencia laCPU no

puede utilizar el bus con memoria,lo que puede

degradarel rendimiento delsistema


40/43

DMA A MODO ROBO DE CICLO

Procedimiento Ventajas Desventajas

El DMAC solicita el controldel bus a la CPU.• Cuando la CPU concede el

bus al DMAC, se realizala transferencia de una única palabra y después elDMAC libera el bus.• El DMAC solicita el

control del bus tantas veces

como sea necesario hastafinalizar la transferenciadel bloque completo

No se degrada elrendimiento delsistema..

La transferencia tarda más tiempo enllevarse a cabo.Para la CPU no es una interrupción.

• El procesador no debe guardar elcontexto.• Si bien el trabajo de la CPU es lento,

no será tanto como si ella realizara latransferencia.• Por lo tanto, para transferencia de

E/S de múltiples palabras, es la técnica más eficiente.


41/43


42/43

Método I/O Complejidadhardware

Complejidad

software

Velocidad

Polling + +++ +

Interrupciones ++ ++ ++

DMA +++ + +++


43/43

Organización y Arquitectura de Computadores.

William Stallings. Editorial Prentice Hall - 1997

Arquitectura de Ordenadores.

M. Rafiquzzaman. Editorial Anaya - 1990

Estructura y Diseño de Computadores tomo 1 David A. Patterson, John L. Hennessy - Editorial Reverté,S.A.- 2000

Lenguaje Ensamblador y Programación para PC IBM yCompatibles Peter Abel. Editorial Prentice Hall - 1996

Lenguaje Ensamblador para microcomputadoras IBMJ. Terry Godfrey. Editorial Prentice Hall - 1996

Bibliografía

Sistema de Entrada y Salidad

Documents

Transcript of Sistema de Entrada y Salidad