64 EP&C 6. 2002

pecialF eatureSpecial FeatureS

전력증폭기설계시고려사항

현재 이동통신 산업의 비약적인 발전으로 마이크로

파 회로에 한 관심이 매우 높아지고 있다. 이동통신

으로 표되는 무선통신 단말기의 RF 블록 다이어그

램을 그림 1에 보이고 있다. 그림 1에서와 같이 RF 블

록에는 저잡음증폭기(LNA), 가변이득 특성을 갖는 구

동증폭기(Driver Amp), 그리고 전력증폭기(power

Amp) 등의 여러 가지 증폭기가 사용되고 있으며, 그

중에서도 송신부(TX)의 마지막단에 위치하여 전송할

무선신호(RF 신호)를 증폭하여 안테나로 보내는 역할

을 하는 전력증폭기는 RF 블록에서 전력소모가 가장

많은 회로로 핵심 부품이라 할 수 있다.

이와 같은 전력증폭기도 증폭기의 일종이므로 일반

적인 증폭기 설계 방법이 기본이 된다. 증폭기 설계의

기본은 능동소자의 양단에 정합회로를 접속하는 것이

다. 정합은 최 전력 이득을 얻기 위한 이득 정합, 높

은 출력 전력을 위한 전력 정합, 최소 잡음지수를 위한

잡음 정합, 높은 전력부가 효율을 위한 효율 정합 등,

목적하는 바에 의하여 정합회로가 달라진다.

이들 정합을 위하여 먼저 목적 달성 상태에서 능동소

자인 트랜지스터의 S 파라미터(S-parameter)와 등가

회로 파라미터를 알아야 한다. 소신호 이득 정합인 경

우, 능동소자의 S 파라미터는 네트워크 분석기로 쉽게

측정할 수 있다. 그 외의 정합인 경우는 능동소자를 목

적하는 상태에서 동작시키면서 측정해야 하기 때문에,

source-pull 측정, load-pull 측정으로 불리는 방법이

쓰이고 있다. 현재, 목적한 측정을 쉽게 할 수 있는 상

전력증폭기(Power Amplifier)의설계

RF 블록에는 저잡음증폭기, 구동증폭기, 그리고 전력증폭기 등의 다양한 증폭기가 사용된다. 그 중에서도 송신부의 마지

막 단에 위치하여 전송할 RF 신호를 증폭, 안테나로 보내는 역할을 하는 전력증폭기는 RF 블록에서 전력소모가 가장 많

은 회로로 핵심 부품이라 할 수 있다. 이 에서는 전력증폭기 설계시 고려사항과 함께 전력증폭기의 설계의 기본 개념에

해살펴본다.<편집자주>

: 김창우 교수/ 경희 학교 전자정보학부

cwkim@khu.ac.kr / www.khu.ac.kr

RF Circuit Design

그림 1. 이동통신 시스템의 RF 송/수신부의 블록 다이어그램

Antenna

TX

RX

LNA BPF Down-Conv

Duplexer Oscillator

Power Amp Up-ConvDrive Amp

65

용화된 장치와 소프트웨어가 다양하게 준비되어 있다.

또한, on-wafer 프로브(probe)의 발달로 기생 성분을

동반하지 않는 정확도 높은 측정이 가능하게 되어 증폭

기 설계용 CAD에 이용할 수 있게 되어 있다.

트랜지스터의 S 파라미터를 얻은 후에는 다음과 같

은 사항을 고려하여 입/출력 정합회로를 설계하여야

한다. 증폭기의 주파수 역, 증폭기의 안정도, 이득 및

이득의 역내 평탄도(flatness), 입력 및 출력의 반사

손실, 출력 전력 및 전력부가 효율, 상호변조 왜곡 특성

으로 나타나는 증폭기의 선형성 등이다. 또한, 시스템

이 허용하는 상호변조 왜곡의 상한으로 결정되는 최

입력 전력과 잡음지수로 결정되는 최소 입력 전력과의

차는 증폭기의 동적 역(DR, dynamic range)도 증

폭기 설계에 고려되어야 할 중요한 항목이 된다.

특히, MMIC(Monolithic Microwave Integrated

Circuit)로 증폭기를 설계할 때에는 제조 공정에 적합

한 능동소자 선택 및 전송선로의 선택, 열 설계에 기

초로 한 칩 크기와 칩 두께의 선택, 접지 인덕턴스와

교차 용량의 고려, 공정편차의 허용 범위, 바이어스

회로의 온칩(on-chip)과 오프칩(off-chip)의 선택, 실

장형태의 결정과 패키징, 본딩 와이어(bonding wire)

의 향을 특히 고려하여 설계∙제작해야 성공을 거둘

것이다.

전력증폭기설계

증폭기는 트랜지스터 등의 능동소자의 입/출력에 정

합회로와 바이어스 회로를 접속한 것이다. 여기에서 말

하는 정합회로라는 것은 신호원 임피던스 및 부하 임피

던스를 그림 2에 보이는 바와 같이 능동소자 입력 및

출력측 단자에서 바라보았을 때 능동소자에 한 최적

임피던스( ZS, ZL)로 보이도록 하는 임피던스 변환 회

로를 일컫는다.

임피던스 변환 회로의 구성은 무한가지이며, 증폭기

의 주파수 특성 등은 임피던스 변환 회로의 특성을 직

접 반 한 것이다. 한편, 능동소자에 있어서 최적 신호

원 임피던스 및 부하 임피던스도 목적으로 하는 증폭기

성능에 따라 다른 값을 갖는다. 어떤 주파수에 있어서

트랜지스터의 이득 정합, 전력 정합, 효율 정합에 한

최적 신호원 임피던스 및 부하 임피던스의 예를 그림 3

의 스미스 차트 상에 보이고 있다.

전력증폭기(Power Amplifier)의 설계

그림 3. 트랜지스터의 최적 신호원 임피던스와 최적 부하 임피던스의 예

그림 2. 증폭기 설계의 기본 개념도

Γs(Zs)

ZO

ZL

입력 정합회로

Transistor[S]

출력 정합회로

최적 ZL

최적 ZS

이득 정합

전력 정합

효율 정합

ΓIN ΓOUT ΓL(ZL)

66 EP&C 6. 2002

예를 들면, 능동소자의 입력 및 출력 단자에서 바라

본 신호원 임피던스 및 부하 임피던스가 이득 정합의

최적 신호원 임피던스 및 최적 부하 임피던스와 일치하

도록 입/출력 정합회로를 설계하면(즉, 입/출력 공액

정합 회로를 설계하면), 이득 증폭기가 된다. 마찬가지

로, 신호원 임피던스 및 부하 임피던스가 고출력 정합

의 최적 신호원 임피던스 및 최적 부하 임피던스와 일

치하도록 입/출력 정합회로를 설계하면 전력증폭기가

된다. 그림 3에 보이는 바와 같이 고출력 정합과 효율

정합의 최적 부하 임피던스는 다른 위치에 있다. 이동

통신에서 사용하는 고효율 전력 증폭기에서는 출력과

효율이 타협(trade-off) 관계이므로 양자의 중간적인

최적화된 임피던스로 변환하고 있다. 이와 같이 각종

정합의 최적 신호원 임피던스 및 부하 임피던스를 얻기

위해서는 각각에 응한 측정법이 필요하다. 현재에는

이러한 측정을 자동화시킨 측정기가 시판되고 있다. 예

를 들면, 이득 정합의 경우는 네트워크 분석기로, 전력

정합 및 효율 정합의 경우는 load-pull 측정 세트로 측

정할 수 있다.

이상과 같이 증폭기의 출력측 정합 상태에 따라 원하

는 출력 특성을 갖는 전력증폭기를 얻을 수 있다. 전력

증폭기 설계의 개략적인 흐름도는 그림 4와 같다. 이

에서는 이 흐름도의 순서에 따라, 기초적인 이론과

필요한 경우에는 실제 트랜지스터를 이용한 예를 들어

증폭기 설계과정을 이해하기 쉽게 설명할 것이다.

능동소자의 선택과 동작점 결정

마이크로파 역의 전력증폭기에는 높은 이득을 얻

기 위해 최 발진 주파수(fmax)가 높은 화합물반도체

계 MESFET(Metal Semiconductor Field Effect

Transistor), HBT(Heterojunction Bipolar

Transistor)와 HEMT(High Electron Mobility

Transistor)가 주로 사용되고 있다.

시스템 요구의 주파수와 출력 전력이 높아짐에 따라

전력 소자의 패턴은 동위상 증폭 동작을 위해 작게 설

계해야 하지만, 고출력을 위해서는 크게 설계하여야 하

는 모순이 발생한다. 이 타협 관계를 해결하기 위해 높

은 전력 도를 갖는 소자를 선택해야 할 것이다. 또, 주

파수가 높아질수록 출력 전력은 감소하므로, 높은 전력

을 얻기 위해서 고전원전압 동작이 필요하게 되며, 이

것을 실현시키기 위해서는 소자의 항복전압이 높아야

한다.

일반적으로 HBT는 MESFET나 HEMT에 비하여

높은 전력 도와 높은 콜렉터 접합의 항복전압 특성을

보이고 있다. 또한, 무선통신 시스템의 디지털 방식 도

입으로 채널 폭이 협소화됨에 따라, 전력 소자의 선형

성이 절 적인 요인이 된다. 이론적으로 HBT는 높은

전달 컨덕턴스, Ic 변화에 한 β의 미세 변화 특성 등

에 기인하여 MESFET나 HEMT보다 선형성이 우수

하다는 것이 이론적으로 입증되었다. 실험적으로도

HBT의 IP3/PDC가 FET보다 2~3배 정도 크다고 발

표되고 있다. 이와 같이, 마이크로파 역에서, HBT

는 MESFET나 HEMT에 비하여 고전력 도 특성과

고선형성을 갖기 때문에, 디지털 방식의 광 역 무선

통신 시스템의 고출력 선형 증폭기의 전력 증폭 소자

로서 최적이므로 이 에서는 HBT와 유사한 바이폴

라 트랜지스터를 이용해 전력증폭기 설계에 한 예를

소개한다.

전력 트랜지스터가 결정이 되었으면, 그 트랜지스터

의 전류-전압 특성(I-V curve)으로부터 동작점(Q-

pecialF eatureSpecial FeatureS

그림 4. 전력증폭기 설계의 개략적인 흐름도

능동소자 선택

트랜지스터의

동작점 결정

바이어스 회로 설계

트랜지스터의

S 파라미터 측정

안정도 판정

입력 정합회로 설계

(공액 정합)

출력 정합회로 설계

(출력 정합, 효율 정합,

선형성 정합)

전력증폭기의

전력 특성 측정

67

point)을 결정한다. 이 동작점에 의하여 전력증

폭기의 A급, B급, AB급, C급 등의 등급이 분류

되며, 각 급의 증폭기 특성은 일반적인 전자회로

교재에 이해하기 쉽게 설명되어 있으므로, 본고

에서는 생략하도록 한다.

바이어스 회로

바이어스 회로는 회로 시뮬레이션을 할 때 생

략하거나 하여 경시하는 경향이 있지만, 패턴 레

이아웃을 할 때에는 생략할 수 없는 회로 요소이

다. on-wafer 측정, 조립/실장의 간편성을 생각

해 보면, 바이어스 회로의 선택은 중요하다고 말

할 수 있다.

일반적인 증폭기용 전원은 전압원이므로 이상

적으로는 바이어스 회로와 RF회로의 접촉점에

서 RF 단락회로가 되지만, 실제로 실장할 때에

는 본딩 와이어에 의한 인덕턴스 등의 외부의

기생적인 요소가 부가된다. 여기서 그것을 배제

시키기 위하여 설계시에 MMIC의 바이어스 패

드에서 RF 단락이 되도록 회로쪽을 보완하고

있다.

기본적으로 바이어스 회로는 RF회로에 크게

향을 미치지 않는 회로 구성으로 하여 RF 회

로에 부가시킬 경우와 정합회로의 일부로서 RF

회로에 부가시킬 경우의 2가지 설계 방법이 있

다. 전자의 경우의 예를 그림 5에 보이고 있다.

그림 5 (a), (b), (c)의 구성은 RF회로와 바이

어스 회로와의 접촉점에서 바이어스 회로를 바

라보았을 때 바이어스 회로가 신호선과 비교하

여 충분히 높은 임피던스로 보인다는 점에서는

같다.

트랜지스터의 컬렉터 바이어스와 같이 전류의

공급을 필요로 하는 바이어스 회로의 경우는 그

림 5 (a), (c)에 보인 바와 같이 직렬로 큰 인덕

터를 접속하고 희망 주파수에서 충분히 높은 임

피던스(1/ωL�50[Ω])로 보이게 한다. 이 인덕

터를 쵸크(choke) 인덕터라 한다. 측정용 바이어

스 티(tee)는 이와 같이 구성되어 있다.

전력증폭기(Power Amplifier)의 설계

그림 5. 트랜지스터의 바이어스 회로

IB

IB

λg�����

4λg

�����4

Vcc

Vcc

Vcc

((aa))

((bb))

((cc))

68 EP&C 6. 2002

또한, 그림 5 (b)와 같이 종단을 큰 용량으로 RF 단

락시킨 1/4 파장 스텁(stub)을 이용할 수도 있다. 이

방법은 1/4 파장 스텁의 길이가 문제가 되지 않는 준

리미터파 역이나 리미터파 역에서 유효하다.

한편, 트랜지스터의 베이스 바이어스는 큰 전류 공

급을 필요로 하지 않기 때문에 그림 5 (c)에 보인바와

같이 인덕터 신 큰 저항을 사용할 수 있으므로 간단

화시킬 수 있다. 쵸크 인덕터와 저항의 차이는 전류가

흘 을 경우의 전압 강하의 차이다. 쵸크 인덕터는

DC 저항값이 매우 작기 때문에 본 회로에 인가되는

전압을 크게 할 수 있으므로 전원효율이 높아진다. 단,

낮은 주파수에서 사용하는 전력증폭기에서는 인덕터

값을 크게 할 필요가 있다. 이 경우는 외부에 칩 인덕

터를 접속한다. 인덕터와 1/4 파장 스텁의 경우는 주

파수 특성을 보이며, 점유 면적 또한 커지기 때문에 저

주파 회로 및 광 역 회로에서는 전류원을 사용할 경

우도 있다.

한편 후자의 경우와 같이 정합회로에 활용할 경우는,

앞단을 큰 용량으로 RF 단락시킨 단락 스텁(short-

circuited stub) 또는 인덕터를 사용한다. 이 경우는

스텁 길이 또는 인덕터 값을 적당히 선택함으로써 정합

회로로 활용한다.

pecialF eatureSpecial FeatureS

그림 6. (a) 트랜지스터의 S측정회로와 (b) 측정결과인 S파라미터 특성

(a)

(b)

S1freq=2.000GHzS(1,1)=0.828/179.978impedance = Z0*(0.094 + j1.931E-4)

S(2

,2)

S(1

,1)

S(2

,1)

S(1

,2)

freq (1.900GHz to 2.100GHz) freq (1.900GHz to 2.100GHz)

S1

+

-

S2

S21S

S12S

S2freq=2.000GHzS(2,2)=0.363/-65.799impedance = Z0*(1.041 -j0.793)

S12Sfreq=2.000GHzS(1,2)=0.049/27.805

S21Sfreq=2.000GHzS(2,1)=1.761/63.144

+

-

69

트랜지스터의 S 파라미터 측정과 안정도(stability)

판정

마이크로파 증폭기를 설계할 때 기본이 되는 것은 트

랜지스터의 S 파라미터이다. S 파라미터에는 그것을

측정한 조건(바이어스 및 신호 주파수 역) 하에서 능

동소자의 소신호 특성이 완전히 집약되어 있다.

트랜지스터의 S 파라미터 측정은, 결정된 동작점에

서 동작하게 바이어스 전원을 공급한 상태에서 네트워

크 분석기를 이용하여 목표하는 주파수 역에서 수행

하고 있다.

그림 6에 바이폴라 트랜지스터의 S 파라미터 측정을

위한 회로도와 측정결과를 보이고 있다. 이와 같이 측

정하여 얻은 S 파라미터를 이용하여 정합회로를 설계

하기 전에 트랜지스터의 안정도를 판정하여 보자.

증폭기 회로가 어떤 경우라도, 발진하지 않고 안정

하게 동작하기 위해서는 그 회로를 바라보는 임피던스

Z=R+jX의 실수부가 정의값(R＞0))이어야 한다. 즉,

R＞0은 회로 임피던스가 수동적인 조건이다. 반면에,

R＜0인 경우(부성저항을 갖는 경우)는 회로 임피던스

는 능동적이 된다. 이때는 입력된 신호의 전력은 증폭

되어 되돌아오기 때문에 신호원측의 임피던스 조건에

따라 발진할 수 있게 된다. 이 상태를 반사계수로 표현

하면, │Γ│�1이면 수동적, │Γ│�1이면 능동적이다.

이것을 도식적으로 설명하면, 그림 7에서 안정/불안정

역을 설명하고 있다. 그림 7 (a)에서는 부하측 임피

던스와 입력 임피던스의 관계를 보이고 있다. 입력측

에서 바라본 반사계수 ΓIN은 식 (1)과 같이 부하측을

바라본 반사계수 ΓL에 의존하지만, 이 관계는 ΓL에서

ΓL에로의 맵핑(mapping)으로 알 수 있다.

S11+S12S21ΓLΓIN = ����������������� (1)

1-S22ΓL

전력증폭기(Power Amplifier)의 설계

그림 7. 증폭기의 안정/불안정 역

ΓIN

ΓS ΓOUT

rs

Cs

ΓIN plane

((aa)) 부부하하측측의의 불불안안정정 역역((사사선선 부부분분))

ΓL plane

Γs plane

((bb)) 신신호호원원측측의의 불불안안정정 역역((사사선선 부부분분))

Γout plane

ΓL

rL CL

S

S

70 EP&C 6. 2002

S22+S12S21ΓSΓOUT = ����������������� (2)

1-S11ΓS

단, 여기서 ΓS, ΓL은 신호원 및 부하 임피던스의 반

사계수이며, 다음과 같이 주어진다.

ZS-ZO ZL-ZOΓS = �������� , ΓL = �������� (3)

ZS+ZO ZL+ZO

그러므로, 그림 7에서 사선으로 보이고 있는 역과

같이 부하 반사계수 평면 ΓL의 어느 역은 입력 반사

계수 평면의 │ΓIN│＞1인 역(부성저항 역)에

응하는 것이다.

이와 같은 역이 불안정 역이다. 안정/불안정

역의 경계는 원의 경계가 되며, 그 중심과 반경은 식

(4)와 식 (5)로 주어진다.

S11Δ* - S11*CL = ������������������� (4)

│Δ│2 - │S22│2

S12S21rL =│�������������������│ (5)

│Δ│2 - │S22│2

S22Δ* - S11*Cs = �������������������� (6)

│Δ│2 - │S11│2

S12S21rS =│�������������������│ (7)

│Δ│2 - │S11│2

증폭기 설계시 문제가 되는 것은 그림 7의 사선으로

표시된 불안정한 역이 존재하는 경우이다. 임피던스

정합 회로 설계를 위한 임피던스 점이 이 역에 들어

갈 수 있기 때문에 이 불안정한 역을 제거시켜 설계

하지 않으면 안 된다. 이상과 같은 부하측의 불안정 상

태를 설명과 같게 신호원측에 해서도 설명할 수 있으

며, 그 과정을 그림 7 (b)에 보이고 있다.

전술한 바와 같이 증폭기 설계의 기본은 소신호 이득

정합회로 설계이다. 소신호라 함은 능동소자가 거의 선

형 소자로서 동작하는 신호를 말한다. 소신호 범위에서

는 증폭기는 선형 회로로서 취급되어지기 때문에 설계

가 용이하다.

이득 정합의 기본은 최 이득을 얻는 것으로 능동소

자의 입력 및 출력 단자에서 바라본 신호원 임피던스

및 부하 임피던스가 이득 정합의 최적 신호원 임피던스

및 최적 부하 임피던스와 일치하도록 입력 및 출력 정

합회로를 설계하면 된다는 것을 의미한다. 그러나 실제

로는 증폭기의 안정성이라는 문제가 여기에 부가되기

때문에 문제는 간단하지 않다.

사용하는 능동소자가 궤한 성능을 갖지 않는, 즉 S12

pecialF eatureSpecial FeatureS

그림 8. 전력증폭기의 기본 개념 회로도

50Ω50Ω

C1

Z1

Z2Z3

C2

Z4

I3 VCE

L2L1

1

71

가 0인 단방향(unilateral) 특성의 소자이면 입출력

정합은 독립적으로 설계하면 양측 함께 불안정한 상황

은 발생하지 않는다. 그러나 실제의 능동소자는 궤환

성분을 갖고 있다(S12≠0). 그 때문에 소자 자신의 궤

환작용으로 신호원 임피던스나 부하 임피던스 위치에

따라서 불안정한 상태가 되어 발진을 일으킬 가능성이

있다.

이와 같은 능동소자의 안정, 불안정은 주파수에 따라

변화하기 때문에 사용할 주파수 전체에 하여 능동소

자가 안정한가 불안정한가를 판별하여 둘 필요가 있다.

그 판단으로는 뒷부분에서 정의될 안정계수 K로 알 수

있다. 즉, 스미스 차트 내에 불안정 역이 존재하느냐,

존재하지 않느냐 하는 것은 안정계수 K로 알 수 있다.

K＞1이면, ΓS, L면에 불안정 역이 존재하지 않는 절

안정(unconditionally stable) 상태이며, K＜1의

경우는 ΓS, L에 불안정 역이 존재하는 조건부 안정

(potentially stable) 상태이며, K가 1보다 작으면 작

을수록 불안정 역이 커지게 된다. 이와 같은 K 계수

로 판정하는 것이 용이하며, 이 때는 모든 주파수에서

절 안정 조건을 유지하도록 하여야 하며, 만일 그렇

지 않은 경우에는 안정화를 위한 저항이나 부궤환 회로

를 도입하여 안정도를 높여주어야 한다.

입력 정합회로 설계

전력증폭기 설계의 기본은 그림 8에서, Z1, Z2에 의해

서 입력 단자에서 트랜지스터를 바라본 반사계수를

(zero)이 되게 하는 입력측 정합회로이며, Z3, Z4로 최

전력이 부하 저항 RL(50[Ω])에 공급하도록 설계되

는 출력측 정합회로이다. 즉, 입력측은 공액 정합이 기

본이며, 출력측은 트랜지스터의 컬렉터 단자에서 부하

측을 바라본 반사계수가 최적 계수 Γopt가 되게 하는 것

이다. 그림 8에서 C1, C2는 직류 저지용 커패시터이며

RF적으로는 임피던스가 충분히 낮아(1/ωC�50[Ω])

단락회로 역할을 하며, L1, L2는 직류 바이어스 공급용

쵸크 인덕터로 RF적으로는 개방회로 역할을 하므로 임

피던스 정합회로 설계에는 향을 미치지 않는다.

회로의 소신호 특성 설계 단계에서는 앞서 구한 트랜

지스터의 S 파라미터로 치환되는 단순한 블랙박스로

다루면 된다. 이 블랙박스에 하여 신호원 임피던스

및 부하 임피던스를 적절하게 규정하는 것이 소신호 증

폭기 설계의 기본이다. 물론, 전력증폭기는 후반부에서

설명하고 있듯이 비선형 동작을 하는 비선형 회로이지

만, 그 설계 기본은 소신호 증폭기에 있다. 특히, 입력

측은 소신호가 입력되므로 소신호 S 파라미터를 이용

한 정합회로를 설계하면 된다.

그림 8의 증폭기를 그림 2의 기본 블록 다이어그램

에 적용시켜 보면, 증폭기의 입/출력측 반사계수는 트

랜지스터의 S11, S22가 아닌 식 (1), 식 (2)으로 변환된

다.

입/출력측의 임피던스 정합, 즉 반사소실을 최소로

하기 위해서는 ΓS=ΓIN*, ΓL=ΓOUT*의 공액 관계가

성립되어야 한다. 입/출력을 동시에 정합시킬 경우를

생각하여 보자. 지금, 출력측만 정합조건 ΓL=ΓOUT를

만족하고 있다면, 입력측에서는 신호원을 ΓS=ΓIN*가

되도록 반사계수 Γs를 튜닝해야 한다. 그러나 식 (2)

에서 알 수 있듯이, 이 튜닝에 의하여 ΓOUT이 변화하

기 때문에 출력측의 정합조건이 깨어진다. 그래서 부하

측 반사계수 ΓL를 ΓL=ΓOUT*로 재정합시킬 필요가

생긴다. 이 과정은 무한하게 반복되며 2-port 회로의 S

파라미터(즉, 트랜지스터의 S 파라미터)에 따라 발진

할 수도 있다. 이것은 증폭기의 안정조건과도 관계가

있다. 트랜지스터가 절 안정이라면 식 (3)의 두 조건

을 만족하는 ΓSm과 ΓLm 이 존재하게 된다. 즉, 안정계

수 K가

1 + │Δ│2 - │S11│2 - │S22│

2

K = ������������������������������������ >1 (8)2│S12S21│

일 때, 다음과 같은 식으로 주어진다.

B1 ± B12 - 4│M│2

Γsm = M* �����������������������2│M│2 (9)

B2 ± B22 - 4│N│2

ΓLm = N* �����������������������2│N│2

단,

전력증폭기(Power Amplifier)의 설계

72 EP&C 6. 2002

B1= 1 + │S11│2 - │S22│

2 - │Δ│2

B2= 1 + │S22│2 - │S11│

2 - │Δ│2

M = S11 - Δ S22*

N = S22 - Δ S11*

Δ = S11S22 - S12S21

이와 같이 동시에 입출력 정합을 구현하 을 경우 얻

어지는 증폭기 이득은 최 가용 이득 (MAG, Maxi-

mum Available Gain)이라고 부르며, 다음과 같은 S

파라미터의 고유식으로 나타낼 수 있다.

MAG =│S21/S12│(K± K2 - 1) (10)

K＜1일때는, 식 (10)이 복소수가 되어 MAG가 정

의되지 않는다. HBT나, MESFET, HEMT 등의 고주

파 특성이 좋은 능동소자에서는 낮은 주파수(＜1~

2GHz)에서는 거의 K＜1이 된다. 이 경우 전력 이득의

목표 기준으로 다음과 같은 식으로 구하여지는 최 안

정 이득(MSG, Maximum Stable Gain)가 쓰인다.

MSG는 정합회로에 손실을 주어 K가 1이 되도록 하

을 때의 이득이다.

즉,

│S21│MSG = �������� (11)

│S12│

pecialF eatureSpecial FeatureS

그림 9. (a) 그림 6의 트랜지스터를 이용한 이득 정합 증폭기 회로와 (b) S 파라미터 특성

(a)

(b)

S1freq=2.000GHzS(1,1)=0.011 / 38.187impedance = Z0*(1.018 + j0.014)

S(2

,2)

S(1

,1)

MA

XG

ain1

dB(S

(2,1

))

freq (1.900GHz to 2.100GHz)

S1S2

m2

rS = rIN*

rIN

+

-

+

- +

-

+

-

rL = rOUT*

rOUT

m3

freq, GHz

14

12

10

8

6

4

2

0

1.90 1.92 1.94 1.96 1.98 2.00 2.02 2.04 2.06 2.08 2.10

S2freq=2.000GHzS(2,2)=0.005 / 118.573impedance = Z0*(0.996 + j0.008) m2

freq=2.000GHz

MAXGain1=12.046

m3

freq=2.000GHz

dB(S(2,1)=12.044

73

이다. 이와 같은 MAG 및 MSG는 증폭기의 이득의 목

표로써 유용하게 쓰인다. 단, MAG와 MSG는 한 점의

주파수의 정합으로 얻어진 이득인데 반하여 실제 증폭

기에서는 어떤 주파수 역을 커버하여 이득을 얻을 필

요가 있으며, 그 이득은 꼭 MAG와 MSG에 미치지 못

하게 된다. 따라서 MAG와 MSG는 이득의 상한의 기

준으로 보아야 할 것이다.

그림 9는 그림 6의 트랜지스터를 이용하여 입/출력

을 동시에 공액 정합하 을 때의 증폭기의 S 파라미터

특성을 보이고 있다. 그림 9 (b)에서 알 수 있듯이 증

폭기의 소신호 전력 이득 S21이 MAG/MSG와 일치하

고 있다. 전력증폭기의 입력 정합은 그림 9의 입력측

정합회로를 사용하게 될 것이다.

출력 정합회로 설계와 전력증폭기 특성

증폭기의 입력 전력을 증가시키면 출력 전력은 입력

전력에 1차 비례하여 증가하지 않고 포화되는 상태가

된다. 이는 증폭용 능동소자(트랜지스터)에 인가되는

전압/전류 크기가 소자의 동작 역의 한계에 도달하

기 때문이다. 이와 같이 전력증폭기는 신호를 다루

기 때문에 회로 설계 자체가 비선형 회로 설계가 된다.

정합회로는 R, L, C, 및 전송선로 등을 사용하는 한에

있어서 선형이기 때문에, 능동소자의 비선형 파라미터

를 어디까지 다루어야 하는 어려운 문제가 발생한다.

load-pull 및 source-pull 측정으로 증폭기에 사용되는

능동소자 자체의 최적 신호원 임피던스와 최적 부하 임

피던스를 알게 되면, 능동소자의 입력 및 출력 단자에

서 바라본 신호원 임피던스 및 부하 임피던스가 최적값

과 일치하도록 입력 및 출력 정합회로를 도입하면 전력

증폭기를 설계할 수 있다. 일반적으로 트랜지스터의 이

득 정합과 전력 정합의 입/출력 전력특성을 그림 10에

보이고 있다. 앞서 설명한 소신호의 선형 증폭기에서는

선형 역의 선형 이득을 우선한 이득 정합의 최적 부

하 임피던스가 되도록 정합회로를 설계한다. 한편, 전

력증폭기에서는 이득보다도 출력을 우선적으로 고려하

전력증폭기(Power Amplifier)의 설계

그림 10. 트랜지스터 출력측의 전력 정합과 이득 정합상태의 입/출력 전력

특성

출력 전력[dBm]

입력 전력[dBm]

P1-dB(power)

P1-dB(gain)

출력 정합

이득 정합

그림 11. source/load-pull 측정계 개략도

네트워크 분석

SW SW트랜지스터 출력튜너

전력계

입력튜너

74 EP&C 6. 2002

여야 하므로 포화출력을 높일 수 있는 전력 정합의 최

적 부하 임피던스로 정합회로를 설계한다. 그림 10에

보이는 바와 같이, 전력 정합은 이득 정합과 비교하여

선형 이득은 약간 저하되지만, 증폭기의 선형 역의

한계를 나타내는 1-dB 이득 압축점 출력전력 (P1-db)와

포화 출력 전력이 커진다.

전력증폭기와 같은 비선형 회로에서 모든 회로 구성

요소가 비선형 소자가 아니며, 그림 8에서 보이는 바와

같이 비선형 소자는 트랜지스터 등의 능동소자이며 입/

출력의 정합회로는 선형소자로 구성되어 있다. 트랜지

스터의 비선형성은 신호 모델 파라미터에 의하여 표

현된다. 트랜지스터의 비선형성은 시간함수로 표현된

다. 그러나, 선형인 입/출력 정합회로를 표현하기 위해

서는 임피던스 차는 주파수 역의 함수를 사용하는 것

이 계산하기에 용이할 것이다. 비선형 부분과 선형 부

분의 접점(node)인 트랜지스터의 입/출력단자에서, 트

랜지스터에서의 시간함수로 전류와 전압값을 비교하

여, 오차가 최소로 되도록 반복 계산에 의하여 어떤 값

에 수렴시킴으로써 비선형 회로의 전압과 전류값을 얻

을 수 있다. 이와 같은 방법은 HB(Harmonic Balan-

ce)법이라 하여 일반적으로 전력증폭기를 포함하는 비

선형 회로를 시뮬레이션하는 방법이다.

pecialF eatureSpecial FeatureS

그림 12. (a) load-pull 측정 회로도 (b) 측정 결과

(a)

(b)

indep(PAE_contours_p) (0.000 to 56.000)indep(Pdel_contours_p) (0.000 to 54.000)

Pde

l_co

ntou

rs_p

PA

E_c

onto

urs_

p

PAE Max. (rPAE)

+

-

Pout MAX.(rP)

ropt r = 0.689 + j 1.051

+

-

+

-

+ -

75

이와 같은 이론적 해석 방법에서 실험적으로 트랜지

스터의 비선형성을 표현하는 방법을 얻어 낼 수 있다.

즉, 트랜지스터가 높은 출력 전력을 내기 위한 비선형

동작을 할 때, 선형인 입/출력 정합회로의 조건을 기본

파 및 고조파 함수로 나타낼 수 있는 방법이다. 이 방법

은 트랜지스터의 비선형 파라미터를 그 로 나타내고

있지는 않지만 선형인 외부 정합회로를 어떤 일정조건

으로 놓아두면, 반드시 트랜지스터 내부에서 원하는 비

선형 동작이 발생된다. 트랜지스터가 증폭작용을 하고

있기 때문에 신호진폭은 입력측보다 출력측이 더 크며,

통상 비선형성은 출력측에서 강하게 나타난다. 그러므

로 위에서 서술한 실험적 방법을 출력 정합회로에만 적

용하는 load-pull 측정이 사용되고 있다.

고출력 정합의 최적 신호원 임피던스와 최적 부하 임

피던스의 측정계인 source/load-pull 측정계의 개략도

를 그림 11에 보이고 있다. 능동소자에 원하는 신호 레

벨을 입력하고, 입력측과 출력측의 튜너(tuner)를 상

호적으로 조정하면서 실제 동작상태에서 측정한다. 이

측정을 신호원 측에서는 source-pull 측정, 부하측에서

는 load-pull 측정이라 한다. 현재는 튜너의 임피던스

위치를 스미스 차트 상에 분산되는 수 백점 이상의 임

피던스에 응시켜 각 임피던스 점에서의 출력 및 효율

전력증폭기(Power Amplifier)의 설계

그림 13. (a) 완성된 전력증폭기 (b) 입/출력 전력 특성

(a)

(b)

-10 -8 -6 -4 -2 0 2 4 6 8 10

16

14

12

10

8

6

4

2

0

50

40

30

20

10

0

RFpower

Pou

tG

ain

PA

E1

B

C

A

+

-

+

rS = rIN*

rIN rOUT

ropt

-

+

-

+

-

76 EP&C 6. 2002

등을 입력 레벨을 변화시키면서 RF 전력 특성 값을 자

동으로 측정하는 측정 장치가 주로 사용된다. load-

pull 측정에서는, 먼저 공액 정합회로로 신호원의 가용

전력(available power)을 트랜지스터에 입력시킨다.

그 후, 출력측에 튜너를 이용하여 출력 정합회로를 바

라본 여러 임피던스에서 출력전력, 전력효율 등을 직

접 얻어 마킹하여 놓고, 모든 임피던스의 측정이 끝난

후에 같은 출력전력 또는 전력효율을 선으로 이어서

그림 12와 같은 등전력등고선(power contour) 또는

등효율등고선(PAE contour)을 얻는다. 그 후에는 원

하는 전력레벨과 전력효율에 맞는 출력 임피던스를 결

정하여 출력측 정합회로를 설계하면 전력 증폭기는 완

성된다.

그림 12는 그림 10의 입력측 정합회로를 설계한 후

출력측에 튜너를 연결시켜 load-pull 측정을 한 결과를

보이고 있다.

그림 12에서 최 출력을 얻는 출력 임피던스는 ΓP

점의 임피던스이며 등전력의 등고선 간격은 1dB/

step를 나타내고 있다. 반면에 최 전력 부가효율을

얻는 출력 임피던스는 ΓPAE점의 임피던스이며, 등효

pecialF eatureSpecial FeatureS

그림 14. 그림13의 A, B, C 점에서의 출력 전압 및 전류 파형

((aa)) AA점점 ((aa)) BB점점

((cc)) CC점점

0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0

2.0

1.5

1.0

0.5

0.0

-0.5

-1.0

-1.5

-2.0

0.05

0.04

0.03

0.02

0.01

0.00

-0.01

-0.02

-0.03

-0.04

-0.05

time, nsec

ts(v

out[3

0,::]

ts(I_Probe1.i[30,::])

0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0

2.0

1.5

1.0

0.0

-0.5

-1.0

-1.5

-2.0

0.05

0.04

0.03

0.02

0.01

0.00

-0.01

-0.02

-0.03

-0.04

-0.05

time, nsec

ts(v

out[1

,::]

ts(I_Probe1.i[1,::])

0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0

2.0

1.5

1.0

0.0

-0.5

-1.0

-1.5

-2.0

0.05

0.04

0.03

0.02

0.01

0.00

-0.01

-0.02

-0.03

-0.04

-0.05

time, nsects

(vou

t[12,

::]

ts(I_Probe1.i[12,::])

77

율 등고선 간격은 5%/step을 나타내고 있다. 이와 같

은 등고선을 이용하여 전력증폭기의 설계 목표에 맞는

즉, 출력 전력과 전력부가 효율을 목표에 모두 만족하

는 임피던스 ΓOPT(예를 들면 그림에서 Γopt)를 찾아

앞 절에서 설명한 정합회로 설계를 하여, 출력측 정합

회로로 부가하여 주면 전력증폭기가 완성된다. 완성된

전력증폭기의 회로도와 입/출력 전력 특성을 그림 13

에 보이고 있다.

그림 13에서 A점은 증폭기가 선형 역에서 동작하

는 상태이며, B점은 선형 이득이 1-dB 저하하는 출력

전력점 P1-dB를 나타내고 있다. P1-dB는 증폭기의 선형

역의 한계를 나타내는 지표가 되며 전력증폭기에서

가장 중요한 특성을 나타내는 값이다. C점은 증폭기가

비선형 역에서 동작하는 상태로 출력 전력이 포화되

고 있다. 그림 14에서는 이와 같은 상태에서 트랜지스

터의 출력 전류(컬렉터 전류) i(그래프의 오른쪽 Y축)

와 출력 전압(컬렉터전압) vout(그래프의 Y축)의 파형

을 보이고 있다. 선형 동작에 있는 A점에서는 i, vout가

모두 정현파형을 유지하고 있지만, P1-dB점인 B점에서

는 vout의 파형에 약간의 왜곡이 생기게 되며, 출력 전

력이 포화가 되는 C점에서는 정현파형이 매우 심하게

왜곡되는 것을 볼 수 있다. 또한, 증폭기에서 효율 특성

을 저하시키는 요인은 트랜지스터의 출력단자에서 전

류와 전압의 곱이“0”이 되지 않기 때문이다. 즉, 전

류∙전압 곱은 열로 발생되기 때문에 효율을 저하시키

는 요인이 된다. 따라서 전류가 흐르고 있을 상태에서

는 전압이 걸리지 않게 하며, 전압이 걸리는 경우에는

전류가 흐르지 않게 하는 상태가 이상적일 것이다.

마이크로파 통신시스템은 디지털 변조 방식을 사용

하고 있으며, 증폭기의 왜곡 특성이 중요한 평가 파라

미터로 되어가고 있다. 특히 전력증폭기에서는 큰 출력

을 얻으면서 고효율로 사용하기 위하여 능동소자 능력

의 한계 부근에서 사용하게 되며, 왜곡 특성에 하여

도 고려하여야 한다.

증폭기의 입력 신호 크기를 증가시키면, 출력 전력이

입력 전력에 비례하여 증가되지 않는(포화되는) 현상

이 발생한다. 포화가 발생하 을 때의 출력 전력 크기

를 이 증폭기의 포화 출력이라고 칭하며 증폭기의 출력

한계를 나타낸다.

증폭기 출력이 포화에 가까워지면, 신호의 진폭 파형

이 왜곡되는 진폭 왜곡과 출력 위상이 변화하는 위상

왜곡이 발생한다. 입력의 변화에 하여 이득이 변화한

다는 것은 진폭 왜곡이 발생되고 있다는 것을 의미한

다. 이와 같은 왜곡을 정량적으로 평가하는 방법으로

2-tone 측정이 사용되고 있다.

2-tone 측정은 주파수가 조금 다른 같은 크기의 두 개

의 신호를 증폭기에 입력시켜 출력에 발생하는 3차 상

호변조 왜곡 특성을 측정하는 방법이다. 3차 상호변조

왜곡 출력은 입력된 두 개의 신호로부터 두 신호의 주파

수의 차만큼 떨어진 양측에 출력되는 주파수 성분으로

되는 왜곡 성분으로 통상적으로는 증폭기의 역 내에

서 발생하기 때문에 설계에 고려하여줄 필요가 있다.

이와 같은 왜곡 특성은 실제 디지털 변조신호를 사용

하는 통신 시스템에서는 인접 채널 전력비(ACPR,

Ad-jacent Channel Power Ratio) 특성으로 나타나

며, 이와 같은 왜곡 특성을 개선시키기 위하여 FF

(feed-forward) 선형화, 궤환 선형화, 전치 및 후치 왜

곡 선형화 등 다양한 선형화 기법이 제안되고 있다.

전력증폭기(Power Amplifier)의 설계

[1] G. Gonzalez, "Microwave Transistor Amplifiers: Analysis and Design", Prentice Hall, 1997.

[2] S. C. Cripps, "RF Power Amplifiers for Wireless Communications", Artech House, 1999.

[3] M. Albulet, "RF power amplifiers", Noble Publishing Corp., 2001.

[4] M. Aikawa et al., "MMIC", 일본전자정보통신학회, 1997

[5] A. Katz, "SSPA Linearization," Microwave Journal, vol. 42, no.4, pp.22-44, April 1999.