RF LCmasu- · 2004-04-13 · Design Method of Wideband LC-VCO Design of Wideband LC-VCO Simulation...
1
0 0.25 0.5 0.75 1 1.25 1.5 -3 -2.5 -2 -1.5 -1 -0.5 0 0.5 Capacitacce [pF] Bias voltage [V] RF - LC - Y. Yoshiara, H. Sugawara, K. Okada, and K. Masu Masu Laboratory, Precision and Intelligence Laboratory, Tokyo Institute of Technology Background and Purpose of This Study Design Method of Wideband LC-VCO Design of Wideband LC-VCO Simulation Result Conclusion WLAN, WCDMA, GPS, PHS, DTV, UWB VCO Si LNA AGC ADC DAC PA LO SW QDEMO QMOD Base-band LSI PLL / VCO I Q LPF LPF Direct Convesion RF RF Front-End L C Vctrl Vdd Vout2 C I bias L Vout1 LC LC-VCO LC-VCO L : C : = pn a- or i-mode MOS MOS : Reconfigurable RF Circuit Design RF Ex. 2.4GHz 5GHz VCO , , , etc 2.4 5GHz LC-VCO WLAN 2.4 5GHz Dual-band WLAN 2.4 5GHz Dual-band Reconfigurable VCO VCO 2.4GHz VCO 5GHz Wideband VCO 2.4 5GHz LC-VCO LC-VCO RF VCO on-chip Variable Inductor h=10m m x Conductor plate 450m m spiral Inductor Conductor Plate Spiral Inductor Magnetic Flux Simulated by Ansoft HFSS , Wideband LC-VCO L C Vctrl Vdd V buffer Vout2 Vout1 50 Ω C V buffer 50 Ω I bias Vdd Proposed Wideband LC-VCO High-Q pn-diode MOS Device Parameter 0.35μm CMOS Vdd : 3.3V : HFSS (Ansoft) JSW J M SW bias JSW D M bias J D D PB V 1 C P PB V 1 C A C l L - + l L - = 0 1 2 3 4 5 6 0 100 200 300 400 500 600 700 Inductance [nH] Position of plate [ mm] 0 2 4 6 8 10 0 100 200 300 400 500 600 700 Quallity factor Position of plate [ mm] Wideband LC-VCO PMOS L=0.35μm W=140μm NMOS L=0.35μm W=50μm PMOS L=0.4μm W=100μm PMOS L=0.4μm W=200μm NMOS L=0.35μm W=30μm L C Vctrl Vdd V buffer Vout2 Vout1 50 Ω C V buffer 50 Ω I bias Vdd On-chip Variable Inductor LC-VCO Tuning Range : 2.4GHz 5.1GHz Phase Noise @100kHz-offset : -90.8 (2.45GHz) -91.1 (5.00GHz) FOM : 166 (2.45GHz) 171 (5.00GHz) Layout Image 900μm 1000μm Frequency Tuning Variable Inductor LC-VCO Phase Noise -150 -120 -90 -60 -30 0 10 3 10 4 10 5 10 6 10 7 Phase noise [dBc/Hz] Offset frequency [Hz] -150 -120 -90 -60 -30 0 10 3 10 4 10 5 10 6 10 7 Phase noise [dBc/Hz] Offset frequency [Hz] PMOS Model Parameter fOSC = 2.45GHz fOSC = 5GHz VOUT1 VOUT2 Reconfigurable RF Circuit Design - Wideband LC-type Voltage Controlled Oscillator - , , , 2 2.5 3 3.5 4 4.5 5 5.5 0.8 1.2 1.6 2 2.4 2.8 3.2 Oscillation frequency [GHz] Control voltage [V] Before inserting plate Inserting plate completely x =0mm x =200 mm x =300 mm x =350 mm x =650 mm bias V , VCO Offset-frequency Phase-noise Power-consumption Carrier-frequency
Transcript of RF LCmasu- · 2004-04-13 · Design Method of Wideband LC-VCO Design of Wideband LC-VCO Simulation...
0
0.25
0.5
0.75
1
1.25
1.5
-3 -2.5 -2 -1.5 -1 -0.5 0 0.5
Cap
acita
cce
[pF]
Bias voltage [V]
再構成動的再構成可能なRF回路設計 - 広帯域LC型電圧制御発振器 -
Y. Yoshiara, H. Sugawara, K. Okada, and K. Masu
Masu Laboratory, Precision and Intelligence Laboratory, Tokyo Institute of Technology
Background and Purpose of This Study
Design Method of Wideband LC-VCO
Design of Wideband LC-VCO
Simulation Result
Conclusion
近年の無線通信システム
無線通信システムの広帯域化 ⇒ WLAN, WCDMA, GPS, PHS, DTV, UWBへの対応
無線通信回路のオンチップ化 ⇒ 回路中のVCOをSi基板上で設計する必要
LNA AGC ADC
DACPA
LOSW
QDEMO
QMOD
Bas
e-ba
nd L
SI
PLL / VCOI Q
LPF
LPF
＜Direct Convesion 方式を用いたRF送受信回路＞
RF Front-End
L
CVctrl
Vdd
Vout2C
I bias
L
Vout1
＜雑音の少ないLC共振を用いたLC-VCO＞
一般的なLC-VCOの構成
L : スパイラルインダクタ
C : バラクタ = 電圧依存性を持つ容量素子 ⇒・逆バイアスpnダイオード ・a- or i-mode MOSバラクタ
MOS差動対 : 負性抵抗として働く
負性抵抗が共振回路の損失を補うことにより回路は発振する
目的
Reconfigurable RF Circuit Design⇒アナログRF回路をデジタル回路により制御する
・仮想的（時分割）な多機能化 Ex. 2.4GHz及び5GHz対応のVCO・製造後の回路特性の補償 モデル化誤差, 温度補償, 製造ばらつき, etc.
発振周波数2.4～5GHzの広帯域LC-VCOの実現
WLAN2.4 5GHzのDual-band
WLAN2.4 5GHzのDual-band
従来手法 Reconfigurable VCO
VCO2.4GHz用
VCO5GHz用
Wideband VCO2.4～5GHz
LC-VCOの広帯域化手法
LC-VCOの広帯域化
RF帯では回路中の寄生容量の影響が大きい
バラクタ容量が相対的に小さくなる
VCOの周波数可変範囲を大きくできない
新たな可変素子としてon-chip Variable Inductorを導入する
h=10µm
x
Conductor plate
450µm
spiral Inductor上方で導体板を動かすことによりインダクタンスを変化させる
Conductor Plate
Spiral Inductor
Magnetic Flux Simulated by Ansoft HFSS
導体板によりインダクタ鎖交磁束をを遮蔽する
磁束,インダクタンスの減少
導体板の位置によってインダクタンスを制御することができる
Wideband LC-VCOの回路構成及び設計方法
L
CVctrl
Vdd
V buffer
Vout2Vout1
50 ΩC
V buffer
50 Ω
I bias
Vdd
Proposed Wideband LC-VCO
①可変インダクタ設計・大きな可変範囲・High-Q
②バラクタ設計・逆バイアスpn-diode・バラクタサイズで周波数調整
③MOS差動対設計・発振条件を満たし、 最小サイズに設計
Device Parameter0.35µm CMOSVdd : 3.3V
可変インダクタの設計
電磁界シミュレーション : HFSS (Ansoft)
バラクタダイオードの設計
断面図
JSWJ M
SW
bias
JSWDM
bias
JDD
PBV1
CP
PBV1
CAC
−
⋅+
−
⋅=
空乏容量を算出
0
1
2
3
4
5
6
0 100 200 300 400 500 600 700
Indu
ctan
ce [n
H]
Position of plate [µm]
0
2
4
6
8
10
0 100 200 300 400 500 600 700
Qua
llity
fact
or
Position of plate [µm]
バラクタ容量特性
Wideband LC-VCOの設計
PMOSL=0.35µmW=140µm
NMOSL=0.35µmW=50µm
PMOSL=0.4µmW=100µm
PMOSL=0.4µmW=200µm
NMOSL=0.35µmW=30µm
L
CVctrl
Vdd
V buffer
Vout2Vout1
50 ΩC
V buffer
50 Ω
I bias
Vdd
On-chip Variable Inductorを用いることにより広帯域LC-VCOを設計した・Tuning Range : 2.4GHz ～ 5.1GHz・Phase Noise @100kHz-offset : -90.8 (2.45GHz) -91.1 (5.00GHz)
・FOM : 166 (2.45GHz) 171 (5.00GHz)
Layout Image
900µm
1000
µm
Frequency Tuning
導体板の位置により
発振周波数を制御可能
Variable InductorによりLC-VCOの広帯域化が可能になる
Phase Noise
-150
-120
-90
-60
-30
0
103 104 105 106 107
Pha
se n
oise
[dB
c/H
z]
Offset frequency [Hz]
-150
-120
-90
-60
-30
0
103 104 105 106 107
Pha
se n
oise
[dB
c/H
z]
Offset frequency [Hz]
導体板挿入前 導体板挿入後
原理
磁束変化の様子
接合への印加電圧 により容量値を制御PMOS Model Parameterを用いて設計
fOSC = 2.45GHz fOSC = 5GHz
VOUT1 VOUT2
Reconfigurable RF Circuit Design - Wideband LC-type Voltage Controlled Oscillator -
東京工業大学 精密工学研究所 益研究室
吉原 義昭, 菅原 弘雄, 岡田 健一, 益 一哉
2
2.5
3
3.5
4
4.5
5
5.5
0.8 1.2 1.6 2 2.4 2.8 3.2
Osc
illat
ion
frequ
ency
[GH
z]
Control voltage [V]
Before inserting plate
Inserting plate completely
x=0µm
x=200µm
x=300µm
x=350µm
x=650µm
世界最高性能
biasV
発振周波数
チップ面積削減, 設計容易化
アナログ回路
デジタル回路
VCOの性能を表す指標
Offset-frequencyPhase-noise
Power-consumption
Carrier-frequency
