Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção:...
Transcript of Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção:...
![Page 1: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/1.jpg)
Portas Lógicas CMOS
Paulo F. Butzen
![Page 2: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/2.jpg)
2/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Curso de Projeto de Circuitos Integrados
![Page 3: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/3.jpg)
3/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Curso de Projeto de Circuitos Integrados
Problema / Necessidade:
• Rastreamento bovino
• TV Digital
• Monitoramento de
Processos
• ...
Fluxo de Projeto Automatizado
Envio para
Fabricação
Definição da
Arquitetura
Biblioteca
de Células
Conjunto pré-
definido, projetado
e caracterizado de
portas lógicas
![Page 4: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/4.jpg)
4/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Outline
Apresentação dos projetos lógico, elétrico e físico de portas
lógicas CMOS combinacionais e sequenciais, bem como das
suas características elétricas e análise de desempenho
o Lógica de com chaves
o Transistor MOS como chave
o Lógica Combinacional CMOS
– Projeto Lógico
– Projeto Físico
– Características Temporais e de Potência
– Projeto Elétrico
o Lógica Sequencial
– Latches
– Flip-Flops
![Page 5: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/5.jpg)
5/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Lógica com Chaves
o Associação com Registro Hidráulico
Permite o fluxo de água
Tranca o fluxo de água
Chaves
![Page 6: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/6.jpg)
6/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Lógica com Chaves
o Associação com Registro Hidráulico
Existirá fluxo de água entre os pontos X e Y
se o “registro A” E se o “registro B” permitirem
X Y A B
A B A B A B A B
X Y X Y X Y X Y
![Page 7: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/7.jpg)
7/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
o Associação com Registro Hidráulico
Lógica com Chaves
A
B Existirá fluxo de água entre os pontos X e Y
se o “registro A” OU se o “registro B” permitirem
X Y
A
B
A
B
A
B
A
B
X Y X Y X Y X Y
![Page 8: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/8.jpg)
8/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Transistor MOS
NMOS PMOS
![Page 9: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/9.jpg)
9/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Transistor MOS como Chave
![Page 10: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/10.jpg)
10/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Transistor MOS como Chave
![Page 11: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/11.jpg)
11/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Portas Lógicas CMOS
o Família Lógica CMOS
– Plano Pull-up (PUP) é composto por
transistores PMOS
• NMOS não conduz bem o „1‟ lógico
– Plano Pull-down (PDN) é composto
por transistores NMOS
• PMOS não conduz bem o „0‟ lógico
– Somente funções negativas são
projetadas
• INV, NAND, NOR, ...
– As redes de transistores PUP e PDN
são complementares
![Page 12: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/12.jpg)
12/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Inversor CMOS
![Page 13: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/13.jpg)
13/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Inversor CMOS
![Page 14: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/14.jpg)
14/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Rede de Transistores
o Transistores NMOS em série
– Existirá um caminho condutivo SOMENTE se E1 = 1 ‘E’ E2 = 1
– Lógica NAND S = !(E1*E2)
![Page 15: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/15.jpg)
15/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Rede de Transistores
o Transistores NMOS em Paralelo
– Existirá caminho se E1 = 1 ‘OU’ E2 = 1
– Lógica NOR S = !(E1 + E2)
![Page 16: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/16.jpg)
16/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Rede de Transistores
o Transistores PMOS em série
– Existirá um caminho condutivo SOMENTE se E1 = 0 ‘E’ E2 = 0
– Porta lógica NOR
o Transistores PMOS em paralelo
– Existirá caminho se E1 = 0 ‘OU’ E2 = 0
– Porta lógica NAND
![Page 17: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/17.jpg)
17/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Porta Lógica NAND
o S = !(E1 * E2)
![Page 18: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/18.jpg)
18/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Porta Lógica NOR
o S = !(E1 + E2)
![Page 19: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/19.jpg)
19/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Portas Lógicas CMOS
o Regras Básica para construção:
– Considere que a equação lógica sempre seja negada.
Caso esta seja positiva, ao final será necessário
acrescentar um inversor na saída da porta.
– Projete uma associação de transistores NMOS para a rede
pull-down.
– Construa a rede pull-up com configuração complementar
a rede pull-down
![Page 20: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/20.jpg)
20/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Portas Lógicas CMOS
o S = !(A + (B*C))
1. Considere que a equação
lógica sempre seja negada.
(Caso esta seja positiva, ao final
será necessário acrescentar um
inversor na saída da porta).
2. Projete uma associação de
transistores NMOS para a
rede pull-down.
3. Construa a rede pull-up com
configuração complementar
a rede pull-down
![Page 21: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/21.jpg)
21/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Projeto Físico
o Desenho do Leiaute das máscaras para fabricação do
circuito integrado.
o Envolve:
– Regras de Desenho (design rules)
– Associações dos transistores
– Posicionamento de transistores, fios e contatos
![Page 22: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/22.jpg)
22/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Regras de Desenho
o Definição das menores larguras e distâncias entre as
camadas do leiaute
o Dimensões mais importantes
– Comprimento do canal (L):
• Em circuitos digitais, usualmente é o comprimento mínimo permitido pela tecnologia CMOS escolhida
– Largura do canal (W):
• Definido pelo projetista com base
na área e no desempenho desejado
![Page 23: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/23.jpg)
23/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Regras de Desenho
Fonte: Fernanda Kastensmidt, EMicro2005
![Page 24: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/24.jpg)
24/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Regras de Desenho
Fonte: Fernanda Kastensmidt, EMicro2005
![Page 25: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/25.jpg)
25/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Leiaute Transistor MOS
Co
rte
Tra
ns
ve
rsa
l L
eia
ute
![Page 26: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/26.jpg)
26/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Inversor CMOS – Projeto Físico
![Page 27: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/27.jpg)
27/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Inversor CMOS – Projeto Físico
![Page 28: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/28.jpg)
28/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
NAND CMOS – Projeto Físico
![Page 29: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/29.jpg)
29/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Compartilhamento de Difusão
Fonte: José Guntzel, EMicro2010
Transistores em Paralelo Transistores em Série
![Page 30: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/30.jpg)
30/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Caminho de Euler
o É um caminho que passa por cada
transistor do circuito exatamente um vez
– # difusões = # caminhos
– Casamento de Poli = Matching das
entradas
![Page 31: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/31.jpg)
31/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
NAND CMOS – Projeto Físico
![Page 32: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/32.jpg)
32/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
NOR CMOS – Projeto Físico
![Page 33: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/33.jpg)
33/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Porta Lógica Complexa
![Page 34: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/34.jpg)
34/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Características de Desempenho – Definição Atraso
![Page 35: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/35.jpg)
35/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Atraso de Propagação
o Aproximação por circuito RC
![Page 36: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/36.jpg)
36/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Atraso de Propagação
o Dependências do Atraso:
– Tamanho dos transistores
• Maior o W dos transistores maior a capacidade de corrente
Maior o desempenho
– Modelo RC: Maior o W Menor R
2 4 6 8 10 12 142
2.2
2.4
2.6
2.8
3
3.2
3.4
3.6
3.8x 10
-11
S
t p(s
ec)
(carga fixa)
![Page 37: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/37.jpg)
37/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Atraso de Propagação
o Dependências do Atraso:
– Capacitância de saída
• Menor a capacitância de saída Menor a quantidade de carga que deverá fluir pelos transistores Maior o desempenho
– Modelo RC: Maior Capacitancia de Saída Maior C
– Rede de transistores
![Page 38: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/38.jpg)
38/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Atraso de Propagação
o Dependência
– Influência do slope do sinal de entrada
• Desconsiderada na aproximação por circuito RC
![Page 39: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/39.jpg)
39/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Característica de Potência – Definição de Potência
o Pswitching depende da carga e descarga das
capacitâncias do circuito
o PShort-circuit ocorre quando ambas redes de
transistores PMOS e NMOS estão
parcialmente conduzindo durante uma
transição
o Pstatic é o consumo indesejado quando o
circuito não realiza nenhuma operação
(dispositivo não ideal)
![Page 40: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/40.jpg)
40/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Característica de Potência – Low Power Design
o Redução da Potência Dinâmica
– VDD: utilizar a menor tensão de alimentação possível
– a: evitar chaveamentos desnecessários
• clock gating, sleep mode
– C: transistores menores, fios de roteamento mais curtos
– f: utilizar a menor frequencia possível
o Redução da Potência estática
– Uso “seletivo” de transistores com baixa tensão de limiar (Vth)
– Explorar técnicas de redução:
• Transistores em série (stack effect)
• Polarização do substrato
• Redução da temperatura
![Page 41: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/41.jpg)
41/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Outras Famílias Lógicas
![Page 42: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/42.jpg)
42/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
o Cruciais em circuitos síncronos
– Desempenho / área / Potência
o 2 mecanismos de armazenamento
– Feedback positivo (Inversor de realimentação)
– “Charge-based” (Alta impedância)
COMBINATIONALLOGIC
Registers
Outputs
Next state
CLK
Q D
Current State
Inputs
![Page 43: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/43.jpg)
43/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
o Pass Transistors
– Transistores (literalmente) utilizados como chaves
g
s d
g = 0
s d
g = 1
s d
0 strong 0
Input Output
1 degraded 1
g
s d
g = 0
s d
g = 1
s d
0 degraded 0
Input Output
strong 1
g = 1
g = 1
g = 0
g = 0
![Page 44: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/44.jpg)
44/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
o Transmission gates
![Page 45: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/45.jpg)
45/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
o Inversor Tri-State
– Saída em Alta impedância quando EN = 0
EN A Y
0 0 Z
0 1 Z
1 0 0
1 1 1
A Y
EN
A Y
EN
EN
![Page 46: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/46.jpg)
46/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
o Latch versus Register/Flip-Flop
Latch – Sensível a nível Flip-Flop – Sensível a borda
Positive Level Sensitive Latch Positive Edge Sensitive Flip-Flop
![Page 47: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/47.jpg)
47/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
o Projeto Latch D
o Operação Latch
![Page 48: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/48.jpg)
48/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
o Projeto Flip-Flop
o Operação Flip-Flop
![Page 49: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/49.jpg)
49/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Circuitos Sequenciais
![Page 50: Portas Lógicas CMOS · 2013. 5. 19. · Portas Lógicas CMOS o Regras Básica para construção: –Considere que a equação lógica sempre seja negada. Caso esta seja positiva,](https://reader036.fdocuments.net/reader036/viewer/2022081411/60a8e3ec6ca3650cd547a089/html5/thumbnails/50.jpg)
50/51 SIM/EMICRO 2013 Porto Alegre, Brasil - Abril/2013
Bibliografia
o RABAEY, J; CHANDRAKASAN, A.; NIKOLIC, B. Digital Integrated
Circuits: a design perspective. 2nd Edition. Prentice Hall, 2003.
o WESTE, Neil; HARRIS, David. CMOS VLSI Design: a circuits and
systems perspective. Addison-Wesley, 3nd Edition, 2004.
o UYEMURA, John P. CMOS Logic Circuit Design. Kluwer Academic
Publishers, February 1999.