PENGENDALI PENJEJAK ORIENTASI MATAHARI DENGAN METODE FUZZY LOGIC

PENGENDALI PENJEJAK ORIENTASI MATAHARI DENGAN METODE FUZZY LOGIC BERBASIS

MIKROKONTROLER

SKRIPSI

Oleh

Muhammad Bahrul Efendi NIM 031910201125

PROGRAM STUDI STRATA SATU JURUSAN TEKNIK ELEKTRO

FAKULTAS TEKNIK UNIVERSITAS JEMBER

2008

PENGENDALI PENJEJAK ORIENTASI MATAHARI

DENGAN METODE FUZZY LOGIC BERBASIS

MIKROKONTROLER

SKRIPSI

diajukan guna melengkapi tugas akhir dan memenuhi salah satu syarat

untuk menyelesaikan Program Studi Teknik Elektro (S1)

dan mencapai gelar Sarjana Teknik

Oleh

Muhammad Bahrul Efendi

NIM 031910201125

PROGRAM STUDI STRATA SATU

JURUSAN TEKNIK ELEKTRO

FAKULTAS TEKNIK

UNIVERSITAS JEMBER 2008

ii

PERSEMBAHANPERSEMBAHANPERSEMBAHANPERSEMBAHAN

Skripsi ini merupakan karya yang tak terlupakan bagiku yang berisikan

harapan dan manfaat untuk kehidupan manusia menuju kehidupan yang lebih baik.

Oleh karena, karya ini ingin saya persembahkan untuk:

1. Kedua orang tuaku, Ayahanda H.A. Masjkur, BA., dan Ibunda Hj.R. Widji

Astuti

2. Kakakku Mas Ghofur R.A. dan Mbak Siti Zullaiha

3. Kakakku Mas Agus I.A. dan Mbak Pongky Oktavia

4. Kakakku Mas Joko Lelono dan Mbak Alin Hidayati

5. Para keponakanku Chiko, Farhan, Cita dan Burhan semoga jadi anak yang sholeh

dan sholehah

6. Para kerabat dan sanak family yang masih menjunjung tinggi nilai kekeluargaan

7. Sang penyejuk hati “A-chay”, yang jauh dimata dekat dihati;

8. Almamater Fakultas Teknik Universitas Jember;

9. Semua orang yang mengembangkan teknologi alternatif untuk kehidupan manusia yang

lebih baik;

10. Dan semua orang yang membaca skripsi ini.

iii

MOTTOMOTTOMOTTOMOTTO

Allah akan meninggikan orang-orang yang beriman di antara kamu dan

orang-orang yang diberi ilmu pengetahuan beberapa derajat.

(Terjemahan Surat Al-Mujadalah Ayat 11)

Orang yang beruntung adalah orang yang hari ini lebih baik dari hari kemarin, orang yang merugi

adalah orang yang hari ini sama dengan hari kemarin, sedangkan orang yang celaka adalah orang

yang hari ini lebih buruk dari hari kemarin.

(H.R. Bukhari Muslim)

Tidak ada yang tidak mungkin dilakukan dalam kehidupan ini, kecuali jika Allah SWT. sudah

berkehendak lain.

(Rho_el)

Apa yang memberikan kita kepastian dalam hidup kita adalah keberanian

(Rho_el)

iv

PERNYATAAN

Saya yang bertanda tangan di bawah ini:

Nama : Muhammad Bahrul Efendi

NIM : 031910201125

Menyatakan dengan sesungghnya bahwa karya ilmiah yang berjudul Pengendali

Penjejak Orientasi Matahari dengan Metode Fuzzy Logic Berbasis Mikrokontroler

adalah benar-benar hasil karya sendiri, kecuali jika dalam pengutipan substansi

disebutkan sumbernya, dan belum pernah diajukan pada institusi mana pun, serta

bukan karya jiplakan. Saya bertanggng jawab atas keabsahan dan kebenaran isinya

sesuai dengan sikap ilmiah yang harus dijunjung tinggi.

Demikian pernyataan ini saya buat dengan sebenarnya, tanpa adanya

tekanan dan paksaan dari pihak mana pun serta bersedia mendapat sanksi akademik

jika ternyata di kemudian hari pernyataan ini tidak benar.

Jember, Juni 2008

Yang menyatakan,


NIM 031910201125

v

SKRIPSI


DENGAN METODE FUZZY LOGIC BERBASIS

MIKROKONTROLER

Oleh


NIM 031910201125

Pembimbing

Dosen Pembimbing Utama : Andi Setiawan, ST., MT.

Dosen Pembimbing Anggota : Saiful Bukhori, ST., M.Kom.

vi

Penguji II

Sumardi, ST., MT.

NIP. 132 206 138

LEMBAR PENGESAHAN

Skripsi berjudul Pengendali Penjejak Orientasi Matahari dengan Metode Fuzzy

Logic Berbasis Mikrokontroler telah diuji dan disahkan oleh Fakultas Teknik Jurusan

Teknik Elektro, Universitas Jember pada:

Hari : Kamis

Tanggal : 26 Juni 2008

Tempat : Program Studi Strata Satu Jurusan Teknik Elektro Fakultas Teknik

Universitas Jember

Menyetujui,

Penguji I

H.R.B. Moch. Gozali, ST., MT.

NIP. 132 231 416

Penguji III

H. Samsul Bachri M., ST., M.MT.

NIP. 132 206 139

Mengesahkan

Dekan,

Ir. Widyono Hadi, MT.

NIP. 131 832 307

Pembimbing Utama (Ketua Penguji)

Andi Setiawan, ST., MT.

NIP. 132 162 513

Pembimbing Pendamping (sekretaris)

Saiful Bukhori, ST., M.Kom.

NIP. 132 125 681

vii

Pengendali Penjejak Orientasi Matahari dengan Metode Fuzzy Logic

Berbasis Mikrokontroler


Jurusan Teknik Elektro, Fakultas Teknik, Universitas Jember

ABSTRAK

Photovoltaic cell merupakan piranti elektronik yang dapat mengubah energi cahaya

matahari menjadi energi listrik. Kendala yang dihadapi adalah siklus harian dan

siklus tahunan dari bumi yang menyebabkan posisi matahari yang berubah-ubah

sehingga menyebabkan kurang optimalnya Photovoltaic cell dalam pengkonversian

energi cahaya matahari menjadi energi listrik. Penelitian ini menggunakan sistem

kendali fuzzy logic untuk mengatur posisi photovoltaic cell untuk selalu tegak lurus

menghadap matahari dengan manggunakan empat sensor cahaya (LDR) untuk

mendeteksi posisi matahari dari alat penjejak matahari. Kemudian data yang

diperoleh dari pengukuran daya yang dihasilkan photovoltaic cell dengan sistem

penjejak matahari dibandingkan dengan pengukuran daya yang dihasilkan

photovoltaic cell yang tidak menggunakan sistem penjejak matahari.

Kata Kunci: matahari, photovoltaic cell, fuzzy logic, mikrokontroler

viii

Sun Oriented Tracking Controller using Fuzzy Logic Method

Based on Microcontroller


Electrical Engineering, Engineering Faculty, Jember University

ABSTRACT

Photovoltaic cell is electronic device that can convert the sunlight energy become the

electric energy. The problem are day and year cycle of the earth that can change

position of the sun that caused conversion energy from sunlight energy into electric

energy of photovoltaic cell does not work optimum. This research is used fuzzy logic

control to set position of photovoltaic cell looks out into the sun with four light

sensors (LDR) to detect position of the sun from the sun tracker. Then, power

measuring data from photovoltaic cell that used solar tracker compared with power

measuring data from photovoltaic cell that does not used solar tracker.

Keyword: the sun, photovoltaic cell, fuzzy logic, microcontroller

ix

RINGKASAN

Pengendali Penjejak Orientasi Matahari dengan Metode Fuzzy Logic Berbasis

Mikrokontroler, Muhammad Bahrul Efendi, 031910201125; 2008; 63 halaman;

Jurusan Teknik Elektro Fakultas Teknik Universitas Jember.

Photovoltaic cell merupakan piranti elektronik yang dapat mengkonversi

energi cahaya matahari menjadi energi listrik. Namun dalam proses konversi energi

pada photovoltaic cell ini dipengaruhi banyak faktor yang dapat mengurangi

optimalisasi pengkonversian energi. Diantaranya adalah faktor orientasi terhadap

matahari yang selalu berubah-ubah yang dapat mengurangi optimalisasi photovoltaic

cell dalam pengkonversian energi matahari menjadi energi listrik. Oleh karena itu

diperlukan suatu alat yang dapat mengatur pergerakan photovoltaic cell untuk selalu

tegak lurus menghadap matahari dengan tujuan untuk mendapatkan daya keluaran

yang optimal.

Sistem Kendali Fuzzy adalah suatu metode kontrol menggunakkan tahapan

himpunan, proses fuzzyfikasi, proses aturan fuzzy, dan proses defuzzyfikasi. Teknik

perancangan sistem pengendali penjejak orientasi matahari ini menggunakan metode

Fuzzy Logic. Dalam sistem ini terdapat empat variabel masukan yang berasal dari

keempat sensor cahaya (LDR) dan dua sistem keluaran berupa dua motor DC yang

menggerakkan photovoltaic cell secara dual axis. Dengan aturan yang disesuaikan

dengan kondisi, maka motor DC akan menggerakkan photovoltaic cell menyesuaikan

dengan posisi matahari dari sistem penjejak orientasi matahari.

Penelitian ini dilakukan sepenuhnya di Laboratorium Konversi Energi

Listrik pada bulan September 2007 sampai dengan bulan Juni 2008. Penelitian ini

dilakukan dengan beberapa metode yaitu; perancangan mekanik yang dapat bergerak

secara dual axis, perancangan hardware dan perancangan software pengendali

dengan metode Fuzzy Logic.

x

Hasil dari penelitian ini adalah sistem mekanik dapat berjalan dengan

sempurna, sensor cahaya (LDR) yang menghadap 4 penjuru arah mata angin dapat

memetakan posisi matahari terhadap sistem penjejak orientasi matahari, sistem dapat

mengikuti perubahan posisi matahari terhadap posisi sistem penjejak orientasi

matahari setiap satu jam sekali dengan asumsi untuk penghematan catu daya yang

dipakai untuk menggerakkan sistem penjejak orientasi matahari.

Kesimpulan yang didapat dari hasil analisis dan pembahasan penelitian ini

adalah sistem penjejak orientasi matahari dapat berjalan dengan baik dan dapat

mendeteksi posisi matahari terhadap sistem penjejak orientasi matahari dan dapat

mengikuti pergerakan matahari secara periodik serta nilai daya yang dihasilkan

photovoltaic cell yang menggunakan sistem penjejak orientasi matahari mempunyai

nilai yang lebih tinggi dibandingkan dengan nilai daya yang dihasilkan photovoltaic

cell yang tidak menggunakan sistem penjejak orientasi matahari.

xi

PRAKATA

Puji Syukur ke hadirat Allah SWT atas segala rahmat dan karunia-Nya

sehingga skripsi yang berjudul Pengendali Penjejak Orientasi Matahari dengan

Metode Fuzzy Logic Berbasis Mikrokontroler dapat terselesaikan. Skripsi ini disusun

untuk memenuhi salah satu syarat untuk menyelesaikan pendidikan strata satu (S1)

pada Jurusan Teknik Elektro Fakultas Teknik Universitas Jember.

Penyusunan skripsi ini tidak lepas dari bantuan berbagai pihak. Oleh karena

itu, ingin disampaikan ucapan terima kasih kepada:

1. Ir. Widyono Hadi, MT., selaku Dekan Fakultas Teknik;

2. H.R.B. Moch. Gozali, ST., MT., selaku Ketua Jurusan Teknik Elektro

Universitas Jember;

3. Andi Setiawan, ST., MT., selaku dosen pembimbing pertama dan

Saiful Bukhori, ST., M.Kom.,. selaku dosen pembimbing kedua yang telah

bersabar membimbing, meluangkan banyak waktu, pikiran, perhatian dan tenaga

serta selalu memberikan semangat dalam penulisan skripsi ini;

4. H.R.B. Moch. Gozali, ST., MT., selaku Penguji I, Sumardi, ST., MT., selaku

Penguji II dan H. Samsul Bachri, ST., M.MT., selaku Penguji III;

5. PT. Caturmukti Pratama, selaku donatur Photovoltaic Cell;

6. Ayahanda H.A. Masjkur, BA., dan Ibunda Hj.R. Widji Astuti tercinta yang tak

pernah lelah memberikan cinta, kasih sayang, pelajaran hidup, semangat dan

do’a dalam setiap langkahku selama ini;

7. Kakak-kakakku, Mas Ghofur R.A., Mas Agus I.A. dan Mbak Alin Hidayati yang

telah membimbingku dan menemaniku dari aku mulai melihat hingga sekarang;

8. Guru-guruku yang telah sudi menurunkan ilmunya kepadaku, semoga

bermanfaat bagi kehidupanku dan kehidupan umat manusia;

9. Almamater Fakultas Teknik Universitas Jember yang telah memberikan wadah

perjuanganku;

xii

10. Teman-teman Teknik Elektro UNEJ ’03, HME, RISTEK, b-TEK, UKM

Robotika, KKT kel XV, Laborats yang telah menemani perjuanganku di Fakultas

Teknik UNEJ;

11. Mantan anggota Nanas X dan Markas Serudji 64 (A-, Akbar, Arip, Ashadebi,

Fahmi, Shodex, Udienz, ARY dan Yanuar) yang telah menemaniku dalam suka

dan duka;

12. Para penunggu Lab. (Wonokairoen, Krebo, bundu, OZI’, Dini, Becak Gila,

Panjoel Lagi) yang telah menemaniku menyelesaikan skripsi ini;

13. Titis Hapsari P. yang telah memberikan semangat dan perhatiannya selama ini;

14. Semua orang yang telah banyak membantuku selama ini yang tidak mungkin

disebutkan dalam karyaku ini.

Segala kritik dan saran dari semua pihak demi kesempurnaan skripsi ini

senantiasa diharapkan. Akhirnya berharap semoga skripsi ini dapat bermanfaat.

Jember, Juni 2008

Penyusun

xiii

DAFTAR ISI

Halaman

HALAMAN JUDUL ............................................................................................ i

HALAMAN PERSEMBAHAN ........................................................................... ii

HALAMAN MOTTO ........................................................................................... iii

HALAMAN PERNYATAAN............................................................................... iv

HALAMAN PEMBIMBINGAN ......................................................................... v

HALAMAN PENGESAHAN .............................................................................. vi

ABSTRAK ............................................................................................................. vii

RINGKASAN ....................................................................................................... ix

PRAKATA ............................................................................................................ xi

DAFTAR ISI ......................................................................................................... xiii

DAFTAR TABEL ................................................................................................. xvi

DAFTAR GAMBAR ............................................................................................ xvii

DAFTAR LAMPIRAN ........................................................................................ xx

BAB 1. PENDAHULUAN ................................................................................. 1

1.1 Latar Belakang ............................................................................ 1

1.2 Rumusan Masalah ....................................................................... 2

1.3 Batasan Masalah ......................................................................... 3

1.4 Tujuan dan Manfaat .................................................................... 3

1.4.1 Tujuan ............................................................................... 3

1.4.2 Manfaat ............................................................................. 3

BAB 2. TINJAUAN PUSTAKA ........................................................................ 4

2.1. Orientasi Terhadap Matahari .................................................... 4

2.2. Sel Surya ...................................................................................... 5

2.2.1 Modul dan Array ......................................................... 6

2.2.2 Persamaan Rangkaian Listrik Solar Cell ........................... 6

2.2.3 Tegangan Open Circuit dan Arus Hubung Singkat ........... 7

xiv

2.2.4 Faktor Pengoperasian Solar Cell........................................ 9

2.3. Logika Fuzzy ................................................................................ 11

2.3.1 Himpunan Fuzzy ............................................................... 12

2.3.2 Fuzzyfikasi ........................................................................ 13

2.3.3 Penyusunan Aturan Pengendalian...................................... 14

2.3.4 Defuzzyfikasi ..................................................................... 14

2.3.5 Kontroler Logika Fuzzy ..................................................... 15

2.4. Mikrokontroler AT89S52 ........................................................... 15

2.4.1 Deskripsi Mikrokontroler AT89S52 ................................. 16

2.4.2 Struktur Memori................................................................. 18

2.5. ADC (Analog to Digital Converter) ............................................. 19

2.5.1 Fitur dan Spesifikasi Teknis .............................................. 20

2.6. LDR (Light Dependent Resistor) ................................................ 20

2.7. Penguat Operasional (OP-AMP) ................................................ 21

2.8. Encoder.......................................................................................... 22

2.8.1 Rotary Encoder Absolut .................................................... 23

2.8.2 Relative Rotary Encoder .................................................... 24

2.9. Motor DC ...................................................................................... 24

BAB 3. METODE PENELITIAN ..................................................................... 34

3.1. Waktu dan Tempat Penelitian .................................................. 28

3.2. Alat dan Bahan ............................................................................ 28

3.2.1 Hardware ......................................................................... 28

3.2.2 Software ............................................................................ 28

3.3. Tahap Penelitian.......................................................................... 29

3.4. Perancangan Perangkat Keras .................................................. 29

3.4.1 Perancangan Konstruksi Mekanik ................................... 30

3.4.2 Perancangan Sensor Cahaya ............................................. 30

3.4.3 Perancangan OP-AMP...................................................... 32

3.4.4 ADC 0808/0809................................................................ 33

xv

3.4.5 Mikrokontroler AT89S52 ................................................. 34

3.4.6 Driver Motor DC .............................................................. 35

3.4.7 Motor DC.......................................................................... 36

3.4.8 Encoder............................................................................. 36

3.4.9 Catu Daya ......................................................................... 37

3.5. Perancangan Perangkat Lunak ................................................. 37

3.5.1 Perancangan Model Fuzzy Logic Controller .................... 37

BAB 4. HASIL DAN PEMBAHASAN ............................................................. 58

4.1 Hasil Pengujian dan Analisis Pengujian .................................. 58

4.1.1 Sensor Cahaya (LDR) ...................................................... 43

4.1.2 Penguat Operasional (OP-AMP) ....................................... 45

4.1.3 ADC 0809 ......................................................................... 47

4.1.4 Mikrokontroler AT89S52 ................................................. 48

4.1.5 Driver Motor DC................................................................ 49

4.1.6 Encoder .............................................................................. 50

4.1.7 Catu Daya........................................................................... 52

4.1.8 Pengujian Alar Secara Keseluruhan................................... 53

4.2 Analisis Program dan Data ........................................................ 55

4.2.1 Sensor Cahaya ................................................................... 55

4.2.2 Sistem Fuzzy Logic ............................................................ 56

4.2.3 Perbandingan Arus dan Tegangan Panel Surya antara

Sistem Penjejak Matahari dengan Sistem Tanpa Penjejak

Matahari ............................................................................. 58

BAB 5. KESIMPULAN DAN SARAN................................................................ 62

5.1 Kesimpulan ...................................................................... 62

5.2 Saran ................................................................................ 62

DAFTAR PUSTAKA

LAMPIRAN

xvi

DAFTAR TABEL

Halaman

Tabel 4.1 Data Hasil Pengukuran Sensor ......................................................... 44

Tabel 4.2 Hasil Pengujian Rangkaian Penguat Operasional Tak Membalik .... 46

Tabel 4.3 Hasil Pengujian ADC 0809............................................................... 48

Tabel 4.4 Hasil Pengujian Sistem Minimum Mikrokontroler........................... 49

Tabel 4.5 Hasil Pengujian Driver Motor DC .................................................... 50

Tabel 4.6 Hasil Pengujian Rangkaian Encoder................................................. 51

Tabel 4.7 Hasil Pengujian Rangkaian Catu Daya ............................................. 52

Tabel 4.8 Hasil Pengujian Penjejak Orientasi Matahari ................................... 54

Tabel 4.9 Data Arus dan Tegangan Panel Surya Tanpa Sistem Penjejak ......... 59

Tabel 4.10 Data Arus dan Tegangan Panel Surya dengan Sistem Penjejak ....... 59

xvii

DAFTAR GAMBAR

Halaman

Gambar 2.1 Posisi dari Solar Cell dalam Menerima Cahaya Matahari ............... 4

Gambar 2.2 Kurva pada Solar Cell dengan Sudut Tangkap antara 0º - 90º......... 5

Gambar 2.3 Bentuk PV Cell, Modul dan Array................................................... 6

Gambar 2.4 Persamaan Rangkaian Listrik dari solar cell.................................... 6

Gambar 2.5 Karakteristik I terhadap V pada PV cells ......................................... 7

Gambar 2.6 Karakteristik P Terhadap V pada PV cell ........................................ 8

Gambar 2.7 Karakteristik Temperatur Solar Cell terhadap Tegangan Keluaran. 9

Gambar 2.8 Pengaruh Intensitas Matahari pada Nilai Arus dan Tegangan ......... 9

Gambar 2.9 Ekstra Luasan Panel PV dalam Posisi Datar .................................... 11

Gambar 2.10 Grafik Logika Boolean dengan Grafik Logika Fuzzy...................... 11

Gambar 2.11 Definisi Himpunan Fuzzy A Secara Diagramatik............................ 13

Gambar 2.12 Bagan Pengendali Logika Fuzzy...................................................... 15

Gambar 2.13 Konfigurasi Pin Mikrokontroler AT89S52 ...................................... 16

Gambar 2.14 Struktur Memori AT89S52 .............................................................. 18

Gambar 2.15 Diagram Blok ADC 0808/0809........................................................ 19

Gambar 2.16 Rangkaian Sensor Cahaya Matahari................................................. 21

Gambar 2.17 Penguat Operasional (a) Simbol Op-Amp (b) dengan Resistor

Masukan dan Umpan Balik untuk Mengatur Penguatan.................. 22

Gambar 2.18 Rotary Encoder Absolut ................................................................... 23

Gambar 2.19 Rotary Incremental Encoder ............................................................ 24

Gambar 2.20 Prinsip Kerja Motor DC ................................................................... 26

Gambar 3.1 Diagram Blok Sistem Pengendali Penjejak Orientasi Matahari....... 29

Gambar 3.2 Rancangan Konstruksi Mekanik Penjejak Orientasi Matahari ........ 30

Gambar 3.3 Peletakan Sensor Cahaya (LDR)...................................................... 30

Gambar 3.4 Penyusunan Sensor Cahaya.............................................................. 31

xviii

Gambar 3.5 Rangkaian Sensor Penguat Cahaya beserta Penguat Tak

Membalik LM324 ............................................................................ 33

Gambar 3.6 Rangkaian ADC 0808/0809 ............................................................. 33

Gambar 3.7 Sistem Minimum AT89S52 ............................................................. 35

Gambar 3.8 Driver Motor DC.............................................................................. 36

Gambar 3.9 Motor DC Superpowerjack II........................................................... 36

Gambar 3.10 Encoder ............................................................................................ 37

Gambar 3.11 Rangkaian Catu Daya....................................................................... 37

Gambar 3.12 Model Detail Fuzzy Logic Controller (FLC) ................................... 38

Gambar 3.13 Fungsi Keanggotaan Input Sensor Arah Timur (SE) ....................... 39

Gambar 3.14 Fungsi Keanggotaan Input Sensor Arah Barat (SW) ....................... 39

Gambar 3.15 Fungsi Keanggotaan Input Sensor Arah Utara (SN) ........................ 39

Gambar 3.16 Fungsi Keanggoataan Input Sensor Arah Selatan (SS).................... 39

Gambar 3.17 Fungsi Keanggotaan Output Arah dan Kecepatan Motor 1 ............. 40

Gambar 3.18 Fungsi Keanggotaan Output Arah dan Kecepatan Motor 2 ............. 40

Gambar 3.19 Model Plant dengan Kendali Fuzzy Logic Controller (FLC) .......... 41

Gambar 3.20 Diagram Alir Program Penjejak Orientasi Matahari........................ 42

Gambar 4.1 Pengujian Sensor Cahaya ................................................................. 43

Gambar 4.2 Pengujian Penguat Operasional Tak Membalik ............................... 45

Gambar 4.3 Grafik Hasil Pengujian Penguat Tak Membalik .............................. 47

Gambar 4.4 Sistem Pengujian ADC 0808/0809 .................................................. 47

Gambar 4.5 Pengujian Sistem Minimum Mikrokontroler ................................... 48

Gambar 4.6 Pengujian Driver Motor DC............................................................. 49

Gambar 4.7 Pengujian Rangkaian Encoder ......................................................... 50

Gambar 4.8 Pengujian Rangkaian Catu Daya...................................................... 52

Gambar 4.9 Langkah-Langkah Jalur Sistem Logika Fuzzy................................. 56

Gambar 4.10 Prosedur dalam Menentukan Pemilihan Rule .................................. 56

xix

Gambar 4.11 Posisi Panel Ketika Posisi Matahari di Sebelah Barat Panel Surya . 57

Gambar 4.12 Grafik Perbandingan Tegangan........................................................ 60

Gambar 4.13 Grafik Perbandingan Arus................................................................ 60

xx

DAFTAR LAMPIRAN

A. Skema Rangkaian Pengendali Penjejak Orientasi Matahari

B. Listing Program Pengendali Penjejak Orientasi Matahari

C. Data Sheet

C1. Data Sheet PV-MF110EC3

C2. Data Sheet AT89S52

C3. Data Sheet ADC 0808/0809

C4. Data Sheet LM324-D

C5. Data Sheet IRFP250

1

BAB 1. PENDAHULUAN

1.1 Latar Belakang

Konversi energi merupakan suatu proses perubahan bentuk energi dari

yang satu menjadi bentuk energi lain yang dibutuhkan. Mengingat hukum

kekekalan energi yang menyatakan bahwa ”energi tidak dapat diciptakan (dibuat)

ataupun dimusnahkan akan tetapi dapat berubah bentuk dari bentuk yang satu ke

bentuk lainnya (dikonversikan)”. Sehingga untuk memperoleh suatu bentuk

energi, perlu adanya energi lain yang dikonversikan menjadi energi yang

dibutuhkan tersebut. Salah satu contohnya untuk mendapatkan energi listrik yang

tidak dapat diperoleh secara langsung, tetapi ada proses konversi energi sebelum

energi listrik tersebut didapat.

Salah satu contoh untuk memperoleh energi listrik adalah dengan

mengkonversi energi cahaya matahari menjadi energi listrik. Photovoltaic cell (sel

surya fotovoltaik) adalah piranti yang dapat mengkonversi energi cahaya matahari

menjadi energi listrik. Namun dalam proses konversi energi pada panel surya ini

dipengaruhi banyak faktor yang dapat mengurangi optimalisasi pengkonversian

energi. Diantaranya adalah faktor orientasi terhadap matahari yang selalu

berubah-ubah yang dapat mengurangi optimalisasi sel surya fotovoltaik dalam

pengkonversian energi matahari menjadi energi listrik.

Untuk mengatasi hal tersebut, optimasi daya panel surya yang dapat

dilakukan adalah dengan mengatur pergerakan panel surya agar selalu tegak lurus

terhadap matahari sebagai sumber energi yang akan dikonversi. Karena energi

matahari akan lebih banyak diserap ketika panel surya berhadapan tegak lurus

dengan matahari, dalam artian posisi panel surya harus tegak lurus dengan cahaya

2

yang datang (Mukund, 1999). Sehingga diperlukan suatu pengendali untuk

menggerakkan panel surya untuk tetap menghadap matahari.

Sistem pengendalian dengan panel surya merupakan suatu sistem kendali

yang dapat memudahkan manusia dalam melakukan pengontrolan pada suatu alat.

Karena metode fuzzy logic merupakan suatu sistem kendali yang dianalogikan

menyamai sistem kendali manusia. Sehingga sistem kendali cerdas ini baik untuk

diterapkan pada alat yang dipengaruhi banyak faktor (Kuswadi, 2006).

.Dengan menerapkan metode fuzzy logic pada sistem penjejak yang

berorientasikan matahari, akan memberikan kemudahan pengendalian sistem

penjejak untuk selalu menghadap matahari sehingga diperoleh nilai daya optimal

dari panel surya. Hal ini yang mendorong peneliti untuk merancang sistem

penjejak orientasi matahari dengan menggunakan metode fuzzy logic yang

berbasiskan mikrokontroler.

1.2 Rumusan Masalah

Dari permasalahan tersebut di atas dapat dirumuskan beberapa masalah

sebagai berikut:

1. Bagaimana perancangan dan pembuatan sistem pengendali penjejak

orientasi matahari yang menggunakan metode fuzzy logic;

2. Analisis nilai daya yang dihasilkan dari Photovoltaic cell yang

menggunakan sistem pengendali penjejak orientasi matahari dibandingkan

dengan Photovoltaic cell dengan posisi tetap.

3

1.3 Batasan Masalah

Berdasarkan uraian rumusan masalah di atas, maka pembahasan pada

skripsi ini dibatasi pada:

1. Perancangan dan pembuatan perangkat keras (hardware) dan perangkat

lunak (software) pengendali penjejak orientasi matahari dengan metode

fuzzy logic;

2. Analisis kinerja sistem kendali;

3. Tidak membahas mengenai sistem mekanik.

1.4 Tujuan dan Manfaat

1.4.1 Tujuan

1. Mendesain, membuat dan menganalisa pengendali penjejak orientasi

matahari dengan metode fuzzy logic;

2. Mengaplikasikan fuzzy logic dalam sistem kendali.

1.4.2 Manfaat

1. Dapat diimplementasikan pada masyarakat atau perusahaan yang

menggunakan photovoltaic cell sebagai salah satu sumber daya listrik,

yang membutuhkan efektivitas dari kinerja photovoltaic cell.

4

BAB 2. TINJAUAN PUSTAKA

2.1 Orientasi Terhadap Matahari

Matahari adalah suatu bola gas yang sangat panas. Garis tengahnya ±1,39

juta Km atau ±109 kali lebih besar dari diameter bumi. Jarak dari permukaan luarnya

ke bumi ±150 juta Km, sehingga cahaya matahari mencapai bumi membutuhkan

waktu kira-kira 8 menit. Energi yang dikeluarkan oleh sinar matahari sebenarnya

hanya diterima oleh permukaan bumi sebesar 69% dari total energi pancaran

matahari. Suplai energi surya dari sinar matahari yang diterima oleh permukaan bumi

sangat luar biasa besarnya yaitu 0,5 miliar energi matahari atau kira-kira 1,3 x 1017

Watt (Karmon, 1994).

Melihat energi yang dikeluarkan dari pancaran matahari yang begitu besar,

pemanfaatan energi matahari menjadi salah satu daya tarik tersendiri untuk dilakukan.

Salah satu pemanfaatan energi matahari adalah penggunaan solar cell yang berfungsi

mengubah energi matahari menjadi energi listrik. Namun dalam proses konversi

energi pada solar cell ini dipengaruhi banyak faktor yang dapat mengurangi

optimalisasi pengkonversian energi. Diantaranya adalah faktor orientasi terhadap

matahari yang selalu berubah-ubah yang dapat mengurangi optimalisasi solar cell

dalam pengkonversian energi matahari menjadi energi listrik (Mukund, 1999).

Sumber: Mukund (1999)

Gambar 2.1. Posisi dari Solar Cell dalam Menerima Cahaya Matahari

5

Energi matahari akan lebih banyak diserap ketika solar cell berhadapan

langsung dengan matahari, dalam artian posisi solar cell harus tegak lurus dengan

cahaya datang. Dari situ efektivitas solar cell dalam menghasilkan daya yang lebih

besar lebih mudah didapat. Dari grafik dapat dilihat ketika cahaya matahari yang

diterima solar cell dalam berbagai posisi mulai dari 0º - 90º. Bahwa solar cell akan

menghasilkan daya maksimal ketika posisinya saling tegak lurus dengan cahaya

matahari. Dengan menengok perilaku bunga matahari yang selalu mengikuti arah

matahari, solar cell perlu didesain seperti tersebut agar efektivitas kerja solar cell

lebih maksimal (sumber: Mukund, 1999).


Gambar 2.2. Kurva pada Solar Cell dengan Sudut Tangkap Antara 0º - 90º

2.2 Sel Surya

Energi surya atau dalam dunia internasional lebih dikenal sebagai solar cell

atau photovoltaic cell, merupakan sebuah divais semikonduktor yang memiliki

permukaan yang luas dan terdiri dari rangkaian dioda tipe p dan tipe n, yang mampu

merubah energi sinar matahari menjadi energi listrik. Pengertian photovoltaic sendiri

merupakan proses merubah cahaya menjadi energi listrik. Kata photovoltaic sendiri

sebenarnya berasal dari bahasa Yunani photos yang berarti cahaya dan volta yang

merupakan nama ahli fisika dari Italia yang menemukan tegangan listrik. Sehingga

secara bahasa dapat diartikan sebagai cahaya dan listrik (photovoltaic). (sumber:

Mukund, 1999).

6

2.2.1 Modul dan Array

Solar cell dapat menghasilkan beberapa watt daya dari proses konversi energi

matahari ke energi listrik. Sehingga untuk memperoleh daya yang lebih tinggi,

beberapa cells dihubungkan secara seri dan paralel pada panel (modul). Modul

didesain dengan berbagai bentuk guna menyesuaikan dengan tempat dan efektivitas

dari penerimaan cahaya matahari pada tempat tersebut.


Gambar 2.3 Bentuk PV Cell, Modul dan Array

2.2.2 Persamaan Rangkaian Listrik Solar Cell

Bentuk fisik dari solar cell dapat dibuat suatu persamaan rangkaian listrik.

Rangkaian tersebut mengacu pada arus keluaran I yang sama dengan arus hasil

konversi cahaya IL, arus dioda Id dan arus shunt Ish. Resistansi seri Rs dihasilkan dari

hambatan dalam dengan aliran arus, yang tergantung pada sambungan p-n, kotoran

pada sambungan dan resistansi sambungan. Pada PV ideal, Rs = 0 dan Rsh = ∞ (tidak

ada bocor ke ground).

Pada persamaan rangkaian listrik, arus menuju beban luar (IL) yang dihasilkan

dari Id dan Ish. Tegangan rangkaian terbuka (Voc) dihasilkan ketika arus beban IL = 0.


Gambar 2.4. Persamaan Rangkaian Listrik dari Solar Cell

7

Voc = V + I.Rsh (2.1)

Sehingga arus beban didapat:

sh

ocAKT

VQ

DLR

VeIII

oc

−

−−= 1

.

(2.2)

2.2.3 Tegangan Open Circuit dan Arus Hubung Singkat

Dua parameter penting yang biasa digunakan untuk mendeskripsikan besaran

elektris dari solar cell adalah tegangan rangkaian terbuka (Voc) dan arus hubung

singkat (Isc). Arus hubung singkat didapat dengan menghubungkan terminal output

dengan terminal arus, di bawah pencahayaan total. Dengan mengabaikan arus dioda

dan arus ground-bocor di bawah tegangan zero-terminal, arus hubung singkat pada

kondisi ini disebut arus cahaya IL. Tegangan konversi cahaya maksimum dihasilkan

ketika dalam kondisi tegangan rangkaian terbuka.


Gambar 2.5. Karakteristik I Terhadap V pada PV Cells

Karakteristik dari solar cell dapat dinyatakan dengan perbandingan kurva arus

terhadap tegangan. Pada Gambar 2.5 menunjukkan solar cell ketika mengalami dua

kondisi, yaitu kondisi cerah dan berawan. Pada kuadran I, bagian arsiran sebelah kiri

dengan nilai tegangan menunjukkan nol disebut sebagai arus hubung singkat. Arus

dapat kita ukur dengan menghubung singkat pada terminal keluaran. Pada kurva

arsiran sebelah kanan menunjukkan tegangan rangkaian terbuka. Besar nilai tegangan

ini dapat kita ukur pada terminal keluaran yang terbuka (kondisi arus = 0). Pada kurva

8

arsiran sebelah kiri, solar cell bekerja dengan sumber arus konstan, menghasilkan

tegangan yang sesuai dengan resistansi beban. Pada kurva arsiran sebelah kanan,

solar cell bekerja dengan nilai arus yang turun secara drastis dengan sedikit kenaikan

tegangan. Pada kondisi seperti ini, solar cell bekerja seperti sumber tegangan konstan

dengan hambatan dalam. Dan ketika kurva dalam keadaan diantara dua daerah

arsiran, kurva mengalami titik knee.


Gambar 2.6. Karakteristik P Terhadap V pada PV Cell

Daya keluaran modul dihasilkan dari arus dan tegangan keluaran. Pada

Gambar 2.6, daya digambarkan berlawanan dengan tegangan. Hal ini membuktikan

bahwasannya solar cell tidak menghasilkan daya ketika arus dan tegangan bernilai

nol dan menghasilkan daya maksimum tegangan bergerak menuju titik knee pada

kurva I terhadap V. Hal inilah yang menjadikan solar cell didesain tidak beroperasi

ketika mencapai titik knee terendah pada sisi sebelah kiri. Solar cell didesain kurang

lebih dengan sumber arus konstan pada analisis listrik dari sistem.

Efisiensi dari konversi cahaya dari solar cell didefinisikan sebagai berikut

cellsolarmenimpayangmataharidaya

keluarandaya=η

(2.3)

Sehingga, efisiensi terbesar dan daya keluaran yang terbesar akan kita

dapatkan ketika mendapat pencahayaan total (Mukund, 1999).

9

2.2.4 Faktor Pengoperasian Solar cell

Faktor dari pengoperasian solar cell agar didapatkan nilai yang maksimum

sangat tergantung pada :

a. Temperatur solar cell

Sebuah solar cell dapat beroperasi secara maksimum jika temperatur sel

tetap normal (pada 25º C), kenaikan temperatur lebih tinggi dari temperatur normal

pada PV sel akan melemahkan tegangan (Voc). Pada gambar 2.7, setiap kenaikan

temperatur solar cell 10 Celsius (dari 25º) akan berkurang sekitar 0,4 % pada total

tenaga yang dihasilkan atau akan melemah dua kali (2x) lipat untuk kenaikan

temperatur Sel per 10º C.

Sumber: Lorenzo Eduardo (1994)

Gambar 2.7. Karakteristik Temperatur Solar Cell terhadap Tegangan Keluaran

b. Radiasi matahari

Radiasi matahari di bumi dan berbagai lokasi bervariabel, dan sangat

tergantung keadaan spektrum solar ke bumi. Pengaruh intensitas matahari akan

banyak berpengaruh pada arus (I) sedikit pada tegangan (lihat gambar 2.8).


Gambar 2.8. Pengaruh Intensitas Matahari pada Nilai Arus dan Tegangan

10

c. Kecepatan angin bertiup

Kecepatan tiup angin disekitar lokasi solar cell dapat membantu

mendinginkan permukaan temperatur kaca-kaca solar cell.

d. Keadaan atmosfir bumi

Keadaan atmosfir bumi berawan, mendung, jenis partikel debu udara, asap,

uap air udara (Rh), kabut dan polusi sangat menentukan hasil maximum arus listrik

dari solar cell.

e. Orientasi solar cell

Orientasi dari rangkaian solar cell ke arah matahari secara optimum adalah

penting agar solar cell dapat menghasilkan energi maksimum. Selain arah orientasi,

sudut orientasi (tilt angle) dari solar cell juga sangat mempengaruhi hasil energi

maksimum (lihat penjelasan tilt angle). Sebagai guidline: untuk lokasi yang terletak

di belahan Utara latitude, maka panel/deretan PV sebaiknya diorientasikan ke

Selatan, orientasi ke Timur Barat walaupun juga dapat menghasilkan sejumlah energi

dari panel-panel/deretan PV, tetapi tidak akan mendapatkan energi matahari

optimum.

f. Posisi letak solar cell terhadap matahari (tilt angle)

Seperti pada gambar 2.9, mempertahankan sinar matahari jatuh ke sebuah

permukaan solar cell secara tegak lurus akan mendapatkan energi maksimum ± 1000

W/m2 atau 1 kW/m2. Kalau tidak dapat mempertahankan ketegak lurusan antara

sinar matahari dengan solar cell, maka bidang dibutuhkan solar cell dengan luas

bidang yang lebih besar.

11


Gambar 2.9. Ekstra Luasan Panel PV dalam Posisi Datar.

Solar cell pada Equator (latitude 0 derajat) yang diletakkan mendatar (tilt

angle = 0) akan menghasilkan energi maksimum, sedangkan untuk lokasi dengan

latitude berbeda harus dicarikan “tilt angle” yang optimum.

2.3 Logika Fuzzy

Sistem Fuzzy ditemukan pertama kali oleh Prof. Lotfi Zadeh pada

pertengahan tahun 1960 di Universitas California. Sistem ini diciptakan karena

boolean logic tidak mempunyai ketelitian yang tinggi, hanya mempunyai logika 0

dan 1 saja. Sehingga untuk membuat sistem yang mempunyai ketelitian yang tinggi

maka kita tidak dapat menggunakan boolean logic. Bedanya fuzzy dengan boolean

logic dapat diilustrasikan pada gambar 2.10 (Kuswadi, 2002).

Sumber: Kuswadi (2002)

Gambar 2.10. Grafik Logika Boolean dengan Grafik Logika Fuzzy

12

2.3.1 Himpunan Fuzzy

Suatu himpunan fuzzy (fuzzy set) A dalam semesta pembicaraan (universe

discourse) U dinyatakan dengan fungsi keanggotaan (membership function) Aµ yang

harganya berada dalam interval [0, 1]. Secara matematika hal ini dinyatakan dengan:

Aµ = U → [0,1] (2.4)

Himpunan fuzzy set A dalam semesta pembicaraan u biasa dinyatakan sebagai

sekumpulan pasangan elemen u (u anggota elemen U) dan besarnya derajat

keanggotaan (grade of membership) elemen tersebut, Aµ sebagai berikut:

A = (u, Aµ (u) / u ε U) (2.5)

Tanda ’/’ digunakan untuk menghubungkan sebuah elemen dengan derajat

keanggotaannya.

Jika U adalah diskrit, maka A dapat dinyatakan dengan :

A = Aµ (u1) / u1 +….+ Aµ (un) / un (2.6)

Atau

A =

( )∑=

n

i

A uu1

11 /µ (2.7)

Jika U adalah kontinyu, maka himpunan fuzzy dapat dinyatakan dengan:

A = ( ) uuA

U

/µ∫ (2.8)

Tanda ’+’,’∑ ’, dan ’ ∫ ’, menyatakan operator union (gabungan). Sebagai

contoh, untuk semesta pembicaraan ”bilangan cacah yang kurang dari 10” dan

himpunan fuzzy A yang didefenisikan sebagai ”bilangan yang dekat dengan 5”,

dinyatakan:

A = 0/0 + 0.2/1 + 0.4/2 + 0.6/3 + 0.8/4+ 1.0/5 + 0.8/6 + 0.6/7 +0.4/8 + 0.2/9

Penyajian himpunan fuzzy A secvara diagramatik ditunjukkan pada Gambar 2.9

13

0

0.2

0.4

0.6

0.8

1

2 4 6 8 10

Derajat keanggotaan [0,1]

Elemen semesta pembicaraan


Gambar 2.11 Defenisi Himpunan Fuzzy A Secara Diagramatik

Proses untuk mendapatkan besarnya derajat keanggotaan masukan yang

berupa suatu variable numeric non-fuzzy (elemen himpunan) dalam suatu himpunan

fuzzy disebut fuzzifikasi (fuzzyfication).

Dalam logika fuzzy ada dua istilah yaitu : Variabel dan Himpunan. Variabel

adalah suatu parameter masukan fuzzy, sedangkan himpunan adalah bagian-bagian

dari variabel. Contoh dari variabel adalah umur, sedangkan himpunan dari kecepatan

adalah muda, parobaya, tua.

2.3.2 Fuzzyfikasi

Fuzzyfikasi merupakan proses untuk mengubah variabel non fuzzy (variabel

numerik) menjadi variabel fuzzy (variabel linguistik). Nilai-nilai masukan yang

masih dalam bentuk variabel numerik yang telah dikuantitasi sebelum diolah oleh

pengendali logika fuzzy harus diubah menjadi variabel fuzzy dulu. Melalui fungsi

keanggotaan yang telah disusun maka dari nilai nilai masukan tersebut menjadi

informasi fuzzy yang nanti berguna untuk proses pengolahan secara fuzzy.

14

2.3.3 Penyusunan Aturan Pengendalian

Aturan-aturan fuzzy dinyatakan dalam bentuk “IF…THEN…” Yang

merupakan inti dari relasi fuzzy. Untuk mendapatkan aturan “IF…THEN…” diatas

ada dua cara utama, yaitu;

a. Menanyakan ke operator manusia, karena dengan cara manual telah mampu

mengendalikan sistem tersebut dikenal dengan istilah “ Human Expert “

b. Menggunakan algoritma pelatihan berdasarkan data-data masukan dan

keluaran .

Cara pertama tersebut merupakan cara langsung untuk mendapatkan aturan,

tetapi operator tersebut mungkin akan sulit dapat mengatakan seluruh aturan-aturan

tersebut, karena keterbatasan-keterbatasan tersebut maka banyak rekayasawan

menawarkan ide untuk menggunakan data keluaran dan masukan sebagai dasar

penyusunan aturan secara otomatis.

2.3.4 Defuzzyfikasi

Kuswadi, (2000) mengatakan bahwa dalam sistem kontrol secara umum,

terdapat suatu hubungan sebab akibat yang spesifik antara masukan dan keluaran

sistem tersebut. Pengendali yang digunakan oleh logika fuzzy juga membutuhkan

spesifikasi hubungan antara masukan dan keluaran, yang secara umum dinyatakan

dengan IF...THEN…

Proses untuk mendapatkan aksi keluaran dari suatu kondisi masukan dengan

mengikuti aturan-aturan yang telah ditetapkan disebut inference atau reasoning

(pengambilan Keputusan ).

Keputusan yang dihasilkan dari proses penalaran ini masih dalam bentuk

fuzzy, yaitu berupa derajat keanggotaan keluaran. Hasil ini harus diubah kembali

menjadi variabel numerik non-fuzzy melalui proses defuzzyfikasi.

15

2.3.5 Kontroler Logika Fuzzy

Pemakaian komputer dalam merancang pengendali logika fuzzy telah banyak

beredar. Sistem pengendalian fuzzy yang dirancang mempunyai dua masukan dan

satu keluaran. Sistem pengendalian fuzzy mempunyai tahapan-tahapan yaitu:

Aksi

kontrol

error

Kuan

tisa

si

E

dE

Fuzz

yfi

kas

i

Atu

ran

Def

uzy

fikas

i


Gambar 2.12 Bagan Pengendali Logika Fuzzy

2.4 Mikrokontroler AT89S52

AT89S52 adalah mikrokontroller keluaran Atmel dengan 8 Kbyte Flash

PEROM (Programmable and Erasable Read Only Memory), AT89S52 merupakan

memori dengan teknologi non-volatile memory, isi memori tersebut dapat diisi ulang

ataupun dihapus berkali-kali. Memori ini biasa digunakan untuk menyimpan instruksi

(perintah) berstandar MCS-51 code sehingga memungkinkan mikrokontroller ini

untuk bekerja dalam mode single chip operation (mode operasi keping tunggal) yang

tidak memerlukan external memory (memori luar) untuk menyimpan source code

tersebut.

16

Sumber: http://www.atmel.com/

Gambar 2.13 Konfigurasi Pin Mikrokontroler AT89S52

2.4.1 Deskripsi Mikrokontroler AT89S52

Berikut diskripsi dari mikrokontroler keluarga ATMEL AT89S52 :

a. VCC (power supply)

b. GND (ground)

c. Port 0

Port 0 dapat berfungsi sebagai I/O biasa, low order multiplex addres/data

ataupun menerima kode byte pada saat Flash Programming. Pada saat sebagai I/O

biasa port ini dapat memberikan output sink ke delapan buah Transistor Transistor

Logic (TTL) input atau dapat diubah sebagai input dengan memberikan logika 1 pada

port tersebut.

d. Port 1

Port 1 berfungsi sebagai I/O biasa atau menerima low order address bytes

selama pada saat Flash Programming. Port ini mempunyai internal pull up dan

berfungsi sebagai input dengan memberikan logika 1. Sebagai output port ini dapat

memberikan output sink keempat buah input TTL. Fasilitas khusus dari port 1 ini

adalah adanya In-System Programming, yaitu port 1.0 timer/conter 2, port 1.1 sebagai

17

masukan trigger timer/counter 2, port 1.5 sebagai MOSI, port 1.6 sebagai MISO, port

1.7 sebagai SCK.

e. Port 2

Port 2 berfungsi sebagai I\O biasa atau high order address, pada saat

mengakses memori secara 16 bit (Movx @DPTR). Pada saat mengakses memori

secara 8 bit (Mov @Rn), port ini akan mengeluarkan sisi dari Special Function

Register. Port ini mempunyai pull up dan berfungsi sebagai input dengan

memberikan logika 1. Sebagai output, port ini dapat memberikan output sink keempat

buah input TTL.

f. Port 3

• Pin 3.0, sebagai RXD (Port Serial Input).

• Pin 3.1, sebagai TXD (Port Seial Output).

• Pin 3.2, sebagai INT0 (Port External Interupt 0).

• Pin 3.3, sebagai INT1 (Port External Interupt 1).

• Pin 3.4, sebagai T0 (Port External Timer 0).

• Pin 3.5, sebagai T1 (Port External Timer 1).

• Pin 3.6, sebagai WR (External Data Memory Write Strobe).

• Pin 3.7, sebagai RD (External Data Memory Read Strobe).

g. Pin 9, sebagai RST

Reset akan aktif dengan memberikan input high selama 2 cycle.

h. Pin 30, sebagai ALE/PROG

Pin ini dapat berfungsi sebagai Address Latch Enable (ALE) yang melatch

low byte address pada saat mengakses memori external. Sedangkan pada saat Flash

Programming (PROG) berfungsi sebagai pulsa input. Pada operasi normal ALE akan

mengeluarkan sinyal clock sebesar 1/16 frekwensi oscilator, kecuali pada saat

mengakses memori external. Sinyal clock pada saat ini dapat pula di-disable dengan

men-set bit 0 Special Function Register.

18

i. Pin 29, sebagai PSEN

Pin ini berfungsi pada saat mengeksekusi program yang terletak pada memori

external. PSEN akan aktif dua kali setiap cycle.

j. Pin 31, Sebagai EA/VPP

Pada kondisi low, pin ini akan berfungsi sebagai EA yaitu mikrokontroler

akan menjalankan program yang ada pada memori external setelah system di reset.

Jika berkondisi high, pin ini akan berfungsi untuk menjalankan program yang ada

pada memori internal. Pada saat Flash Programming pin ini akan mendapat tegangan

12 Volt (VPP).

k. Pin 19, sebagai XTALL1 (Input Oscillator).

l. Pin 18, sebagai XTALL2 (Output Oscillator).

2.4.2 Struktur Memori

AT89S52 mempunyai stuktur memori yang terdiri atas :

a. RAM Internal, memori sebesar 256 byte yang biasanya digunakan untuk

menyimpan variabel atau data yang bersifat sementara;

b. Special Function Register (Register Fungsi Khusus), memori yang berisi

register-register yang mempunyai fungsi-fungsi khusus yang disediakan oleh

mikrokontroller tersebut, seperti timer, serial dan lain-lain;

c. Flash PEROM, memori yang digunakan untuk menyimpan instruksi-instruksi

MCS51.

Sumber: http://planck.fi.itb.ac.id/

Gambar 2.14 Struktur Memori AT89S52

19

AT89S52 mempunyai struktur memori yang terpisah antara RAM Internal dan

Flash PEROM-nya. RAM Internal dialamati oleh RAM Address Register (Register

Alamat RAM) sedangkan Flash PEROM yang menyimpan perintahperintah MCS-51

dialamati oleh Program Adderss Register (Register Alamat Program). Dengan adanya

struktur memori yang terpisah tersebut, walaupun RAM Internal dan Flash PEROM

mempunyai alamat yang sama, yaitu alamat 00, namun secara fisiknya kedua memori

tidak saling berhubungan (Widodo, 2004).

2.5 ADC (Analog to Digital Converter)

“Pengubah analog ke digital mengambil masukan analog, mencupliknya,

kemudian mengubah amplitudo dari setiap pencuplikan menjadi sandi digital (biner).

Keluarannya adalah sejumlah bit-bit digital paralel yang status logikanya

menunjukkan amplitudo dari setiap cuplikan” (KF. Ibrahim., 1996:129).

Salah satu contoh pengubah analog ke digital adalah ADC 0809. ADC0809

adalah komponen CMOS monolitis dengan sebuah konverter analog ke digital 8 bit,

multiplexer 8 input, dan logika kontrol yang kompatibel dengan mikroprosesor. ADC

ini mempunyai ketelitian sebesar 1 bit LSB, melakukan konversi 8 bit dengan metode

SAR (Succecive Approximation Register) dengan resolusi 8 bit dan waktu konversi

100 µS. Tegangan input maksimum analog sebesar 5 Volt.

Sumber: http://electronicslab.com/

Gambar 2.15 Diagram Blok ADC 0808/0809

20

ADC-08 adalah Analog to Digital Converter berbasis ADC0809 yang

membutuhkan catu daya +5 VDC. Aplikasinya antara lain untuk pendeteksi tegangan

dan mengubah data sensor analog menjadi digital.

2.5.1 Fitur & Spesifikasi Teknis

1. Resolusi ADC 8-bit.

2. Tegangan kerja (VCC) = Tegangan referensi (Vref) = +5 VDC.

3. Fungsi track-and-hold yang terintegrasi.

4. Tanpa clock eksternal.

5. Memiliki tiga operasi:

a. RD (Read) Mode

b. WR-RD (Write-Read) Mode

c. WR-RD Stand Alone Operation

6. Waktu Konversi 2,5 ms pada Read Mode dan 1,5 ms pada Write-Read Mode

dan WR-RD Stand Alone Operation

7. Range input 0 VDC hingga +5 V (dengan VCC = +5 VDC)

8. Selisih hasil pengukuran dan penghitungan maksimum 1 LSB (sekitar 20 mV

dengan menggunakan VCC = +5 VDC)

9. Tidak membutuhkan pengaturan zero atau full-scale adjust

10. Antarmuka paralel dengan level tegangan CMOS atau TTL.

11. Dapat dihubungkan melalui pin I/O ataupun Intel System Bus (System Bus

hanya mendukung WR-RD Mode).

2.6 LDR

Komponen LDR merupakan salah satu transduser yang sangat peka terhadap

cahaya. Komponen ini mempnyai karakteristik yang dapat mendeteksi suatu cahaya

yang dipancarkan, sehingga nilai tahanan LDR akan mengecil. Sebaliknya, jika

cahaya yang menimpa LDR semakin meredup maka nilai tahanan LDR akan bernilai

standar bahkan semakin membesar. Kondisi seperti ini dapat kita aplikasikan sebagai

21

sensor cahaya pada alat PV Cell tracking, yang dapat membantu dalam pencarian

orientasi terhadap matahari. Sehingga kinerja PV Cell tracking ini lebih efektif.

Dalam pembacaan posisi matahari nantinya, keluaran dari rangkaian LDR ini akan

dihubungkan dengan ADC yang kemudian dijadikan sebagai masukan pada

mikrokontroler. Berikut adalah gambar rangkaian sensor cahaya matahari :

Sumber: Heriyanto (2005)

Gambar 2.16 Rangkaian Sensor Cahaya Matahari

2.7 Penguat Operacional (OP-AMP)

Penguat operasional merupakan penguat khusus yang disebut op-amp.

Penguat ini mempunyai sifat-sifat impedansi masukan tinggi. Impedansi luaran

rendah dan penguat tegangan yang dapat diubah dan dapat diatur dengan resistor luar.

Simbol untuk op-Amp ditunjukkan pada Gambar 2.17a. Op-Amp yang ditunjukkan

pada Gambar 2.17a mempunyai dua masukan. Masukan sebelah atas diberi label

sebagai masukan pembalik, yang ditunjukkan dengan tanda (-), masukan lainnya

diberi label sebagai masukan bukan pembalik, dengan tanda (+). Luaran dari penguat

juga ditunjukkan di sebelah kanan simbol.

Berkaitan dengan keterangan di atas penguat operasional hampir tidak pernah

digunakan secara tersendiri. Umumnya dua resistor yang ditambahkan pada op-amp,

untuk mengatur penguatan tegangan dari penguat ini. Penguatan yang diperoleh dapat

ditentukan dengan menggunakan persamaan:

in

fv R

RteganganpenguatA =)(

22

Untuk memperoleh tegangan keluaran digunakan melalui persamaan :

invout VAV .=

Penguat Op-Amp digunakan sebagai penguat penjumlah dan pembanding dalam

rangkaian penguat dan rangkaian pengkonversi. Rangkaian pengkonversi di sini

menterjemahkan tegangan analog pada masukan dan menghasilkan luaran digital.

Penguat op-amp diatur secara mudah dengan mengeset perbandingan resistor

masukan dan resistor umpan balik (Thokeim 1995; 321).

(a)

fR

inR

inV

outV

(b)

Sumber: Thokeim (1995)

Gambar 2.17 Penguat Operasional (a) Simbol Op-Amp dan (b) dengan Resistor Masukan dan

Umpan Balik untuk Mengatur Penguatan.

2.8 Encoder

Encoder merupakan komponen yang banyak digunakan untuk pengukuran

gerakan. Encoder secara umum dapat dikategorikan ke dalam optical (photoelectric),

magnetic encoder dan tipe kontak mekanik. Photoelectric encoder memiliki tingkat

akurasi yang tinggi, handal dan relative murah, mudah dalam aplikasinya.

23

Dilihat dari jenisnya, ada dua tipe encoder yaitu rotary dan linier. Secara

teknis pada dasarnya sama, yang membedakan pada umumnya di aplikasinya. Pada

rotary encoder mempunyai perangkat elektro-mekanikal yang digunakan untuk

mengkonversi posisi anguler (sudut) dari lubang atau roda ke dalam kode digital atau

menjadikannya sebagai transducer. Sedangkan pada linear encoder mempunyai

perangkat elektronik yang berfungsi sebagai pembaca akan adanya obyek yang

kemudian dikonversikan ke dalam kode digital.

Adapun jenis dai rotary encoder ada dua macam, yaitu rotary encoder

absolut dan relative rotary encoder.

2.9.1 Rotary Encoder Absolut

Rotary Encoder Absolut menghasilkan kode digital yang unik untuk masing-

masing beda sudut poros. Plat baja dipotong dengan bentuk tertentu kemudian

ditempelkan ke piringan atau cakram dengan penyekat deimana terpasang kuat

dengan poros (shaft). Saat piringan berputar, beberapa kontaknya menyentuh plat

baja dan kontak yang lain tak menyentuh plat yang berlubang. Plat baja tersebut

terhubung dengan sumber arus listrik dan masing-masing kontak terhubung ke sensor

elektrik, sehingga memungkinkan maing-maing posisi poros membentuk kode biner

yang unik dimana beberapa kontak terhubung ke sumber arus (switch ON) dan yang

lain tak terhbung (switch OFF). Kode tersebut dibaca oleh peralatan kontrol untuk

menerjemahkan sudut dari poros tersebut.

Sumber: Riyanto (2007)

Gambar 2.18 Rotary Encoder Absolut

24

2.9.2 Relative Rotary Encoder

Relative Rotary Encoder atau sering disebut Incremental Encoder digunakan

ketika metode pengkodean absolute tidak bisa digunakan, dengan sebab tempat yang

terlalu kecil. Karena Relative Rotary Encoder ini mempunyai ukuran yang lebih kecil

dibandingkan Rotary Encoder Absolut. Encoder ini menggunakan piringan yang

dipasang pada poros dengan jumlah garis radial yang banyak seperti jeruji roda.

Sebuah saklar optic seperti photodiode, akan menghasilkan pulsa listrik ketika

piringan tersebut diputar. Sehingga dari penghitngan pulsa tersebut dapat

diterjemahkan menjadi sudut putar dari poros yang diukur.

Sumber: Riyanto (2007)

Gambar 2.19 Relative Incremental Encoder

2.9 Motor DC

Motor listrik adalah alat atau mesin yang dapat merubah daya listrik menjadi

daya mekanik. Apabila pada suatu penghantar yang kemudian dialiri listrik dan

terletak di antara dua buah kutub medan magnet (kutub utara dan kutub selatan),

maka pada penghantar tersebut akan terjadi gaya yang dapat menggerakkan

penghantar tersebut.

Motor dan generator searah dibuat dengan cara yang sama sehingga mesin DC

dapat bekerja baik sebagai motor maupun sebagai generator. Cara kerja motor DC

adalah arus mengalir melalui kumparan jangkar dan kumparan medan dari sumber

tegangan DC, menyebabkan kumparan medan bereaksi sebagai magnet. Berdasarkan

kaidah tangan kanan bahwa : suatu konduktor yang membawa arus dan berada dalam

medan magnetik, maka konduktor tersebut akan bergerak. Dengan demikian,

25

kumparan jangkar yang berada dalam medan magnet yang dihasilkan oleh kumparan

medan akan berputar.

”Pada prinsipnya mesin listrik dapat berlaku sebagai generator maupun

sebagai motor. Perbedaannya hanya terletak dalam konversi dayanya” (Zuhal,

1991:148). Pada dasarnya konstruksi motor atau generator DC terdiri dari tiga bagian,

yaitu bagian stator, bagian rotor, dan bagian lain yang diperlukan untuk menghasilkan

arus.

1. Bagian stator

Bagian stator adalah bagian yang tinggal tetap (tidak bergerak) yang terdiri

dari rumah dengan kutub magnet yang dibuat dari pelat-pelat yang dipejalkan dengan

gulungan penguat magnet berikut tutup rumah.

2. Bagian rotor

Bagian rotor adalah bagian yang bergerak yang terdiri dari silinder dibuat dari

pelat-pelat yang dipejalkan yang diberi saluran sebagai tempat kumparan yang biasa

disebut angker atau jangkar. Pada angker atau jangkar terpasang kolektor atau

komutator yang terdiri dari segmen-segmen yang berhubungan dengan gulungan

angker.

3. Bagian lain-lain

Yang dimaksud degan bagian lain-lain adalah bagian yang diperlukan untuk

mengambil atau mengeluarkan arus dari yang bergerak yang disebut brostel atau

sikat.

26

Sumber: Mackay (2003)

Gambar 2.20 Prinsip Kerja Motor DC

Berdasarkan sumber arus penguatan magnet, motor DC dapat

dibedakan atas :

1. Motor Penguat Permanen

2. Motor DC penguatan terpisah, bila arus penguatan magnet diperoleh dari

sumber DC diluar motor. Motor DC penguat terpisah memiliki kumparan

jangkar dan kumparan medan yang di catu dari sumber yang berbeda.

Pengaturan kecepatan dilakukan melalui pengaturan tegangan pada kumparan

jangkar.

3. Motor DC dengan penguatan sendiri, bila arus penguatan magnet

berasal dari motor itu sendiri.

Sedangkan menurut kontruksinya terdapat tiga jenis motor DC, yaitu:

1. Motor DC Shunt

Motor DC shunt memiliki kumparan medan yang dihubungkan secara

paralel dengan kumparan jangkar. Kondisi ini akan banyak menghasilkan

kecepatan yang konstan. Pengaturan kecepatan dapat dilakukan dengan

pengaturan tegangan secara stabil dengan torsi yang hanya tergantung pada

besarnya arus jangkar dan pengaturan tahanan yang dihubungkan seri dengan

kumparan jangkar, tetapi cara ini kurang baik sebab rugi-rugi daya pada r akan

27

tergantung pada kecepatan dan torsi beban.

2. Motor DC Seri

Motor DC seri mempunyai medan penguat yang dihubungkan seri dengan

medan jangkar. Arus jangkar lebih besar daripada arus jangkar pada motor jenis

shunt dan jumlah kumparan N, lebih sedikit. Tahanan pada motor DC seri lebih

kecil karena tahanan itu sendiri merupakan bagian dari jumlah lilitan yang sedikit.

Kecepatan motor dapat diatur melalui pengaturan catu.

3. Motor Kompond

Motor ini merupakan gabungan dari sifat-sifat dari motor DC shunt dan

motor DC seri, tergantung mana yang lebih kuat lilitannya,umumnya

motor jenis ini memiliki momen start yang lebih besar seperti motor DC seri.

Perubahan kecepatan sekitar 25% terhadap kecepatan tanpa beban. Motor ini dibagi

menjadi 2 jenis yaitu motor kompond panjang dan motor kompond pendek.

28

BAB 3. METODE PENELITIAN

3.1 Waktu dan Tempat Penelitian

Perancangan dan pembuatan sistem di Laboratorium Konversi Energi Listrik

Jurusan Teknik Elektro Fakultas Teknik Universitas Jember, yang dilaksanakan mulai

bulan September 2007. Kegiatan tersebut meliputi ; perancangan sistem mekanis

pengendali panel surya, perancangan hardware pengendali panel surya, mengatur

posisi dan kalibrasi dari sensor-sensor, pembuatan pogram sebagai pengendali panel

surya.

3.2 Alat dan Bahan

3.2.1 Hardware

a. Sistem Mekanik dual-axis

b. Panel Surya

c. Pengukur Daya

d. Sensor Cahaya (LDR)

e. OP-AMP

f. ADC 0808/0809

g. Mikrokontroler MCS’51

h. Driver Motor DC

i. Rotary Encoder

j. Motor DC

3.2.2 Software

a. Compiler bahasa C/C++ (SDCC)

b. Microsoft Visual C/C++

c. Downloader In System Programmer (ISProg)

29

3.3 Tahap Penelitian

Tahap-tahap dalam penelitian ini secara garis besarnya meliputi:

1. Tahap perancangan perangkat keras;

2. Tahap penghubungan antar perangkat keras;

3. Tahap pembuatan program fuzzy logic;

4. Tahap sinkronisasi antara perangkat keras dengan perangkat lunak;

5. Tahap pengujian dan analisis hasil.

3.4 Perancangan Perangkat Keras

Sistem ini terdiri dari: panel surya, pengukur daya (pengukur arus dan

tegangan), piranti sensor cahaya (LDR), Op-Amp, konverter analog ke digital (ADC

0808/0809), mikrokontroler MCS’51, driver motor DC, motor DC dan encoder.

Diagram blok sistem keseluruhan ditunjukkan pada gambar 3.1.

Gambar 3.1 Diagram Blok Sistem Pengendali Penjejak Orientasi Matahari

Driver sensor cahaya (LDR) dan driver pengukur daya terhubung dengan

ADC 0808/0809, yang kemudian menjadi masukan pada mikrokontroler.

Mikrokontroler akan menerjemahkan masukan dari ADC yang kemudian melakukan

pengendalian terhadap driver motor yang akan menentukan posisi panel surya

terhadap cahaya matahari dengan umpan balik berupa perubahan putaran yang

dipetakan oleh rotary encoder.

30

3.4.1 Perancangan Konstruksi Mekanik

Konstruksi mekanik dirancang dengan pergerakan dual axis untuk

memudahkan dalam pergerakan panel surya dalam perolehan optimasi daya terhadap

matahari. Konstruksi mekanik ini dapat bergerak dari timur ke barat dan dari utara ke

selatan. Gambar di bawah ini merupakan desain konstruksi mekanik yang digunakan

untuk menggerakkan panel surya.

Gambar 3.2 Rancangan Konstruksi Mekanik Penjejak Orientasi Matahari

3.4.2 Perancangan Sensor Cahaya (LDR)

LDR mempunyai karakteristik yang dapat berubah-ubah nilai resistansinya

terhadap tingkat kepekaan cahaya. Semakin besar intensitas cahaya yang diterima

LDR, maka semakin kecil nilai resistansi dari LDR. Dengan penyusunan posisi

sensor menghadap 4 penjuru arah mata angin, diharapkan dapat menentukan kondisi

dari keadaan disekitar alat yang sehingga dapat memetakan orientasi alat terhadap

matahari.

Gambar 3.3 Peletakan Sensor Cahaya (LDR)

31

LDR akan menangkap cahaya matahari yang kemuudian dirubah besarannya

menjadi nilai resistansi yang berbanding terbalik dengan kuat cahaya yang diterima.

Nilai resistansi LDR ketika menerima cahaya matahari dengan intensitas yang terang

adalah sekitar ±80 Ω. Dengan menghubungkan dengan rangkaian tertutup yang dicatu

dengan tegangan 5 V, diharapkan rangkaian sensor ini dapat menjadi transducer

intensitas cahaya matahari. Dari rangkaian tersebut diharapkan output dari proses

sensing kuat cahaya matahari sebesar 2 V. Untuk itu diperlukan rangkaian pembagi

tegangan sebagai berikut:

VinRLDR

RVout .

1

1

+=

5180

12

+=

R

R

1.51.2160 RR =+

16013 =R

Ω= 33,531R

Mengingat nilai R sebesar 53,33 Ω tidak ada di pasaran, maka nilai R

dibulatkan menjadi 50 Ω. Sehingga perhitungan dari rangkaian menjadi:

5.5080

50

+=Vout

VVout 92,1=

Gambar 3.4 Penyusunan Sensor Cahaya

32

3.4.3 Perancangan Op-Amp

Rangkaian penguat sensor cahaya (LDR) ini didesain menggunakan LM324,

dengan tujuan untuk menguatkan tegangan yang dihasilkan dari proses sensing

terhadap kuat cahaya yang ditangkap oleh LDR. Mengingat tegangan yang dihasilkan

dari proses sensing LDR terhadap cahaya matahari berkisar antara 0 – 2 V, dan

masukan tegangan terhadap ADC mempunyai kisaran 0 – 5 V. Sehingga penguatan

yang dibutuhkan sekitar 2 – 3 kali penguatan. Untuk itu didesain penguat yang dapat

menguatkan tegangan hasil sensing LDR sebesar:

in

out

V

VGain =

kaliGain 5,22

5==

Dengan penguatan yang dibutuhkan sebesar 2,5 kali penguatan, maka desain

penguat direncanakan sebagai berikut:

21

R

VrGain +=

215,2

R

Vr+=

25,1

R

Vr=

2.5,1 RVr =

Jika nilai R2 sudah ditentukan sebesar 330 Ω, maka nilai Vr sebesar:

330.5,1=Vr

Ω= 495Vr

33

Dari perencancangan penguatan tersebut, maka dapat dibuat rangkaian

sensor dan penguatannya sebagai berikut:

Gambar 3.5 Rangkaian Sensor Cahaya beserta Penguat Tak Membalik LM324

3.4.4 ADC 0808/0809

ADC 0808/0809 adalah IC pengubah tegangan analog menjadi digital

dengan masukan berupa 8 kanal masukan yang dapat dipilih. IC ADC 0808/0809

dapat melakukan proses konversi secara terkontrol ataupun free running. Adapun

masukan ADC berupa level tegangan antara 0 sampai 5 volt, yang berasal dari

sensor-sensor. Yaitu keempat sensor cahaya (LDR) dan pengukur daya.

Gambar 3.6 Rangkaian ADC 0808/0809

34

3.4.5 Mikrokontroler AT89S52

Mikrokontroler merupakan otak dari alat penggerak panel surya yang

menggerakkan dan menerapkan konsep fuzzy logic pada alat penggerak panel surya.

Dengan mengusung teknologi mikroprosesor, mikrokontroler mampu melakukan

eksekusi suatu program untuk mengendalikan panel surya ini.

Mikrokontroler mempunyai 12 periode osilator dalam melakukan satu siklus

mesin. Sedangkan dalam suatu program terdapat lebih dari satu siklus mesin.

Sehingga dalam mengeksekusi suatu program memakan banyak waktu. Dengan

mempercepat siklus mesin, dapat menjadi solusi akan lamanya waktu ekekusi

program. Untuk mempercepat kita dapat mengatur waktu mein siklus sebagai berikut:

fosc

CTcycle

12.=

foscs

12.11 =µ

MHzfosc 12=

Mikrokontroler mempunyai 4 port yang berfungsi sebagai masukan maupun

keluaran. Dalam perancangan penjejak orientasi matahari ini, keempat port tersebut

digunakan dalam pengendali penjejak orientasi matahari. Adapun alamat-alamat port

mikrokontroler ini adalah:

P0 = Masukan dari ADC0809

P1.0 = Driver Relay 1

P1.1 = Driver Mosfet 1

P1.2 = Driver Relay 2

P1.3 = Driver Mosfet 2

P2.0 = Channel 0 ADC0809 (A0)



P3.0 = Encoder Motor 1

P3.1 = Center Motor 1

P3.2 = Based Motor 1

P3.3 = Encoder Motor 2

P3.4 = Center Motor 2

P3.5 = Based Motor 2

35

Gambar 3.7 Sistem Minimum AT89S52

3.4.6 Driver Motor DC

Pengendalian motor DC dengan tegangan tinggi memerlukan switching yang

tahan akan panas. IRFP250 merupakan salah satu MOSFET daya yang mampu

bekerja pada tegangan tinggi. Dengan menggabungkan MOSFET IRFP250 dengan

relay sebagai pembalik polaritas motor DC, maka motor DC sudah dapat

dikendalikan arah putarannya beserta kecepatannya. Baik itu diputar dengan putaran

searah jarum jam (CW) atau berlawanan arah dengan putaran jarm jam (CCW)

dengan kecepatan rendah maupun tinggi.

Driver motor ini dikendalikan dengan mikrokontroler sebagai otak dari

pengendali penjejak orientasi matahari. Karena mikrokontroler beroperasi pada

tegangan kerja 5 V sedangkan motor DC mempnyai tegangan kerja sebesar 36 V.

Sehingga digunakan optocoupler sebagai pemisah tegangan kerja.

36

Gambar 3.8 Driver Motor DC

3.4.7 Motor DC

Superpowerjack II + HQ Series merupakan type motor DC brushed dengan

actuator yang dapat bergerak secara lurus. Dengan artian pergerakan yang dihasilkan

tidaklah berputar searah jarum jam maupun sebaliknya. Pergerakannya berupa

gerakan maju dan mundur, yang dapat memudahkan pergerakan panel surya. Dengan

menggunakan catu daya sebesar 36 V dan arus ±0,7 A, motor DC ini sudah dapat

dioperasikan dengan mudah.

Gambar 3.9 Motor DC Superpowerjack II

3.4.8 Encoder

Sebagai sensor dari posisi panel surya dalam proses penjejak matahari,

digunakan encoder. Encoder yang digunakan mempunyai resolusi satu pulsa per

putaran, sehingga dapat digunakan sebagai penanda kemiringan panel surya. Adapun

besar kemiringan panel surya ketika encoder telah mencapai satu pulsa adalah ±1,5º.

37

Gambar 3.10 Encoder

3.4.9 Catu Daya

Pada rangkaian catu daya ini menggunakan baterai sebagai catu daya utama

yang dalam sistem ini sekaligus menjadi beban dari panel surya. Baterai yang dipakai

mempunyai tegangan kerja 12 V dengan kapasitas 75 Ah. Keluaran dari baterai akan

diregulasi dengan 7812 dan 7805 untuk memenuhi tegangan kerja yang dibutuhkan

pada kontroler. Sedangkan untuk memenuhi tegangan kerja pada motor, tegangan

keluaran dari baterai akan dinaikkan menggunakan DC Chopper menjadi 36 V.

Gambar 3.11 Rangkaian Catu Daya

3.5 Perancangan Perangkat Lunak

Perancangan dan pembuatan perangkat lunak ini membutuhkan pemahaman

dan pengetahuan tentang bahasa C dan bahasa assembly 8051. Adapun algoritma

dalam perangkat lunak pengendali panel surya adalah sebagai berikut:

3.5.1 Perancangan Model Fuzzy Logic Controller (FLC)

Metode Fuzzy Logic Controller yang digunakan dalam penelitian ini adalah

metode Sugeno, karena metode ini lebih cocok jika masukan kontroller berasal dari

mesin atau peralatan bukan manusia.

38

Gambar 3.12 Model Detail Fuzzy Logic Controller (FLC)

a. Fuzzyfikasi

Untuk merancang Fuzzy Logic Controller, terlebih dahulu ditentukan

fungsi keanggotaan dari setiap fuzzy set. Fungsi keanggotaan akan mengkonversi nilai

crisp (numerik) menjadi nilai fuzzy. Fungsi keanggotaan yang harus ditentukan

meliputi perubahan dari keempat sensor cahaya yang akan menentukan orientasi

matahari.

Tujuan membentuk fungsi keanggotaan dari setiap fuzzy set adalah untuk

membentuk variabel linguistik dari tiap-tiap fuzzy set. Dalam penelitian ini penulis

menggunakan 3 buah variabel linguistik. Dengan banyaknya variabel yang digunakan

diharapkan diperoleh aksi kontrol yang lebih halus, karena semakin sedikit range dari

tiap-tiap variabel semakin halus aksi kontrol yang dikeluarkan oleh controller.

Pada sensor cahaya yang akan menentukan orientasi matahari, setiap

sensornya didesain menggunakan crisp input sebanyak 3 variabel. Yaitu variabel

Kurang Terang (KT), Terang (T) dan Sangat Terang (ST). Sedangkan pada crisp

output sebagai tindakan akan keadaan yang diterima sensor dibagi menjadi 5 variabel,

yaitu clock wise big (CWB), clock wise small (CWS), center (C), counter clock wise

small (CCWS) dan counter clock wise big (CCWB).

39

Gambar 3.13 Fungsi Keanggotaan Input Sensor Arah Timur (SE)

Gambar 3.14 Fungsi Keanggotaan Input Sensor Arah Barat (SW)

Gambar 3.15 Fungsi Keanggotaan Input sensor Arah Utara (SN)

Gambar 3.16 Fungsi Keanggotaan Input sensor Arah Selatan (SS)

40

Gambar 3.17 Fungsi Keanggotaan Output Arah dan Kecepatan Motor 1

Gambar 3.18 Fungsi Keanggotaan Output Arah dan Kecepatan Motor 2

b.Penyusunan Aturan/Rules

Aturan yang dipakai pada masukan sensor SE dan SW digunakan untuk

mengatur motor 1 dan masukan dari sensor SN dan SS digunakan untuk mengatur

motor 2. Dengan crip input dari masing masing masukan sensor dan crisp output dari

masing-masing keluaran dapat dibuat aturan atau rules sebanyak 18 aturan. Aturan-

aturan tersebut antara lain:

1. Jika SE adalah KT dan SW adalah KT maka motor 1 adalah C

2. Jika SE adalah KT dan SW adalah T maka motor 1 adalah CWS

3. Jika SE adalah KT dan SW adalah ST maka motor 1 adalah CWB

4. Jika SE adalah T dan SW adalah KT maka motor 1 adalah CCWS

5. Jika SE adalah T dan SW adalah T maka motor 1 adalah C

6. Jika SE adalah T dan SW adalah ST maka motor 1 adalah CWS

7. Jika SE adalah ST dan SW adalah KT maka motor 1 adalah CCWB

8. Jika SE adalah ST dan SW adalah T maka motor 1 adalah CCWS

9. Jika SE adalah ST dan SW adalah ST maka motor 1 adalah C

10. Jika SN adalah KT dan SS adalah KT maka motor 2 adalah C

41

11. Jika SN adalah KT dan SS adalah T maka motor 2 adalah CWS

12. Jika SN adalah KT dan SS adalah ST maka motor 2 adalah CWB

13. Jika SN adalah T dan SS adalah KT maka motor 2 adalah CCWS

14. Jika SN adalah T dan SS adalah T maka motor 2 adalah C

15. Jika SN adalah T dan SS adalah ST maka motor 2 adalah CWS

16. Jika SN adalah ST dan SS adalah KT maka motor 2 adalah CCWB

17. Jika SN adalah ST dan SS adalah T maka motor 2 adalah CCWS

18. Jika SN adalah ST dan SS adalah ST maka motor 2 adalah C

3.5.2 Perancangan Plant

Gambar 3.19 Model Plant dengan Kendali Fuzzy Logic Controller (FLC)

Prinsip kerja

Input controller adalah masukan dari keempat sensor yang akan memetakan

perubahan posisi panel surya yang berorientasi terhadap matahari. Tulisan “Input”

pada gambar diatas juga berisi masukan setpoint untuk input nilai intensitas cahaya

dari masing-masing sensor. Setpoint dijadikan sebagai acuan. Dari nilai perubahan

pada masing-masing sensor tersebut akan diolah sebagai masukan pada Fuzzy Logic

Controller, yang kemudian akan diolah menjadi keluaran berupa gerak yang akan

mengatur posisi panel surya terhadap orientasi matahari.

42

Gambar 3.20 Diagram Alir Program Penjejak Orientasi Matahari

43

BAB 4. PENGUJIAN DAN ANALISA HASIL

4.1 Hasil Pengujian dan Analisis Pengujian

4.1.1 Sensor Cahaya (LDR)

Pengujian ini bertujuan untuk mengetahui berapa besarnya resistansi LDR

terhadap cahaya matahari yang diterima dan besar tegangan ketika dihubungkan

dengan rangkaian tertutup.

Cahaya LDR AVO meter

Gambar 4.1 Pengujian Sensor Cahaya

Pengujian sensor cahaya dilakukan dengan meletakkan sensor langsung di

bawah sinar matahari dengan penyusunan seperti Gambar 4.1. Pengujian dilakukan

sehari penuh dengan pengambilan data diambil setiap satu jam sekali. Pengambilan

data dilaksanakan pada hari Kamis tanggal 20 Desember 2007 dengan kondisi cuaca

cerah.

44

Dari pengujian yang telah dilakukan dengan cara di atas, diperoleh data

sebagai berikut:

Tabel. 4.1 Data Hasil Pengukuran Sensor

Resistansi (Ohm) Tegangan (Volt) Waktu

(WIB) SE SW SN SS SE SW SN SS

Ket.

06.00 153 7k9 940 460 1,25 0,23 0,3 0,5

07.00 104 7k3 764 412 1,5 0,24 0,4 0,7

08.00 92 7k4 538 386 2,00 0,24 0,47 0,8

09.00 80 4k3 471 201 2,02 0,3 0,7 1,15

10.00 83 2k5 187 109 2,01 0,35 1,0 1,5

11.00 164 1k8 156 96 1,06 0,4 1,2 2,0

12.00 201 963 128 91 0,92 1,2 1,4 2,0

13.00 420 106 162 104 0,5 1,6 1,15 1,5

14.00 1k2 94 356 203 0,2 2,01 0,8 1,2

15.00 7k5 91 510 346 0,02 2,01 0,5 0,8

16.00 8k3 89 671 393 0,02 2,00 0,4 0,6

17.00 13k 88 906 470 0,018 2,00 0,3 0,5

18.00 15k 89 1k 750 0,015 2,00 0,2 0,4

Sumber: Data Primer Terolah, 2007

Dari Tabel 4.1, dapat diketahui bahwa tegangan terbesar dari SE sebesar

2,02 V dengan nilai resistansi pada LDR SE sebesar 80 Ω ketika matahari berada

pada posisi sebelah timur dari sensor dan berhadapan langsung dengan SE.

Sedangkan nilai tegangan terendah dari SE sebesar 0,018 V dengan nilai resistansi

pada LDR SE sebesar 15k Ω. Data ini diperoleh ketika matahari berada pada posisi

sebelah barat dari sensor atau membelakangi sensor SE. Sehingga dapat diambil

kesimpulan bahwa cahaya matahari akan ditangkap oleh sensor LDR yang kemudian

menyebabkan terjadi perubahan resistansi dari LDR yang sangat dipengaruhi oleh

intensitas cahaya matahari yang ditangkap.

Peletakan sensor dengan menghadap 4 penjuru arah mata angin, dapat

memudahkan dalam penentuan letak matahari terhadap sensor. Ketika matahari

berada di sebelah timur dari sensor, maka sensor SE akan mempunyai nilai tegangan

yang besar sedangkan sensor SW mempunyai nilai tegangan yang kecil dan begitu

pula sebaliknya. Sedangkan dalam penentuan letak matahari di sebelah utara dan

selatan sensor, belum begitu jelas. Hal ini dikarenakan perubahan letak matahari di

45

utara dan di selatan sensor mempunyai siklus tahunan atau memerlukan waktu ± satu

tahun untuk mengetahuinya. Sehingga tidak memngkinkan untuk dilakukan

penelitian lebih lanjut dikarenakan memakan banyak waktu.

4.1.2 Penguat Operasional (Op Amp)

Pengujian ini dilakukan bertujuan untuk mendapatkan penguatan beberapa

kali agar didapatkan keluaran maksimal yang terukur terletak pada skala rata-rata

sebesar 5 V DC.

CahayaAVO meter

Gambar 4.2 Pengujian Penguat Operasional Tak Membalik

Pengujian penguat operasional dilakukan dengan memberikan masukan

tegangan yang kemudian dikuatkan sebesar 2,5 kali penguatan. Dengan mengubah

nilai tegangan yang akan dikuatkan akan didapatkan nilai tegangan hasil penguatan

yang berubah-ubah. Hasil dari pengujian kemudian dibandingkan dengan hasil

penguatan berdasarkan perhitungan berdasarkan teori dengan perumusan sebagai

berikut:

inout VR

RV .1

1

2

+=

Membandingkan hasil teori dengan hasil pengukuran dengan perumusan

sebagai berikut:

%100% xteori

pengujianTeoriE

−=

46

Hasil pengujian penguat tak membalik diperlihatkan pada Tabel 4.2 di

bawah ini.

Tabel 4.2 Hasil Pengujian Rangkaian Penguat Operasional Tak Membalik

No. Vin (Volt) Vout Pengujian

(Volt)

Vout Teori

(Volt) Error (%) Penguatan

1 0,1 0,24 0,25 0,04 2,4

2 0,5 1,22 1,25 0,024 2,44

3 1 2,44 2,5 0,024 2,44

4 1.5 3,67 3,75 0,021 2,447

5 2 4,9 5 0,02 2,45

Rata-rata penguatan 2,4354


Analisis dari Tabel 4.2 di atas menunjukkan bahwa rangkaian penguat tak

membalik mempunyai penguatan rata-rata sebesar 2,4354 kali penguatan , sedangkan

penguatan tak membalik pada perhitungan adalah 2,5 kali penguatan, maka toleransi

hasil kesalahan rata-rata pada penguatan tak membalik ini sebesar:

%100×−

=nPerhitungaHasil

PercobaanHasilnPerhitungaHasilKesalahan

%10075,3

67,375,3×

−=Kesalahan

%021,0=Kesalahan

Pergeseran pada pengujian ini disebabkan karena penggunaan komponen

yang masing–masing memiliki tingkat toleransi yang berbeda sehingga akan

mempengaruhi besar penguatan tegangan hasil yang diperoleh.

Jadi, dapat diketahui bahwa kesalahan pada penguatan tak membalik adalah

sebesar 0,02 %.

47

Hasil pengujian rangkaian penguat operasional tak membalik dalam bentuk

grafik Vout (volt) terhadap Vin (volt) diperlihatkan pada Gambar 4.9 berikut.

Tabel Pengujian Penguat Operasional

0

1

2

3

4

5

6

0 0.5 1 1.5 2 2.5

Vin (volt)

Vo

ut

(Vo

lt)


Gambar 4.3 Grafik Hasil Pengujian Penguat Tak Membalik

4.1.3 ADC0809

Pengujian ADC 0809 disini dengan memberikan masukan tegangan secara

variabel antara 0 volt sampai 5 volt. Dari masukan tegangan tersebut akan

dikonversikan menjadi data 8-bit yang dapat diidenifikasi dengan nyala led pada port

keluaran ADC 0808/0809. Dengan kelebihan multiplexer pada masukan ADC

0808/0809, maka pengjian ADC 0808/0809 ini diseting hanya menggunakan channel

1 yang sekaligus mewakili channel masukan lainnya.

Gambar 4.4 Sistem Pengujian ADC 0808/0809

Hasil pengujian dari rangkaian ADC0809 ditunjukkan dalam Tabel 4.6

dibawah ini.

48

Tabel 4.3 Hasil Pengujian ADC 0809

Keluaran ADC (Biner) Vin (Volt)

D7 D6 D5 D4 D3 D2 D1 D0

Keluaran

Desimal

0 0 0 0 0 0 0 0 0 0

0.04 0 0 0 0 0 0 1 1 3

0.24 0 0 0 0 1 1 1 1 15

0.48 0 0 0 1 1 1 1 1 31

1.10 0 0 1 1 1 1 1 1 63

2 0 1 1 0 1 1 1 1 111

2.60 1 0 0 0 1 1 1 1 143

2.82 1 0 0 1 1 1 1 1 159

3 1 0 1 1 1 1 1 1 191

3.27 1 0 1 0 1 1 1 1 175

3.79 1 1 0 0 1 1 1 1 207

4 1 1 0 1 1 1 1 1 223

4.50 1 1 1 0 1 1 1 1 239

4.88 1 1 1 1 1 1 1 1 255


Keterangan:

angka 1 = Led hidup

angka 0 = Led padam

Hasil percobaan dari Tabel 4.5 di atas dapat disimpulkan bahwa ADC sudah

dapat mengkonversi tegangan analog dengan baik, sehingga sudah bisa digunakan

untuk konversi tegangan yang berasal dari keluaran penguat operasional.

4.1.4 Mikrokontroler AT89S52

Gambar 4.5 Pengujian Sistem Minimum Mikrokontroler

Cara pengujian yang dipakai disini dengan mencoba fungsi masukan dan

keluaran dari masing-masing port mikrokontroler AT89S52. Dengan pemberian

49

program berupa logika 0 dan logika 1 serta penyalaan led pada masing-masing port

sudah dapat untuk mengecek apakah mikrokontroler masih bisa berfungsi dengan

baik atau tidak. Mengingat mikrokontroler mempnyai karakteristik aktif rendah, maka

pengujian dengan sistem penyalaan led jika diberikan logika rendah. Dengan metode

pengujian tersebut, didapatkan hasil pada tabel berikut:

Tabel 4.4 Hasil Pengujian Sistem Minimum Mikrokontroler Pengujian Logika

Program

Tegangan

Keluaran

Indikasi Led

Port 0 1 4,5 volt Mati

Port 0 0 0 volt Hidup








Dari hasil pengujian sistem minimum AT89S52 di atas dapat disimpulkan

bahwa sistem minimum sudah dapat berfungsi dengan baik dan masing-masing port

juga sudah berjalan dengan baik. Rangkaian ini sudah bisa digunakan untuk sistem

kontrol dari rangkaian yang telah dibuat.

4.1.5 Driver Motor DC

Logika

ProgramDriver Motor Motor DC

Gambar 4.6 Pengujian Driver Motor DC

Driver motor DC terdiri dari 4 masukan pengendalian yang semuanya dapat

dikendalikan dengan memberikan masukan berupa logika 0 dan 1. Driver motor DC

dibuat sedemikian rupa mengingat mikrokontroler keluarga MCS’51 mempunyai

50

karakteristik aktif rendah, sehingga driver dapat diaktifkan dengan memberikan

masukan rendah atau diberi logika 0.

Prosedur pengujian rangkaian ini adalah dengan memberi masukan berupa

logika 0 dan 1 pada masing-masing masukan, dan didapatkan data sebagai berikut:

Tabel 4.5 Hasil Pengujian Driver Motor DC

No Kaki Masukan Logika Hasil

1. P1.0 1 Motor 1 mati

2. P1.0 0 Motor 1 hidup

3. P1.1 1 Motor 1 dalam kondisi berputar searah jarum jam (CW)

4. P1.1 0 Motor 1 dalam kondisi berputar melawan arah jarum jam (CCW)

5. P1.2 1 Motor 2 mati

6. P1.2 0 Motor 2 hidup

7. P1.3 1 Motor 2 dalam kondisi berputar searah jarum jam (CW)

8. P1.3 0 Motor 2 dalam kondisi berputar melawan arah jarum jam (CCW)


Dari hasil pengujian driver motor di atas, dapat diketahui bahwa untuk

menghidupkan motor diperlukan logika 0 dan untuk mematikan motor diberi

masukan logika 1. Sedangkan untuk mengatur arah putar dari motor tersebut kita

dapat mengatur relay pada driver motor yaitu dengan memberikan masukan logika 0

untuk putaran searah jarum jam dan masukan logika 1 untuk putaran yang

berlawanan arah jarum jam.

4.1.6 Encoder

Pengujian ini ditujukan untuk mengetahui tingkat kemiringan dari posisi

panel surya ketika motor penggerak panel digerakkan.

Gambar 4.7 Pengujian Rangkaian Encoder

51

Pengujian ini dilakukan dengan mengukur banyaknya putaran motor dc

dengan mengidentifikasi pulsa dari putaran piringan encoder yang diasumsikan

dengan keluaran berupa logika 0 dan 1 atau dengan menggunakan nyala led pada

keluaran encoder. Prosedur pengujian ini dilakukan dengan posisi panel surya secara

tegak lurus menghadap ke atas.

Tabel 4.6 Hasil Pengujian Rangkaian Encoder

Putaran Motor Pulsa Derajat kemiringan

Searah Jarum jam 0 0º

10 15º

20 32º

30 46º

40 61º

50 77º

Berlawanan Arah 0 0º

Jarum Jam 10 16º

20 32º

30 46º

40 63º

50 76º


Dari data di atas dapat dilihat ketika motor diputar searah jarum jam, maka

encoder akan mulai menghitung pulsa. Adapun besar derajat kemiringan dari setiap

satu pulsa adalah ±1,5º. Namun dari data yang diperoleh terdapat banyak ketidak

presisian terhadap pengukuran tersebut. Hal ini dikarenakan bentuk piringan encoder

yang mempunyai lubang penanda yang terlalu besar sehingga ketika encoder

mendeteksi penanda tersebut, motor belum dimatikan. Sehingga ketika motor

berhenti encoder sudah mendeteksi pulsa selanjutnya.

52

4.1.7 Catu Daya

Gambar 4.8 Pengujian Rangkaian Catu Daya

Pengujian dilakukan untuk mengetahui tegangan keluaran dari baterai yang

dibutuhkan kontroler dan juga motor DC. Pada kontroler menggunakan tegangan

kerja 5 V dan 12 V, sedangkan pada motor DC menggunakan tegangan kerja 36 V.

Pengujian dilakukan dengan mengukur tegangan keluaran dari tiap-tiap blok

setiap menit. Dengan prosedur tersebut didapatkan data sebagai berikut:

Tabel 4.7 Hasil Pengujian Rangkaian Catu Daya

Menit ke Tegangan diinginkan Hasil Pengukuran

(Volt)

Error persen

(E %)

1

2

3

4

5

6

7

8

9

10

5 volt 4.95 volt

4.94 volt

4.96 volt

4.97 volt

4.95 volt

4.95 volt

4.96 volt

4.95 volt

4.96 volt

4.95 volt

1 %

1.2 %

0.8 %

0.6 %

1 %

1 %

0.8 %

1 %

0,8 %

1 %


(Volt)

Error persen

(E %)

1

2

3

4

5

6

7

8

9

10

12 volt 11,96

11,96

11,96

11,97

11,98

11,97

11,97

11,97

11,97

11,97

0.3 %

0.3 %

0.3 %

0.2 %

0,1 %

0.2 %

0.2 %

0.2 %

0.2 %

0.2 %

53


(Volt)

Error persen

(E %)

1

2

3

4

5

6

7

8

9

10

36 volt 35,89

35,89

35,92

35,92

35,92

35,92

35,89

35,85

35,85

35,85

0.3 %

0.3 %

0.2 %

0.2 %

0,2 %

0.2 %

0.3 %

0.4 %

0.4 %

0.4 %

Sumber: Data Primer Terolah,2008

Dari Tabel.4.7 dapat diketahui, bahwa kesalahan tegangan output untuk 5 volt

tertinggi yaitu saat pengukuran pada menit ke 2 sebesar 1,2 % dan terendah pada

pengukuran menit ke-4 sebesar 0,6 %. Jika dirata-rata error persen hasil pengukuran

tegangan keluaran untuk 5 volt ini adalah 0,95 %. Sedangkan untuk tegangan 12 volt

error persen tertinggi yaitu sebesar 0,3 % dan terendah yaitu 0,1 % terletak pada

menit ke tujuh. Jika dirata-rata error persen dari hasil pengukuran 12 volt ini akan

diperoleh error persen sebesar 0,16 %. Toleransi ini masih dapat diabaikan, karena

kesalahannya tidak melebihi nilai toleransi (10 %), sehingga rangkaian ini masih bisa

untuk digunakan sebagai masukan tegangan pada sistem minimum mikrokontroler,

rangkaian ADC dan tidak akan menyebabkan kerusakan pada komponen.

4.1.8 Pengujian Alat secara Keseluruhan

Pangujian alat secara keseluruhan dilakukan dengan mendemonstrasikan alat

langsung di bawah sinar matahari langsung. Pengujian ditujukan untuk mengetahui

unjuk kerja dari sistem fuzzy logic yang diterapkan pada penjejak orientasi matahari.

Pengujian ini dilakukan dengan mengasumsikan alat sebagai obyek pusat dari

keadaan di sekitarnya. Pengujian dilakukan dengan menggunakan satu axis dari dua

axis yang tersedia atau hanya menggunakan perubahan kondisi posisi matahari dari

54

timur ke barat. Pengujian terhadap axis yang kedua tidak dilakukan dengan alasan

waktu yang cukup lama untuk melakukan penelitian tersebut.

Berikut tabel hasil pengujian alat secara keselruhan:

Tabel 4.8 Pengujian Penjejak Orientasi Matahari

Percobaan Waktu

(WIB)

Letak Kemiringan

Matahari Terhadap Alat

Kemiringan Panel Surya

terhadap Matahari

Keterangan

1 08.00 35º Selisih 5º Cerah






7 14.00 130º (Perkiraan) Selisih 40º Berawan



Sumber: Data Primer Terolah, 2008.

Dari tabel pengujian di atas dapat dijelaskan bahwa alat penjejak orientasi

matahari dapat mendeteksi keberadaan posisi matahari terhadap alat, dengan merubah

kedudukan posisi panel surya terhadap posisi matahari yang ditangkap oleh sensor.

Alat sudah dapat memutuskan aturan-aturan yang telah dibuat dengan pembacaan

keadaan posisi matahari sesuai dengan perangkat lunak yang ada pada sistem

mikrokontroler.

Terjadinya selisih dari posisi panel surya dengan posisi matahari terhadap

matahari terjadi karena pada aturan-aturan yang terdapat pada mikrokontroler telah

diatur posisi dari panel surya dengan mempertimbangkan masukan dari sensor yang

kemudian menjadi masukan fuzzy logic. Penerapan aturan-aturan fuzzy logic dapat

dilihat dari beberapa keputusan yang diambil dari pembacaan keadaan di sekitar panel

surya. Seperti pada saat kondisi cuaca berawan, posisi panel surya yang menghadap

ke posisi awal (menghadap ke atas). Karena pada aturan fuzzy logic yang diterapkan

55

pada mikrokontroler untuk melakukan keputusan kembali ke posisi awal ketika kedua

sensor SE dan SW mengalami keadaan yang sama.

Adapun pergerakan panel surya juga tidak serta merta melakukan pergerakan

terhadap perubahan kondisi yang dibaca oleh sensor. Pergerakan dilakukan setiap

satu jam sekali dengan alasan penghematan daya baterai sebagai catu daya panel

surya.

4.2 Analisis Program dan Data

4.2.1 Sensor Cahaya

Sensor cahaya akan menerima intensitas cahaya matahari yang kemudian

menjadi membership dari sistem fuzzy logic pada mikrokontroler. Hasil pembacaan

sensor cahaya akan dikonversi menjadi kode digital setelah masuk pada ADC

0808/0809. Setelah diterjemahkan menjadi digital, kode tersebut dibaca oleh

mikrokontroler yang kemudian dijadikan membership dari sistem fuzzy logic. Berikut

listing programnya:

void bacase() Chna = 0; Chnb = 0; Chnc = 0; Delay(5); P0 = se;

Program di atas merupakan salah satu pembacaan sensor timur dari keempat

sensor yang tersedia. Sensor tersebut masuk ADC melalui pin IN0 sehingga untuk

pengaktifan pin IN0 perlu dilakukan penyetingan terhadap ADC untuk membaca pin

IN0. Pengaktifan ADC untuk melakukan pembacaan IN0 dilakukan dengan mengatur

kondisi channel A, B dan C dari ADC menjadi logika rendah semua atau diberi

logika “0”. Setelah pin IN0 diaktifkan, dilakukan proses pembacaan dan konversi

tegangan analog menjadi kode digital dengan memberikan selang waktu kurang lebih

5 µdetik. Kemudian ADC yang terhubung dengan P0 mikrokontroler dibaca kode

56

digital yang dihasilkan dan kemudian disimpan pada akumulator dari mikrokontroler

dengan kode “se”. Hasil pembacaan ini disimpan terlebih dahulu untuk mengetahui

keadaan dari keempat sensor lainnya yang kemudian menjadi membership dari sistem

fuzzy logic mikrokontroler.

4.2.2 Sistem Fuzzy Logic

Gambar 4.9 Langkah-langkah Jalur Sistem Logika Fuzzy

Gambar 4.10 Prosedur dalam Menentukan Pemilihan Rule

Masukan Crisp yang dipakai untuk mengetahui intensitas cahaya yang

diterima dari keempat sensor LDR sebagai sensor cahaya. Harga dari masukan crisp

57

ini berada dalam bentuk bit binary. Harga minimum dari masukan crisp ini adalah

00000000 (0) dan harga maksimumnya adalah 11111111 (255).

Dalam membuat suatu membership function harga dari masukan crisp ini

harus diperhatikan dengan teliti. Secara mendasar, harga keempat masukan crisp ini

akan dibandingkan satu terhadap yang lain untuk mendapatkan suatu kemungkinan

keadaan yang sedang terjadi. Perbandingan harga-harga ini dapat dilihat secara jelas

pada evaluasi rules.

Pembuatan membership function ini mempunyai range masukan crisp

sebesar 000 sampai 255. Sistem kendali yang dirancang pada penjejak orientasi

matahari ini memiliki 4 masukan crisp, yaitu sensor timur, sensor barat, sensor utara

dan dan sensor selatan dan mempunyai 2 keluaran membership function, yaitu motor

axis 1 dan motor axis 2, dengan membandingkan banyaknya putaran setiap motor.

Keluaran membership function pada motor mempunyai range keluaran crisp sebesar

000 sampai 255 dengan feedback dari pembacaan rotary encoder.

Dari perencanaan rule yang telah ditetapkan pada bab 3, dapat dibuat

program sebagai evaluasi rule dari rule yang telah dibuat. Salah satu contoh program

dalam penentuan posisi panel surya seperti pada gambar berikut.

Gambar 4.11 Posisi Panel Ketika Posisi Matahari di Sebelah Barat Panel Surya

Pada kondisi panel surya seperti Gambar 4. diperoleh jika rule yang dipakai

adalah:

“Jika SE adalah KT dan SW adalah ST maka motor 1 adalah CWB”.

58

Dari pernyataan rule tersebut maka program yang dipakai adalah:

If ((se <= 0x64) && (sw >= 0xC8 )) jalan13(); Else if(.......

Dari program di atas dapat dijelaskan jika sensor timur bernilai kurang atau

sama dengan 64H dan sensor barat bernilai lebih atau sama dengan C8H, maka motor

1 diputar sebanyak CWB atau bergerak sekian derajat dari titik awal atau posisi awal.

Sehingga posisi panel surya akan seperti terlihat pada gambar.

4.2.3 Perbandingan Arus dan Tegangan Panel Surya antara Sistem Penjejak Matahari

dengan Sistem Tanpa Penjejak Matahari

Pengujian dilakukan pada hari dan jam yang sama sehingga didapatkan

perbandingan antara panel surya yang menggunakan sistem penjejak orientasi

matahari dengan panel surya yang tidak menggunakan penjejak matahari.

Berikut adalah data yang diperoleh dari panel surya tanpa penjejak matahari:

Tabel 4.9 Data Arus dan Tegangan Panel Surya Tanpa Sistem Penjejak

Waktu (WIB) Tegangan (Volt) Arus (Ampere) Daya (watt) Ket.

08.00 16,06 1,07 17,1842

09.00 16,23 1,56 25,3188

10.00 16,32 1,88 30,6816

11.00 16,34 1,9 31,046

12.00 16,32 2,26 36,8832

13.00 16,36 2,0 32,72

14.00 16,40 1,9 31,16

15.00 13,61 0,49 6,6689

16.00 13,12 0,02 0,2624 berawan


59

Sedangkan data yang diperoleh dari panel surya yang menggunakan sistem

penjejak matahari adalah sebagai berikut:

Tabel 4.10 Data Arus dan Tegangan Panel Surya Dengan Sistem Penjejak

Waktu (WIB) Tegangan (Volt) Arus (Ampere) Daya (watt) Keterangan

08.00 13,32 0,37 4,9284 Panel surya tertutup sebagian

09.00 16,38 2,01 32,9238

10.00 16,46 2,04 33,5784

11.00 16,36 2,5 40,9

12.00 16,39 2,12 34,7468

13.00 15,88 2,05 32,554

14.00 16,48 2,17 35,7616

15.00 15,84 1,08 17,1072 Sedikit berawan

16.00 16,23 0,03 0,4689 Berawan


Dari kedua data di atas dapat dibuat grafik sebagai berikut:

Perbandingan Tegangan

10

11

12

13

14

15

16

17

7:12 9:36 12:00 14:24 16:48

Waktu (WIB)

Te

ga

ng

an

(V

olt

)

Sistem TanpaPenjejak Matahari

Sistem PenjejakMatahari

Gambar 4.12 Grafik Perbandingan Tegangan

60

Perbandingan Arus

0

0.5

1

1.5

2

2.5

3

7:12 9:36 12:00 14:24 16:48

Waktu (WIB)

Aru

s (

Am

pe

re)

Sistem TanpaPenjejak Matahari

Sistem PenjejakMatahari

Gambar 4.13 Grafik Perbandingan Arus

Dari data yang diperoleh di atas, dapat dijelaskan bahwa panel surya yang

menggunakan sistem penjejak orientasi matahari menghasilkan nilai arus dan

tegangan yang lebih besar dibandingkan dengan panel surya tanpa sistem penjejak

matahari. Hal ini sesuai dengan apa yang diharapkan dari alat penjejak matahari yaitu

untuk mendapatkan nilai daya yang lebih besar dengan mengatur permukaan panel

surya untuk selalu menghadap sinar matahari langsung.

Akan tetapi dari data yang didapat terdapat nilai yang menunjukkan bahwa

nilai tegangan maupun arus dari panel surya yang tidak menggunakan sistem penjejak

matahari mempunyai nilai yang lebih besar dibandingkan dengan panel surya yang

menggunakan sistem penjejak matahari. Hal ini dikarenakan pada sistem penjejak

matahari saat itu mengalami pergeseran dari posisi yang telah ditentukan yang

disebabkan respon yang lambat dari sistem. Seperti pada pengambilan data arus pada

waktu jam 12 siang yang menunjukkan nilai arus pada panel surya tanpa penjejak

matahari bernilai 2,26 A sedangkan pada panel surya dengan penjejak matahari

bernilai 2,12 A.

61

Adapun nilai daya yang dihasilkan dari proses konversi panel surya

merupakan perkalian antara arus dan tegangan yang mengalir ke beban. Dari data di

atas kita bisa membandingkan daya keluaran panel surya yang menggunakan sistem

penjejak matahari dengan daya yang dihasilkan dari panel surya yang tidak

menggunakan sistem penjejak matahari. Dari sistem yang tidak menggunakan sistem

penjejak matahari akan diperoleh nilai daya rata-rata sebagai berikut:

Pbanyaknya

PP ratarata

∑=−

23.54729

211.9251==−ratarataP W

Sedangkan nilai daya rata-rata yang dihasilkan dari panel surya yang

menggunakan sistem penjejak matahari adalah sebesar:

Pbanyaknya

PP ratarata

∑=−

25.88559

232.9691==−ratarataP W

Dari data daya rata-rata yang dihasilkan panel surya yang menggunakan

sistem penjejak matahari dan panel surya yang tidak menggunakan sistem penjejak

matahari dapat diketahui bahwa panel surya yang menggunakan sistem penjejak

matahari mempunyai daya rata-rata yang lebih besar atau selisih 2,3383 W.

Sehingga dapat disimpulkan bahwa penggunaan penjejak matahari dalam

pencarian daya terbesar dari panel surya bisa menjadi pilihan dengan melihat data

yang telah di dapat.

62

BAB 5. KESIMPULAN DAN SARAN

5.1 Kesimpulan

Dari hasil pembahasan yang telah dilakukan, dapat diambil kesimpulan

sebagai berikut:

1. Penguat instrumentasi mempunyai kesalahan rata-rata sebesar 0,04 %;

2. Penggunaan sensor yang menghadap 4 arah mata angin dengan kemiringan 45º

dan 135º dari penyangga panel, dapat memetakan orientasi panel surya terhadap

matahari;

3. Satu pulsa dari Encoder dapat mewakili perubahan sudut dari sistem penjejak

orientasi matahari sebesar ±1,5º;

4. Penggunaan 2 axis dapat dilihat kefektifannya dalam jangka waktu yang lama;

5. Sumber daya yang digunakan untuk menyuplai sistem penjejak matahari

mempunyai kesalahan rata-rata sebesar 0,04 %;

6. Penggunaan 3 membership, KT, T dan ST pada masing-masing sensor dapat

dijadikan masukan dari sistem fuzzy yang dipakai;

7. Penggunaan sistem penjejak orientasi matahari dapat meningkatkan perolehan

daya yang dihasilkan panel surya dengan nilai daya rata-rata sebesar 25,8855

watt.

63

5.2 Saran

Dengan harapan penulisan karya ilmiah ini membuahkan hasil yang lebih

baik lagi di masa mendatang, untuk itu penulis memberikan saran sebagai berikut:

1. Sebaiknya menggunakan motor DC yang mengkonsumsi daya rendah sehingga

dapat lebih mengefisiensikan penggunaan daya yang tersimpan pada baterai.

2. Sebaiknya menggunakan membership function yang lebih banyak dari sistem

fuzzy yang sudah ada, untuk mendapatkan nilai perubahan yang lebih spesifik

3. Sebaiknya menggunakan aksi kontrol PWM motor DC untuk memudahkan

pengendalian sistem penjejak orientasi matahari.

4. Sebaiknya dilakukan pengujian dengan kondisi berbeda seperti model ketinggian

tempat, suhu dan kelembaban, serta parameter lingkungan lainnya yang

mempengaruhi

64

DAFTAR PUSTAKA

Arismunandar, Prof. Wiranto. 1995. Teknologi Rekayasa Surya. Jakarta: PT.

Pradnya Paramita.

Blocher, Richard. 2003. Dasar Elektronika. Yogyakarta: Andi.

Budiharto, Widodo. 2004. Interfacing Komputer dan Mikrokontroler. Jakarta:

PT. Elex Media Komputindo.

Cooper, Wiliam D. 1999. Instrumentasi Elektronik dan Teknik Pengukuran,

Erlangga: Jakarta.

Duffie, John., Beckham, William. 1991. Solar Engineering of Thermal

Processes. New York: John Wiley & Sons, Inc.

Eko Putra, Agfianto. 2004. Belajar Mikrokontroler AT89C51/52/55 Teori dan

Aplikasi. Yogyakarta: Gava Media.

Ibrahim, KF. 1996. Teknik Digital. Yogyakarta: Andi.

Jorrand, Philippe., Sgurev Vassil. 1994. Artificial Intelligence : Methodology,

Systems, Applications. Sofia: World Scientific.

Kusumadewi, S. 2002. Analisis dan Desain Sistem Fuzzy Menggunakan Tool

Box Matlab. Yogyakarta: Graha Ilmu.

Kusumadewi, Sri. 2003. Artificial Intelligence teknik dan Aplikasinya.

Yogyakarta: Graha Ilmu.

Kusumadewi, Sri., Purnomo, Hari. 2004. Aplikasi Logika Fuzzy Untuk

Pendukung Keputusan. Yogyakarta: Graha Ilmu.

Kuswadi, S. 2000. Kendali Cerdas (Intelligent Control). Surabaya: EEPIS

Press.

Lorenzo, Eduardo. 1994. Solar Electricity, Engineering of Photovoltaic

Systems. Madrid: Polytechnic University of Madrid.

Mintorogo, Danny S. 2003. Strategi Aplikasi Sel Surya (Photovoltaic Cells)

pada Perumahan dan Bangunan Komersial. Surabaya: Universitas

Kristen Petra.

R. Patel, Mukund. 1999. Wind and Solar Power System. New York: CRC

Press.

65

Riyanto, Sigit. 2007. Robotika, Sensor dan Aktuator. Yogyakarta: Graha Ilmu.

Sigalingging, Karmon. 1994. Pembangkit Listrik Tenaga Surya. Bandung:

Tarsito.

Strong, Steven J. 1987. The Solar Electric House A Design Manual for Home-

Scale Photovoltaic Power Systems. Pennsylvania: Rodale Press.

Subekti, Agus. 1999. Diktat Kuliah: Sel Surya. Jember: Universitas Jember.

Tim Lab. Mikroprosesor BLPT Surabaya. 2007. Pemrograman

Mikrokontroler AT89S51 dengan C/C++ dan Assembler.

Yogyakarta: Andi.

Zuhal. 1991. Dasar Tenaga Listrik. Bandung:ITB.

LAMPIRAN

Lampiran A. Skema Rangkaian Pengendali Penjejak Orientasi Matahari

LAMPIRAN B

LISTING PROGRAM


#include<at89x52.h>

#include<stdio.h>

#include<ctype.h>

//input ADC P0

#define relay1 P1_0

#define mosfet1 P1_1

#define relay2 P1_2

#define mosfet2 P1_3

#define chnla P2_0

#define chnlb P2_1

#define chnlc P2_2

#define counter1 P3_0

#define max1 P3_1

#define startover1 P3_2

#define counter2 P3_3

#define max2 P3_4

#define startover2 P3_5

int putaran1,putaran2;

unsigned int tse,tsw,tsn,tss;

unsigned float crisp_kt,crisp_t,crisp_st;

void tunda(unsigned int x)

while(x)x--;

void jeda()

int a,b;

for (a=0;a<60;a++)

for (b=0;b<6000;b++)

init_timer0();

while(!TF0)

;

TF0 = 0;

TR0 = 0;

void jalan1()

putaran1 = 0;

mosfet1 = 0;

while(counter1 == 1);


if(counter1 == 1)

putaran1++;

if(putaran1 == 12)

mosfet1 = 1;

return;

void jalan2()

putaran2 = 0;

mosfet2 = 0;



if(counter2 == 1)

putaran2++;

if(putaran2 == 5)

mosfet2 = 1;

return;

void berhenti()

relay1 = 1;

mosfet1 = 1;

relay2 = 1;

mosfet2 = 1;

void mulai()

while(1)

relay1 = 0;

mosfet1 = 0;

if(startover1 == 0)

berhenti();

return;

if(max1 == 0)

majus:

relay1 = 1;

mosfet1 = 0;

if(startover1 == 0)

berhenti();

return;

else

goto majus;

relay2 = 0;

mosfet2 = 0;

if(startover2 == 0)

berhenti();

return;

if(max2 == 0)

maju2:

relay2 = 1;

mosfet2 = 0;

if(startover2 == 0)

berhenti();

return;

else

goto maju2;

void se()

chnla = 0;

chnlb = 1;

chnlc = 0;

tunda(10);

P0 = tse;

void sw()

chnla = 1;

chnlb = 0;

chnlc = 0;

tunda(10);

P0 = tsw;

void sn()

chnla = 1;

chnlb = 1;

chnlc = 0;

tunda(10);

P0 = tsn;

void ss()

chnla = 0;

chnlb = 0;

chnlc = 0;

tunda(10);

P0 = tss;

void bacasensor()

se();sw();sn();ss();

unsigned float crisp_kt(unsigned float kt)

static float kt[]=0x00,0x00,0x3f,0x7f;

unsigned float crisp_t(unsigned float t)

static float t[]=0x3f,0x7f,0x7F,0xbf;

unsigned float crisp_st(unsigned float st)

static float st[]=0x7F,0xbf,0xFF,0xFF;

unsignef float crisp_c()

berhenti();

unsigned float crisp_cws()

jalan1();

unsigned float crisp_cwb()

jalan1();

jalan1();

unsigned float crisp_ccws()

relay1 = 0;

jalan1();

unsigned float crisp_ccwb()

relay1 = 0;

jalan1();

jalan1();

unsignef float crisp_c2()

berhenti();

unsigned float crisp_cws2()

jalan2();

unsigned float crisp_cwb2()

jalan2();

jalan2();

unsigned float crisp_ccws2()

relay2 = 0;

jalan2();

unsigned float crisp_ccwb2()

relay2 = 0;

jalan2();

jalan2();

void rules1()

if((tse <= kt)&&(tsw <= kt))

crisp_c();

else if((tse <= kt)&&(tsw = t))

crisp_cws();

else if((tse <= kt)&&(tsw >=st))

crisp_cwb();

else if((tse = t)&&(tsw <= kt))

crisp_ccws();

else if((tse = t)&&(tsw = t))

crisp_c();

else if((tse = t)&&(tsw >= st))

crisp_cwb();

else if((tse >= st)&&(tsw <= kt))

crisp_ccwb();

else if((tse >= st)&&(tsw = t))

crisp_ccwb();

else if((tse >= st)&&(tsw >= st))

crisp_c();

else

go to rules1();

void rules2()

if((tsn <= kt)&&(tss <= kt))

crisp_c2();

else if((tsn <= kt)&&(tss = t))

crisp_cws2();

else if((tsn <= kt)&&(tss >=st))

crisp_cwb2();

else if((tsn = t)&&(tss <= kt))

crisp_ccws2();

else if((tsn = t)&&(tss = t))

crisp_c2();

else if((tsn = t)&&(tss >= st))

crisp_cwb2();

else if((tsn >= st)&&(tss <= kt))

crisp_ccwb2();

else if((tsn >= st)&&(tss = t))

crisp_ccwb2();

else if((tsn >= st)&&(tss >= st))

crisp_c2();

else

go to rules2();

void main()

mulai();

while(1)

bacasensor();

rules1();

rules2();

jeda();

LAMPIRAN C

DATASHEET

PHOTOVOLTAIC MODULE

Lead content: 0 g*. A new form of photovoltaic power generation, even friendlier to the environment.

No solder coating required for cells-for higher PV module conversion efficiency.

Previously, the total amount of lead used in the photovoltaic modules required providing power to a single residence (using a 3 kw system) was around 864 g. The new lead-free solder modules use no lead whatsoever.

Using newly developed silver electrodes that offer superior weatherproofing, we've perfected a technology for producing photovoltaic cells that do not require solder coatings. We've even achieved higher PV module conversion efficiency, taking advantage of the new product’s ability to more uniformly reflect the sun’s rays.

864g 0g

Lead solder

Lead solder

Electrode (silver)

Electrode(silver)

Electrode(aluminum)

Electrode (silver)

Electrode (silver)Photovoltaic cell

n-layerp-layer

Cross-sectional view

*lead volume used in soldered parts

Lead solder

Lead solder Electrode(silver)

Electrode(silver)

Electrode(aluminum)

Electrode (silver)

Photovoltaiccell

MITSUBISHI ELECTRIC PHOTOVOLTAIC MODULE

PV-MF110EC3110Wp

Designed for both commercial and domestic applications suitable for both grid-connec-ted

and stand-alone systems, the module offers both high performance and reliability.

The polycrystalline photovoltaic module is manufactured to the strict engineering guidelines,

ensuring all modules meet the requirements of international quality standards.

UL 1703/IEC 61215/TÜV Safety Class II

High power output is achieved using 150mm square polycrystalline silicon cells, thereby

achieving greater output due to the high coverage area of the individual cells.

Each cell string is protected by sheets of ethylene vinyl acetate (EVA) and laminated between

a weatherproof backing film and a highly transmissive, highly impact-resistant, tempered

glass and light can be effectively converted to electricity by using an anti-reflection coating.

The clear anodized aluminium alloy frames are robust and corrosion resistant.

Bypass diode minimizes power decrease caused by shade.

Frame holes make installation flexible.

junction box

When using 24 40-cell type modules. The amount of lead used in soldered areas.

MITSUBISHI ELECTRIC PV MODULE

PV-MF110EC3110WpS P E C I F I C A T I O N S

D R A W I N G S A N D D I M E N S I O N S

E L E C T R I C A L C H A R A C T E R I S T I C S

http://Global.MitsubishiElectric.com/solar

New Publication, effective May.2004Specifications subject to change without notice. L-175-4-C6689-A NK0405 Printed in Japan(MDOC)

HEAD OFFICE: MITSUBISHI DENKI BLDG., 2-2-3, MARUNOUCHI, CHIYODA-KU,TOKYO 100-8310, JAPAN

Model nameCell type

No. of cellsMaximum power rating [Pmax]

Warranted minimum PmaxOpen circuit voltage [Voc]

Short circuit current [Isc]Maximum power voltage [Vmp]

Maximum power current [Imp]Maximum system voltage

Fuse ratingOutput terminal

DimensionsWeight

Module efficiencyPacking condition

PV-MF110EC3Polycrystalline silicon 150mm square36 in series110W104.5W21.2V7.16A17.1V6.43ADC 780V15ATerminal block1425x646x56mm (56.1x25.4x2.2")11.5kg (25.4lb) 11.9%2pcs-1 carton

Temperature dependence of Isc, Voc and Pmaxcell temperature : 25°C

0 5 10 15 20 25

7

6

5

4

3

2

1

8

Curr

ent

( A

)

0

150

100

50

200

0

Pow

er (

W )

Voltage ( V )

1000 W/m2

900 W/m2

800 W/m2

700 W/m2

Electrical Performance

Current-VoltagePower-Voltage

0

20

40

60

80

100

120

140

-25 0 100

Pmax

Norm

aliz

ed I

sc,

Voc

and

Pm

ax (

%)

Norm

aliz

ed I

sc,

Voc

and

Pm

ax (

%)

25 50 75

Cell Temperature (°C)

Isc

Voc

Coeff. of Isc = +0.057% /°CCoeff. of Voc = - 0.346% /°CCoeff. of Pmax = - 0.478% /°C

646 (25.4)

A A

B

B

1425

( 56.

1)

A-A B-B

(1.18) 30

30( 1

.18)

46 (1.81) 56 (2.2)

Knockouts4 23 ( 0.91)

608 (23.9)

943

( 37.

2)

1123

( 44.

2)

for earth4 3.3 ( 0.13)

6 7( 0.28)

Rating labelJunction box120

(4.72)

149

( 5.8

7)

Unit : mm ( inch )

cell temperature : 25°C

0

20

40

60

80

100

120

140

0 200 1000

Voc

400 600 800 1200

Irradiance (W/m2)

Electric performance represents values under Standard Test Conditions (STC:25°C, AM1.5, 1000W/m2). Specifications are subject to change without notice.

Irradiance dependence of Isc, Voc and Pmax

Norm

aliz

ed I

sc,

Voc

and

Pm

ax (%

)

Isc

Pmax

1919B–MICRO–11/03

Features• Compatible with MCS-51® Products• 8K Bytes of In-System Programmable (ISP) Flash Memory

– Endurance: 1000 Write/Erase Cycles• 4.0V to 5.5V Operating Range• Fully Static Operation: 0 Hz to 33 MHz• Three-level Program Memory Lock• 256 x 8-bit Internal RAM• 32 Programmable I/O Lines• Three 16-bit Timer/Counters• Eight Interrupt Sources• Full Duplex UART Serial Channel• Low-power Idle and Power-down Modes• Interrupt Recovery from Power-down Mode• Watchdog Timer• Dual Data Pointer• Power-off Flag• Fast Programming Time• Flexible ISP Programming (Byte and Page Mode)

DescriptionThe AT89S52 is a low-power, high-performance CMOS 8-bit microcontroller with 8Kbytes of in-system programmable Flash memory. The device is manufactured usingAtmel’s high-density nonvolatile memory technology and is compatible with the indus-try-standard 80C51 instruction set and pinout. The on-chip Flash allows the programmemory to be reprogrammed in-system or by a conventional nonvolatile memory pro-grammer. By combining a versatile 8-bit CPU with in-system programmable Flash ona monolithic chip, the Atmel AT89S52 is a powerful microcontroller which provides ahighly-flexible and cost-effective solution to many embedded control applications.

The AT89S52 provides the following standard features: 8K bytes of Flash, 256 bytesof RAM, 32 I/O lines, Watchdog timer, two data pointers, three 16-bit timer/counters, asix-vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator,and clock circuitry. In addition, the AT89S52 is designed with static logic for operationdown to zero frequency and supports two software selectable power saving modes.The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, andinterrupt system to continue functioning. The Power-down mode saves the RAM con-tents but freezes the oscillator, disabling all other chip functions until the next interruptor hardware reset.

8-bit Microcontroller with 8K Bytes In-System Programmable Flash

AT89S52

2 AT89S521919B–MICRO–11/03

Pin ConfigurationsPDIP

TQFP

1234567891011121314151617181920

4039383736353433323130292827262524232221

(T2) P1.0(T2 EX) P1.1

P1.2P1.3P1.4

(MOSI) P1.5(MISO) P1.6(SCK) P1.7

RST(RXD) P3.0(TXD) P3.1(INT0) P3.2(INT1) P3.3

(T0) P3.4(T1) P3.5

(WR) P3.6(RD) P3.7

XTAL2XTAL1

GND

VCCP0.0 (AD0)P0.1 (AD1)P0.2 (AD2)P0.3 (AD3)P0.4 (AD4)P0.5 (AD5)P0.6 (AD6)P0.7 (AD7)EA/VPPALE/PROGPSENP2.7 (A15)P2.6 (A14)P2.5 (A13)P2.4 (A12)P2.3 (A11)P2.2 (A10)P2.1 (A9)P2.0 (A8)

1234567891011

3332313029282726252423

44 43 42 41 40 39 38 37 36 35 34

12 13 14 15 16 17 18 19 20 21 22


RST(RXD) P3.0

NC(TXD) P3.1(INT0) P3.2(INT1) P3.3

(T0) P3.4(T1) P3.5

P0.4 (AD4)P0.5 (AD5)P0.6 (AD6)P0.7 (AD7)EA/VPPNCALE/PROGPSENP2.7 (A15)P2.6 (A14)P2.5 (A13)

P1.

4P

1.3

P1.

2P

1.1

(T2

EX

)P

1.0

(T2)

NC

VC

CP

0.0

(AD

0)P

0.1

(AD

1)P

0.2

(AD

2)P

0.3

(AD

3)

(WR

) P

3.6

(RD

) P

3.7

XT

AL2

XT

AL1

GN

DG

ND

(A8)

P2.

0(A

9) P

2.1

(A10

) P

2.2

(A11

) P

2.3

(A12

) P

2.4

PLCC

PDIP

7891011121314151617

3938373635343332313029


RST(RXD) P3.0

NC(TXD) P3.1(INT0) P3.2(INT1) P3.3

(T0) P3.4(T1) P3.5

P0.4 (AD4)P0.5 (AD5)P0.6 (AD6)P0.7 (AD7)EA/VPPNCALE/PROGPSENP2.7 (A15)P2.6 (A14)P2.5 (A13)

6 5 4 3 2 1 44 43 42 41 40

18 19 20 21 22 23 24 25 26 27 28

(WR

) P

3.6

(RD

) P

3.7

XT

AL2

XT

AL1

GN

DN

C(A

8) P

2.0

(A9)

P2.

1(A

10)

P2.

2(A

11)

P2.

3(A

12)

P2.

4

P1.

4 P

1.3

P1.

2P

1.1

(T2

EX

)P

1.0

(T2)

NC

VC

CP

0.0

(AD

0)P

0.1

(AD

1)P

0.2

(AD

2)P

0.3

(AD

3)

123456789101112131415161718192021

424140393837363534333231302928272625242322

RST(RXD) P3.0(TXD) P3.1(INT0) P3.2(INT1) P3.3

(T0) P3.4(T1) P3.5

(WR) P3.6(RD) P3.7

XTAL2XTAL1

GNDPWRGND(A8) P2.0(A9) P2.1

(A10) P2.2(A11) P2.3(A12) P2.4(A13) P2.5(A14) P2.6(A15) P2.7

P1.7 (SCK)P1.6 (MISO)P1.5 (MOSI)P1.4P1.3P1.2P1.1 (T2EX)P1.0 (T2)VDDPWRVDDP0.0 (AD0)P0.1 (AD1)P0.2 (AD2)P0.3 (AD3)P0.4 (AD4)P0.5 (AD5)P0.6 (AD6)P0.7 (AD7)EA/VPPALE/PROGPSEN

3

AT89S52

1919B–MICRO–11/03

Block Diagram

PORT 2 DRIVERS

PORT 2LATCH

P2.0 - P2.7

FLASHPORT 0LATCHRAM

PROGRAMADDRESSREGISTER

BUFFER

PCINCREMENTER

PROGRAMCOUNTER

DUAL DPTRINSTRUCTIONREGISTER

BREGISTER

INTERRUPT, SERIAL PORT,AND TIMER BLOCKS

STACKPOINTERACC

TMP2 TMP1

ALU

PSW

TIMINGAND

CONTROL

PORT 1 DRIVERS

P1.0 - P1.7

PORT 3LATCH

PORT 3 DRIVERS

P3.0 - P3.7

OSC

GND

VCC

PSEN

ALE/PROG

EA / VPP

RST

RAM ADDR.REGISTER

PORT 0 DRIVERS

P0.0 - P0.7

PORT 1LATCH

WATCHDOG

ISPPORT

PROGRAMLOGIC

4 AT89S521919B–MICRO–11/03

Pin Description

VCC Supply voltage.

GND Ground.

Port 0 Port 0 is an 8-bit open drain bidirectional I/O port. As an output port, each pin can sinkeight TTL inputs. When 1s are written to port 0 pins, the pins can be used as high-impedance inputs.

Port 0 can also be configured to be the multiplexed low-order address/data bus duringaccesses to external program and data memory. In this mode, P0 has internal pull-ups.

Port 0 also receives the code bytes during Flash programming and outputs the codebytes during program verification. External pull-ups are required during programverification.

Port 1 Port 1 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 1 output bufferscan sink/source four TTL inputs. When 1s are written to Port 1 pins, they are pulled highby the internal pull-ups and can be used as inputs. As inputs, Port 1 pins that are exter-nally being pulled low will source current (IIL) because of the internal pull-ups.

In addition, P1.0 and P1.1 can be configured to be the timer/counter 2 external countinput (P1.0/T2) and the timer/counter 2 trigger input (P1.1/T2EX), respectively, asshown in the following table.

Port 1 also receives the low-order address bytes during Flash programming andverification.

Port 2 Port 2 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 2 output bufferscan sink/source four TTL inputs. When 1s are written to Port 2 pins, they are pulled highby the internal pull-ups and can be used as inputs. As inputs, Port 2 pins that are exter-nally being pulled low will source current (IIL) because of the internal pull-ups.

Port 2 emits the high-order address byte during fetches from external program memoryand during accesses to external data memory that use 16-bit addresses (MOVX @DPTR). In this application, Port 2 uses strong internal pull-ups when emitting 1s. Duringaccesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emitsthe contents of the P2 Special Function Register.

Port 2 also receives the high-order address bits and some control signals during Flashprogramming and verification.

Port 3 Port 3 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 3 output bufferscan sink/source four TTL inputs. When 1s are written to Port 3 pins, they are pulled highby the internal pull-ups and can be used as inputs. As inputs, Port 3 pins that are exter-nally being pulled low will source current (IIL) because of the pull-ups.

Port Pin Alternate Functions

P1.0 T2 (external count input to Timer/Counter 2), clock-out

P1.1 T2EX (Timer/Counter 2 capture/reload trigger and direction control)

P1.5 MOSI (used for In-System Programming)

P1.6 MISO (used for In-System Programming)

P1.7 SCK (used for In-System Programming)

5

AT89S52

1919B–MICRO–11/03

Port 3 receives some control signals for Flash programming and verification.

Port 3 also serves the functions of various special features of the AT89S52, as shown inthe following table.

RST Reset input. A high on this pin for two machine cycles while the oscillator is runningresets the device. This pin drives high for 98 oscillator periods after the Watchdog timesout. The DISRTO bit in SFR AUXR (address 8EH) can be used to disable this feature. Inthe default state of bit DISRTO, the RESET HIGH out feature is enabled.

ALE/PROG Address Latch Enable (ALE) is an output pulse for latching the low byte of the addressduring accesses to external memory. This pin is also the program pulse input (PROG)during Flash programming.

In normal operation, ALE is emitted at a constant rate of 1/6 the oscillator frequency andmay be used for external timing or clocking purposes. Note, however, that oneALE pulse is skipped during each access to external data memory.

If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With thebit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin isweakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is inexternal execution mode.

PSEN Program Store Enable (PSEN) is the read strobe to external program memory.

When the AT89S52 is executing code from external program memory, PSEN is acti-vated twice each machine cycle, except that two PSEN activations are skipped duringeach access to external data memory.

EA/VPP External Access Enable. EA must be strapped to GND in order to enable the device tofetch code from external program memory locations starting at 0000H up to FFFFH.Note, however, that if lock bit 1 is programmed, EA will be internally latched on reset.

EA should be strapped to VCC for internal program executions.

This pin also receives the 12-volt programming enable voltage (VPP) during Flashprogramming.

XTAL1 Input to the inverting oscillator amplifier and input to the internal clock operating circuit.

XTAL2 Output from the inverting oscillator amplifier.

Port Pin Alternate Functions

P3.0 RXD (serial input port)

P3.1 TXD (serial output port)

P3.2 INT0 (external interrupt 0)

P3.3 INT1 (external interrupt 1)

P3.4 T0 (timer 0 external input)

P3.5 T1 (timer 1 external input)

P3.6 WR (external data memory write strobe)

P3.7 RD (external data memory read strobe)

6 AT89S521919B–MICRO–11/03

Special Function Registers

A map of the on-chip memory area called the Special Function Register (SFR) space isshown in Table 1.

Note that not all of the addresses are occupied, and unoccupied addresses may not beimplemented on the chip. Read accesses to these addresses will in general return ran-dom data, and write accesses will have an indeterminate effect.

User software should not write 1s to these unlisted locations, since they may be used infuture products to invoke new features. In that case, the reset or inactive values of thenew bits will always be 0.

Timer 2 Registers: Control and status bits are contained in registers T2CON (shown inTable 2) and T2MOD (shown in Table 6) for Timer 2. The register pair (RCAP2H,RCAP2L) are the Capture/Reload registers for Timer 2 in 16-bit capture mode or 16-bitauto-reload mode.

Interrupt Registers: The individual interrupt enable bits are in the IE register. Two pri-orities can be set for each of the six interrupt sources in the IP register.

Table 1. AT89S52 SFR Map and Reset Values

0F8H 0FFH

0F0HB

000000000F7H

0E8H 0EFH

0E0HACC

000000000E7H

0D8H 0DFH

0D0HPSW

000000000D7H

0C8HT2CON

00000000T2MOD

XXXXXX00RCAP2L00000000

RCAP2H00000000

TL200000000

TH200000000

0CFH

0C0H 0C7H

0B8HIP

XX0000000BFH

0B0HP3

111111110B7H

0A8HIE

0X0000000AFH

0A0HP2

11111111AUXR1

XXXXXXX0WDTRST

XXXXXXXX0A7H

98HSCON

00000000SBUF

XXXXXXXX9FH

90HP1

1111111197H

88HTCON

00000000TMOD

00000000TL0

00000000TL1

00000000TH0

00000000TH1

00000000AUXR

XXX00XX08FH

80HP0

11111111SP

00000111DP0L

00000000DP0H

00000000DP1L

00000000DP1H

00000000PCON

0XXX000087H

7

AT89S52

1919B–MICRO–11/03

Table 2. T2CON – Timer/Counter 2 Control Register

T2CON Address = 0C8H Reset Value = 0000 0000B

Bit Addressable

Bit TF2 EXF2 RCLK TCLK EXEN2 TR2 C/T2 CP/RL2

7 6 5 4 3 2 1 0

Symbol Function

TF2 Timer 2 overflow flag set by a Timer 2 overflow and must be cleared by software. TF2 will not be set when either RCLK = 1 or TCLK = 1.

EXF2 Timer 2 external flag set when either a capture or reload is caused by a negative transition on T2EX and EXEN2 = 1. When Timer 2 interrupt is enabled, EXF2 = 1 will cause the CPU to vector to the Timer 2 interrupt routine. EXF2 must be cleared by software. EXF2 does not cause an interrupt in up/down counter mode (DCEN = 1).

RCLK Receive clock enable. When set, causes the serial port to use Timer 2 overflow pulses for its receive clock in serial port Modes 1 and 3. RCLK = 0 causes Timer 1 overflow to be used for the receive clock.

TCLK Transmit clock enable. When set, causes the serial port to use Timer 2 overflow pulses for its transmit clock in serial port Modes 1 and 3. TCLK = 0 causes Timer 1 overflows to be used for the transmit clock.

EXEN2 Timer 2 external enable. When set, allows a capture or reload to occur as a result of a negative transition on T2EX if Timer 2 is not being used to clock the serial port. EXEN2 = 0 causes Timer 2 to ignore events at T2EX.

TR2 Start/Stop control for Timer 2. TR2 = 1 starts the timer.

C/T2 Timer or counter select for Timer 2. C/T2 = 0 for timer function. C/T2 = 1 for external event counter (falling edge triggered).

CP/RL2 Capture/Reload select. CP/RL2 = 1 causes captures to occur on negative transitions at T2EX if EXEN2 = 1. CP/RL2 = 0 causes automatic reloads to occur when Timer 2 overflows or negative transitions occur at T2EX when EXEN2 = 1. When either RCLK or TCLK = 1, this bit is ignored and the timer is forced to auto-reload on Timer 2 overflow.

8 AT89S521919B–MICRO–11/03

Dual Data Pointer Registers: To facilitate accessing both internal and external data memory, two banks of 16-bit DataPointer Registers are provided: DP0 at SFR address locations 82H-83H and DP1 at 84H-85H. Bit DPS = 0 in SFR AUXR1selects DP0 and DPS = 1 selects DP1. The user should ALWAYS initialize the DPS bit to the appropriate value beforeaccessing the respective Data Pointer Register.

Power Off Flag: The Power Off Flag (POF) is located at bit 4 (PCON.4) in the PCON SFR. POF is set to “1” during powerup. It can be set and rest under software control and is not affected by reset.

Table 3. AUXR: Auxiliary Register

AUXR Address = 8EH Reset Value = XXX00XX0B

Not Bit Addressable

– – – WDIDLE DISRTO – – DISALE

Bit 7 6 5 4 3 2 1 0

– Reserved for future expansion

DISALE Disable/Enable ALE

DISALE Operating Mode

0 ALE is emitted at a constant rate of 1/6 the oscillator frequency

1 ALE is active only during a MOVX or MOVC instruction

DISRTO Disable/Enable Reset out

DISRTO

0 Reset pin is driven High after WDT times out

1 Reset pin is input only

WDIDLE Disable/Enable WDT in IDLE mode

WDIDLE

0 WDT continues to count in IDLE mode

1 WDT halts counting in IDLE mode

Table 4. AUXR1: Auxiliary Register 1

AUXR1 Address = A2H Reset Value = XXXXXXX0B

Not Bit Addressable

– – – – – – – DPS

Bit 7 6 5 4 3 2 1 0

– Reserved for future expansion

DPS Data Pointer Register Select

DPS

0 Selects DPTR Registers DP0L, DP0H

1 Selects DPTR Registers DP1L, DP1H

9

AT89S52

1919B–MICRO–11/03

Memory Organization MCS-51 devices have a separate address space for Program and Data Memory. Up to64K bytes each of external Program and Data Memory can be addressed.

Program Memory If the EA pin is connected to GND, all program fetches are directed to external memory.

On the AT89S52, if EA is connected to VCC, program fetches to addresses 0000Hthrough 1FFFH are directed to internal memory and fetches to addresses 2000Hthrough FFFFH are to external memory.

Data Memory The AT89S52 implements 256 bytes of on-chip RAM. The upper 128 bytes occupy aparallel address space to the Special Function Registers. This means that the upper 128bytes have the same addresses as the SFR space but are physically separate from SFRspace.

When an instruction accesses an internal location above address 7FH, the addressmode used in the instruction specifies whether the CPU accesses the upper 128 bytesof RAM or the SFR space. Instructions which use direct addressing access the SFRspace.

For example, the following direct addressing instruction accesses the SFR at location0A0H (which is P2).

MOV 0A0H, #data

Instructions that use indirect addressing access the upper 128 bytes of RAM. For exam-ple, the following indirect addressing instruction, where R0 contains 0A0H, accesses thedata byte at address 0A0H, rather than P2 (whose address is 0A0H).

MOV @R0, #data

Note that stack operations are examples of indirect addressing, so the upper 128 bytesof data RAM are available as stack space.

Watchdog Timer (One-time Enabled with Reset-out)

The WDT is intended as a recovery method in situations where the CPU may be sub-jected to software upsets. The WDT consists of a 14-bit counter and the WatchdogTimer Reset (WDTRST) SFR. The WDT is defaulted to disable from exiting reset. Toenable the WDT, a user must write 01EH and 0E1H in sequence to the WDTRST regis-ter (SFR location 0A6H). When the WDT is enabled, it will increment every machinecycle while the oscillator is running. The WDT timeout period is dependent on the exter-nal clock frequency. There is no way to disable the WDT except through reset (eitherhardware reset or WDT overflow reset). When WDT overflows, it will drive an outputRESET HIGH pulse at the RST pin.

Using the WDT To enable the WDT, a user must write 01EH and 0E1H in sequence to the WDTRSTregister (SFR location 0A6H). When the WDT is enabled, the user needs to service it bywriting 01EH and 0E1H to WDTRST to avoid a WDT overflow. The 14-bit counter over-flows when it reaches 16383 (3FFFH), and this will reset the device. When the WDT isenabled, it will increment every machine cycle while the oscillator is running. This meansthe user must reset the WDT at least every 16383 machine cycles. To reset the WDTthe user must write 01EH and 0E1H to WDTRST. WDTRST is a write-only register. TheWDT counter cannot be read or written. When WDT overflows, it will generate an outputRESET pulse at the RST pin. The RESET pulse duration is 98xTOSC, whereTOSC = 1/FOSC. To make the best use of the WDT, it should be serviced in those sec-tions of code that will periodically be executed within the time required to prevent a WDTreset.

10 AT89S521919B–MICRO–11/03

WDT During Power-down and Idle

In Power-down mode the oscillator stops, which means the WDT also stops. While inPower-down mode, the user does not need to service the WDT. There are two methodsof exiting Power-down mode: by a hardware reset or via a level-activated external inter-rupt which is enabled prior to entering Power-down mode. When Power-down is exitedwith hardware reset, servicing the WDT should occur as it normally does whenever theAT89S52 is reset. Exiting Power-down with an interrupt is significantly different. Theinterrupt is held low long enough for the oscillator to stabilize. When the interrupt isbrought high, the interrupt is serviced. To prevent the WDT from resetting the devicewhile the interrupt pin is held low, the WDT is not started until the interrupt is pulled high.It is suggested that the WDT be reset during the interrupt service for the interrupt usedto exit Power-down mode.

To ensure that the WDT does not overflow within a few states of exiting Power-down, itis best to reset the WDT just before entering Power-down mode.

Before going into the IDLE mode, the WDIDLE bit in SFR AUXR is used to determinewhether the WDT continues to count if enabled. The WDT keeps counting during IDLE(WDIDLE bit = 0) as the default state. To prevent the WDT from resetting the AT89S52while in IDLE mode, the user should always set up a timer that will periodically exitIDLE, service the WDT, and reenter IDLE mode.

With WDIDLE bit enabled, the WDT will stop to count in IDLE mode and resumes thecount upon exit from IDLE.

UART The UART in the AT89S52 operates the same way as the UART in the AT89C51 andAT89C52. For further information on the UART operation, refer to the ATMEL Web site(http://www.atmel.com). From the home page, select “Products”, then “8051-Architec-ture Flash Microcontroller”, then “Product Overview”.

Timer 0 and 1 Timer 0 and Timer 1 in the AT89S52 operate the same way as Timer 0 and Timer 1 inthe AT89C51 and AT89C52. For further information on the timers” operation, refer to theATMEL Web site (http://www.atmel.com). From the home page, select “Products”, then“8051-Architecture Flash Microcontroller”, then “Product Overview”.

Timer 2 Timer 2 is a 16-bit Timer/Counter that can operate as either a timer or an event counter.The type of operation is selected by bit C/T2 in the SFR T2CON (shown in Table 2).Timer 2 has three operating modes: capture, auto-reload (up or down counting), andbaud rate generator. The modes are selected by bits in T2CON, as shown in Table 5.Timer 2 consists of two 8-bit registers, TH2 and TL2. In the Timer function, the TL2 reg-ister is incremented every machine cycle. Since a machine cycle consists of12 oscillator periods, the count rate is 1/12 of the oscillator frequency.Table 5. Timer 2 Operating Modes

RCLK +TCLK CP/RL2 TR2 MODE

0 0 1 16-bit Auto-reload

0 1 1 16-bit Capture

1 X 1 Baud Rate Generator

X X 0 (Off)

11

AT89S52

1919B–MICRO–11/03

In the Counter function, the register is incremented in response to a 1-to-0 transition atits corresponding external input pin, T2. In this function, the external input is sampledduring S5P2 of every machine cycle. When the samples show a high in one cycle and alow in the next cycle, the count is incremented. The new count value appears in the reg-ister during S3P1 of the cycle following the one in which the transition was detected.Since two machine cycles (24 oscillator periods) are required to recognize a 1-to-0 tran-sition, the maximum count rate is 1/24 of the oscillator frequency. To ensure that a givenlevel is sampled at least once before it changes, the level should be held for at least onefull machine cycle.

Capture Mode In the capture mode, two options are selected by bit EXEN2 in T2CON. If EXEN2 = 0,Timer 2 is a 16-bit timer or counter which upon overflow sets bit TF2 in T2CON. This bitcan then be used to generate an interrupt. If EXEN2 = 1, Timer 2 performs the sameoperation, but a 1-to-0 transition at external input T2EX also causes the current value inTH2 and TL2 to be captured into RCAP2H and RCAP2L, respectively. In addition, thetransition at T2EX causes bit EXF2 in T2CON to be set. The EXF2 bit, like TF2, cangenerate an interrupt. The capture mode is illustrated in Figure 1.

Auto-reload (Up or Down Counter)

Timer 2 can be programmed to count up or down when configured in its 16-bit auto-reload mode. This feature is invoked by the DCEN (Down Counter Enable) bit located inthe SFR T2MOD (see Table 6). Upon reset, the DCEN bit is set to 0 so that timer 2 willdefault to count up. When DCEN is set, Timer 2 can count up or down, depending on thevalue of the T2EX pin.

Figure 1. Timer in Capture Mode

OSC

EXF2T2EX PIN

T2 PIN

TR2

EXEN2

C/T2 = 0

C/T2 = 1

CONTROL

CAPTURE

OVERFLOW

CONTROL

TRANSITIONDETECTOR TIMER 2

INTERRUPT

÷12

RCAP2LRCAP2H

TH2 TL2 TF2

12 AT89S521919B–MICRO–11/03

Figure 2 shows Timer 2 automatically counting up when DCEN = 0. In this mode, twooptions are selected by bit EXEN2 in T2CON. If EXEN2 = 0, Timer 2 counts up to0FFFFH and then sets the TF2 bit upon overflow. The overflow also causes the timerregisters to be reloaded with the 16-bit value in RCAP2H and RCAP2L. The values inTimer in Capture ModeRCAP2H and RCAP2L are preset by software. If EXEN2 = 1, a16-bit reload can be triggered either by an overflow or by a 1-to-0 transition at externalinput T2EX. This transition also sets the EXF2 bit. Both the TF2 and EXF2 bits can gen-erate an interrupt if enabled.

Setting the DCEN bit enables Timer 2 to count up or down, as shown in Figure 2. In thismode, the T2EX pin controls the direction of the count. A logic 1 at T2EX makes Timer 2count up. The timer will overflow at 0FFFFH and set the TF2 bit. This overflow alsocauses the 16-bit value in RCAP2H and RCAP2L to be reloaded into the timer registers,TH2 and TL2, respectively.

A logic 0 at T2EX makes Timer 2 count down. The timer underflows when TH2 and TL2equal the values stored in RCAP2H and RCAP2L. The underflow sets the TF2 bit andcauses 0FFFFH to be reloaded into the timer registers.

The EXF2 bit toggles whenever Timer 2 overflows or underflows and can be used as a17th bit of resolution. In this operating mode, EXF2 does not flag an interrupt.

Figure 2. Timer 2 Auto Reload Mode (DCEN = 0)

OSC

EXF2

TF2

T2EX PIN

T2 PIN

TR2

EXEN2

C/T2 = 0

C/T2 = 1

CONTR OL

RELOAD

CONTROL

TRANSITIONDETECTOR

TIMER 2INTERRUPT

÷12

RCAP2LRCAP2H

TH2 TL2

OVERFLOW

13

AT89S52

1919B–MICRO–11/03

Table 6. T2MOD – Timer 2 Mode Control Register

Figure 3. Timer 2 Auto Reload Mode (DCEN = 1)

T2MOD Address = 0C9H Reset Value = XXXX XX00B

Not Bit Addressable

– – – – – – T2OE DCEN

Bit 7 6 5 4 3 2 1 0

Symbol Function

– Not implemented, reserved for future

T2OE Timer 2 Output Enable bit

DCEN When set, this bit allows Timer 2 to be configured as an up/down counter

OSC

EXF2

TF2

T2EX PIN

COUNTDIRECTION1=UP0=DOWN

T2 PIN

TR2CONTROL

OVERFLOW

TOGGLE

TIMER 2INTERRUPT

12

RCAP2LRCAP2H

0FFH0FFH

TH2 TL2

C/T2 = 0

C/T2 = 1

÷

(DOWN COUNTING RELOAD VALUE)

(UP COUNTING RELOAD VALUE)

14 AT89S521919B–MICRO–11/03

Baud Rate Generator Timer 2 is selected as the baud rate generator by setting TCLK and/or RCLK in T2CON(Table 2). Note that the baud rates for transmit and receive can be different if Timer 2 isused for the receiver or transmitter and Timer 1 is used for the other function. SettingRCLK and/or TCLK puts Timer 2 into its baud rate generator mode, as shown in Figure4.

The baud rate generator mode is similar to the auto-reload mode, in that a rollover inTH2 causes the Timer 2 registers to be reloaded with the 16-bit value in registersRCAP2H and RCAP2L, which are preset by software.

The baud rates in Modes 1 and 3 are determined by Timer 2’s overflow rate according tothe following equation.

The Timer can be configured for either timer or counter operation. In most applications,it is configured for timer operation (CP/T2 = 0). The timer operation is different for Timer2 when it is used as a baud rate generator. Normally, as a timer, it increments everymachine cycle (at 1/12 the oscillator frequency). As a baud rate generator, however, itincrements every state time (at 1/2 the oscillator frequency). The baud rate formula isgiven below.

where (RCAP2H, RCAP2L) is the content of RCAP2H and RCAP2L taken as a 16-bitunsigned integer.

Timer 2 as a baud rate generator is shown in Figure 4. This figure is valid only if RCLKor TCLK = 1 in T2CON. Note that a rollover in TH2 does not set TF2 and will not gener-ate an interrupt. Note too, that if EXEN2 is set, a 1-to-0 transition in T2EX will set EXF2but will not cause a reload from (RCAP2H, RCAP2L) to (TH2, TL2). Thus, when Timer 2is in use as a baud rate generator, T2EX can be used as an extra external interrupt.

Note that when Timer 2 is running (TR2 = 1) as a timer in the baud rate generator mode,TH2 or TL2 should not be read from or written to. Under these conditions, the Timer isincremented every state time, and the results of a read or write may not be accurate.The RCAP2 registers may be read but should not be written to, because a write mightoverlap a reload and cause write and/or reload errors. The timer should be turned off(clear TR2) before accessing the Timer 2 or RCAP2 registers.

Modes 1 and 3 Baud Rates Timer 2 Overflow Rate16

------------------------------------------------------------=

Modes 1 and 3Baud Rate

--------------------------------------- Oscillator Frequency32 x [65536-RCAP2H,RCAP2L)]--------------------------------------------------------------------------------------=

15

AT89S52

1919B–MICRO–11/03

Figure 4. Timer 2 in Baud Rate Generator Mode

Programmable Clock Out

A 50% duty cycle clock can be programmed to come out on P1.0, as shown in Figure 5.This pin, besides being a regular I/O pin, has two alternate functions. It can be pro-grammed to input the external clock for Timer/Counter 2 or to output a 50% duty cycleclock ranging from 61 Hz to 4 MHz (for a 16-MHz operating frequency).

To configure the Timer/Counter 2 as a clock generator, bit C/T2 (T2CON.1) must becleared and bit T2OE (T2MOD.1) must be set. Bit TR2 (T2CON.2) starts and stops thetimer.

The clock-out frequency depends on the oscillator frequency and the reload value ofTimer 2 capture registers (RCAP2H, RCAP2L), as shown in the following equation.

In the clock-out mode, Timer 2 roll-overs will not generate an interrupt. This behavior issimilar to when Timer 2 is used as a baud-rate generator. It is possible to use Timer 2 asa baud-rate generator and a clock generator simultaneously. Note, however, that thebaud-rate and clock-out frequencies cannot be determined independently from oneanother since they both use RCAP2H and RCAP2L.

OSC

SMOD1

RCLK

TCLK

RxCLOCK

TxCLOCK

T2EX PIN

T2 PIN

TR2CONTROL

"1"

"1"

"1"

"0"

"0"

"0"

TIMER 1 OVERFLOW

NOTE: OSC. FREQ. IS DIVIDED BY 2, NOT 12

TIMER 2INTERRUPT

2

2

16

16

RCAP2LRCAP2H

TH2 TL2

C/T2 = 0

C/T2 = 1

EXF2

CONTROL

TRANSITIONDETECTOR

EXEN2

÷

÷

÷

÷

Clock-Out Frequency Oscillator Frequency4 x [65536-(RCAP2H,RCAP2L)]-------------------------------------------------------------------------------------=

16 AT89S521919B–MICRO–11/03

Figure 5. Timer 2 in Clock-Out Mode

Interrupts The AT89S52 has a total of six interrupt vectors: two external interrupts (INT0 andINT1), three timer interrupts (Timers 0, 1, and 2), and the serial port interrupt. Theseinterrupts are all shown in Figure 6.

Each of these interrupt sources can be individually enabled or disabled by setting orclearing a bit in Special Function Register IE. IE also contains a global disable bit, EA,which disables all interrupts at once.

Note that Table 5 shows that bit position IE.6 is unimplemented. User software shouldnot write a 1 to this bit position, since it may be used in future AT89 products.

Timer 2 interrupt is generated by the logical OR of bits TF2 and EXF2 in registerT2CON. Neither of these flags is cleared by hardware when the service routine is vec-tored to. In fact, the service routine may have to determine whether it was TF2 or EXF2that generated the interrupt, and that bit will have to be cleared in software.

The Timer 0 and Timer 1 flags, TF0 and TF1, are set at S5P2 of the cycle in which thetimers overflow. The values are then polled by the circuitry in the next cycle. However,the Timer 2 flag, TF2, is set at S2P2 and is polled in the same cycle in which the timeroverflows.

OSC

EXF2

P1.0(T2)

P1.1(T2EX)

TR2

EXEN2

C/T2 BIT

TRANSITIONDETECTOR

TIMER 2INTERRUPT

T2OE (T2MOD.1)

÷2TL2

(8-BITS)

RCAP2L RCAP2H

TH2(8-BITS)

÷2

17

AT89S52

1919B–MICRO–11/03

Table 7. Interrupt Enable (IE) Register

Figure 6. Interrupt Sources

(MSB) (LSB)

EA – ET2 ES ET1 EX1 ET0 EX0

Enable Bit = 1 enables the interrupt.

Enable Bit = 0 disables the interrupt.

Symbol Position Function

EA IE.7 Disables all interrupts. If EA = 0, no interrupt is acknowledged. If EA = 1, each interrupt source is individually enabled or disabled by setting or clearing its enable bit.

– IE.6 Reserved.

ET2 IE.5 Timer 2 interrupt enable bit.

ES IE.4 Serial Port interrupt enable bit.


EX1 IE.2 External interrupt 1 enable bit.


EX0 IE.0 External interrupt 0 enable bit.

User software should never write 1s to reserved bits, because they may be used in future AT89 products.

IE1

IE0

1

1

0

0

TF1

TF0

INT1

INT0

TIRI

TF2EXF2

18 AT89S521919B–MICRO–11/03

Oscillator Characteristics

XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier thatcan be configured for use as an on-chip oscillator, as shown in Figure 7. Either a quartzcrystal or ceramic resonator may be used. To drive the device from an external clocksource, XTAL2 should be left unconnected while XTAL1 is driven, as shown in Figure 8.There are no requirements on the duty cycle of the external clock signal, since the inputto the internal clocking circuitry is through a divide-by-two flip-flop, but minimum andmaximum voltage high and low time specifications must be observed.

Idle Mode In idle mode, the CPU puts itself to sleep while all the on-chip peripherals remain active.The mode is invoked by software. The content of the on-chip RAM and all the specialfunctions registers remain unchanged during this mode. The idle mode can be termi-nated by any enabled interrupt or by a hardware reset.

Note that when idle mode is terminated by a hardware reset, the device normallyresumes program execution from where it left off, up to two machine cycles before theinternal reset algorithm takes control. On-chip hardware inhibits access to internal RAMin this event, but access to the port pins is not inhibited. To eliminate the possibility of anunexpected write to a port pin when idle mode is terminated by a reset, the instructionfollowing the one that invokes idle mode should not write to a port pin or to externalmemory.

Power-down Mode In the Power-down mode, the oscillator is stopped, and the instruction that invokesPower-down is the last instruction executed. The on-chip RAM and Special FunctionRegisters retain their values until the Power-down mode is terminated. Exit from Power-down mode can be initiated either by a hardware reset or by an enabled external inter-rupt. Reset redefines the SFRs but does not change the on-chip RAM. The reset shouldnot be activated before VCC is restored to its normal operating level and must be heldactive long enough to allow the oscillator to restart and stabilize.

Figure 7. Oscillator Connections

Note: 1. C1, C2 = 30 pF ± 10 pF for Crystals= 40 pF ± 10 pF for Ceramic Resonators

C2XTAL2

GND

XTAL1C1

19

AT89S52

1919B–MICRO–11/03

Figure 8. External Clock Drive Configuration

Program Memory Lock Bits

The AT89S52 has three lock bits that can be left unprogrammed (U) or can be pro-grammed (P) to obtain the additional features listed in the following table.

When lock bit 1 is programmed, the logic level at the EA pin is sampled and latched dur-ing reset. If the device is powered up without a reset, the latch initializes to a randomvalue and holds that value until reset is activated. The latched value of EA must agreewith the current logic level at that pin in order for the device to function properly.

Table 8. Status of External Pins During Idle and Power-down Modes

ModeProgram Memory ALE PSEN PORT0 PORT1 PORT2 PORT3

Idle Internal 1 1 Data Data Data Data

Idle External 1 1 Float Data Address Data

Power-down Internal 0 0 Data Data Data Data

Power-down External 0 0 Float Data Data Data

XTAL2

XTAL1

GND

NC

EXTERNALOSCILLATOR

SIGNAL

Table 9. Lock Bit Protection Modes

Program Lock Bits

LB1 LB2 LB3 Protection Type

1 U U U No program lock features

2 P U U MOVC instructions executed from external program memory are disabled from fetching code bytes from internal memory, EA is sampled and latched on reset, and further programming of the Flash memory is disabled

3 P P U Same as mode 2, but verify is also disabled

4 P P P Same as mode 3, but external execution is also disabled

20 AT89S521919B–MICRO–11/03

Programming the Flash – Parallel Mode

The AT89S52 is shipped with the on-chip Flash memory array ready to be programmed.The programming interface needs a high-voltage (12-volt) program enable signal and iscompatible with conventional third-party Flash or EPROM programmers.

The AT89S52 code memory array is programmed byte-by-byte.

Programming Algorithm: Before programming the AT89S52, the address, data, andcontrol signals should be set up according to the Flash programming mode table andFigures 13 and 14. To program the AT89S52, take the following steps:

1. Input the desired memory location on the address lines.

2. Input the appropriate data byte on the data lines.

3. Activate the correct combination of control signals.

4. Raise EA/VPP to 12V.

5. Pulse ALE/PROG once to program a byte in the Flash array or the lock bits. Thebyte-write cycle is self-timed and typically takes no more than 50 µs. Repeatsteps 1 through 5, changing the address and data for the entire array or until theend of the object file is reached.

Data Polling: The AT89S52 features Data Polling to indicate the end of a byte writecycle. During a write cycle, an attempted read of the last byte written will result in thecomplement of the written data on P0.7. Once the write cycle has been completed, truedata is valid on all outputs, and the next cycle may begin. Data Polling may begin anytime after a write cycle has been initiated.

Ready/Busy: The progress of byte programming can also be monitored by theRDY/BSY output signal. P3.0 is pulled low after ALE goes high during programming toindicate BUSY. P3.0 is pulled high again when programming is done to indicate READY.

Program Verify: If lock bits LB1 and LB2 have not been programmed, the programmedcode data can be read back via the address and data lines for verification. The status ofthe individual lock bits can be verified directly by reading them back.

Reading the Signature Bytes: The signature bytes are read by the same procedure asa normal verification of locations 000H, 100H, and 200H, except that P3.6 and P3.7must be pulled to a logic low. The values returned are as follows.

(000H) = 1EH indicates manufactured by Atmel(100H) = 52H indicates AT89S52(200H) = 06H

Chip Erase: In the parallel programming mode, a chip erase operation is initiated byusing the proper combination of control signals and by pulsing ALE/PROG low for aduration of 200 ns - 500 ns.

In the serial programming mode, a chip erase operation is initiated by issuing the ChipErase instruction. In this mode, chip erase is self-timed and takes about 500 ms.

During chip erase, a serial read from any address location will return 00H at the dataoutput.

21

AT89S52

1919B–MICRO–11/03

Programming the Flash – Serial Mode

The Code memory array can be programmed using the serial ISP interface while RST ispulled to VCC. The serial interface consists of pins SCK, MOSI (input) and MISO (output).After RST is set high, the Programming Enable instruction needs to be executed firstbefore other operations can be executed. Before a reprogramming sequence can occur,a Chip Erase operation is required.

The Chip Erase operation turns the content of every memory location in the Code arrayinto FFH.

Either an external system clock can be supplied at pin XTAL1 or a crystal needs to beconnected across pins XTAL1 and XTAL2. The maximum serial clock (SCK)frequency should be less than 1/16 of the crystal frequency. With a 33 MHz oscillatorclock, the maximum SCK frequency is 2 MHz.

Serial Programming Algorithm

To program and verify the AT89S52 in the serial programming mode, the followingsequence is recommended:

1. Power-up sequence:

Apply power between VCC and GND pins.

Set RST pin to “H”.

If a crystal is not connected across pins XTAL1 and XTAL2, apply a 3 MHz to33 MHz clock to XTAL1 pin and wait for at least 10 milliseconds.

2. Enable serial programming by sending the Programming Enable serial instruc-tion to pin MOSI/P1.5. The frequency of the shift clock supplied at pin SCK/P1.7needs to be less than the CPU clock at XTAL1 divided by 16.

3. The Code array is programmed one byte at a time in either the Byte or Pagemode. The write cycle is self-timed and typically takes less than 0.5 ms at 5V.

4. Any memory location can be verified by using the Read instruction which returnsthe content at the selected address at serial output MISO/P1.6.

5. At the end of a programming session, RST can be set low to commence normaldevice operation.

Power-off sequence (if needed):

Set XTAL1 to “L” (if a crystal is not used).

Set RST to “L”.

Turn VCC power off.

Data Polling: The Data Polling feature is also available in the serial mode. In this mode,during a write cycle an attempted read of the last byte written will result in the comple-ment of the MSB of the serial output byte on MISO.

22 AT89S521919B–MICRO–11/03

Serial Programming Instruction Set

The Instruction Set for Serial Programming follows a 4-byte protocol and is shown inTable 11.

Programming Interface – Parallel Mode

Every code byte in the Flash array can be programmed by using the appropriate combi-nation of control signals. The write operation cycle is self-timed and once initiated, willautomatically time itself to completion.

Most worldwide major programming vendors offer support for the Atmel AT89 microcon-troller series. Please contact your local programming vendor for the appropriatesoftware revision.

Notes: 1. Each PROG pulse is 200 ns - 500 ns for Chip Erase.2. Each PROG pulse is 200 ns - 500 ns for Write Code Data.3. Each PROG pulse is 200 ns - 500 ns for Write Lock Bits.4. RDY/BSY signal is output on P3.0 during programming.5. X = don’t care.

Table 10. Flash Programming Modes

Mode VCC RST PSEN

ALE/

PROG

EA/

VPP P2.6 P2.7 P3.3 P3.6 P3.7

P0.7-0

Data

P2.4-0 P1.7-0

Address

Write Code Data 5V H L(2)

12V L H H H H DIN A12-8 A7-0

Read Code Data 5V H L H H L L L H H DOUT A12-8 A7-0

Write Lock Bit 1 5V H L(3)

12V H H H H H X X X


12V H H H L L X X X


12V H L H H L X X X

Read Lock Bits

1, 2, 35V H L H H H H L H L

P0.2,P0.3,P0.4

X X

Chip Erase 5V H L(1)

12V H L H L L X X X

Read Atmel ID 5V H L H H L L L L L 1EH X 0000 00H

Read Device ID 5V H L H H L L L L L 52H X 0001 00H

Read Device ID 5V H L H H L L L L L 06H X 0010 00H

23

AT89S52

1919B–MICRO–11/03

Figure 9. Programming the Flash Memory (Parallel Mode)

Figure 10. Verifying the Flash Memory (Parallel Mode)

P1.0-P1.7

P2.6

P3.6

P2.0 - P2.4

A0 - A7ADDR.

0000H/1FFFH

SEE FLASHPROGRAMMINGMODES TABLE

3-33 MHz

P0

V

P2.7

PGMDATA

PROG

V /VIH PP

VIH

ALE

P3.7

XTAL2 EA

RST

PSEN

XTAL1

GND

VCC

AT89S52

P3.3

P3.0RDY/BSY

A8 - A12

CC

P1.0-P1.7

P2.6

P3.6

P2.0 - P2.4

A0 - A7ADDR.

0000H/1FFFH

SEE FLASHPROGRAMMINGMODES TABLE

3-33 MHz

P0

P2.7

PGM DATA(USE 10KPULLUPS)

VIH

VIH

ALE

P3.7

XTAL2 EA

RST

PSEN

XTAL1

GND

VCC

AT89S52

P3.3

A8 - A12

VCC

24 AT89S521919B–MICRO–11/03

Figure 11. Flash Programming and Verification Waveforms – Parallel Mode

Flash Programming and Verification Characteristics (Parallel Mode)TA = 20°C to 30°C, VCC = 4.5 to 5.5V

Symbol Parameter Min Max Units

VPP Programming Supply Voltage 11.5 12.5 V

IPP Programming Supply Current 10 mA

ICC VCC Supply Current 30 mA

1/tCLCL Oscillator Frequency 3 33 MHz

tAVGL Address Setup to PROG Low 48tCLCL

tGHAX Address Hold After PROG 48tCLCL

tDVGL Data Setup to PROG Low 48tCLCL

tGHDX Data Hold After PROG 48tCLCL

tEHSH P2.7 (ENABLE) High to VPP 48tCLCL

tSHGL VPP Setup to PROG Low 10 µs

tGHSL VPP Hold After PROG 10 µs

tGLGH PROG Width 0.2 1 µs

tAVQV Address to Data Valid 48tCLCL

tELQV ENABLE Low to Data Valid 48tCLCL

tEHQZ Data Float After ENABLE 0 48tCLCL

tGHBL PROG High to BUSY Low 1.0 µs

tWC Byte Write Cycle Time 50 µs

tGLGHtGHSL

tAVGL

tSHGL

tDVGLtGHAX

tAVQV

tGHDX

tEHSH tELQV

tWC

BUSY READY

tGHBL

tEHQZ

P1.0 - P1.7P2.0 - P2.4

ALE/PROG

PORT 0

LOGIC 1LOGIC 0EA/VPP

VPP

P2.7(ENABLE)

P3.0(RDY/BSY)

PROGRAMMINGADDRESS

VERIFICATIONADDRESS

DATA IN DATA OUT

25

AT89S52

1919B–MICRO–11/03

Figure 12. Flash Memory Serial Downloading

Flash Programming and Verification Waveforms – Serial Mode

Figure 13. Serial Programming Waveforms

P1.7/SCK

DATA OUTPUT

INSTRUCTIONINPUT

CLOCK IN

3-33 MHz

P1.5/MOSI

VIH

XTAL2

RSTXTAL1

GND

VCC

AT89S52

P1.6/MISO

VCC

7 6 5 4 3 2 1 0

26 AT89S521919B–MICRO–11/03

Note: 1. B1 = 0, B2 = 0 ---> Mode 1, no lock protectionB1 = 0, B2 = 1 ---> Mode 2, lock bit 1 activatedB1 = 1, B2 = 0 ---> Mode 3, lock bit 2 activatedB1 = 1, B2 = 1 ---> Mode 4, lock bit 3 activated

After Reset signal is high, SCK should be low for at least 64 system clocks before itgoes high to clock in the enable data bytes. No pulsing of Reset signal is necessary.SCK should be no faster than 1/16 of the system clock at XTAL1.

For Page Read/Write, the data always starts from byte 0 to 255. After the command byteand upper address byte are latched, each byte thereafter is treated as data until all 256bytes are shifted in/out. Then the next instruction will be ready to be decoded.

Table 11. Serial Programming Instruction Set

Instruction

Instruction Format

OperationByte 1 Byte 2 Byte 3 Byte 4

Programming Enable 1010 1100 0101 0011 xxxx xxxx xxxx xxxx0110 1001 (Output on MISO)

Enable Serial Programming while RST is high

Chip Erase 1010 1100 100x xxxx xxxx xxxx xxxx xxxx Chip Erase Flash memory array

Read Program Memory(Byte Mode)

0010 0000 xxx Read data from Program memory in the byte mode

Write Program Memory(Byte Mode)

0100 0000 xxx Write data to Program memory in the byte mode

Write Lock Bits(1) 1010 1100 1110 00 xxxx xxxx xxxx xxxx Write Lock bits. See Note (1).

Read Lock Bits 0010 0100 xxxx xxxx xxxx xxxx xxx xx Read back current status of the lock bits (a programmed lock bit reads back as a “1”)

Read Signature Bytes 0010 1000 xxx xxx xxx0 Signature Byte Read Signature Byte

Read Program Memory(Page Mode)

0011 0000 xxx Byte 0 Byte 1... Byte 255

Read data from Program memory in the Page Mode (256 bytes)

Write Program Memory(Page Mode)

0101 0000 xxx Byte 0 Byte 1... Byte 255

Write data to Program memory in the Page Mode (256 bytes)

D7

D6

D5

D4

D3

D2

D1

D0

A7

A6

A5

A4

A3

A2 A1

A0

A12

A11

A10 A

9A

8B

2B

1

A12

A11

A10 A

9A

8

A7

A6

A5

A4

A3

A2 A1

A0 D7

D6

D5

D4

D3

D2

D1

D0

LB3

LB2

LB1

A12

A11

A10 A

9A

8

A12

A11

A10 A

9A

8

Each of the lock bit modes needs to be activated sequentiallybefore Mode 4 can be executed.

A12

A11

A10 A

9A

8

A7

27

AT89S52

1919B–MICRO–11/03

Serial Programming Characteristics

Figure 14. Serial Programming Timing

MOSI

MISO

SCK

tOVSH

tSHSL

tSLSHtSHOX

tSLIV

Table 12. Serial Programming Characteristics, TA = -40° C to 85° C, VCC = 4.0 - 5.5V (Unless Otherwise Noted)

Symbol Parameter Min Typ Max Units


tCLCL Oscillator Period 30 ns

tSHSL SCK Pulse Width High 8 tCLCL ns

tSLSH SCK Pulse Width Low 8 tCLCL ns

tOVSH MOSI Setup to SCK High tCLCL ns

tSHOX MOSI Hold after SCK High 2 tCLCL ns

tSLIV SCK Low to MISO Valid 10 16 32 ns

tERASE Chip Erase Instruction Cycle Time 500 ms

tSWC Serial Byte Write Cycle Time 64 tCLCL + 400 µs

28 AT89S521919B–MICRO–11/03

Notes: 1. Under steady state (non-transient) conditions, IOL must be externally limited as follows:Maximum IOL per port pin: 10 mAMaximum IOL per 8-bit port:Port 0: 26 mA Ports 1, 2, 3: 15 mAMaximum total IOL for all output pins: 71 mAIf IOL exceeds the test condition, VOL may exceed the related specification. Pins are not guaranteed to sink current greaterthan the listed test conditions.

2. Minimum VCC for Power-down is 2V.

Absolute Maximum Ratings*Operating Temperature.................................. -55°C to +125°C *NOTICE: Stresses beyond those listed under “Absolute

Maximum Ratings” may cause permanent dam-age to the device. This is a stress rating only and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

Storage Temperature ..................................... -65°C to +150°C

Voltage on Any Pinwith Respect to Ground .....................................-1.0V to +7.0V

Maximum Operating Voltage ............................................ 6.6V

DC Output Current...................................................... 15.0 mA

DC CharacteristicsThe values shown in this table are valid for TA = -40°C to 85°C and VCC = 4.0V to 5.5V, unless otherwise noted.

Symbol Parameter Condition Min Max Units

VIL Input Low Voltage (Except EA) -0.5 0.2 VCC-0.1 V

VIL1 Input Low Voltage (EA) -0.5 0.2 VCC-0.3 V

VIH Input High Voltage (Except XTAL1, RST) 0.2 VCC+0.9 VCC+0.5 V

VIH1 Input High Voltage (XTAL1, RST) 0.7 VCC VCC+0.5 V

VOL Output Low Voltage(1) (Ports 1,2,3) IOL = 1.6 mA 0.45 V

VOL1Output Low Voltage(1)

(Port 0, ALE, PSEN)IOL = 3.2 mA 0.45 V

VOHOutput High Voltage(Ports 1,2,3, ALE, PSEN)

IOH = -60 µA, VCC = 5V ± 10% 2.4 V

IOH = -25 µA 0.75 VCC V

IOH = -10 µA 0.9 VCC V

VOH1Output High Voltage(Port 0 in External Bus Mode)

IOH = -800 µA, VCC = 5V ± 10% 2.4 V

IOH = -300 µA 0.75 VCC V

IOH = -80 µA 0.9 VCC V

IIL Logical 0 Input Current (Ports 1,2,3) VIN = 0.45V -50 µA

ITLLogical 1 to 0 Transition Current (Ports 1,2,3)

VIN = 2V, VCC = 5V ± 10% -650 µA

ILI Input Leakage Current (Port 0, EA) 0.45 < VIN < VCC ±10 µA

RRST Reset Pulldown Resistor 50 300 KΩ

CIO Pin Capacitance Test Freq. = 1 MHz, TA = 25°C 10 pF

ICC

Power Supply CurrentActive Mode, 12 MHz 25 mA

Idle Mode, 12 MHz 6.5 mA

Power-down Mode(1) VCC = 5.5V 50 µA

29

AT89S52

1919B–MICRO–11/03

AC Characteristics Under operating conditions, load capacitance for Port 0, ALE/PROG, and PSEN = 100 pF; load capacitance for all otheroutputs = 80 pF.

External Program and Data Memory Characteristics

Symbol Parameter

12 MHz Oscillator Variable Oscillator

UnitsMin Max Min Max


tLHLL ALE Pulse Width 127 2tCLCL-40 ns

tAVLL Address Valid to ALE Low 43 tCLCL-25 ns

tLLAX Address Hold After ALE Low 48 tCLCL-25 ns

tLLIV ALE Low to Valid Instruction In 233 4tCLCL-65 ns

tLLPL ALE Low to PSEN Low 43 tCLCL-25 ns

tPLPH PSEN Pulse Width 205 3tCLCL-45 ns

tPLIV PSEN Low to Valid Instruction In 145 3tCLCL-60 ns

tPXIX Input Instruction Hold After PSEN 0 0 ns

tPXIZ Input Instruction Float After PSEN 59 tCLCL-25 ns

tPXAV PSEN to Address Valid 75 tCLCL-8 ns

tAVIV Address to Valid Instruction In 312 5tCLCL-80 ns

tPLAZ PSEN Low to Address Float 10 10 ns

tRLRH RD Pulse Width 400 6tCLCL-100 ns

tWLWH WR Pulse Width 400 6tCLCL-100 ns

tRLDV RD Low to Valid Data In 252 5tCLCL-90 ns

tRHDX Data Hold After RD 0 0 ns

tRHDZ Data Float After RD 97 2tCLCL-28 ns

tLLDV ALE Low to Valid Data In 517 8tCLCL-150 ns

tAVDV Address to Valid Data In 585 9tCLCL-165 ns

tLLWL ALE Low to RD or WR Low 200 300 3tCLCL-50 3tCLCL+50 ns

tAVWL Address to RD or WR Low 203 4tCLCL-75 ns

tQVWX Data Valid to WR Transition 23 tCLCL-30 ns

tQVWH Data Valid to WR High 433 7tCLCL-130 ns

tWHQX Data Hold After WR 33 tCLCL-25 ns

tRLAZ RD Low to Address Float 0 0 ns

tWHLH RD or WR High to ALE High 43 123 tCLCL-25 tCLCL+25 ns

30 AT89S521919B–MICRO–11/03

External Program Memory Read Cycle

External Data Memory Read Cycle

tLHLL

tLLIV

tPLIV

tLLAXtPXIZ

tPLPH

tPLAZtPXAV

tAVLL tLLPL

tAVIV

tPXIX

ALE

PSEN

PORT 0

PORT 2 A8 - A15

A0 - A7 A0 - A7

A8 - A15

INSTR IN

tLHLL

tLLDV

tLLWL

tLLAX

tWHLH

tAVLL

tRLRH

tAVDV

tAVWL

tRLAZ tRHDX

tRLDV tRHDZ

A0 - A7 FROM RI OR DPL

ALE

PSEN

RD

PORT 0

PORT 2 P2.0 - P2.7 OR A8 - A15 FROM DPH

A0 - A7 FROM PCL

A8 - A15 FROM PCH

DATA IN INSTR IN

31

AT89S52

1919B–MICRO–11/03

External Data Memory Write Cycle

External Clock Drive Waveforms

tLHLL

tLLWL

tLLAX

tWHLH

tAVLL

tWLWH

tAVWL

tQVWXtQVWH

tWHQX

A0 - A7 FROM RI OR DPL

ALE

PSEN

WR

PORT 0

PORT 2 P2.0 - P2.7 OR A8 - A15 FROM DPH

A0 - A7 FROM PCL

A8 - A15 FROM PCH

DATA OUT INSTR IN

tCHCX

tCHCX

tCLCX

tCLCL

tCHCLtCLCHV - 0.5VCC

0.45V0.2 V - 0.1VCC

0.7 VCC

External Clock DriveSymbol Parameter Min Max Units


tCLCL Clock Period 30 ns

tCHCX High Time 12 ns

tCLCX Low Time 12 ns

tCLCH Rise Time 5 ns

tCHCL Fall Time 5 ns

32 AT89S521919B–MICRO–11/03

Shift Register Mode Timing Waveforms

AC Testing Input/Output Waveforms(1)

Note: 1. AC Inputs during testing are driven at VCC - 0.5V for a logic 1 and 0.45V for a logic 0. Timing measurements are made at VIH min. for a logic 1 and VIL max. for a logic 0.

Float Waveforms(1)

Note: 1. For timing purposes, a port pin is no longer floating when a 100 mV change from load voltage occurs. A port pin begins tofloat when a 100 mV change from the loaded VOH/VOL level occurs.

Serial Port Timing: Shift Register Mode Test ConditionsThe values in this table are valid for VCC = 4.0V to 5.5V and Load Capacitance = 80 pF.

Symbol Parameter

12 MHz Osc Variable Oscillator

UnitsMin Max Min Max

tXLXL Serial Port Clock Cycle Time 1.0 12tCLCL µs

tQVXH Output Data Setup to Clock Rising Edge 700 10tCLCL-133 ns

tXHQX Output Data Hold After Clock Rising Edge 50 2tCLCL-80 ns

tXHDX Input Data Hold After Clock Rising Edge 0 0 ns

tXHDV Clock Rising Edge to Input Data Valid 700 10tCLCL-133 ns

tXHDV

tQVXH

tXLXL

tXHDX

tXHQX

ALE

INPUT DATA

CLEAR RI

OUTPUT DATA

WRITE TO SBUF

INSTRUCTION

CLOCK

0

0

1

1

2

2

3

3

4

4

5

5

6

6

7

7

SET TI

SET RI

8

VALID VALIDVALID VALIDVALID VALIDVALID VALID

0.45V

TEST POINTS

V - 0.5VCC 0.2 V + 0.9VCC

0.2 V - 0.1VCC

VLOAD+ 0.1V

Timing ReferencePoints

V

LOAD- 0.1V

LOAD

V VOL+ 0.1V

VOL- 0.1V

33

AT89S52

1919B–MICRO–11/03

Ordering InformationSpeed(MHz)

PowerSupply Ordering Code Package Operation Range

24 4.0V to 5.5V AT89S52-24AC

AT89S52-24JCAT89S52-24PCAT89S52-24SC

44A

44J40P642PS6

Commercial

(0° C to 70° C)

AT89S52-24AI

AT89S52-24JIAT89S52-24PIAT89S52-24SI

44A

44J40P642PS6

Industrial

(-40° C to 85° C)

33 4.5V to 5.5V AT89S52-33AC

AT89S52-33JCAT89S52-33PCAT89S52-33SC

44A

44J40P642PS6

Commercial

(0° C to 70° C)

Package Type

44A 44-lead, Thin Plastic Gull Wing Quad Flatpack (TQFP)

44J 44-lead, Plastic J-leaded Chip Carrier (PLCC)

40P6 40-pin, 0.600" Wide, Plastic Dual Inline Package (PDIP)

42PS6 42-pin, 0.600" Wide, Plastic Dual Inline Package (PDIP)

34 AT89S521919B–MICRO–11/03

Packaging Information

44A – TQFP

2325 Orchard Parkway San Jose, CA 95131

TITLE DRAWING NO.

R

REV.

44A, 44-lead, 10 x 10 mm Body Size, 1.0 mm Body Thickness,0.8 mm Lead Pitch, Thin Profile Plastic Quad Flat Package (TQFP)

B44A

10/5/2001

PIN 1 IDENTIFIER

0˚~7˚

PIN 1

L

C

A1 A2 A

D1

D

e E1 E

B

COMMON DIMENSIONS(Unit of Measure = mm)

SYMBOL MIN NOM MAX NOTE

Notes: 1. This package conforms to JEDEC reference MS-026, Variation ACB. 2. Dimensions D1 and E1 do not include mold protrusion. Allowable

protrusion is 0.25 mm per side. Dimensions D1 and E1 are maximum plastic body size dimensions including mold mismatch.

3. Lead coplanarity is 0.10 mm maximum.

A – – 1.20

A1 0.05 – 0.15

A2 0.95 1.00 1.05

D 11.75 12.00 12.25

D1 9.90 10.00 10.10 Note 2

E 11.75 12.00 12.25

E1 9.90 10.00 10.10 Note 2

B 0.30 – 0.45

C 0.09 – 0.20

L 0.45 – 0.75

e 0.80 TYP

35

AT89S52

1919B–MICRO–11/03

44J – PLCC

Notes: 1. This package conforms to JEDEC reference MS-018, Variation AC. 2. Dimensions D1 and E1 do not include mold protrusion.

Allowable protrusion is .010"(0.254 mm) per side. Dimension D1and E1 include mold mismatch and are measured at the extremematerial condition at the upper or lower parting line.

3. Lead coplanarity is 0.004" (0.102 mm) maximum.

A 4.191 – 4.572

A1 2.286 – 3.048

A2 0.508 – –

D 17.399 – 17.653

D1 16.510 – 16.662 Note 2

E 17.399 – 17.653

E1 16.510 – 16.662 Note 2

D2/E2 14.986 – 16.002

B 0.660 – 0.813

B1 0.330 – 0.533

e 1.270 TYP



1.14(0.045) X 45˚ PIN NO. 1

IDENTIFIER

1.14(0.045) X 45˚

0.51(0.020)MAX

0.318(0.0125)0.191(0.0075)

A2

45˚ MAX (3X)

A

A1

B1 D2/E2B

e

E1 E

D1

D

44J, 44-lead, Plastic J-leaded Chip Carrier (PLCC) B44J

10/04/01


TITLE DRAWING NO.

R

REV.

36 AT89S521919B–MICRO–11/03

40P6 – PDIP


TITLE DRAWING NO.

R

REV. 40P6, 40-lead (0.600"/15.24 mm Wide) Plastic Dual Inline Package (PDIP) B40P6

09/28/01

PIN1

E1

A1

B

REF

E

B1

C

L

SEATING PLANE

A

0º ~ 15º

D

e

eB



A – – 4.826

A1 0.381 – –

D 52.070 – 52.578 Note 2

E 15.240 – 15.875

E1 13.462 – 13.970 Note 2

B 0.356 – 0.559

B1 1.041 – 1.651

L 3.048 – 3.556

C 0.203 – 0.381

eB 15.494 – 17.526

e 2.540 TYP

Notes: 1. This package conforms to JEDEC reference MS-011, Variation AC. 2. Dimensions D and E1 do not include mold Flash or Protrusion.

Mold Flash or Protrusion shall not exceed 0.25 mm (0.010").

37

AT89S52

1919B–MICRO–11/03

42PS6 – PDIP


TITLE DRAWING NO.

R

REV. 42PS6, 42-lead (0.600"/15.24 mm Wide) Plastic Dual Inline Package (PDIP) A42PS6

11/6/03

PIN1

E1

A1

B

REF

E

B1

C

L

SEATING PLANE

A

0º ~ 15º

D

e

eB



A – – 4.83

A1 0.51 – –

D 36.70 – 36.96 Note 2

E 15.24 – 15.88

E1 13.46 – 13.97 Note 2

B 0.38 – 0.56

B1 0.76 – 1.27

L 3.05 – 3.43

C 0.20 – 0.30

eB – – 18.55

e 1.78 TYP

Notes: 1. This package conforms to JEDEC reference MS-011, Variation AC. 2. Dimensions D and E1 do not include mold Flash or Protrusion.

Mold Flash or Protrusion shall not exceed 0.25 mm (0.010").

Printed on recycled paper.

Disclaimer: Atmel Corporation makes no warranty for the use of its products, other than those expressly contained in the Company’s standardwarranty which is detailed in Atmel’s Terms and Conditions located on the Company’s web site. The Company assumes no responsibility for anyerrors which may appear in this document, reserves the right to change devices or specifications detailed herein at any time without notice, anddoes not make any commitment to update the information contained herein. No licenses to patents or other intellectual property of Atmel aregranted by the Company in connection with the sale of Atmel products, expressly or by implication. Atmel’s products are not authorized for useas critical components in life support devices or systems.

Atmel Corporation Atmel Operations

2325 Orchard ParkwaySan Jose, CA 95131, USATel: 1(408) 441-0311Fax: 1(408) 487-2600

Regional Headquarters

EuropeAtmel SarlRoute des Arsenaux 41Case Postale 80CH-1705 FribourgSwitzerlandTel: (41) 26-426-5555Fax: (41) 26-426-5500

AsiaRoom 1219Chinachem Golden Plaza77 Mody Road TsimshatsuiEast KowloonHong KongTel: (852) 2721-9778Fax: (852) 2722-1369

Japan9F, Tonetsu Shinkawa Bldg.1-24-8 ShinkawaChuo-ku, Tokyo 104-0033JapanTel: (81) 3-3523-3551Fax: (81) 3-3523-7581

Memory2325 Orchard ParkwaySan Jose, CA 95131, USATel: 1(408) 441-0311Fax: 1(408) 436-4314

Microcontrollers2325 Orchard ParkwaySan Jose, CA 95131, USATel: 1(408) 441-0311Fax: 1(408) 436-4314

La ChantrerieBP 7060244306 Nantes Cedex 3, FranceTel: (33) 2-40-18-18-18Fax: (33) 2-40-18-19-60

ASIC/ASSP/Smart CardsZone Industrielle13106 Rousset Cedex, FranceTel: (33) 4-42-53-60-00Fax: (33) 4-42-53-60-01

1150 East Cheyenne Mtn. Blvd.Colorado Springs, CO 80906, USATel: 1(719) 576-3300Fax: 1(719) 540-1759

Scottish Enterprise Technology ParkMaxwell BuildingEast Kilbride G75 0QR, Scotland Tel: (44) 1355-803-000Fax: (44) 1355-242-743

RF/AutomotiveTheresienstrasse 2Postfach 353574025 Heilbronn, GermanyTel: (49) 71-31-67-0Fax: (49) 71-31-67-2340

1150 East Cheyenne Mtn. Blvd.Colorado Springs, CO 80906, USATel: 1(719) 576-3300Fax: 1(719) 540-1759

Biometrics/Imaging/Hi-Rel MPU/High Speed Converters/RF Datacom

Avenue de RochepleineBP 12338521 Saint-Egreve Cedex, FranceTel: (33) 4-76-58-30-00Fax: (33) 4-76-58-34-80

Literature Requestswww.atmel.com/literature

1919B–MICRO–11/03

© Atmel Corporation 2003. All rights reserved. Atmel® and combinations thereof are the registered trademarks of Atmel Corporation or itssubsidiaries. MCS® is a registered trademark of Intel Corporation. Other terms and product names may be the trademarks of others.

ADC0808/ADC08098-Bit µP Compatible A/D Converters with 8-ChannelMultiplexerGeneral DescriptionThe ADC0808, ADC0809 data acquisition component is amonolithic CMOS device with an 8-bit analog-to-digital con-verter, 8-channel multiplexer and microprocessor compatiblecontrol logic. The 8-bit A/D converter uses successive ap-proximation as the conversion technique. The converter fea-tures a high impedance chopper stabilized comparator, a256R voltage divider with analog switch tree and a succes-sive approximation register. The 8-channel multiplexer candirectly access any of 8-single-ended analog signals.

The device eliminates the need for external zero andfull-scale adjustments. Easy interfacing to microprocessorsis provided by the latched and decoded multiplexer addressinputs and latched TTL TRI-STATE® outputs.

The design of the ADC0808, ADC0809 has been optimizedby incorporating the most desirable aspects of several A/Dconversion techniques. The ADC0808, ADC0809 offers highspeed, high accuracy, minimal temperature dependence, ex-cellent long-term accuracy and repeatability, and consumesminimal power. These features make this device ideallysuited to applications from process and machine control toconsumer and automotive applications. For 16-channel mul-tiplexer with common output (sample/hold port) seeADC0816 data sheet. (See AN-247 for more information.)

Featuresn Easy interface to all microprocessorsn Operates ratiometrically or with 5 VDC or analog span

adjusted voltage referencen No zero or full-scale adjust requiredn 8-channel multiplexer with address logicn 0V to 5V input range with single 5V power supplyn Outputs meet TTL voltage level specificationsn Standard hermetic or molded 28-pin DIP packagen 28-pin molded chip carrier packagen ADC0808 equivalent to MM74C949n ADC0809 equivalent to MM74C949-1

Key Specificationsn Resolution 8 Bitsn Total Unadjusted Error ±1⁄2 LSB and ±1 LSBn Single Supply 5 VDC

n Low Power 15 mWn Conversion Time 100 µs

Block Diagram

TRI-STATE® is a registered trademark of National Semiconductor Corp.

DS005672-1

See OrderingInformation

October 1999

AD

C0808/A

DC

08098-B

itµPC

ompatible

A/D

Converters

with

8-ChannelM

ultiplexer

© 1999 National Semiconductor Corporation DS005672 www.national.com

Connection Diagrams

Ordering Information

TEMPERATURE RANGE −40˚C to +85˚C −55˚C to +125˚C

Error ±1⁄2 LSB Unadjusted ADC0808CCN ADC0808CCV ADC0808CCJ ADC0808CJ

±1 LSB Unadjusted ADC0809CCN ADC0809CCV

Package Outline N28A Molded DIP V28A Molded Chip Carrier J28A Ceramic DIP J28A Ceramic DIP

Dual-In-Line Package

DS005672-11

Order Number ADC0808CCN or ADC0809CCNSee NS Package J28A or N28A

Molded Chip Carrier Package

DS005672-12

Order Number ADC0808CCV or ADC0809CCVSee NS Package V28A

AD

C08

08/A

DC

0809

www.national.com 2

Absolute Maximum Ratings (Notes 2, 1)

If Military/Aerospace specified devices are required,please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (VCC) (Note 3) 6.5VVoltage at Any Pin −0.3V to (VCC+0.3V)

Except Control InputsVoltage at Control Inputs −0.3V to +15V

(START, OE, CLOCK, ALE, ADD A, ADD B, ADD C)Storage Temperature Range −65˚C to +150˚CPackage Dissipation at TA=25˚C 875 mWLead Temp. (Soldering, 10 seconds)

Dual-In-Line Package (plastic) 260˚C

Dual-In-Line Package (ceramic) 300˚CMolded Chip Carrier Package

Vapor Phase (60 seconds) 215˚CInfrared (15 seconds) 220˚C

ESD Susceptibility (Note 8) 400V

Operating Conditions (Notes 1, 2)

Temperature Range (Note 1) TMIN≤TA≤TMAX

ADC0808CCN,ADC0809CCN −40˚C≤TA≤+85˚CADC0808CCV, ADC0809CCV −40˚C ≤ TA ≤ +85˚C

Range of VCC (Note 1) 4.5 VDC to 6.0 VDC

Electrical CharacteristicsConverter Specifications: VCC=5 VDC=VREF+, VREF(−)=GND, TMIN≤TA≤TMAX and fCLK=640 kHz unless otherwise stated.

Symbol Parameter Conditions Min Typ Max Units

ADC0808

Total Unadjusted Error 25˚C ±1⁄2 LSB

(Note 5) TMIN to TMAX ±3⁄4 LSB

ADC0809

Total Unadjusted Error 0˚C to 70˚C ±1 LSB

(Note 5) TMIN to TMAX ±11⁄4 LSB

Input Resistance From Ref(+) to Ref(−) 1.0 2.5 kΩAnalog Input Voltage Range (Note 4) V(+) or V(−) GND−0.10 VCC+0.10 VDC

VREF(+) Voltage, Top of Ladder Measured at Ref(+) VCC VCC+0.1 V

Voltage, Center of Ladder VCC/2-0.1 VCC/2 VCC/2+0.1 V

VREF(−) Voltage, Bottom of Ladder Measured at Ref(−) −0.1 0 V

IIN Comparator Input Current fc=640 kHz, (Note 6) −2 ±0.5 2 µA

Electrical CharacteristicsDigital Levels and DC Specifications: ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV, 4.75≤VCC≤5.25V,−40˚C≤TA≤+85˚C unless otherwise noted


ANALOG MULTIPLEXER

IOFF(+) OFF Channel Leakage Current VCC=5V, VIN=5V,

TA=25˚C 10 200 nA

TMIN to TMAX 1.0 µA

IOFF(−) OFF Channel Leakage Current VCC=5V, VIN=0,

TA=25˚C −200 −10 nA

TMIN to TMAX −1.0 µA

CONTROL INPUTS

VIN(1) Logical “1” Input Voltage VCC−1.5 V

VIN(0) Logical “0” Input Voltage 1.5 V

IIN(1) Logical “1” Input Current VIN=15V 1.0 µA

(The Control Inputs)

IIN(0) Logical “0” Input Current VIN=0 −1.0 µA

(The Control Inputs)

ICC Supply Current fCLK=640 kHz 0.3 3.0 mA

AD

C0808/A

DC

0809

www.national.com3

Electrical Characteristics (Continued)

Digital Levels and DC Specifications: ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV, 4.75≤VCC≤5.25V,−40˚C≤TA≤+85˚C unless otherwise noted


DATA OUTPUTS AND EOC (INTERRUPT)

VOUT(1) Logical “1” Output Voltage VCC = 4.75VIOUT = −360µAIOUT = −10µA

2.44.5

V(min)V(min)

VOUT(0) Logical “0” Output Voltage IO=1.6 mA 0.45 V

VOUT(0) Logical “0” Output Voltage EOC IO=1.2 mA 0.45 V

IOUT TRI-STATE Output Current VO=5V 3 µA

VO=0 −3 µA

Electrical CharacteristicsTiming Specifications VCC=VREF(+)=5V, VREF(−)=GND, tr=tf=20 ns and TA=25˚C unless otherwise noted.

Symbol Parameter Conditions MIn Typ Max Units

tWS Minimum Start Pulse Width (Figure 5) 100 200 ns

tWALE Minimum ALE Pulse Width (Figure 5) 100 200 ns

ts Minimum Address Set-Up Time (Figure 5) 25 50 ns

tH Minimum Address Hold Time (Figure 5) 25 50 ns

tD Analog MUX Delay Time RS=0Ω (Figure 5) 1 2.5 µs

From ALE

tH1, tH0 OE Control to Q Logic State CL=50 pF, RL=10k (Figure 8) 125 250 ns

t1H, t0H OE Control to Hi-Z CL=10 pF, RL=10k (Figure 8) 125 250 ns

tc Conversion Time fc=640 kHz, (Figure 5) (Note 7) 90 100 116 µs

fc Clock Frequency 10 640 1280 kHz

tEOC EOC Delay Time (Figure 5) 0 8+2 µS Clock

Periods

CIN Input Capacitance At Control Inputs 10 15 pF

COUT TRI-STATE Output At TRI-STATE Outputs 10 15 pF

Capacitance

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operatingthe device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to GND, unless othewise specified.

Note 3: A zener diode exists, internally, from VCC to GND and has a typical breakdown voltage of 7 VDC.

Note 4: Two on-chip diodes are tied to each analog input which will forward conduct for analog input voltages one diode drop below ground or one diode drop greaterthan the VCCn supply. The spec allows 100 mV forward bias of either diode. This means that as long as the analog VIN does not exceed the supply voltage by morethan 100 mV, the output code will be correct. To achieve an absolute 0VDC to 5VDC input voltage range will therefore require a minimum supply voltage of 4.900 VDCover temperature variations, initial tolerance and loading.

Note 5: Total unadjusted error includes offset, full-scale, linearity, and multiplexer errors. See Figure 3. None of these A/Ds requires a zero or full-scale adjust. How-ever, if an all zero code is desired for an analog input other than 0.0V, or if a narrow full-scale span exists (for example: 0.5V to 4.5V full-scale) the reference voltagescan be adjusted to achieve this. See Figure 13.

Note 6: Comparator input current is a bias current into or out of the chopper stabilized comparator. The bias current varies directly with clock frequency and has littletemperature dependence (Figure 6). See paragraph 4.0.

Note 7: The outputs of the data register are updated one clock cycle before the rising edge of EOC.

Note 8: Human body model, 100 pF discharged through a 1.5 kΩ resistor.

AD

C08

08/A

DC

0809

www.national.com 4

Functional DescriptionMultiplexer. The device contains an 8-channel single-endedanalog signal multiplexer. A particular input channel is se-lected by using the address decoder. Table 1 shows the inputstates for the address lines to select any channel. The ad-dress is latched into the decoder on the low-to-high transitionof the address latch enable signal.

TABLE 1.

SELECTED ADDRESS LINE

ANALOGCHANNEL

C B A

IN0 L L L

IN1 L L H

IN2 L H L

IN3 L H H

IN4 H L L

IN5 H L H

IN6 H H L

IN7 H H H

CONVERTER CHARACTERISTICS

The Converter

The heart of this single chip data acquisition system is its8-bit analog-to-digital converter. The converter is designed togive fast, accurate, and repeatable conversions over a widerange of temperatures. The converter is partitioned into 3major sections: the 256R ladder network, the successive ap-proximation register, and the comparator. The converter’sdigital outputs are positive true.

The 256R ladder network approach (Figure 1) was chosenover the conventional R/2R ladder because of its inherentmonotonicity, which guarantees no missing digital codes.Monotonicity is particularly important in closed loop feedbackcontrol systems. A non-monotonic relationship can cause os-cillations that will be catastrophic for the system. Additionally,the 256R network does not cause load variations on the ref-erence voltage.

The bottom resistor and the top resistor of the ladder net-work in Figure 1 are not the same value as the remainder ofthe network. The difference in these resistors causes theoutput characteristic to be symmetrical with the zero andfull-scale points of the transfer curve. The first output transi-tion occurs when the analog signal has reached +1⁄2 LSBand succeeding output transitions occur every 1 LSB later upto full-scale.

The successive approximation register (SAR) performs 8 it-erations to approximate the input voltage. For any SAR typeconverter, n-iterations are required for an n-bit converter.Figure 2 shows a typical example of a 3-bit converter. In theADC0808, ADC0809, the approximation technique is ex-tended to 8 bits using the 256R network.

The A/D converter’s successive approximation register(SAR) is reset on the positive edge of the start conversion(SC) pulse. The conversion is begun on the falling edge ofthe start conversion pulse. A conversion in process will be in-terrupted by receipt of a new start conversion pulse. Con-tinuous conversion may be accomplished by tying theend-of-conversion (EOC) output to the SC input. If used inthis mode, an external start conversion pulse should be ap-plied after power up. End-of-conversion will go low between0 and 8 clock pulses after the rising edge of start conversion.

The most important section of the A/D converter is the com-parator. It is this section which is responsible for the ultimateaccuracy of the entire converter. It is also the comparatordrift which has the greatest influence on the repeatability ofthe device. A chopper-stabilized comparator provides themost effective method of satisfying all the converter require-ments.

The chopper-stabilized comparator converts the DC inputsignal into an AC signal. This signal is then fed through ahigh gain AC amplifier and has the DC level restored. Thistechnique limits the drift component of the amplifier since thedrift is a DC component which is not passed by the AC am-plifier. This makes the entire A/D converter extremely insen-sitive to temperature, long term drift and input offset errors.

Figure 4 shows a typical error curve for the ADC0808 asmeasured using the procedures outlined in AN-179.

AD

C0808/A

DC

0809

www.national.com5

Functional Description (Continued)

DS005672-2

FIGURE 1. Resistor Ladder and Switch Tree

DS005672-13

FIGURE 2. 3-Bit A/D Transfer CurveDS005672-14

FIGURE 3. 3-Bit A/D Absolute Accuracy Curve

DS005672-15

FIGURE 4. Typical Error Curve

AD

C08

08/A

DC

0809

www.national.com 6

Timing Diagram

DS005672-4

FIGURE 5.

AD

C0808/A

DC

0809

www.national.com7

Typical Performance Characteristics

TRI-STATE Test Circuits and Timing Diagrams

Applications Information

OPERATION

1.0 RATIOMETRIC CONVERSION

The ADC0808, ADC0809 is designed as a complete DataAcquisition System (DAS) for ratiometric conversion sys-tems. In ratiometric systems, the physical variable beingmeasured is expressed as a percentage of full-scale which isnot necessarily related to an absolute standard. The voltageinput to the ADC0808 is expressed by the equation

(1)

VIN=Input voltage into the ADC0808

Vfs=Full-scale voltage

VZ=Zero voltage

DX=Data point being measured

DMAX=Maximum data limit

DMIN=Minimum data limit

A good example of a ratiometric transducer is a potentiom-eter used as a position sensor. The position of the wiper is di-rectly proportional to the output voltage which is a ratio of thefull-scale voltage across it. Since the data is represented asa proportion of full-scale, reference requirements are greatlyreduced, eliminating a large source of error and cost formany applications. A major advantage of the ADC0808,ADC0809 is that the input voltage range is equal to the sup-ply range so the transducers can be connected directlyacross the supply and their outputs connected directly intothe multiplexer inputs, (Figure 9).

Ratiometric transducers such as potentiometers, straingauges, thermistor bridges, pressure transducers, etc., aresuitable for measuring proportional relationships; however,many types of measurements must be referred to an abso-lute standard such as voltage or current. This means a sys-

DS005672-16

FIGURE 6. Comparator I IN vs VIN

(VCC=VREF=5V) DS005672-17

FIGURE 7. Multiplexer R ON vs VIN

(VCC=VREF=5V)

t1H, tH1

DS005672-18

t1H, CL = 10 pF

DS005672-19

tH1, CL = 50 pF

DS005672-20

t0H, tH0

DS005672-21

t0H, CL = 10 pF

DS005672-22

tH0, CL = 50 pF

DS005672-23

FIGURE 8.

AD

C08

08/A

DC

0809

www.national.com 8

Applications Information (Continued)

tem reference must be used which relates the full-scale volt-age to the standard volt. For example, if VCC=VREF=5.12V,then the full-scale range is divided into 256 standard steps.The smallest standard step is 1 LSB which is then 20 mV.

2.0 RESISTOR LADDER LIMITATIONS

The voltages from the resistor ladder are compared to theselected into 8 times in a conversion. These voltages arecoupled to the comparator via an analog switch tree which isreferenced to the supply. The voltages at the top, center andbottom of the ladder must be controlled to maintain properoperation.

The top of the ladder, Ref(+), should not be more positivethan the supply, and the bottom of the ladder, Ref(−), shouldnot be more negative than ground. The center of the laddervoltage must also be near the center of the supply becausethe analog switch tree changes from N-channel switches toP-channel switches. These limitations are automatically sat-isfied in ratiometric systems and can be easily met in groundreferenced systems.

Figure 10 shows a ground referenced system with a sepa-rate supply and reference. In this system, the supply must betrimmed to match the reference voltage. For instance, if a5.12V is used, the supply should be adjusted to the samevoltage within 0.1V.

The ADC0808 needs less than a milliamp of supply currentso developing the supply from the reference is readily ac-complished. In Figure 11 a ground referenced system isshown which generates the supply from the reference. Thebuffer shown can be an op amp of sufficient drive to supplythe milliamp of supply current and the desired bus drive, or ifa capacitive bus is driven by the outputs a large capacitor willsupply the transient supply current as seen in Figure 12. TheLM301 is overcompensated to insure stability when loadedby the 10 µF output capacitor.

The top and bottom ladder voltages cannot exceed VCC andground, respectively, but they can be symmetrically less thanVCC and greater than ground. The center of the ladder volt-age should always be near the center of the supply. The sen-sitivity of the converter can be increased, (i.e., size of theLSB steps decreased) by using a symmetrical reference sys-tem. In Figure 13, a 2.5V reference is symmetrically cen-tered about VCC/2 since the same current flows in identicalresistors. This system with a 2.5V reference allows the LSBbit to be half the size of a 5V reference system.

DS005672-7

FIGURE 9. Ratiometric Conversion System

AD

C0808/A

DC

0809

www.national.com9


DS005672-24

FIGURE 10. Ground ReferencedConversion System Using Trimmed Supply

DS005672-25

FIGURE 11. Ground Referenced Conversion System withReference Generating V CC Supply

AD

C08

08/A

DC

0809

www.national.com 10


3.0 CONVERTER EQUATIONS

The transition between adjacent codes N and N+1 is givenby:

(2)

The center of an output code N is given by:

(3)

The output code N for an arbitrary input are the integerswithin the range:

(4)

Where: VIN=Voltage at comparator input

VREF(+)=Voltage at Ref(+)

VREF(−)=Voltage at Ref(−)

VTUE=Total unadjusted error voltage (typically

VREF(+)÷512)

DS005672-26

FIGURE 12. Typical Reference and Supply Circuit

DS005672-27

RA=RB

*Ratiometric transducers

FIGURE 13. Symmetrically Centered Reference

AD

C0808/A

DC

0809

www.national.com11


4.0 ANALOG COMPARATOR INPUTS

The dynamic comparator input current is caused by the pe-riodic switching of on-chip stray capacitances. These areconnected alternately to the output of the resistor ladder/switch tree network and to the comparator input as part ofthe operation of the chopper stabilized comparator.

The average value of the comparator input current varies di-rectly with clock frequency and with VIN as shown inFigure 6.

If no filter capacitors are used at the analog inputs and thesignal source impedances are low, the comparator input cur-rent should not introduce converter errors, as the transientcreated by the capacitance discharge will die out before thecomparator output is strobed.

If input filter capacitors are desired for noise reduction andsignal conditioning they will tend to average out the dynamiccomparator input current. It will then take on the characteris-tics of a DC bias current whose effect can be predicted con-ventionally.

Typical Application

TABLE 2. Microprocessor Interface Table

PROCESSOR READ WRITE INTERRUPT (COMMENT)

8080 MEMR MEMW INTR (Thru RST Circuit)

8085 RD WR INTR (Thru RST Circuit)

Z-80 RD WR INT (Thru RST Circuit, Mode 0)

SC/MP NRDS NWDS SA (Thru Sense A)

6800 VMA•φ2•R/W VMA•φ•R/W IRQA or IRQB (Thru PIA)

DS005672-10

*Address latches needed for 8085 and SC/MP interfacing the ADC0808 to a microprocessor

AD

C08

08/A

DC

0809

www.national.com 12

Physical Dimensions inches (millimeters) unless otherwise noted

Molded Dual-In-Line Package (N)Order Number ADC0808CCN or ADC0809CCN

NS Package Number N28B

Molded Chip Carrier (V)Order Number ADC0808CCV or ADC0809CCV

NS Package Number V28A

AD

C0808/A

DC

0809

www.national.com13

Notes

LIFE SUPPORT POLICY

NATIONAL’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORTDEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT AND GENERALCOUNSEL OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices orsystems which, (a) are intended for surgical implantinto the body, or (b) support or sustain life, andwhose failure to perform when properly used inaccordance with instructions for use provided in thelabeling, can be reasonably expected to result in asignificant injury to the user.

2. A critical component is any component of a lifesupport device or system whose failure to performcan be reasonably expected to cause the failure ofthe life support device or system, or to affect itssafety or effectiveness.

National SemiconductorCorporationAmericasTel: 1-800-272-9959Fax: 1-800-737-7018Email: [email protected]

National SemiconductorEurope

Fax: +49 (0) 1 80-530 85 86Email: [email protected]

Deutsch Tel: +49 (0) 1 80-530 85 85English Tel: +49 (0) 1 80-532 78 32Français Tel: +49 (0) 1 80-532 93 58Italiano Tel: +49 (0) 1 80-534 16 80

National SemiconductorAsia Pacific CustomerResponse GroupTel: 65-2544466Fax: 65-2504466Email: [email protected]

National SemiconductorJapan Ltd.Tel: 81-3-5639-7560Fax: 81-3-5639-7507

www.national.com

AD

C08

08/A

DC

0809

8-B

itµP

Com

patib

leA

/DC

onve

rters

with

8-C

hann

elM

ultip

lexe

r

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

Semiconductor Components Industries, LLC, 2002

May, 2002 – Rev. 81 Publication Order Number:

LM324/D

LM324, LM324A, LM224,LM2902, LM2902V, NCV2902

Single Supply QuadOperational Amplifiers

The LM324 series are low–cost, quad operational amplifiers withtrue differential inputs. They have several distinct advantages overstandard operational amplifier types in single supply applications. Thequad amplifier can operate at supply voltages as low as 3.0 V or ashigh as 32 V with quiescent currents about one–fifth of thoseassociated with the MC1741 (on a per amplifier basis). The commonmode input range includes the negative supply, thereby eliminating thenecessity for external biasing components in many applications. Theoutput voltage range also includes the negative power supply voltage.• Short Circuited Protected Outputs• True Differential Input Stage• Single Supply Operation: 3.0 V to 32 V (LM224, LM324, LM324A)• Low Input Bias Currents: 100 nA Maximum (LM324A)• Four Amplifiers Per Package• Internally Compensated• Common Mode Range Extends to Negative Supply• Industry Standard Pinouts• ESD Clamps on the Inputs Increase Ruggedness without Affecting

Device Operation

MAXIMUM RATINGS (TA = +25°C, unless otherwise noted.)

Rating Symbol

LM224LM324,LM324A

LM2902,LM2902V Unit

Power Supply Voltages VdcSingle Supply VCC 32 26Split Supplies VCC, VEE ±16 ±13

Input Differential VoltageRange (Note 1)

VIDR ±32 ±26 Vdc

Input Common ModeVoltage Range

VICR –0.3 to 32 –0.3 to 26 Vdc

Output Short CircuitDuration

tSC Continuous

Junction Temperature TJ 150 °C

Storage TemperatureRange

Tstg –65 to +150 °C

Operating Ambient Temperature Range

TA °C

LM224 –25 to +85LM324, 324A 0 to +70

LM2902 –40 to +105

LM2902V, NCV2902 –40 to +125

1. Split Power Supplies.

PDIP–14N SUFFIXCASE 646

1

14

SO–14D SUFFIX

CASE 751A1

14

PIN CONNECTIONS

8

Out 4

Inputs 4

VEE, Gnd

Inputs 3

Out 3

9

10

11

12

13

14

2

Out 1

VCC

Out 2

1

3

4

5

6

7

Inputs 1

Inputs 2

(Top View)

4

2 3

1

See general marking information in the device markingsection on page 10 of this data sheet.

DEVICE MARKING INFORMATION

See detailed ordering and shipping information in the packagedimensions section on page 9 of this data sheet.

ORDERING INFORMATION

1

14 TSSOP–14DTB SUFFIXCASE 948G

http://onsemi.com

LM324, LM324A, LM224, LM 2902, LM2902V, NCV2902

http://onsemi.com2

ELECTRICAL CHARACTERISTICS (VCC = 5.0 V, VEE = Gnd, TA = 25°C, unless otherwise noted.)

LM224 LM324A LM324 LM2902 LM2902V/NCV2902

Characteristics Symbol Min Typ Max Min Typ Max Min Typ Max Min Typ Max Min Typ Max Unit

Input Offset Voltage VIO mV

VCC = 5.0 V to 30 V(26 V for LM2902, V),VICR = 0 V toVCC –1.7 V,VO = 1.4 V, RS = 0 Ω

TA = 25°C – 2.0 5.0 – 2.0 3.0 – 2.0 7.0 – 2.0 7.0 – 2.0 7.0

TA = Thigh (Note 2) – – 7.0 – – 5.0 – – 9.0 – – 10 – – 13

TA = Tlow (Note 2) – – 7.0 – – 5.0 – – 9.0 – – 10 – – 10

Average TemperatureCoefficient of InputOffset Voltage

∆VIO/∆T – 7.0 – – 7.0 30 – 7.0 – – 7.0 – – 7.0 – µV/°C

TA = Thigh to Tlow

(Notes 2 and 4)

Input Offset Current IIO – 3.0 30 – 5.0 30 – 5.0 50 – 5.0 50 – 5.0 50 nA

TA = Thigh to Tlow

(Note 2)

– – 100 – – 75 – – 150 – – 200 – – 200

Average TemperatureCoefficient of InputOffset Current

∆IIO/∆T – 10 – – 10 300 – 10 – – 10 – – 10 – pA/°C

TA = Thigh to Tlow

(Notes 2 and 4)

Input Bias Current IIB – –90 –150 – –45 –100 – –90 –250 – –90 –250 – –90 –250 nA

TA = Thigh to Tlow

(Note 2)

– – –300 – – –200 – – –500 – – –500 – – –500

Input Common ModeVoltage Range(Note 3)

VICR V

VCC = 30 V(26 V for LM2902, V)

TA = +25°C 0 – 28.3 0 – 28.3 0 – 28.3 0 – 24.3 0 – 24.3

TA = Thigh to Tlow

(Note 2)

0 – 28 0 – 28 0 – 28 0 – 24 0 – 24

Differential InputVoltage Range

VIDR – – VCC – – VCC – – VCC – – VCC – – VCC V

Large Signal OpenLoop Voltage Gain

AVOL V/mV

RL = 2.0 kΩ, VCC = 15 V, for Large VO Swing

50 100 – 25 100 – 25 100 – 25 100 – 25 100 –

TA = Thigh to Tlow

(Note 2)

25 – – 15 – – 15 – – 15 – – 15 – –

Channel Separation10 kHz ≤ f ≤ 20 kHz,Input Referenced

CS – –120 – – –120 – – –120 – – –120 – – –120 – dB

Common ModeRejection, RS ≤ 10 kΩ

CMR 70 85 – 65 70 – 65 70 – 50 70 – 50 70 – dB

Power SupplyRejection

PSR 65 100 – 65 100 – 65 100 – 50 100 – 50 100 – dB

2. LM224: Tlow = –25°C, Thigh = +85°CLM324/LM324A: Tlow = 0°C, Thigh = +70°CLM2902: Tlow = –40°C, Thigh = +105°CLM2902V & NCV2902: Tlow = –40°C, Thigh = +125°CNCV2902 is qualified for automotive use.

3. The input common mode voltage or either input signal voltage should not be allowed to go negative by more than 0.3 V. The upper end ofthe common mode voltage range is VCC –1.7 V.

4. Guaranteed by design.


http://onsemi.com3

ELECTRICAL CHARACTERISTICS (VCC = 5.0 V, VEE = Gnd, TA = 25°C, unless otherwise noted.)

LM224 LM324A LM324 LM2902 LM2902V/NCV2902

Characteristics Symbol Min Typ Max Min Typ Max Min Typ Max Min Typ Max Min Typ Max Unit

Output Voltage–High Limit(TA = Thigh to Tlow)(Note 5)

VOH V

VCC = 5.0 V, RL =2.0 kΩ, TA = 25°C

3.3 3.5 – 3.3 3.5 – 3.3 3.5 – 3.3 3.5 – 3.3 3.5 –

VCC = 30 V(26 V for LM2902, V),RL = 2.0 kΩ

26 – – 26 – – 26 – – 22 – – 22 – –

VCC = 30 V(26 V for LM2902, V),RL = 10 kΩ

27 28 – 27 28 – 27 28 – 23 24 – 23 24 –

Output Voltage –Low Limit, VCC = 5.0 V, RL = 10 kΩ,TA = Thigh to Tlow(Note 5)

VOL – 5.0 20 – 5.0 20 – 5.0 20 – 5.0 100 – 5.0 100 mV

Output Source Current(VID = +1.0 V,

VCC = 15 V)

IO + mA

TA = 25°C 20 40 – 20 40 – 20 40 – 20 40 – 20 40 –

TA = Thigh to Tlow

(Note 5)

10 20 – 10 20 – 10 20 – 10 20 – 10 20 –

Output Sink Current IO – mA

(VID = –1.0 V, VCC = 15 V) TA = 25°C

10 20 – 10 20 – 10 20 – 10 20 – 10 20 –

TA = Thigh to Tlow

(Note 5)

5.0 8.0 – 5.0 8.0 – 5.0 8.0 – 5.0 8.0 – 5.0 8.0 –

(VID = –1.0 V, VO = 200 mV, TA = 25°C)

12 50 – 12 50 – 12 50 – – – – – – – µA

Output Short Circuitto Ground(Note 6)

ISC – 40 60 – 40 60 – 40 60 – 40 60 – 40 60 mA

Power Supply Current(TA = Thigh to Tlow)

(Note 5)

ICC mA

VCC = 30 V(26 V for LM2902, V),VO = 0 V, RL = ∞

– – 3.0 – 1.4 3.0 – – 3.0 – – 3.0 – – 3.0

VCC = 5.0 V,VO = 0 V, RL = ∞

– – 1.2 – 0.7 1.2 – – 1.2 – – 1.2 – – 1.2

5. LM224: Tlow = –25°C, Thigh = +85°CLM324/LM324A: Tlow = 0°C, Thigh = +70°CLM2902: Tlow = –40°C, Thigh = +105°CLM2902V & NCV2902: Tlow = –40°C, Thigh = +125°CNCV2902 is qualified for automotive use.

6. The input common mode voltage or either input signal voltage should not be allowed to go negative by more than 0.3 V. The upper end ofthe common mode voltage range is VCC –1.7 V.


http://onsemi.com4

Figure 1. Representative Circuit Diagram(One–Fourth of Circuit Shown)

Output

Bias CircuitryCommon to Four

Amplifiers

VCC

VEE/Gnd

Inputs

Q2

Q3 Q4

Q5

Q26

Q7

Q8

Q6

Q9

Q11

Q10Q1 2.4 k

Q25

Q22

40 k

Q13

Q14

Q15

Q16

Q19

5.0 pF

Q18

Q17

Q20

Q21

2.0 k

Q24

Q23

Q12

25

+

-


http://onsemi.com5

CIRCUIT DESCRIPTION

The LM324 series is made using four internallycompensated, two–stage operational amplifiers. The firststage of each consists of differential input devices Q20 andQ18 with input buffer transistors Q21 and Q17 and thedifferential to single ended converter Q3 and Q4. The firststage performs not only the first stage gain function but alsoperforms the level shifting and transconductance reductionfunctions. By reducing the transconductance, a smallercompensation capacitor (only 5.0 pF) can be employed, thussaving chip area. The transconductance reduction isaccomplished by splitting the collectors of Q20 and Q18.Another feature of this input stage is that the input commonmode range can include the negative supply or ground, insingle supply operation, without saturating either the inputdevices or the differential to single–ended converter. Thesecond stage consists of a standard current source loadamplifier stage.

Figure 2. Large Signal Voltage Follower Response

VCC = 15 VdcRL = 2.0 kΩTA = 25°C

5.0 µs/DIV

1.0

V/D

IV

Each amplifier is biased from an internal–voltageregulator which has a low temperature coefficient thusgiving each amplifier good temperature characteristics aswell as excellent power supply rejection.

Single Supply Split Supplies

VCC

VEE/Gnd

3.0 V to VCC(max)

1

2

3

4

VCC

1

2

3

4

VEE

1.5 V to VCC(max)

1.5 V to VEE(max)

Figure 3.


http://onsemi.com6

VO

R, O

UT

PU

T V

OLT

AG

E R

AN

GE

(V

)pp

VO

, OU

TP

UT

VO

LTA

GE

(m

V)

14

12

10

8.0

6.0

4.0

2.0

01.0 10 100 1000

f, FREQUENCY (kHz)

550

500

450

400

350

300

250

200

00 1.0 2.0 3.0 4.0 5.0 6.0 7.0 8.0

t, TIME (µs)

2.4

2.1

1.8

1.5

1.2

0.9

0.6

0.3

00 5.0 10 15 20 25 30 35

VCC, POWER SUPPLY VOLTAGE (V) VCC, POWER SUPPLY VOLTAGE (V)

90

80

700 2.0 4.0 6.0 8.0 10 12 14 16 18 20

I

, P

OW

ER

SU

PP

LY C

UR

RE

NT

(mA

)C

C

I ,

INP

UT

BIA

S C

UR

RE

NT

(nA

)IB

VCC = 30 VVEE = GndTA = 25°CCL = 50 pF

Input

Output

V ,

INP

UT

VO

LTA

GE

(V

)I

18

16

14

12

10

8.0

6.0

4.0

2.0

0

20

0 2.0 4.0 6.0 8.0 10 12 14 16 18 20

± VCC/VEE, POWER SUPPLY VOLTAGES (V)

±

Positive

Negative

TA = 25°CRL =

RL = 2.0 kΩVCC = 15 VVEE = GndGain = -100RI = 1.0 kΩRF = 100 kΩ

Figure 4. Input Voltage Range Figure 5. Open Loop Frequency

120

100

80

60

40

20

0

-20

1.0 10 100 1.0 k 10 k 100 k 1.0 M

f, FREQUENCY (Hz)

A

,

LAR

GE

-SIG

NA

LV

OL

OP

EN

LO

OP

VO

LTA

GE

GA

IN (

dB)

VCC = 15 VVEE = GndTA = 25°C

Figure 6. Large–Signal Frequency Response Figure 7. Small–Signal Voltage FollowerPulse Response (Noninverting)

Figure 8. Power Supply Current versusPower Supply Voltage

Figure 9. Input Bias Current versusPower Supply Voltage


http://onsemi.com7

2

1R1

TBP

R1 + R2

R1

R1 + R2

eo

e1

e2

eo = C (1 + a + b) (e2 - e1)

R1a R1

b R1

R

-

+

+

-

-

+ R

+

-

R1

R2

VO

Vref

Vin

VOH

VO

VOL

VinL =R1

(VOL - Vref) + Vref

VinH = (VOH - Vref) + Vref

H =R1 + R2

(VOH - VOL)R1

-

+

-

+

-

+

R

C

R2R1

R3

C1

100 k

R

C

R

C1 R2

100 k

Vin

Vref

Vref

Vref

Vref

BandpassOutput

fo = 2 π RC

R1 = QR

R2 =

R3 = TN R2

C1 = 10C

1

Notch Output

Vref = VCC

Hysteresis1C R

VinL VinH

Vref

Where:TBP=Center Frequency GainWhere:TN=Passband Notch Gain

R = 160 kΩC = 0.001 µFR1 = 1.6 MΩR2 = 1.6 MΩR3 = 1.6 MΩ

For:fo=1.0 kHzFor:Q= 10For:TBP= 1For:TN= 1

-

+

MC1403

1/4LM324

-

+

R1

VCCVCC

VO

2.5 V

R2

50 k

10 kVref

Vref = VCC2

5.0 k

R C

RC

+

-

VO

2 π RC

1

For: fo = 1.0 kHzR = 16 kΩC = 0.01 µF

VO = 2.5 V 1 +R1

R2

1

VCC

fo =

1/4LM324

1/4LM324

1/4LM324

1/4LM324

1C

R

1/4LM324

1/4LM324

1/4LM324 1/4

LM324

1/4LM324

Figure 10. Voltage Reference Figure 11. Wien Bridge Oscillator

Figure 12. High Impedance Differential Amplifier Figure 13. Comparator with Hysteresis

Figure 14. Bi–Quad Filter


http://onsemi.com8

2

1

For less than 10% error from operational amplifier,

If source impedance varies, filter may be preceded withvoltage follower buffer to stabilize filter parameters.

where fo and BW are expressed in Hz.

Qo fo

BW< 0.1

Given:fo=center frequency

A(fo)=gain at center frequency

Choose value fo, C

Then: R3 =Q

π fo C

R3R1 =

2 A(fo)

R1 R3

4Q2 R1 - R3R2 =

+

-

+

-

Vref = VCC

Vref

f =R1 + RC

4 CRf R1R3 =

R2 R1

R2 + R1

R2

300 k

75 k

R3

R1100 k

C

Triangle WaveOutput

SquareWaveOutput

Vin

Rf

if

Vref

1/4LM324

1/4LM324

Figure 15. Function Generator Figure 16. Multiple Feedback Bandpass Filter

Vref = VCC1

2

-

+

VCC

R3R1

R2

Vref

CC

VO

CO = 10 C

CO1/4

LM324


http://onsemi.com9

ORDERING INFORMATION

Device Package Operating Temperature Range Shipping

LM224D SO–14 55 Units/Rail

LM224DR2 SO–14 2500 Tape & Reel

LM224DTB TSSOP–14 –25° to +85°C 96 Units/Rail

LM224DTBR2 TSSOP–14

5 o 85 C

2500 Tape & Reel

LM224N PDIP–14 25 Units/Rail



LM324DTB TSSOP–14 96 Units/Rail

LM324DTBR2 TSSOP–14 2500 Tape & Reel

LM324N PDIP–140° to +70°C

25 Units/Rail

LM324AD SO–140° to +70°C

55 Units/Rail

LM324ADR2 SO–14 2500 Tape & Reel

LM324ADTB TSSOP–14 96 Units/Rail

LM324ADTBR2 TSSOP–14 2500 Tape & Reel

LM324AN PDIP–14 25 Units/Rail



LM2902DTB TSSOP–14 –40° to +105°C 96 Units/Rail

LM2902DTBR2 TSSOP–14

0 o 05 C

2500 Tape & Reel

LM2902N PDIP–14 25 Units/Rail

LM2902VD SO–14 55 Units/Rail

LM2902VDR2 SO–14 2500 Tape & Reel

LM2902VDTB TSSOP–1440° to +125°C

96 Units/Rail

LM2902VDTBR2 TSSOP–14–40° to +125°C

2500 Tape & Reel

LM2902VN PDIP–14 25 Units/Rail

NCV2902DR2 SO–14 2500 Tape & Reel


http://onsemi.com10

MARKING DIAGRAMS

x = 2 or 3A = Assembly LocationWL = Wafer LotYY, Y = YearWW, W = Work Week

PDIP–14N SUFFIXCASE 646

SO–14D SUFFIX

CASE 751A

1

14

LM324ANAWLYYWW

1

14

LMx24NAWLYYWW

1

14

LM2902NAWLYYWW

1

14

LM2902VNAWLYYWW

1

14

LM324ADAWLYWW

1

14

LMx24DAWLYWW

1

14

LM2902DAWLYWW

1

14

LM2902VDAWLYWW

*This marking diagram also applies to NCV2902.

TSSOP–14DTB SUFFIXCASE 948G

1

14

x24

AWYW

1

14

324A

AWYW

1

14

2902

AWYW

1

14

2902VAWYW

*


http://onsemi.com11

PACKAGE DIMENSIONS

PDIP–14N SUFFIX

CASE 646–06ISSUE M

1 7

14 8

B

ADIM MIN MAX MIN MAX

MILLIMETERSINCHES

A 0.715 0.770 18.16 18.80

B 0.240 0.260 6.10 6.60

C 0.145 0.185 3.69 4.69

D 0.015 0.021 0.38 0.53

F 0.040 0.070 1.02 1.78

G 0.100 BSC 2.54 BSC

H 0.052 0.095 1.32 2.41

J 0.008 0.015 0.20 0.38

K 0.115 0.135 2.92 3.43

L

M --- 10 --- 10

N 0.015 0.039 0.38 1.01

NOTES:1. DIMENSIONING AND TOLERANCING PER ANSI

Y14.5M, 1982.2. CONTROLLING DIMENSION: INCH.3. DIMENSION L TO CENTER OF LEADS WHEN

FORMED PARALLEL.4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.5. ROUNDED CORNERS OPTIONAL.

F

H G DK

C

SEATING

PLANE

N

–T–

14 PL

M0.13 (0.005)

L

MJ

0.290 0.310 7.37 7.87

SO–14D SUFFIX

CASE 751A–03ISSUE F


Y14.5M, 1982.2. CONTROLLING DIMENSION: MILLIMETER.3. DIMENSIONS A AND B DO NOT INCLUDE

MOLD PROTRUSION.4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)

PER SIDE.5. DIMENSION D DOES NOT INCLUDE DAMBAR

PROTRUSION. ALLOWABLE DAMBARPROTRUSION SHALL BE 0.127 (0.005) TOTALIN EXCESS OF THE D DIMENSION ATMAXIMUM MATERIAL CONDITION.

–A–

–B–

G

P 7 PL

14 8

71M0.25 (0.010) B M

SBM0.25 (0.010) A ST

–T–

FR X 45

SEATING

PLANED 14 PL K

C

JM

DIM MIN MAX MIN MAX

INCHESMILLIMETERS

A 8.55 8.75 0.337 0.344

B 3.80 4.00 0.150 0.157

C 1.35 1.75 0.054 0.068

D 0.35 0.49 0.014 0.019

F 0.40 1.25 0.016 0.049

G 1.27 BSC 0.050 BSC

J 0.19 0.25 0.008 0.009

K 0.10 0.25 0.004 0.009

M 0 7 0 7

P 5.80 6.20 0.228 0.244

R 0.25 0.50 0.010 0.019


http://onsemi.com12

PACKAGE DIMENSIONS

TSSOP–14DTB SUFFIX

CASE 948G–01ISSUE O

DIM MIN MAX MIN MAX

INCHESMILLIMETERS

A 4.90 5.10 0.193 0.200

B 4.30 4.50 0.169 0.177

C --- 1.20 --- 0.047

D 0.05 0.15 0.002 0.006

F 0.50 0.75 0.020 0.030

G 0.65 BSC 0.026 BSC

H 0.50 0.60 0.020 0.024

J 0.09 0.20 0.004 0.008

J1 0.09 0.16 0.004 0.006

K 0.19 0.30 0.007 0.012

K1 0.19 0.25 0.007 0.010

L 6.40 BSC 0.252 BSC

M 0 8 0 8


Y14.5M, 1982.2. CONTROLLING DIMENSION: MILLIMETER.3. DIMENSION A DOES NOT INCLUDE MOLD FLASH,

PROTRUSIONS OR GATE BURRS. MOLD FLASHOR GATE BURRS SHALL NOT EXCEED 0.15(0.006) PER SIDE.

4. DIMENSION B DOES NOT INCLUDE INTERLEADFLASH OR PROTRUSION. INTERLEAD FLASH ORPROTRUSION SHALL NOT EXCEED0.25 (0.010) PER SIDE.

5. DIMENSION K DOES NOT INCLUDE DAMBARPROTRUSION. ALLOWABLE DAMBARPROTRUSION SHALL BE 0.08 (0.003) TOTAL INEXCESS OF THE K DIMENSION AT MAXIMUMMATERIAL CONDITION.

6. TERMINAL NUMBERS ARE SHOWN FORREFERENCE ONLY.

7. DIMENSION A AND B ARE TO BE DETERMINEDAT DATUM PLANE -W-.

SU0.15 (0.006) T

2X L/2

SUM0.10 (0.004) V ST

L–U–

SEATING

PLANE

0.10 (0.004)

–T–

ÇÇÇÇÇÇ

SECTION N–N

DETAIL E

J J1

K

K1

ÉÉÉÉ

DETAIL E

F

M

–W–

0.25 (0.010)814

71

PIN 1IDENT.

HG

A

D

C

B

SU0.15 (0.006) T

–V–

14X REFK

N

N

ON Semiconductor and are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to makechanges without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for anyparticular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and allliability, including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/orspecifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must bevalidated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others.SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applicationsintended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or deathmay occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLCand its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney feesarising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges thatSCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATIONJAPAN : ON Semiconductor, Japan Customer Focus Center4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–0031Phone : 81–3–5740–2700Email : [email protected]

ON Semiconductor Website : http://onsemi.com

For additional information, please contact your localSales Representative.

LM324/D

Literature Fulfillment :Literature Distribution Center for ON SemiconductorP.O. Box 5163, Denver, Colorado 80217 USAPhone : 303–675–2175 or 800–344–3860 Toll Free USA/CanadaFax: 303–675–2176 or 800–344–3867 Toll Free USA/CanadaEmail : [email protected]

N. American Technical Support : 800–282–9855 Toll Free USA/Canada

©2002 Fairchild Semiconductor Corporation IRFP250 Rev. B

IRFP250

33A, 200V, 0.085 Ohm, N-Channel Power MOSFET

This N-Channel enhancement mode silicon gate power field effect transistor is an advanced power MOSFET designed, tested, and guaranteed to withstand a specified level of energy in the breakdown avalanche mode of operation. All of these power MOSFETs are designed for applications such as switching regulators, switching convertors, motor drivers, relay drivers, and drivers for high power bipolar switching transistors requiring high speed and low gate drive power. These types can be operated directly from integrated circuits.

Formerly developmental type TA9295.

Features

• 33A, 200V

• r

DS(ON)

= 0.085

Ω

• Single Pulse Avalanche Energy Rated

• SOA is Power Dissipation Limited

• Nanosecond Switching Speeds

• Linear Transfer Characteristics

• High Input Impedance

• Related Literature- TB334 “Guidelines for Soldering Surface Mount

Components to PC Boards”

Symbol

Packaging

JEDEC STYLE TO-247

Ordering Information

PART NUMBER PACKAGE BRAND

IRFP250 TO-247 IRFP250

NOTE: When ordering, use the entire part number. G

D

S

SOURCE

DRAIN

GATE

DRAIN(TAB)

Data Sheet January 2002


Absolute Maximum Ratings

T

C

= 25

o

C, Unless Otherwise Specified

IRFP250 UNITS

Drain to Source Voltage (Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . V

DS

200 VDrain to Gate Voltage (R

GS

= 20k

Ω)

(Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . V

DGR

200 VContinuous Drain Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . I

D

T

C

= 100

o

C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . I

D

3321

AA

Pulsed Drain Current (Note 3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . I

DM

130 AGate to Source Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . V

GS

±

20 VMaximum Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . P

D

180 WLinear Derating Factor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.44 W/

o

CSingle Pulse Avalanche Energy Rating (Note 4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . E

AS

810 mJOperating and Storage Temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .T

J,

T

STG

-55 to 150

o

CMaximum Temperature for Soldering

Leads at 0.063in (1.6mm) from Case for 10s. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . T

L

Package Body for 10s, See Techbrief 334 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . T

pkg

300260

o

C

o

C

CAUTION: Stresses above those listed in “Absolute Maximum Ratings” may cause permanent damage to the device. This is a stress only rating and operation of thedevice at these or any other conditions above those indicated in the operational sections of this specification is not implied.

NOTE:

1. T

J

= 25

o

C to 125

o

C.

Electrical Specifications

T

C

= 25

o

C, Unless Otherwise Specified

PARAMETER SYMBOL TEST CONDITIONS MIN TYP MAX UNITS

Drain to Source Breakdown Voltage BV

DSS

I

D

= 250

µ

A, V

GS

= 0V (Figure 10) 200 - - V

Gate Threshold Voltage V

GS(TH)

V

GS

= V

DS

, I

D

= 250

µ

A 2.0 - 4.0 V

Zero Gate Voltage Drain Current I

DSS

V

DS

= Rated BV

DSS

, V

GS

= 0V - - 25

µ

A

V

DS

= 0.8 x Rated BV

DSS

, V

GS

= 0V, T

C

= 125

o

C - - 250

µ

A

On-State Drain Current (Note 2) I

D(ON)

V

DS

> I

D(ON)

x r

DS(ON)MAX

, V

GS

= 10V 33 - - A

Gate to Source Leakage Current I

GSS

V

GS

=

±

20V - -

±

100 nA

Drain to Source On Resistance (Note 2) r

DS(ON)

I

D

= 17A, V

GS

= 10V (Figures 8, 9) - 0.07 0.085

Ω

Forward Transconductance (Note 2) g

fs

V

DS

≥

50V, I

D

= 17A (Figure 12) 13 19 - S

Turn-On Delay Time t

d(ON)

V

DD

=

100V, I

D

=

30A, R

GS

= 6.2

Ω,

V

GS

=

10V,R

L

= 3.2

Ω

MOSFET Switching Times are Essentially Independent of Operating Temperature

- 18 30 ns

Rise Time t

r

- 125 180 ns

Turn-Off Delay Time t

d(OFF)

- 70 100 ns

Fall Time t

f

- 80 120 ns

Total Gate Charge(Gate to Source + Gate to Drain)

Q

g(TOT)

V

GS

= 10V, I

D

= 30A, V

DS

= 0.8 x Rated BV

DSS,

I

G(REF)

= 1.5mA (Figure 14)Gate Charge is Essentially Independent of Operating Temperature

- 79 120 nC

Gate to Source Charge Q

gs

- 12 - nC

Gate to Drain “Miller” Charge Q

gd

- 42 - nC

Input Capacitance C

ISS

V

DS

= 25V, V

GS

= 0V, f = 1MHz (Figure 11) - 2000 - pF

Output Capacitance C

OSS

- 800 - pF

Reverse Transfer Capacitance C

RSS

- 300 - pF

Internal Drain Inductance L

D

Measured from the Contact Screw on Header Closer to Source and Gate Pins to Center of Die

Modified MOSFET Symbol Showing the Internal Device Inductances

- 5.0 - nH

Internal Source Inductance L

S

Measured from the Source Lead, 6.0mm (0.25in) from Header to Source Bonding Pad

- 12.5 - nH

Thermal Resistance, Junction to Case R

θ

JC

- - 0.70

o

C/W

Thermal Resistance, Junction to Ambient R

θ

JA

Free Air Operation - - 30

o

C/W

LS

LD

G

D

S

IRFP250


Source to Drain Diode Specifications

PARAMETER SYMBOL TEST CONDITIONS MIN TYP MAX UNITS

Continuous Source to Drain Current I

SD

Modified MOSFET Symbol Showing the Integral Reverse P-N Junction Rectifier

- - 33 A

Pulse Source to Drain Current (Note 3) I

SDM

- - 130 A

Source to Drain Diode Voltage (Note 2) V

SD

T

J

= 25

o

C, I

SD

= 33A, V

GS

= 0V (Figure 13) - - 2.0 V

Reverse Recovery Time t

rr

T

J

= 25

o

C, I

SD

= 30A, dI

SD

/dt = 100A/

µ

s 140 - 630 ns

Reverse Recovery Charge Q

RR

T

J

= 25

o

C, I

SD

= 30A, dI

SD

/dt = 100A/

µ

s 1.8 - 8.1

µ

C

NOTES:

2. Pulse test: pulse width

≤

300

µ

s, duty cycle

≤

≤

2%.

3. Repetitive rating: pulse width limited by maximum junction temperature. See Transient Thermal Impedance curve (Figure 3).

4. V

DD

= 50V, starting T

J = 25oC, L = 1.1mH, RG = 50Ω, peak IAS = 33A.

Typical Performance Curves Unless Otherwise Specified

FIGURE 1. NORMALIZED POWER DISSIPATION vs CASE TEMPERATURE

FIGURE 2. MAXIMUM CONTINUOUS DRAIN CURRENT vs CASE TEMPERATURE

FIGURE 3. MAXIMUM TRANSIENT THERMAL IMPEDANCE

G

D

S

0 50 100 1500

TC, CASE TEMPERATURE (oC)

PO

WE

R D

ISS

IPA

TIO

N M

ULT

IPL

IER

0.2

0.4

0.6

0.8

1.0

1.2

050 100

I D, D

RA

IN C

UR

RE

NT

(A

)

TC, CASE TEMPERATURE (oC)

15025 75 125

40

32

24

16

8

1

0.1

10-3

10-5 10-4 10-3 10-2 0.1 1 10

ZθJ

C, T

HE

RM

AL

IMP

ED

AN

CE

t1, RECTANGULAR PULSE DURATION (s)

SINGLE PULSE

PDM

NOTES:DUTY FACTOR: D = t1/t2PEAK TJ = PDM x ZθJC + TC

t1t2

0.1

0.02

0.2

0.5

0.01

0.05

10-2

IRFP250


FIGURE 4. FORWARD BIAS SAFE OPERATING AREA FIGURE 5. OUTPUT CHARACTERISTICS

FIGURE 6. SATURATION CHARACTERISTICS FIGURE 7. TRANSFER CHARACTERISTICS

NOTE: Heating effect of 2µs pulse is minimal.

FIGURE 8. DRAIN TO SOURCE ON RESISTANCE vs GATE VOLTAGE AND DRAIN CURRENT

FIGURE 9. NORMALIZED DRAIN TO SOURCE ON RESISTANCE vs JUNCTION TEMPERATURE

Typical Performance Curves Unless Otherwise Specified (Continued)

1 10 102 103

VDS, DRAIN TO SOURCE VOLTAGE (V)

103

102

10

1

0.1

I D, D

RA

IN C

UR

RE

NT

(A

)

SINGLE PULSE

TJ = MAX RATED

BY rDS(ON)AREA IS LIMITEDOPERATION IN THIS

10µs

100µs

1ms

10ms

DC

TC = 25oC

I D, D

RA

IN C

UR

RE

NT

(A

)

0 20 40 60 80

10

20

30

40

50

100

VGS = 7V

VGS = 5V


VGS = 4V

PULSE DURATION = 80µs

0

VGS = 10V

VGS = 6V

DUTY CYCLE = 0.5% MAX

0

10

0 1 2 3 5

20

30

I D, D

RA

IN C

UR

RE

NT

(A

)


40

4

50

VGS = 4V

VGS = 5V

VGS = 6V

VGS = 7V

VGS = 10V

VGS = 8V

PULSE DURATION = 80µsDUTY CYCLE = 0.5% MAX

0 2 4 6 8VGS, GATE TO SOURCEVOLTAGE (V)

102

10

1

0.1

I D, D

RA

IN C

UR

RE

NT

(A

)

TJ = 150oC TJ = 25oC

10

PULSE DURATION = 80µsDUTY CYCLE = 0.5% MAXVDS ≥ 50V

ID, DRAIN CURRENT (A)

r DS

(ON

), O

N-S

TAT

E R

ES

ISTA

NC

E (

Ω)

0.5

0.4

0.3

0.2

0.1

00 25 50 75 100 125

VGS = 20V

VGS = 10V


NO

RM

AL

IZE

D D

RA

IN T

O S

OU

RC

E

3.0

1.8

1.2

0.6

0-40 0 40

TJ, JUNCTION TEMPERATURE (oC)

120 160

2.4

80

ON

RE

SIS

TAN

CE

PULSE DURATION = 80µsDUTY CYCLE = 0.5% MAXID = 17A, VGS = 10V

IRFP250


FIGURE 10. NORMALIZED DRAIN TO SOURCE BREAKDOWN VOLTAGE vs JUNCTION TEMPERATURE

FIGURE 11. CAPACITANCE vs DRAIN TO SOURCE VOLTAGE

FIGURE 12. TRANSCONDUCTANCE vs DRAIN CURRENT FIGURE 13. SOURCE TO DRAIN DIODE VOLTAGE

FIGURE 14. GATE TO SOURCE VOLTAGE vs GATE CHARGE

Typical Performance Curves Unless Otherwise Specified (Continued)

NO

RM

AL

IZE

D D

RA

IN T

O S

OU

RC

E

1.25

1.05

0.95

0.85

0.75-40 0 40

TJ, JUNCTION TEMPERATURE (oC)

120 160

1.15

80

ID = 250µA

BR

EA

KD

OW

N V

OLT

AG

E


C, C

APA

CIT

AN

CE

(p

F)

7500

6000

4500

3000

1500

01 2 5 10 2 5 102

CISS = CGS + CGDCRSS = CGDCOSS ≈ CDS + CGD

VGS = 0V, f = 1MHz

CISS

COSS

CRSS

25

20

15

10

5

00 10 20 30 40 50

ID, DRAIN CURRENT (A)

gfs

, TR

AN

SC

ON

DU

CTA

NC

E (

S)

TJ = 150oC

TJ = 25oC

PULSE DURATION = 80µsDUTY CYCLE = 0.5% MAXVDS ≥≥ 50V

0 0.5 1.0 1.5 2.0VSD, SOURCE TO DRAIN VOLTAGE (V)

103

102

10

1

I SD

, SO

UR

CE

TO

DR

AIN

CU

RR

EN

T (

A)

TJ = 150oC TJ = 25oC


0 25 50 75 100 125

ID = 30A

Qg, GATE CHARGE (nC)

VG

S, G

AT

E T

O S

OU

RC

E (

V)

20

16

12

8

4

0

VDS = 100V

VDS = 160V

VDS = 40V

IRFP250


Test Circuits and Waveforms

FIGURE 15. UNCLAMPED ENERGY TEST CIRCUIT FIGURE 16. UNCLAMPED ENERGY WAVEFORMS

FIGURE 17. SWITCHING TIME TEST CIRCUIT FIGURE 18. RESISTIVE SWITCHING WAVEFORMS

FIGURE 19. GATE CHARGE TEST CIRCUIT FIGURE 20. GATE CHARGE WAVEFORMS

tP

VGS

0.01Ω

L

IAS

+

-

VDS

VDDRG

DUT

VARY tP TO OBTAIN

REQUIRED PEAK IAS

0V

VDD

VDS

BVDSS

tP

IAS

tAV

0

VGS

RL

RG

DUT

+

-VDD

tON

td(ON)

tr

90%

10%

VDS90%

10%

tf

td(OFF)

tOFF

90%

50%50%

10%PULSE WIDTH

VGS

0

0

0.3µF

12VBATTERY 50kΩ

VDS

S

DUT

D

G

IG(REF)0

(ISOLATEDVDS

0.2µF

CURRENTREGULATOR

ID CURRENTSAMPLING

IG CURRENTSAMPLING

SUPPLY)

RESISTOR RESISTOR

SAME TYPEAS DUT

Qg(TOT)

Qgd

Qgs

VDS

0

VGS

VDD

IG(REF)

0

IRFP250

DISCLAIMER

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHERNOTICE TO ANY PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILDDOES NOT ASSUME ANY LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCTOR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENTRIGHTS, NOR THE RIGHTS OF OTHERS.

TRADEMARKS

The following are registered and unregistered trademarks Fairchild Semiconductor owns or is authorized to use and isnot intended to be an exhaustive list of all such trademarks.

LIFE SUPPORT POLICY

FAIRCHILD’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORTDEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF FAIRCHILD SEMICONDUCTOR CORPORATION.As used herein:1. Life support devices or systems are devices orsystems which, (a) are intended for surgical implant intothe body, or (b) support or sustain life, or (c) whosefailure to perform when properly used in accordancewith instructions for use provided in the labeling, can bereasonably expected to result in significant injury to theuser.

2. A critical component is any component of a lifesupport device or system whose failure to perform canbe reasonably expected to cause the failure of the lifesupport device or system, or to affect its safety oreffectiveness.

PRODUCT STATUS DEFINITIONS

Definition of Terms

Datasheet Identification Product Status Definition

Advance Information

Preliminary

No Identification Needed

Obsolete

This datasheet contains the design specifications forproduct development. Specifications may change inany manner without notice.

This datasheet contains preliminary data, andsupplementary data will be published at a later date.Fairchild Semiconductor reserves the right to makechanges at any time without notice in order to improvedesign.

This datasheet contains final specifications. FairchildSemiconductor reserves the right to make changes atany time without notice in order to improve design.

This datasheet contains specifications on a productthat has been discontinued by Fairchild semiconductor.The datasheet is printed for reference information only.

Formative orIn Design

First Production

Full Production

Not In Production

OPTOLOGIC™OPTOPLANAR™PACMAN™POP™Power247™PowerTrenchQFET™QS™QT Optoelectronics™Quiet Series™SILENT SWITCHER

FASTFASTr™FRFET™GlobalOptoisolator™GTO™HiSeC™ISOPLANAR™LittleFET™MicroFET™MicroPak™MICROWIRE™

Rev. H4

ACEx™Bottomless™CoolFET™CROSSVOLT™DenseTrench™DOME™EcoSPARK™E2CMOSTM

EnSignaTM

FACT™FACT Quiet Series™

SMART START™STAR*POWER™Stealth™SuperSOT™-3SuperSOT™-6SuperSOT™-8SyncFET™TinyLogic™TruTranslation™UHC™UltraFET

STAR*POWER is used under license

VCX™

This datasheet has been download from:

www.datasheetcatalog.com

Datasheets for electronics components.

http://www.datasheetcatalog.com



PENGENDALI PENJEJAK ORIENTASI MATAHARI DENGAN METODE FUZZY LOGIC

Documents

Transcript of PENGENDALI PENJEJAK ORIENTASI MATAHARI DENGAN METODE FUZZY LOGIC