PADS 建立元件库基础教程

版权所有，欢迎传播

作者：一支镜头的距离

Email：lf131501@sina.com

1认识 pads元件

任何 pcb设计软件中，元件都由两部分组成，一个是电路符号，一个是实际封装，比如电

阻，不管什么电阻，原理图上的电阻看上去都是一样的，而把网表导入到 pcb软件中后，电阻

的管脚便不会一样，可能是表贴元件，也可能是通孔元件，再比如，电容和电阻在原理图是

完全不同的，但是在 pcb软件中却可能是一样的，全是 0805的封装。Pads的元件自然也属于

这种情况，想建立自己的元件库，将它独有的概念理解清楚就可以了。

Pads中一个元件（part）可由图 1.1 来解释，它包含了三个部分，其中 Lines 好理解，它的作

用是在原理图上加上一些线条、图案、公司的 Logo 一类的东西；Logic 是用来表示元件电路

的逻辑概念，表示电路电气逻辑上的连接，意思就是在电路原理图中表现出来的形式，从名

称上可以看出它是 Pads Logic 用的；Decals是元件的实际封装，用于画电路板，就是在电路板

设计中表现出来的形式。从概念上看，Decals比较好理解，不外乎管脚的数量和形状，Logic的概念则有些繁琐。

Log ic D ecals

L ines

P arts

图 1.1Parts元件的组成

如果是电阻这类简单的器件，Logic 的概念比较简单，也好理解，Logic 就是逻辑的管脚，

pads Logic就是将元件从逻辑上连接起来。但是对于 74LS00这样的元件，就多了一个门器件

Gate的概念，要理解这个概念需要数字电路的基础，数字电路的基本元件就是逻辑门，74LS00由 4 个与非门组成，每一个与非门就称为门器件。我们便可以这样从整体到局部来理解这个

概念，一个 74LS00含有 4个门器件，每一个都是与非门，名称为 Gate-A，Gate-B，Gate-C，

Gate-D，每一个与非门有三个管脚（两个输入，一个输出），共 12个管脚，当然至少还需要两

个管脚，一个管脚接电源，一个管脚接地，封装需要 14个管脚，而事实上它的封装是 DIP14（当然也可能是 SMT封装），即 14个管脚， 这样 Logic 和 Decals以及 Gate的概念一一对应

起来了。

到现在，我们可以理解图 1.1中所示元件的概念。另外，Gate门器件这个概念来自数字电

路，但是 Pads软件将这个概念扩张了，也就是如果一个元件 Part由几部分组成，那么每一个

部分都称为门器件 Gate，集成运放即是如此，每一个运放就是一个门器件。

理解了 Pads元件的概念，建立一个元件过程也就很简单：建立 Logic封装，在 pads中还

有一个概念称为 CAE Decal，如果只有一个组成部分，那么就是一个 Gate 门元件，如果有几

个组成部分，那么就是多个 Gate门元件，然后将 Gate和 Decals对应起来就可以了。

2建立一个简单的元件

实际中，在库中建立元件一般会先建立 PCB Decal，然后建立 CAE Decals，但是，PCB Decal的概念相对简单，因为根据资料画出来是什么样子，就是什么样子，想改也改不了，所以这

里作为一个教程，就假设已经建好了。

以常用的 10针 JTAG口为例建立一个简单的元件，这里的简单不是指管脚的多少，而是

指逻辑上理解的简单，也就是在原理图画上 10个管脚，再与 10个管脚的实际封装对应起来

就行了。

选择菜单 Tools->Part Editor，窗口如图 2.1所示，选择菜单“File New”，弹出如图 1.3所示窗口，在这里选择编辑的类型，因为要建立电气封装，所以选择 CAE Decal，点击 OK按钮，

出现的窗口如图 1.4所示。

图 2.1建立元件库

图 2.2 选择建库的类型

图 2.3建立电气封装的窗口

点击“Decal Edit toolbar”按钮，打开这个工具栏，如图 2.4所示。

这里使用向导来减少工作量，单击“CAE Decal Wizard”图标，出现如图 1.6所示窗口，

从左到右，总共有 4列，这里最右边两列，分别表示图框的上下左右分布的管脚，由于只有

10个，只需将 Left Pins栏中的 Pin Count改为 10，其他的地方全部设为 0。在改动的时候注意

最左边的 Preview 中的图形的变化，你会发现你的改动在 Preview 中立刻有所体现，然后将左

下角的 Box Parameters中的Min Width设为 500，单击 OK按钮。

图 2.4 打开建库的工具栏

图 2.5 建立电气封装

这样，CAE Decal完成了，如图 2.6所示，注意最左边#1等数字，表示逻辑管脚的标号。

由于是用来演示的，所以存到 usr库中，点击保存图标，出现如图所示的窗口在 Library 下拉

列表框选 usr库，在 Name of CAE Decal中输入 JTAG，点击 OK按钮。

然后建立元件，选择菜单“File-> New”，在选择类型的时候，选择 part type。窗口如图 2.9所示，然后点击 Edit Electric 按钮，弹出窗口如图 2.10所示。

在“Logic Family”的下拉列表框中选择 ANA，然后选择 PCB Decals 标签页，如图 2.11所示，由于 JTAG口是 10针，在 Pin Count处输入 10，JTAG调试口封装在左上角显示，单击

Assign按钮，将此封装指定到右边的 Assign Decals处，如图 2.12所示。

图 2.6 建立好的电气封装

图 2.7 保存 CAE封装

图 2.8 选择 part type

图 2.9 建立元件的窗口

图 2.10 建立元件的标签页窗口

图 2.11 选择 PCB封装

图 2.12 指定 PCB封装

这时候要加入 CAE 封装，单击 Gates 标签，如图 2.13 所示，单击 Add 按钮，增加一个

Gate，并且被自动命名为 A，如图 2.14所示。

图 2.13 指定 CAE封装

在 CAE Decal 1 下面的栏内双击，如图 2.15 所示，这时，单击有三个小点的按钮，弹出

窗口如图 2.16所示，我们可以看出，这个图与图 2.11、2.12非常相似，只不过这里要指定 CAE封装，操作也很相似，选择想要的封装，单击“Assign”按钮，指定 CAE封装，然后单击“OK”

按钮，窗口如图 2.17所示。

图 2.14 指定 CAE封装

图 2.15 指定 CAE封装

图 2.16 指定 CAE封装

图 2.17 指定好 CAE封装之后

选择 Pins标签页，这里实际上是将逻辑封装和实际的 PCB封装对应起来的表格，一般使

用如下方法，建立如图 2.19所示的一个 excel表，输入表中的内容（当然，这个内容是根据数

据手册制作），然后全选。

图 2.18 设置管脚

图 2.19 利用 excel建立管脚分配表

用鼠标单击最左上角的表格单元，然后单击右边的 Paste按钮，结果如图所示，左边三栏

显示的是黑色，内容显然是从 Excel上粘贴上去的，而右边的三栏是自动生成的。

图 2.20 从 excel直接拷贝管脚分配表

点击左下角的 Check Par，会弹出如图所示的错误窗口，这个文件一定要仔细查看，以免

留下错误，这里显示的意思是 2管脚和 10管脚重复了，那么就不需要更改，因为本来就是要

求的两个 GND 管脚。

图 2.21 系统检查错误的弹出消息

这样就建立一个 JTAG调试口元件，如图 2.22所示。单击保存图标，如图 2.23所示，将

这个元件保存到 usr库中。

图 2.22 建立好的 JTAG元件

图 2.23 保存 JTAG元件

从概念上讲很简单，建立一个元件，实际上就是建立 CAE封装和 PCB封装，然后讲逻辑

管脚和实际管脚对应起来。建立元件的这个过程却值得我们仔细体会。

3在元件中隐藏电源和地

对于集成电路来说，都有电源和地管脚，有些还不止一个，在画原理图时，将他们隐藏

起来可以使得图纸更清爽。在 Pads 中，如果将管脚设置为 Signal Pin，就可以将它们隐藏，

但是要注意，隐藏的管脚不在 CAE Decals中出现，这样，在建立元件时就需要注意一些细节。

下面以 74lvc4245 为例进行说明。根据 74lvc4245 的资料，建立如表 3.1 所示的 excell 文件，

注意，1、11、12、13、23、24管脚对应的不是 Gate-A属性，而是 Signal Pin。

Signal Pin 1 VCCA

Gate-A 2 DIR

Gate-A 3 A1

Gate-A 4 A2

Gate-A 5 A3

Gate-A 6 A4

Gate-A 7 A5

Gate-A 8 A6

Gate-A 9 A7

Gate-A 10 A8

Signal Pin 11 GND

Signal Pin 12 GND

Signal Pin 13 GND

Gate-A 14 B8

Gate-A 15 B7

Gate-A 16 B6

Gate-A 17 B5

Gate-A 18 B4

Gate-A 19 B3

Gate-A 20 B2

Gate-A 21 B1

Gate-A 22 \OE

Signal Pin 23 VCCB

Signal Pin 24 VCCB

注意 1、11、12、13、23、24共 6个管脚使用的是 Signal Pin，还有 22管脚使用的是\OE。按照第 2节中的步骤进行，当进行到如图所示的时候，这里要注意，我们输入的左右各 9

个管脚，也就是 18个，也即 6个 Signal Pin管脚不在这里输入。

图 3.1 利用向导建立电气封装

单击 OK 按钮，结果如图 3.2所示，保存 CAE Decal，如图 3.3所示。

图 3.2 建立好的电气封装（比实际管脚少了 6个）

图 3.3 保存电气封装

按照同样的过程进行管脚分配，General标签页，基本操作相同，在如图所示的指定 PCB封装时，需要在 Pin Count处输入 24进行搜索，然后指定符合要求的封装。

图 3.3 指定 PCB封装

而在指定 CAE 封装的时候，在 Pin Count处输入 18进行搜索，如图 3.4所示，这里需要

注意的是它们的管脚数相差 6，也就是我们要隐藏的 6个管脚。余下的操作跟第 2节一样，然

后保存，过程如图 3.5、3.6所示。

图 3.4 指定 CAE封装

图 3.5 分配管脚

图 3.6 建好的 4245元件（注意 CAE管脚和 PCB管脚的差别）

从图 3.6 可以看出，显示的电气连接#1 等不变，而元件框连接的管脚已经更改，与第 2节不同的是，不再是 1与 1、2与 2对应了。

请熟悉这个过程，关键要注意 Signal Pin 属性对管脚显示与否以及编号的影响。

4对元件图进行修饰

进入元件编辑窗口，点击“open”按钮，选择“Part Type”，出现如图 4.1 所示窗口，在

Filter栏内选择 usr库，然后选择 74ls4245，单击 OK按钮出现如图 4.2所示窗口。

图 4.1 选择要修改的元件

图 4.2 打开要修改的元件

使用绘图操作更改边框，使用移动和镜像操作移动 DIR和 OE管脚。

图 4.3 修改边框和移动管脚的结果

在 22号管脚上双击，弹出如图 4.4所示窗口。

图 4.3 修改边框和移动管脚的结果

单击“Change Decal”按钮，弹出如图所示窗口，选择 PINB，然后单击“OK”按钮，然

后再单击“OK”按钮，窗口如图 4.5所示，注意 22管脚的形状已经改变。

选择菜单 Return to Part，然后保存就可以了。

图 4.4 选择管脚的形状

图 4.5 修改管脚的形状

图 4.4 保存修改

5建立一个多 Gate和多 CAE的元件

以 74LS00为例来说明这个过程，当然首先我们要了解这个器件的资料，这里从略。

建立如图 5.1所示的 3个管脚的 CAE封装，按照如图 5.2所示的方法建立一个 CAE封装，

保存为MYNAND，如图 5.2所示。

图 5.1 建立 3个管脚的 CAE封装

图 5.2 保存 CAE封装

按照前面的方法建立元件，在 PCB Decals标签页上，需要选择 14个管脚的封装，如图 5.3所示。但在 Gates标签页上，需要选择 3个管脚的MYNAND 封装，如图 5.4所示。

图 5.3 指定 PCB封装

图 5.4 指定 CAE封装

这里需要加入 4个“CAE Decal”，如图 5.5所示，

图 5.5 此元件包含有 4个 CAE封装

在 CAE Decal2栏内，同样的方法指定另一个封装（这是预先建立好的），如图 5.6所示，

指定后如图 5.7所示，Assigned Decals 栏内这时有两个封装。单击 OK按钮，结果如图 5.8所示。

图 5.6 分配第 2个 CAE封装

图 5.7 第 2个 CAE封装已指定

图 5.8 多个 Gate和多个 CAE 封装

分配管脚时，如图 5.9所示，当然这是根据资料做好的表格。

单击 OK 按钮，如图 5.10所示。

图 5.9 管脚分配

图 5.10 建好的元件 74LS00

然后保存，如图 5.11所示。

图 5.1 保存元件

这样就建立好了一个含有多 Gate 和多 CAE封装的元件。