저작자표시-비영리-동일조건변경허락 2.0 대한민국

이용자는 아래의 조건을 따르는 경우에 한하여 자유롭게

l 이 저작물을 복제, 배포, 전송, 전시, 공연 및 방송할 수 있습니다. l 이차적 저작물을 작성할 수 있습니다.

다음과 같은 조건을 따라야 합니다:

l 귀하는, 이 저작물의 재이용이나 배포의 경우, 이 저작물에 적용된 이용허락조건을 명확하게 나타내어야 합니다.

l 저작권자로부터 별도의 허가를 받으면 이러한 조건들은 적용되지 않습니다.

저작권법에 따른 이용자의 권리는 위의 내용에 의하여 영향을 받지 않습니다.

이것은 이용허락규약(Legal Code)을 이해하기 쉽게 요약한 것입니다.

Disclaimer

저작자표시. 귀하는 원저작자를 표시하여야 합니다.

비영리. 귀하는 이 저작물을 영리 목적으로 이용할 수 없습니다.

동일조건변경허락. 귀하가 이 저작물을 개작, 변형 또는 가공했을 경우에는, 이 저작물과 동일한 이용허락조건하에서만 배포할 수 있습니다.

http://creativecommons.org/licenses/by-nc-sa/2.0/kr/legalcodehttp://creativecommons.org/licenses/by-nc-sa/2.0/kr/

工學碩士學位請求論文

DRM(Digital Radio Mondiale)을 위한

유연한 Mixed PFA FFT의 구현

Implementation of flexible Mixed PFA FFT

for Digital Radio Mondiale

2009年 2月

仁荷大學校 大學院

情報通信 工學科

李 相 卨

工學碩士學位請求論文

DRM(Digital Radio Mondiale)을 위한

유연한 Mixed PFA FFT의 구현

Implementation of flexible Mixed PFA FFT

for Digital Radio Mondiale

2009年 2月

指導敎授 鄭 德 鎭

이 論文을 碩士學位 論文으로 提出함

仁荷大學校 大學院

情報通信 工學科

李 相 卨

이 論文을 李 相 卨의 碩士學位 論文으로

認定함.

2009年 2月

主審

副審

委員

-i-

요 약

장파, 중파 그리고 단파를 위한 디지털 방송 시스템은 아날로그 AM 방송의

잡음을 개선한 시스템이다. DRM 시스템은 FM 음질에 가까운 정보를 제공할

뿐만 아니라 데이터나 문자 등을 선택적으로 제공할 수 있다. 최근에 DRM 을

위한 어플리케이션은 multi chip으로 구성이 되어 있다. DRM 수신기를 단일칩

으로 만들어 휴대성을 높일 수 있는 있는 방법 중의 하나는 PFA를 이용한

FFT를 하드웨어적으로 처리 하는 것이 있다.

DRM의 경우 COFDM을 기본으로 하기 때문에, 강건성 모드에 따라 4가지의

전송 모드를 갖게 되어 4 가지의 FFT 크기를 갖게 된다. 그 크기가 모드

B(256 point)는 2의 승수인 FFT로 교체할 수 있다. B를 제외 하고는 소인수

알고리즘을 이용한 FFT를 사용해야 한다.

본 논문에서는 30MHz 이하의 주파수 대역을 이용하는 디지털 라디오 방송

인 DRM 시스템에 적합한 FFT를 제안하고, 하드웨어로 구현하여 DSP를 이용

한 방법과 성능을 비교분석한다. 제안된 구조는 4개의 분리된 모듈이 아닌 하

나로 합쳐진 모듈이다. 기존의 radix-2n 형태와 소인수 알고리즘 FFT를 효율

적으로 결합하여 공간 효율성을 얻을 수 있다. 그리고 이를 통해 기존의 DSP

칩을 이용한 방법보다 빠른 속도 향상을 얻을 수 있었다.

본 논문에서 제안된 구조는 Matlab을 이용하여 소프트웨어 시뮬레이션을

하였으며, Verilog HDL 로 구현을 하였다. ModelSim 6.0과 ISE 10.1i를 이

용해 제안된 하드웨어를 시뮬레이션 하였으며, Xilinx사의 Virtex4 LX-200

을 이용하여 동작 검증을 하였다.

-ii-

Abstract

The digital broadcasting system for long, medium and short-wave

offers dramatic improvements over the noise of analogue AM.

Besides providing near-FM quality sound, the DRM system gives

the option to integrate data and text. Current DRM application is a

multi-chip system. One of the way to improve the portable of the

single chip DRM receiver is FFT design as hardware by using the

PFA algorithm.

DRM system is based on COFDM, and it has 4 different

transmission mode which are adaptable for each robustness mode.

Therefore, the FFT has 4 different sizes. FFT parameter can be

seen for mode B(256 points), and the IDFT can be replaced by a

power of 2 FFT. The other modes have to use 3 kinds of FFT by

using a prime factor algorithm except the mode B.

In this paper, we propose a suitable Prime Factor FFT technique

for DRM(Digital Radio Mondiale) digital radio broadcasting system

using frequencies below 30 MHz, and the hardware implementation

of FFT by using verilog-HDL compare with the DSP method. The

proposed architecture is not separated 4 different modules but the

combined one module. We can get the efficiency of place by mixing

the radix-2n and Prime Factor FFT Algorithm. Also, we can get

the high speed better than using digital signal processor(DSP).

-iii-

The proposed architecture was implemented using Verilog-HDL.

This architecture was simulated using Matlab as software simulation.

Also, it was simulated using ModelSim 6.0, and ISE 10.1i as

hardware simulation with the FPGA device Xilinx Virtex4 LX-200

as the target device verifying.

-iv-

목 차

요 약 ················································································································· ⅰ

Abstract ················································································································ ii

목 차 ·················································································································· iii

그림목차 ················································································································· ⅴ

표 목 차 ················································································································· ⅶ

Ⅰ. 서 론 ·················································································································· 1

1.1 연구 배경 ····································································································· 2

1.2 연구 방법 및 논문의 구성 ······································································· 2

Ⅱ. DRM System 구조 및 특징

2.1 DRM시스템 개요 ······················································································· 4

2.2 DRM의 전송모드 및 전송모드에 따른 OFDM　parameter ··········· 7

2.3 DRM의 물리계층 ······················································································· 9

2.3.1 DRM 송신기의 구조 ··········································································9

2.3.2 소스 코딩 ···························································································10

2.3.3 Multiplexing ·····················································································11

2.3.4 채널 코딩 ···························································································12

2.3.5 Modulation ························································································14

2.3.6 동기화 ·································································································15

2.3.7 DRM 시스템 모델링 ·······································································16

2.4 DRM 시뮬레이터 ····················································································· 19

-v-

Ⅲ. Prime Factor Algorithm FFT

3.1 FFT의 기본 이론 ···················································································· 23

3.2 PFA FFT의 이론 배경 ········································································· 24

3.3 DRM과 PFA FFT ····················································································27

Ⅳ. Mixed PFA FFT의 VLSI 구현

4.1 DRM 시스템의 소인수 FFT 처리 방법 ············································ 28

4.2 DRM을 위한 유연한 Mixed PFA FFT의 구현 ······························ 30

Ⅴ. 실험 및 결과

5.1 PFA FFT 의 구현 및 검증 ································································· 33

5.2 DSP칩을 이용한 FFT와 제안된 구조의 비교 ·································· 36

5.3 병렬 치리와 pipeline 구조를 이용한 저전력 설계 ························· 38

Ⅵ. 결론 ················································································································· 39

ⅥI. 향후 연구 방향 ···························································································· 40

참고 문헌 ·············································································································· 41

-vi-

그림 목차

그림 1. DRM 서비스의 개념도 ·············································································· 4

그림 2. DRM을 채택한 기관 ·················································································· 6

그림 3. DRM을 채택 및 개발하는 나라 ······························································ 6

그림 4. DRM 송신기 신호처리 ··············································································· 9

그림 5. DRM 시스템의 소스 코딩 ······································································· 10

그림 6. DRM 전송 프레임 구조 ··········································································· 11

그림 7. Convolutional encoder ·········································································· 13

그림 8. MLC의 구조도 ·························································································· 13

그림 9. Coding and Interleaving 과정 ····························································· 14

그림 10. DRM 시스템의 동기화 과정 ································································ 15

그림 11. 전송모드 검출 ························································································· 16

그림 12. 간단한 수신기의 구조 ············································································ 17

그림 13. DRM 시뮬레이터의 트리 구조도 ························································· 19

그림 14. DRM 시뮬레이터 ···················································································· 20

그림 15. DRM soft radio ···················································································· 20

-vii-

그림 16. DRM concept 블록도 ·················································································21

그림 17. DRM 수신기를 위한 가변 포인트 프라임 팩터 FFT 방법 ············· 29

그림 18. 개선된 Radix-2n FFT 모듈 ······························································· 31

그림 19. 파이프라인 되어진 Mixed PFA FFT 구조도 ································· 31

그림 20. 개선되어진 11 point DFT 구조도 ······················································ 32

그림 21. 워드길이 결정을 위한 시뮬레이션 ······················································· 33

그림 22. 시뮬레이션 결과 ······················································································ 34

그림 23. 검증 시스템 및 검증 과정 ····································································· 35

그림 24. Matlab과 Verilog를 이용한 FFT 결과파형 비교 ···························· 36

그림 25. PFA　FFT의 Top view ······································································ 36

-viii-

표 목차

표 1. OFDM 강건성 모드 ······················································································ 7

표 2. DRM 모드별 파라미터 ················································································· 8

표 3. 인덱스와 범위 ······························································································· 25

표 4. 입력의 2차원 배열 표현 ············································································· 26

표 5. DSP칩을 이용한 FFT와 제안된 구조와의 성능비교 ··························· 36

표 6. 기존의 방법과 PFA FFT의 연산량 ························································ 37

표 7. 제안된 구조와 따로 구현되었을 때의 연산량 ········································ 37

1

Ⅰ. 서 론

최근 디지털을 이용한 광대역 멀티미디어 서비스가 많은 분야에서 이용

되어지고 있다. 예전의 아날로그 방송을 이용하여 라디오를 소유한 시청자

에게 음성으로 다양한 정보를 제공해 왔지만, 휴대용으로 사용 시 주파수의

변화가 빈번하고 수신 신호의 품질이 급격히 저하됨은 물론 잡음을 줄이기

위하여 높은 송신 전력을 사용함으로 인하여, 송신단에서 불필요한 전력 소

모가 일어나는 단점을 가지고 있다. 그와 더불어 동일 채널 간섭을 피하기

위하여 근접지역에서 다른 주파수를 사용함으로써 스펙트럼 효율이 저하 되

는 단점을 가지고 있는 것이 사실이었다. 이러한 이유로 세계적으로 방송

통신 시스템에서의 디지털화에 대한 필요성이 대두되고 있으며, 여러 나라

에서 그에 대한 기술 개발이 활발히 이루어지고 있다. 현재 개발되어진 디

지털 오디오 방송은 음성 부호화 방식을 사용하여 CD 수준의 오디오 서비

스를 제공하며, 부가적인 서비스인 날씨, 교통정보, 영상 등을 제공하고 있

다. 이와 같은 다양한 서비스를 이동시에도 안정적으로 제공을 하기 위하여

다중경로 페이딩에 강하고 열화 없이 수신할 수 있는 COFDM전송 방식을

통해 저 전력으로 단일 주파수망의 구현이 가능해짐에 따라 넓은 지역 어디

에서도 단일 반송파 주파수를 사용하여 지역마다 다른 주파수를 쓸 필요 없

이 방송 서비스가 가능하다.

디지털 라디오 방송기술은 주파수 대역을 기존의 대역을 사용하는

In-band 방식과 새로운 주파수 대역을 이용하는 Out-of-Band 방식으로

나뉠 수 있다. 전송방식으로 분류하면 DRM(Digital Radio Mondiale),

Eureka-147, IBOC(In Band On Channel), ISDB(Intergrated Services

2

Digital Broadcasting) 등 세계적으로 여러 가지 방식으로 나뉠 수 있다.

본 논문에서는 유럽에서 많이 이용되고 있는 DRM에 대하여 소개하고,

DRM의 구조 및 COFDM(Coded OFDM)에서 필요한 DRM 시스템을 위한

소인수 FFT를 기술하였다.

1.1 연구 배경

DRM 시스템은 다중 경로 페이딩이나 노이즈에 강건하고, 소스 부호화 알

고리즘을 통하여 CD와 동급의 음질을 제공할 수 있다. 또한 서비스 정보와

같은 데이터 서비스를 제공 할 수도 있다. 이와 같은 서비스를 제공하기 위

하여 DRM 시스템은 COFDM을 이용하여 이동시에 서비스를 안정적으로

제공하고, 잡음이 적게 수신 가능하도록 디자인 되었다. 전송 및 수신에는

COFDM의 기초가 되는 FFT를 이용하게 되는데, DRM의 경우 강건성 모드

에 따라 4가지의 FFT 크기를 갖게 된다. 또한 그 크기가 모드 C(256

point)를 제외 하고는 소인수 알고리즘을 이용한 FFT를 3종류를 사용해야

하기 때문에 덧셈 및 곱셈의 수가 많고, FFT를 4개의 포인트로 이용해야

하는 불편함이 있다. 기존의 FM 라디오 수신기처럼 DRM 수신기를 만들기

위해서는 하드웨어 크기가 작아야 하며, 전력 손실이 적어야 하고, 또한 데

이터 처리속도가 빨라야 한다. 이를 위하여 DRM의 OFDM에서 적용되는

소인수 FFT를 기존의 방법보다 적은 수의 곱셈기와 덧셈기를 이용하고,

DRM을 위한 전용의 구조를 제안하고자 한다.

3

1.2 연구 방법 및 논문의 구성

본 논문은 DRM 수신기 및 송신기 단의 정확한 분석과 세부 블록의 검증

을 위하여 Matlab2007b 프로그램을 이용하여 소프트웨어 시뮬레이션을 하

였다. 또한 하드웨어로 구현된 FFT와 검증을 위하여 Matlab 2007b 의 소

프트웨어 결과와 Verilog로 FFT를 하드웨어로 구성한 것을 검증하였다. 또

한 동작검증의 경우에는 Xilinx사의 Virtex4 LX-200과 Chipscope를 이용

하여 동작 검증을 하였다.

본 논문의 구성은 다음과 같다. 2장에서는 DRM의 구조 및 특징에 대하

여 기술하고 3장에서는 소인수 FFT의 구조 및 구성 방법에 대하여 기술하

고, 4장에서는 제안하는 소인수 FFT의 구조 및 기능 그의 구현에 대하여

기술하고, 5장에서는 결론을 맺는다.

4

II. DRM System 구조 및 특징

2.1 DRM 시스템 개요

DRM 시스템은 현재 전 세계에서 널리 이용되는 AM 방송에 비하여 노이

즈 및 간섭효과에 강건하며, 여러 가지의 소스 코딩 및 채널 코딩을 이용하

여 기존의 방식에 비하여 향상된 음질 및 다양한 서비스를 제공한다. 그림

1에서는 DRM 시스템 서비스의 개념을 간략하게 나다낸 것이다.

그림 1. DRM　서비스의 개념도

5

DRM 방식의 경우에는 30MHz 이하의 방송 주파수 대역에서 방송을 위

한 표준을 개발하기 위하여 DRM 컨소시엄이 시작되었다. 장파, 중파, 단파

대역은 넓은 구역에 걸쳐 방송 서비스가 가능하며, 기존의 AM 방송에 비하

여 훨씬 향상된 음질과, 간단한 데이터 전송 즉, 교통상황이나 날짜 및 서비

스의 정보를 기본의 AM 주파수 대역에서 제공을 할 수 있다. 또한

COFDM, 채널에 따른 4가지 모드의 정의, 다양한 인터리버, 파일롯 등을

사용하여 채널의 상황에 따른 열화를 줄여주는데 큰 역할을 하고 있다.

DRM은 MPEG-4 AAC와 위에서 언급한 COFDM을 기반으로 하는 AM 대

역 디지털 라디오방송이다. 전송량은 4.8 kbps(4.5kHz, 모드 B, 16-QAM,

R=0.5) ~ 72.0 kbps(20 kHz, 모드 A, 64-QAM, R=0.78) 이며, 일반적

으로 중파 대역에서는 24 kbps, 단파대역에서는 21kbps를 사용한다. DRM

시장은 개발된 것과는 다르게 아직 크게 형성되지는 못하였다. 2004년에

방송을 시작하였고, 현재 약 30개의 방송사가 방송을 실시하고 있다. 일반

소비자용 수신기는 현제 유럽 사이트를 통하여 출시가 되고 있으며, 가격은

약 150 ~ 300유로(20만원~40만원)정도이다. 현재 DRM은 라디오로서의

역할만이 아닌 DAB의 데이터서비스 규격을 도입하여 멀티미디어 라디오로

진화된다. 즉, 여러 애플리케이션을 수용키로 한 것이다. 이에 따라 멀티미

디어 라디오로 진화하였다, DRM 컨소시엄에서 현재 차기 스펙으로 관심을

갖고 있는 DRM+는 FM대역의 빈 공간을 이용하는 방식으로 주파수 대역

을 120MHz까지 이용할 수 있다. 컨소시엄에서 의결하고 현재 시스템 개발

중에 있으며, 곧 상용화 예정에 있다.

DRM 컨소시엄의 내용을 보면, 청취자 방송사 또한 수신기 및 전송장치

를 만드는 모두에게 이득이 있다고 표현을 하고 있다. 현재 이용되고 있는

아날로그 AM 라디오 시장이 25억 여 개에 달한다고 표현하고 있다. 이는

6

아직 활성화 되지 않은 디지털 라디오 시장에서 빠른 기술개발과 디지털 라

디오 방식을 결정하여 산업에 뛰어 들면 엄청난 경제 효과를 가져 올 수 있

을 것이다. [6]

그림 2. DRM을 채택한 기관

그림 3. DRM을 채택 및 개발하는 나라

7

2.2 DRM의 전송모드 및 전송모드에 따른 OFDM　parameter

앞서 설명했듯이 DRM 시스템은 COFDM을 이용하는 시스템으로 기본적

으로 OFDM을 기반으로 채널 상황에 따라 4가지 모드를 이용할 수 있게

되어 있다. 각 모드는 강건성 모드에 의하여 나뉘며 각 모드의 상황은 표 1

에서 정의된 것을 정리 하였다.

표 1. OFDM 강건성 모드

DRM mode Typical propagation condition

A Gaussian channels, with minor fading

BTime and frequency selective channels, with longer

delay spread

CAs robustness mode B, but with higher Doppler

spread

DAs robustness mode B, but with severe delay and

Doppler spread

강건성 모드에 따라 A, B, C, D 4개의 전송모드로 정의되어 사용대역폭

과 전파 환경에 따라 유연하게 선택이 가능하다. 선택되어진 모드에 따라

DRM의 파라미터가 각각 다르게 정의된다. 전송모드 A는 작은 페이딩 채널

에 적합한 모드이고, 전송모드 B와 C, D의 차이점은 C는 B에 비해 도플러

확산에 더욱 강건하고, 전송모드 D의 경우에는 채널 지연 및 도플러 확산에

강건한 모드이다. 각 전송 모드 별로 41~107Hz의 부반송파 간격을 갖고

있기 때문에 OFDM 실볼 길이가 ms 단위 이다. 심볼 길이가 긴 이유이기

도 하다. 강건성 모드에 따른 파라미터는 보면 전송모드 B를 제외 하고는

8

많이 쓰이는 radix-2n FFT를 적용할 수 없기 때문에 PFA(Prime Factor

Algorithm) FFT를 이용하여 구현을 하여야 한다.

전송신호의 표현은 수식 (1)로 표현을 할 수 있다.[7]

∞

≤ ≤

(1)

각 모드의 파라미터는 표 2에서 정리하였다.

표 2. DRM 모드별 파라미터

Mode A B C D

Time period

T (μs)83.33 83.33 83.33 83.33

Duration

Tu (ms)

24(288×T)

21.33(256×T)

14.66(176×T)

9.33(112×T)

Carrier spacing

1/Tu (Hz)41.66 46.88 68.18 107.14

Duration of guard interval

Tg (ms)

2.66(32×T)

5.33(64×T)

5.33(64×T)

7.33(88×T)

Duration of symbol

Ts = Tu + Tg (ms)26.66 26.66 20 16.66

Duration of symbol

Tg/Tu1/9 1/4 4/11 11/14

# of symbols per frame

Ns15 15 20 24

Used carrier

(10KHz)226 206 138 88

Duration

Tf(ms)400 400 400 400

FFT size 288 256 176 112

9

2.3 DRM의 물리계층

2.3.1 DRM 송신기의 구조

그림 4 DRM 송신기 신호처리

DRM 송신기의 구조는 그림 4와 같으며, 30MHz 이하의 대역에서 디지

털 음성 방송 방식이다. 변조 방식으로는 AM 주파수 대역의 다양한 전송

환경에서 사용하기 위해 길쌈 부호기 기반인 RCPC를 이용하며 QAM(4,

16, 64 QAM)을 사용하고 가장 강건한 신호를 요구하는 곳에서는 QPSK를

사용할 수 있다. 즉, 이를 기반으로 전송 데이터의 종류에 따라 다른 형태의

계층적 변조 방식을 사용한다. 소스 부호화의 방법으로는 오디오 압축 방식

으로 MPEG-4 AAC(Advanced Audio Coding), CELP(Code Excite

Linear Prediction), HVXC(Harmonic Vector eXcitation Coding)의 방법

이 이용되며 저주파의 정보를 이용하여 높은 기저대역 주파수를 효과적으로

10

향상 시킬 수 있는 SBR(spectral Band Replication)을 함께 이용한다.

MPEG-4 AAC 만을 이용하는 방식보다 채널 당 2Kbits/s 정도의 적은 데

이터량만으로 고품질의 오디오 서비스를 제공 할 수 있는 SBR과 함께 이용

하여 높은 주파수 대역의 하모닉 성분을 효과적으로 제거하여 얻어진 정보

를 전송하여 오디오 복호 시 SBR 정보를 AAC 복호기에 이용하여 30% 정

도의 음질 개선을 얻어 낼 수 있다. 코딩되어진 데이터와 오디오 신호가

Mux에 의하여 합쳐진 MSC(Main Service Channel), 수신기에서 요구되는

동기 정보와 전송 체널과 관련된 정보를 가진 FAC(Fast Access

Channel), MSC를 어떻게 복호화 시킬지를 수신기에 제공하는

SDC(Service Description Channel)로 구성되어진 것을 위의 그림 4로부

터 확인 할 수 있다.

2.3.2 소스 코딩

그림 5 DRM 시스템의 소스 코딩

11

그림 5는 DRM 시스템의 소스 코딩을 나타낸 것이다. 이는 필요한 데이

터량 즉, bit rate에 따라서 사용을 나눌 수 있다. 좋은 음질을 위해서 데이

터 량이 가장 많은 부분은 음악에 해당된다. 따라서 30%의 음질 개선을 얻

을 수 있는 음악 전송 부분에서 AAC encoder를 이용한다. AAC에서도 또

한 stereo 와 mono 방식을 처리 할 수 있도록 되어 있다. 또한 음악 전송

이 없는 부분인 말을 하는 부분(14kbps 이하)에서는 CELP encoder를 이

용을 하고, 가장 낮은 bit rate(2kbps)를 필요로 하는 경우에는 HVXC

encoder를 이용한다. 이렇게 코딩된 신호는 앞에서 언급한 것처럼 SBR에

결합되어 음질을 개선시킨다.

2.3.3 Multiplexing

그림 6 DRM 전송 프레임 구조

12

그림 3에서 위에서부터 차례대로 MSC(Main Service Channel),

FAC(Fast Access Channel), SDC(Service Description Channel) 3개의

채널로 구성되어 있음을 알 수 있다. MSC의 경우에는 오디오와 데이터 신

호로 구성되어 있고, FAC는 신호 대역과 파라미터 정보를 제공하고, 튜닝

할 경우에 신호를 복조 할 수 있는 정보를 가지고 있다. 또한 SDC는 MSC

를 어떻게 복호할지에 대한 정보를 가지고 있다. MSC 송신 프레임은

400ms로 되어 있고 전체 bit rate는 채널 대역폭과 OFDM 전송 모드에 따

라서 달라진다. 이 3가지의 채널은 그림 5에서 볼 수 있듯이 송신 프레임은

400ms의 작은 프레임으로 구성이 되며, SDC의 주기인 1200ms를 super

frame이라고 한다. FAC 에서는 채널 파라미터와 서비스 파라미터 등으로

총 72비트로 이루어져 있으며, 채널 파라미터에는 인터리버의 길이, MSC

모드 SDC 모드, 스펙트럼의 영역, Identity 등으로 20비트로 구성이 되고,

서비스 파라미터에는 언어, 서비스 종류, 서비스 ID 등으로 총 20비트로 구

성되어있으며, CRC는 8비트를 사용한다. SDC는 1200ms의 주기를 가지며,

구조는 AFS index, 데이터 영역(12 types), CRC(16비트), 패딩으로 구성

이 되어 있으며 data entity에 따라 비트 수는 달라진다. 위에서 설명한

MSC, FAC, SDC 3개의 채널이 멀티플렉서를 통하여 합쳐져서 보내지게

된다.

2.3.4 채널 코딩

DRM 시스템의 경우에는 COFDM이 이용된다고 앞서 설명을 하였다. 이

는 컨볼루션 코딩을 기본으로 하는 Multilever Convolutional

Coding(MLC)으로 채널코딩이 사용된다. 이렇게 코딩되어진 값과 OFDM이

13

결합된 것으로 COFDM을 설명할 수 있다. 그림 7과 8에서는 위에서 설명

한 COFDM의 기초가 되는 convolutional encoder 와 레벨 3의 multilevel

coding을 나타낸 것이다. 채널 코딩이 이루어지고 난 신호에 셀 인터리빙과

pilot cell이 더해진다. 이는 페이딩에 대한 영향을 감소 시켜 주는데 큰 역

할을 한다. 또한 OFDM 방식에서는 송신 시 신호에 Guard Interval(GI)를

주어 다중 경로에 의한 심볼 간의 간섭을 줄여 준다. 또한 직교성을 가지고

있기 때문에 주파수의 효율성에서 큰 이익을 얻을 수 있다.

그림 7. Convolutional encoder

그림 8. MLC의 구조도

14

MLC는 QAM mapper에서 높은 보호 수준으로 오류가 발생하기 쉬운 비

트를 부호화 하고 나머지는 낮은 보호 수준으로 부호화 하여 전송속도를 향

상 시킨다. 또한 각각의 부호화는 다른 부호율로 convolutional coding을

한다.

또한 mappng 방법은 SM(표준 맵핑)과 HMsym(대층적 계층 맵핑), 그리

고 이 둘을 혼합한 HMmix로 나뉠 수 있다. 그림 8에서는 입력 신호를 각

각의 비트 들이 맵핑되는 곳에 따라서 나뉘어져 서로 다른 부호화를 하여

맵퍼를 통하여 맵핑한다. 또한 UEP(Unequal Error Protection)를 MSC를

높은 보호 수준과 낮은 보호 수준으로 나누어 두 개의 다른 부호율을 적용

하기위하여 사용되고 EEP(Equal Error Protection)는 FAC와 SDC에서

기본적으로 사용되며, 채널 상의 모든 데이터에 하나의 부호율을 적용하는

방식이 이용된다.

그림 9. Coding and Interleaving 과정

2.3.5 Modulation

DRM의 변조 방식은 QAM 방식을 이용을 하며, OFDM의 4가지 강건성

모드에 따라서 다른 QAM방식을 이용한다. 보통 64-QAM, 16-QAM,

4-QAM을 이용하며, 가장 열악한 환경에서는 QPSK방식까지 사용된다. 즉,

모드에 따라서 다양한 시간 심볼과 보고 주기가 있으며, 전송채널에서 도플

15

러 효과 및 다중경로 지연이 발생하게 된다. 뿐만 아니라, 6개의 RF

bandwidth(4.5, 5, 9, 10, 18, 20kHz)를 가지고 있기 때문에 다양한 부반

송파를 갖게 된다. 가장 흔하게 이용되는 9kHz 대역에서만 200개의 부반

송파를 가지게 되는데, 이를 통하여 대역폭에 따라서 부반송파의 개수가 다

양하다는 것을 알 수 있다. 또한 디지털 오디오 프로그램을 최고의 음질로

제공하기 위하여 BER을 10-4 이하로 하며, 변조 형태(16, 64 QAM에 따

라 SNR이 8.6~18.7dB 가 된다. 또한 낮시간 지상파 전송 수준의 BER의

제공을 위하여 밤시간대의 SNR은 9.4~22dB가 필요하다.

2.3.6 동기화

그림 10. DRM 시스템의 동기화 과정

그림 10에서는 DRM 시스템의 동기화 과정을 표현하고 있다. 앞서 밝힌

것과 같이 DRM 시스템은 4가지의 전송모드가 있어 전송모드를 검출하는

것이 우선이다. 그러나 주파수 옵셋 부분이 어렵기 때문에 정확한 동기를

얻는 것이 어렵다는 단점이 있다. 따라서 들어오는 시그널의 CP 값의 관계

를 파악하여 전송모드를 검출 할 수 있다.[19] CP의 값은 OFDM 모드마다

심볼의 길이가 다름을 이용하여 각 전송모드의 CP 길이에 해당하는 두 개

16

의 윈도우를 유효 심볼 구간 길이만큼 떨어뜨려 한 심볼 길이 동안 상관을

취해 상관 값이 최대가 되는 경우를 선택하여 모드를 검출한다. 또한 CP를

이용하여 CP와 유효한 심볼구간 내에서의 동일한 신호 상관을 통해 최대

상관 값을 구하여 OFDM 심볼 시작 위치를 찾는다. 모드 검출이 이루어지

고 난 이후에는 타이밍을 맞추어 주고 소수배 주파수 옵셋을 보상을 하고,

FFT를 거쳐 정수배 주파수 옵셋 추정을 한다. 이후 계속적으로 이와 같은

루프를 거쳐 주파수 옵셋을 추정하고 타이밍 동기를 맞추어야 한다. 또한

체널 추정과 동기를 위하여 FRC, TRC, GRC를 이용한다. [7]

그림 11. 전송모드 검출[19]

2.3.7 DRM 시스템 모델링

DRM 수신기 및 송신기는 컴퓨터를 이용하여 사운드 카드 및 파일을 통한

구현을 할 수 있다. 그림 12에서는 간단한 수신기의 구조를 나타내고 있다.

RF 단을 거친 OFDM신호 s(t)에 가우시안 잡음이 섞인 신호는 수식 (2)와

같이 정리 할 수 있다.

(2)

17

그림 12. 간단한 수신기의 구조

sample rate는 1/T 와 같고 마지막 은 가우시안 잡음이다. M은 샘플

의 수이며 이는 의 길이보다 짧다. 수식 (1)에서 시간영역에서의 송신신

호를 조금 다르게 표현하면, 수식 (3)과 같다.

(3)

시간영역에서 송신신호는 D/A 변환기 저역통과 필터와 RF단을 거쳐 채

널로 전송된다. 이를 A/D 변환기를 통하여 디지털 신호를 변환하여 FFT를

거쳐 복조한다. 수신된 은 CP가 채널의 지연확산 보다 긴 경우에 확률적

인 내용이 포함되어 OFDM 심볼 k와 부반송파 로 표현을 하면 수식 (4)

와 같다.

(4)

은 채널에서의 전달 함수 이고, 은 전송되어진 데이터 심볼이다.

샘플에서 OFDM 심볼의 길이를 식으로 나타내면, 로 실제 데이

18

터에 해당되어 FFT를 취하는 N과 GI(guard interval)의 합으로 이루어져

있다. 번째 심볼 주기에 k 번째 부 채널의 주파수 응답에서, 이상적인 동기

가 이루어지면 보호 구간이 제거된 주파수 응답은 FFT를 거쳐 수식 (5)로

표현 할 수 있다.

(5)

수신되어진 신호에서 채널 추정 시 처음의 전송 상태를 알지 못 한다. 따

라서, 수신기에서는 단지 최악의 채널 상태를 추정하는 것이다. 따라서 기본

적인 최소 평균 제곱오차를 이용한 채널 추정이나 최소자승을 이용한 채널

추정 또한 파일롯을 이용한 채널을 추정할 수 있다. 파일롯을 이용한 경우

에도 최소 자승이나 최소 평균 제곱 오차를 이용할 수 있다. 최소자승 기법

을 파일롯에 적용하여 파일롯 부 채널을 추정 후에 나머지 부 채널을 추정

하는 방법을 보간법이라고 한다.[21] 최적의 해를 찾기 위해서는 2차원의

Wiener 보간법[22]을 이용하여 통계적으로 처리를 해야 한다. Wiener 보

간법은 수행 전력 소모가 많다. 방향성이 좁은 채널의 경우에는 linear 보간

법으로 충분하다. 또한 DFT 알고리즘을 이용한 보간법이 제안되었는데, 단

점으로는 간단하나 OFDM 신호의 경계부근에서 추정 에러가 크다는 점이

있다. 따라서 이용되는 알고리즘은 아니다. 따라서 상황에 맞는 최적의 보간

법을 찾아 이용하여 채널 추정과 등화를 시행해야 한다.[20]

OFDM의 강건성 모드 검출에서는 GI의 상관관계를 이용한다. 하나의 심볼

에서 상관관계의 결과가 정확한 파라미터로 선택되어 진다면 주기성 있는

신호로 검출을 할 수 있다. 이는 cos 함수로 나타내 질 수 있다.

(6)

19

본 논문에서는 간단하게 몇 개의 중요한 블록만을 설명하였으나 실제로는

DRM 시스템은 많은 기술들이 집약되어 있기 때문에 실제 구현 시에는 많

은 노력이 필요할 것이다.

2.4 DRM 시뮬레이터

그림 13. DRM 시뮬레이터의 트리 구조도

시뮬레이터에 대한 자세한 설명은 본 논문에서는 언급하지 않고, 시뮬레

이터의 소개만을 하려고 한다. 앞에서 설명한 부분이 Matlab과 visual

C++로 구현이 되었다. 그림 13에서는 DRM 시뮬레이터의 수신기에 대한

트리 구조도를 나타내며, 파란색 부분이 작은 기능을 하는 것이고 검은 부

분이 해당 모듈이 하는 역할을 정리한 것이다. 최종적으로 시뮬레이터의 구현

20

그림 14. DRM 시뮬레이터

화면은 그림 14와 같다. 시뮬레이터에서는 SNR 및 스펙트럼의 가시화

FAC, SDC, MSC에서의 QAM 맵퍼에 대한 그래프 또한 수신기의 상태 및

신호의 정보에 대한 모든 정보가 한 화면에 나오게 되어 있다. 앞서 설명한

채널 추정에 대한 것도 선택이 가능하도록 탭으로 되어 있으며, DRM 사이

트에서 보여주는 소프트웨어 라디오와 비슷하게 시뮬레이터가 구성되어 있

다.[7]

그림 15. DRM soft radio

21

그림 16. DRM concept 블럭도

그림 16의 그림은 하드웨어와 소프트웨어인 DSP를 이용한 전체 블 록 도 를

나타낸 것이다. 연산량이 많은 부분인 mode detecting 과 동기화 부분, FFT

와 Viterbi등은 하드웨어로 구성을 하고 비교적 간단한 부분인 각각의 서비스

와 파라미터 처리 부분은 DSP를 이용하여 효율적으로 처리를 할 수 있도록

만들어준 구조이다. 위와 같이 진행이 된다면, 낮은 주파수에서 빠른 처리 속

도로 처리가 가능하기 때문에 전력 소모면에서 많은 이득을 가져 올 수 있다.

위의 개념도를 간략하게 설명하면 RF부분에서 수신된 데이터를 하드웨어

단에서 OFDM mode를 탐색하고, 동기화 부분을 맞추면서 GI를 제거하여

FFT를 처리하여 실질적인 데이터를 이용가능 하도록 만들어 준다. 이후 체

널 동기화등을 거친 후 비터비를 통하여 데이터를 복호한다. 여기 까지가 많

은 연산량을 필요로 하기 때문에 하드웨어단에서 빠른 속도로 처리를 하여

주면, control 신호에 따라서 DSP를 이용한 데이터의 복호 과정을 거쳐 소리

22

및 데이터로의 출력을 가져온다. 본 논문에서는 하드웨어 단으로 구성되어진

부분중에서 가장 연산량이 많고 빠른 처리가 필요한 FFT, 특히 DRM에서는

PFA FFT가 필요로 하기 때문에 더욱 연산량이 많은 PFA FFT 부분을 효

율적인 구조를 제안하고 이를 하드웨어로 구현하여, 검증을 하였다.

23

III. Prime Factor Algorithm FFT

3.1 FFT의 기본 이론

어떠한 입력 데이터에 대한 N점 DFT를 행한다고 할 때 그 식은 식 (7)

과 같다.

∙ (7)

이러한 DFT의 N 개의 값을 모두 계산하기 위해서는 회의 복소곱셈과

N(N-1)번의 복소덧셈이 필요하다. 복소곱셈은 4번의 실수 곱셈과 2번의

실수 덧셈이 필요하고 복소덧셈 또한 2번의 실수덧셈이 필요하게 된다. 이

는 모든 수를 곱하고 더하는 것과 같아 시간도 오래 걸리는 비효율성을 가

지고 있다. 따라서 이를 해결하기 위해서는 복소계수라고 불리우는 twiddle

factor의 대칭성과 주기성을 이용하여 연산량을 줄이는 알고리즘인 FFT를

사용하게 된다. FFT 알고리즘은 길이 N을 2의 거듭제곱으로 간주하여 짝

수항과 홀수항으로 분리하여 규칙적인 연산구조를 이용한다. 이때의 연산은

O()로 DFT의 연산량보다 감소하게 된다. FFT 알고리즘은 다양한

형태로 나눌 수 있는데 radix 2, radix 4, radix 8, radix-22 등의 형태와

같이 하드웨어로 구현이 적합한 알고리즘이 많이 이용이 되고 있다. 요즘에

는 radix-형태로 n이 커지는 FFT 알고리즘과 아키텍처가 많이 나오고 있

다.

24

3.2 PFA FFT의 이론 배경

DFT 계산을 단지 여러 개의 짧은 DFT로 나누어 계산을 하면 계산량을

크게 줄일 수 있음은 Cooley-Tukey FFT 알고리즘[2]에서 보여주고 있다.

그러나 보통의 radix 2형태의 FFT를 할 수 없는 길이도 할 경우가 있다. 이

때에는 효율적인 radix-형태를 사용할 수 없기에 다른 방법을 이용하여

FFT를 수행하는 것이 DFT보다 효율적인 방법일 것이다. 이렇게 radix-

형태를 사용할 수 없는 길이의 FFT 연산 시 짧은 DFT로 나누어 연산을 할

때 길게 DFT를 할 때 보다 회전인수의 곱셈 수를 감소시키는 장점을 가지고

있는 것을 찾을 수 있다. 그러나 소인수 알고리즘을 이용하면 회전인수

(Twiddle factor)를 완전히 제거할 수 있다. 회전인수를 완전히 제거하기 위

해서는 과 가 서로소( )인 관계를 가져야 한다.

1 2 1 2 1 1 2 2

1 2

( )( )An Bn Ck Dk k n k nn N NW W W

+ + = (8)

식 (8)에서 A, B, C, D의 값을 서로 다르게 선택하여 회전인자의 곱셈을 완

전히 제외시킬 수 있다.

2 1(( )) , (( ))N NAC N BD N= = , (( )) (( )) 0N NAD BC= = (9)

식 (9)의 제약을 만족하는 계수를 찾으려면 중국식 잉여이론(Chinese

reminder theorem)을 이용하여야 한다. 유일성 조건을 만족시키고 회전인수

를 제거하는 계수는 A=N2, B=N1, C=N2((N2-1))N1, D=N1((N1

-1))N2이다.

DFT 의 정의는 식 (10)과 같다.

25

··· . (10)

DFT의 식 (10)에 유일성 조건에 의하여 나온 값을 식 (8)에 대입을 하여

정리해 보면 아래의 식 (11)과 같다.

(11)

이와 같이, 위의 식과 같이 정리가 되면 유일성 조건에 만족하는 값을 찾으면

회전 인자를 삽입하지 않고 1차원의 DFT를 2차원의 DFT로 표현할 수 있

다. 또한 유일성 조건에 만족하는 형태는 하나만이 아니라 주기성을 가지고

나오기 때문에 간단히 손으로 계산을 하더라도 값을 찾을 수 있다. 이형태의

알고리즘은 Good에 의하여 제안되었다.

표 3. 인덱스와 범위

Index Range

≤≤≤≤

≤≤≤≤

회전 인수가 없어짐으로 인해 행과 열변환은 순서에 상관없이 수행할 수 있

고, 곱셈의 수가 줄어들게 된다. 또한 입력의 2차원 배열 표현은 표 4에서 표

현되었다.

26

(12)

(13)

표 4. 입력의 2차원 배열 표현

0 1 ...

0 x[0] · · ·

1 · · · ·

... · · · ·

· · ·

행 변환의 식은 식 (12)로 표현되어지며 회전인수가 없기 때문에 열변환은

식 (13)으로 표현하여 최종 결과를 얻을 수 있다. 소인수 알고리즘을 이용하

면 회전인수의 곱셈을 제거 하지만 인덱스를 결정하고 알고리즘을 프로그래

밍하는 것이 복잡해진다. 입력 신호 중간 신호 그리고 마지막 출력 신호 모두

다른 인덱스로 결정이 되어서 처리가 되기 때문에 각각의 작은 계산 유닛에

인덱스를 결정하는 역할을 하는 부분이 필요하다. 또한 2진이나 4진

Cooley-Tukey 알고리즘과는 대조적으로, 소인수 알고리즘은 각 인수에 대

하여 서로 다른 나비를 필요로 한다. 소프트웨어 적으로는 이러한 유동적인

계산이 가능하나 하드웨어의 경우에는 이러한 것들이 모두 구현이 되어 있어

야 위의 설명과 같이 동작을 할 수 있다. 이러한 이유로 DRM의 4가지 모드

를 동시에 표현하는 것을 다음 절에서 제안하고자 한다.

27

3.3 DRM과 PFA FFT

OFDM의 전송모드에 따른 FFT size의 변화를 표 2에서 보면 총 4가지

(288, 256, 176, 112)의 길이로 이루어져 있음을 알 수 있다. OFDM방식의

전송에서는 FFT/IFFT가 가장 중요한 부분이다. 그러나 DRM 시스템의 FFT

의 크기가 기존의 Radix-2n 방식으로 처리 할 수 있는 B 모드를 제외 하고

는 모두 소인수 알고리즘을 이용하여야 하는 크기로 이루어져 있다. 이를 하

나 하나 전부 구현을 하면 전체 크기가 커질 뿐만 아니라 현재 DRM 시스템

에서 사용하는 DSP칩을 이용한 것보다 비효율적이다. 따라서 이를 위하여

DRM에 적합한 구조를 제안하고, 기존의 DRM 시스템에서 사용한 방법과의

차이점 및 구현에 관한 내용을 다음 장에서 언급한다.

28

VI. Mixed PFA FFT의 VLSI 구현

4.1 DRM 시스템의 소인수 FFT 처리 방법

기존의 DRM 시스템에서는 DSP칩을 이용하여 소프트웨어 적으로 FFT를

많이 처리 하였다. 소프트웨어 적으로 처리하면 계산을 유연하게 처리를 할

수 있다는 장점을 가지고 있다. 또한 다른 처리 방법으로는, 기존의

Radix-2n 방식을 이용 하면서 원래의 신호에 몇 배를 오버샘플링 하여 원

신호 나머지 빈 곳에 0을 입력하여 계산을 하고, 또는 Radix-2n 으로 처리

가능한 FFT 해당크기의 바로 위의 크기의 FFT로 진행을 하는데 빈 공간

에는 0을 채워 계산하여 계산이 끝난 후 필요 없는 값을 추출해 제거한 후

FFT된 결과 값을 사용하는 방법이 있다.

그림 19는 국내 특허로 등록번호 10-0862350-0000로 2008년 10월

1일에 등록되어진 것이다. 이는 위에서 설면한 것과 같이 Radix-2n의 형

태가 아닐 경우에 전송 모드를 파악하고 나서 전송모드에 따른 회전인자를

만들어 내고 가비지 데이터로 0을 삽입하여 FFT를 수행하는 방법이다. 또

한 전송모드를 파악하여 OFDM의 전송 모드에 따라서 각각 단계를 만들어

단계별로 FFT를 하고, 데이터가 들어오는지 판단하여 계속하여 위의 과정

을 반복하는 원리이다. 이는 DRM 시스템에서 사용이 가능한 좋은 FFT 방

법 중 하나이다.[24]

29

그림 17. DRM 수신기를 위한 가변 포인트 프라임 팩터 FFT 방법

30

4.2 DRM을 위한 유연한 Mixed PFA　FFT의 구현

식 (14-16)은 DRM 시스템의 COFDM 강건성 모드 A, C, D 세 가지의

모드를 소인수 FFT의 식으로 변환하여 나타낸 것이다.

(14)

(15)

(16)

식에서 보면 필요한 포인트가 나오는데 32, 16, 11, 9, 7 이 필요함을 알

수 있다. 따라서 기존의 방법이 아닌 소인수 FFT를 이용할 포인트는 4가

지의 포인트를 가지는데 모드 B의 경우에는 Radix-2n의 형태를 이용하여

11포인트 DFT 단은 11, 9, 7포인트를 모두 연산 할 수 있는 것이어야 한

다. 이는 중간에 곱해 지는 사인 또는 코사인 값이 포인트에 따라 달라지고

더해지고 곱해지는 값 또한 다르기 때문에 이를 제어할 수 있는 신호 또한

필요하다. 그러나 사인 코사인 파라미터가 최고 5개의 값만을 가지고, 회전

인수를 제거하였기 때문에 필요한 파라미터 메모리는 작은 크기를 가지면

31

된다는 장점을 가지고 있다. 또한 기존의 방법을 이용하는 Radix-2n FFT

모듈의 경우에도 32, 16 포인트를 모두 FFT를 할 수 있어야 한다.

그림 18. 개선된 Radix-2n FFT 모듈

본 논문에서는 DRM 시스템을 위한 파이프라인이 접목된 소인수 FFT를

Mixed PFA FFT라고 정의를 내려서 설명하고자 한다. Mixed PFA FFT

는 기존의 Radix-2n FFT 모듈과 11 포인트 DFT를 수정한 형태의 모듈,

입력 값과 중간 값과 결과 값을 위한 세 개의 레지스터와 세 개의

shuffling모듈이 필요하다. 이는 그림 19에 표현되어져 있다.

그림 19. 파이프라인 되어진 Mixed PFA FFT 구조도

32

입력 shuffling 모듈은 입력 레지스터의 출력을 Radix-2n FFT 모듈의

입력에 적합한 인덱스로 제공해 주기 위하여 중국식 잉여이론(CRT)에 따

라 데이터를 정리하여 출력해 준다. 즉, shuffling 모듈의 경우에는 출력이

적절한 출력 선들의 묶음으로 이루어져 있고 이 출력 선들은 4개의 입력을

갖는 Multiplexer로 묶여져 있다. 그 이유는 DRM이 4개의 모드를 가지고

있기 때문이다. 중간과 결과를 위한 shuffling 모듈의 경우에도 입력의

shuffling 모듈과 마찬가지로 다음 모듈로 적합한 값을 보내 주는 역할을

하고 있다. DFT는 WFTA에 의하여 연산되어 지는데 11포인트 DFT의 구

현은 4가지 과정에 의하여 구해진다. 그 첫 번째는 중간 레지스터의 값을

바꾸어 주는 것이다. 두 번째는 더하거나 빼주는 것을 하고 세 번째는 두

번째 단계의 결과 값에 사인이나 코사인 값을 곱해 주는 것이다. 마지막 단

계는 각각의 값들을 모두 더하여 결과를 출력해 내는 것이다. 이는 그림 20

의 그림에서 구조를 확인 할 수 있다.

그림 20. 개선되어진 11 point DFT 구조도

33

V. 실험 및 결과

5.1 PFA FFT의 구현 및 검증

PFA FFT 프로세서의 설계단계에서 성능평가를 위하여 MATLAB 툴을

이용하여 기본 함수를 이용하여 시뮬레이션하고, 이를 하드웨어 구조에 맞

게 처리하기 위하여, 고정 소수점 시뮬레이션을 수행하였다. 하드웨어 구현

에서 가장 중요한 워드 길이를 결정하기 위하여, AWGN 체널을 이용하여

실직적인 데이터가 체널을 통과 한 뒤 변화 하는 양을 SNR로 측정을 하여

최적의 SNR을 가진 워드 길이를 이용하는 방법을 사용하였다.

그림 21. 워드길이 결정을 위한 시뮬레이션

그림 21은 시스템의 워드 길이를 결정을 위한 시뮬레이션으로 위에서 설

명한 바와 같이 AWGN 체널 환경에서의 실험이다. 아래서부터 각각은 2dB

34

에서 10dB까지의 시뮬레이션 결과를 보여 준다. 시뮬레이션 결과 본 시스

템의 하드웨어 구현에서는 1비트의 부호비트, 9비트의 정수 비트, 그리고 6

비트의 소수 비트 총 16비트의 길이를 결정하였다.

그림 22. 시뮬레이션 결과

본 구조에서는 네 개의 포인트인 288, 256, 176 그리고 112를 구현을

해야 하기 때문에 모든 조건을 만족시키기 위하여, 최대 포인트인 288포인

트에 기초하여 본 시뮬레이션을 진행 하였다.

Timing simulation은 ISE 10.1i를 통한 합성 결과인 SDF(Standard

Delay File)와 ISE Verilog 라이브러리를 이용하여 ModelSim 6.0c에서

결과를 확인 하였다. 또한 magnachip의 0.18-um 라이브러리를 이용하여

35

프로세서를 구현하였다.

동일한 회로를 Virtex-2 lx200에 다운로드 하여 FPGA 동작 검증을 하

였다. chipscope 10.1i를 사용하여 회로의 입력과 출력을 확인해 본 결과

동일한 결과를 확인 할 수 있었다. 이 결과는 그림 22에서 보면 위에부터

Matlab 시뮬레이션 결과, Functional Simulation, Timing Simulation,

ChipScope를 이용한 보드상의 시뮬레이션 모든 과정이 모두 정확히 일치함

을 확인 할 수 있다.

그림 23. 검증 시스템 및 검증 과정

그림 23 에서 Matlab을 이용한 테스트와 Verilog로 구현된 하드웨어시뮬

레이션 과정을 거쳐 Xilinx를 이용하여 bit 파일을 생성하여, FPGA 동작을

컴퓨터 보드 검증 시스템으로 검증하는 과정을 나타낸 것이다.

36

그림 24. Matlab과 Verilog를 이용한 FFT 결과파형 비교

그림 25. PFA　FFT의 Top view

그림 23에서는 실제로 파형으로 보았을 경우 일치하는 지를 Matlab과

Modelsim simulation을 이용하여 실수 값과 허수 값의 파형을 비교한 것이

다 두 개의 파형이 일치함을 알 수 있다. 그림 24의 경우에는 합성한 후의

Top view를 본 것이다.

37

5.2 DSP 칩을 이용한 FFT와 제안된 구조의 비교

구현되어진 PFA FFT는 11 point DFT를 수행하여야 하기 때문에 기존

의 radix-2n의 FFT와 비교하여 하드웨어 면적 및 클럭 속도에서 많은 단

점을 보인다. 그러나 기존의 DSP칩으로 FFT를 수행할 경우에 많은 수의

클럭 사이클을 필요로 하게 되어 하드웨어로 구현된 것과 큰 차이를 보인

다.

표 5. DSP칩을 이용한 FFT와 제안된 구조와의 성능비교

포인트

종류256

PFA FFT points1024

288 176 112

DSP1620 16065 - - - .

DSP56002 9600 - - - 49680

TMS320C54x 8542 - - - 42098

DSP56303 9096 - - - .

R.E.A.Lcore 8355 - - - 41777

ADSP-21062 4045 - - - 19245

TMS320C62x 5140 - - - 20780

CARMELDSP 2448 - - - 11628

PalmDSP 2047 - - - 10240

STARCORETM 2040 - - - 10239

ETRI 1536 - - - 7680

제안하는 하드웨어 구조 512 1440 880 560 -.

표 5는 기존에 쉽게 구할 수 있는 DSP 칩에서 FFT를 실행할 경우 실행

클럭 싸이클과 제안하는 구조의 클럭을 비교하는 것이다.[25~30]

보통의 DSP 칩들의 수행 속도가 100~120Mhz이고, 좋은 칩의 경우

300Mhz 까지 동작이 가능한 칩들이 있다. 그러나 수행 속도에 비하여 많

은 클럭 사이클을 필요로 하게 된다. 즉, DRM을 위한 TI에서 나온

TMS320C54x 같은 DSP 칩의 경우 256포인트 연산을 하는 경우 약

38

18us 정도가 필요하게 된다. 그러나 하드웨어로 구현한 경우에는 70Mhz의

동작 속도로 12us가 필요하게 되어 낮은 클럭 스피드상에서 더욱 빠른 결

과 값을 얻을 수 있다. 클럭 스피드를 낮춤으로 저전력으로 스큐 현상에 의

한 에러 없이 동작이 가능하게 된다.

표 6. 기존의 방법과 PFA FFT의 연산량

Point　PFAFFT R2SDF R4SDC R23SDF

Mul Add Mul Add Mul Add Mul Add

288 1000 5928 · · · · · ·

512 · · 4096 9216 2560 7680 2048 9216

176 860 2688 · · · · · ·

256 · · 1792 4096 768 4096 768 3840

112 396 2188 · · · · · ·

128 · · 768 1792 384 1408 256 1792

표 7. 제안된 구조와 따로 구현되었을 때의 연산량

Point　PFA FFT

RealMultiplier Adder

288 22 28

256 22 28

176 26 26

112 18 22

Total 88 104

Proposed 30 30

표 6과 7에서는 기존의 방법인 상위 포인트에 가비지 데이터를 넣은 것

과의 연산량 비교 이다. 총 곱셈 수 및 덧셈 수가 줄어드는 것을 확인 할

수 있다. 또한 따로 4개의 포인트를 구현할 경우와 재사용을 하여 파이프라

인을 이용한 구조와의 연산량 차이도 크게 나는 것을 확인 할 수 있다.

39

5.3 병렬 처리와 pipeline 구조를 이용한 저전력 설계

DRM 수신기를 위해서는 가격의 타당성이 있어야 하며, 저전력으로 동작

을 할 수 있어야 한다. 즉, 제안된 하드웨어 구조에서는 DSP칩을 이용한 것

보다 낮은 동작 주파수로 정확한 PFA FFT 포인트를 FFT 취할 수가 있다.

동일한 포인트를 동시에 진행한다고 하면, 버터플라이 연산에서 오랜 시간

이 걸리는 DSP 칩과는 달리 하드웨어는 병렬 처리가 가능하기 때문에 보다

빠르게 처리할 수 있으며, 적은 클럭 사이클로 처리가 가능하기 때문에 낮

은 주파수로 동작을 하더라도 DRM에서 요구하는 스펙을 만족할 수 있다.

따라서 클럭에 따른 전력 소모를 확연히 줄일 수 있다. 즉, 전체 시스템의

성능저하에 아무런 영향을 주지 않고 전력 소모를 줄일 수 있는 방법을 사

용하여야 한다. 따라서 본 논문에서 제안된 PFA FFT의 구조는 DSP 칩과

는 달리 필요한 클럭 주파수를 줄임으로써 전체적인 전력 소모를 줄일 수

있다. 병렬처리를 사용하면 하드웨어의 크기가 늘어남에 따라 캐패시턴스가

비례하게 증가하게 된다. 그러나 인가하는 전압이 병렬 처리 하는 것과 반

비례하게 감소하므로 상대적인 전력 소모량은 식 와 같이 나타낼 수 있다.

×× (17)

즉, 기존의 전력소모보다 병렬처리양의 제곱에 반비례하게 전력소모를 줄

일 수 있다.

40

VI. 결론

본 논문에서는 DRM 시스템을 위한 혼성 PFA FFT를 제안 하였다. 제안

되어진 구조와 일반적인 구조로 구현을 했을 경우에 연산량이 줄어드는 것

을 확인을 할 수 있다. 총 곱셈기의 수는 65.90%가 감소하였으며, 총 덧셈

기의 수는 71.15%가 감소하였다. 제안된 구조의 경우 연산량이 줄어들었을

뿐만 아니라 4가지 모드를 따로 구현하는 것이 아니라 하나로 구현하여 전

체 적인 면적이 줄어들어 파워의 소모가 줄어들게 된다. 또한 적은 메모리

로 4가지의 FFT를 할 수 있고 파라미터의 값을 룩업 테이블을 이용하여

효율적으로 처리 하였다. 또한 유럽에서 시판되어진 DSP를 이용한 DRM

시스템의 FFT처리와 제안된 구조의 처리를 비교 하였을 경우 2~10배의

클럭 사이클 이득을 얻어 DSP를 이용한 방법보다 저전력으로 동작이 가능

하도록 설계되었다. 병렬처리를 이용하여, 그렇지 않은 경우보다 하드웨어의

크기가 늘어나지만 입력전압의 감소 및 동작 주파수의 이득을 얻을 수 있었

다.

41

VII. 향후 연구방향

본 논문에서는 DRM에 필요한 FFT 부분을 대체할 PFA FFT 를 설계하

였으며, 기존의 DRM 수신기에서 사용되는 DSP칩을 이용한 방법보다 전체

회로의 속도 및 전력소모 면에서 향상된 결과를 얻을 수 있었다. 이러한 개

선된 PFA FFT의 면적 및 속도의 개선을 위해 수식을 분석하고 다른 통신

시스템 상에서도 적용 가능하도록 유연하게 구조를 수정하여 설계된 회로의

재사용성을 고려하여야 할 것이다. 일반적인 radix-2n FFT의 경우에는 많

은 연구가 진행되어 효율적인 알고리즘 및 하드웨어가 많이 나와 있지만 일

반적이지 않은 특히 휴대용 DRM 서비스를 위한 하드웨어적인 설계는 아직

까지 부족한 면이 많이 있다. AM 대역을 이용할 수 있는 DRM 방송은 점

차 세계적으로 많이 이용되어 이에 따른 부가적인 연구가 더 필요할 것이

다. 또한 전체 시스템에 대한 구현을 하여 SoC chip으로 만들어 과거의

AM 라디오의 인기만큼 디지털 라디오 방송이 활발히 이루어 질 수 있도록

연구해야 한다.

42

참고 문헌

[1] Frank Hofmann, Christian Hansen, and Wolfgang Schafer "Digital

Radio Mondiale(DRM) Digital Sound Broadcasting in the AM

Bands," IEEE trans., vol. 49, pp.319-328, Sep. 2003.

[2] C. S. Burms, "Index mappings for multidimensional formulation of

the DFT and convolution," IEEE Trans. Acoust., Speech, Signal

Processing, vol. ASSP-25, pp. 239-242, June 1977.

[3] C. S. Burms, "An In-Place, In-Order Prime Factor FFT

Algorithm," IEEE Trans. Acoust., Speech, Signal Processing,

vol. ASSP-29, pp. 806-817,Aug 1981.

[4] Thomas W.parks ., "A Prime Factor FFT Algorithm Using

High-speed convolution," IEEE Trans. Acoust., Speech, Signal

Processing, vol. ASSP-25, pp. 281-294,Aug 1977.

[5] David c.munson, "Floating point roundoff error in the Prime

Factor FFT," IEEE Trans. Acoust., Speech, Signal Processing,

vol. ASSP-29, pp. 877-882,Aug 1981.

[6] Official DRM Website. [Online]. Available:www.drm.org

[7] "Digital Radio Mondiale (DRM); System Specification," European

Telecommunication Standards Institute (ETSI)

[8] Alan V.Oppenheim and Ronald W.Schafer, "Discrete-time signal

processing,"Prentice-Hall

43

[9] Saad Bouguezel, M.Omair Ahmad, M.N.S.Swamy,"A General Class

of Split-Radix FFT Algorithms for the Computation of the DFT

of Length-2m," IEEE Trans. Signal Processing, vol. 55, No.8,

Aug 2007.

[10] Hichan Moon and Donald "Efficient Power Allocation for Coded

OFDM Systems" , IEEE, VTC2004 , pp 4366- 4370 Vol. 6,

Sept. 2004.

[11] Nong B, Wang Z "A new nesting scheme of PFA [prime factor

algorithm]," IEEE ICASSP, 1495 - 1498 vol.3 April 1990.

[12] B. Le Floch, M. Alard, and C. Berrou, "Coded Orthogonal

Frequency Multiplex," Proceedings of IEEE, pp. 982-996, vol.

83, No. 6, June 1995

[13] D. P. Kolba, " A prime factor FFT algorithm using high speed

convolution," M.S. thesis, Rice Univ.,Huston, TX May 1977.

[14] Shuzheng Xu, Huazhong Yang, Hui Zhang and Hui Wang , "A

New Modulation Scheme for DRM" IEEE VCT2005, pp

1245-1247 vol2, June 2005.

[15] D.P.K "Extended diagonal structure for address generation of

the prime factor algorithm", IEE PROCEEDINGS pp 449-456,

vol.138, August 1991.

44

[16] R. C. Singleton, "An algorithm for computing the mixed radix

fast Fourier transform," IEEE Trans. Audio Electroacoust.,

vol. AU-17, pp. 93-103, June 1969

[17] Saad Bouguezel, M. Omair Ahmad, "A General Class of

Split-Radix FFT Algorithms for the Computation of the DFT

of Length-2m,"IEEE Transactions on signal processing, vol.55,

no. 8, August 2007

[18] Malcolm D.Macleod, "Multiplierless Winograd and prime factor

FFT implementation," IEEE Trans. Signal processing, vol.11,

no.9, September 2004

[19] 유용하, “DRM 시스템의 동기화 기법,”중앙대학교, 석사 논문,

June, 2005

[20] A F Kurpiers and V fischer, " Open-source implementation of

a digital radio mondiale receiver," IEE, pp.86-90 2003

[21] 김재석, 조용수, 조중휘, “이동통신용 모뎀의 VLSI 설계,” 대영사,

2001

[22] P. Hoeher et al. Two-Dimensional Pilot-Symbol-Aided

Channel Estimation By Wiener Filtering, IEEE Conf. Acoustics,

Speech and Signal Proc., ICASSP-97, 1845-1848, 1997

[23] R. Van Nee and R. Prasad, OFDM for wireless multimedia

communications, Artech House, Boston, 2000

45

[24] 전자부품연구원, “DRM 수신을 위한 가변 포인트 프라임 팩터 FFT

방법,”특허 등록번호 : 10-0862350-0000, 2008.10.01

[25] Philips Semiconductors Inc., Philips Semiconductors' R.E.A.L.

DSP core for low-cost low-power telecommuni-cation and

Consumer Applications. Technical Backgrounder From Philips

Semiconductors[Online], sep 1998.

[26] Lucent Technologies Inc., DSP16210 Digital Signal Processor

Data Sheet, Allentown, PA, 2000.

[27] Texas Instruments Inc., TMS320C62xx User's Manual, Dallas,

TX, 1997.

[28] Berkeley Design Technology Inc. (1996) Evaluating DSP

processor performance. White Papers[Online]. Available:

http://www.bdti.com

[29] Analog Devices Inc., ADSP-2106x SHARC DSP Microcomputer

Family Data Sheet, Norwood, MA, 2000

[30] 이재성, 선우명훈, “고속 FFT 연산을 위한 새로운 DSP 명령어 및

하드웨어 구조 설계,” 전자공학회, pp.62-71, 2002.11

Ⅰ. 서론1.1 연구 배경1.2 연구 방법 및 논문의 구성

Ⅱ. DRM System 구조 및 특징2.1 DRM 시스템 개요2.2 DRM의 전송모드 및 전송모드에 따른 OFDM　parameter2.3 DRM의 물리계층2.3.1 DRM 송신기의 구조2.3.2 소스 코딩2.3.3 Multiplexing2.3.4 채널 코딩2.3.5 Modulation2.3.6 동기화2.3.7 DRM 시스템 모델링

2.4 DRM 시뮬레이터

Ⅲ. Prime Factor Algorithm FFT3.1 FFT의 기본 이론3.2 PFA FFT의 이론 배경3.3 DRM과 PFA FFT

Ⅳ. Mixed PFA FFT의 VLSI 구현4.1 DRM 시스템의 소인수 FFT 처리 방법4.2 DRM을 위한 유연한 Mixed PFA FFT의 구현

Ⅴ. 실험 및 결과5.1 PFA FFT 의 구현 및 검증5.2 DSP칩을 이용한 FFT와 제안된 구조의 비교5.3 병렬 치리와 pipeline 구조를 이용한 저전력 설계

Ⅵ. 결론Ⅷ. 향후 연구 방향참고문헌