完全差動アンプを使用した 差動入力差動出力回路 ·...
8
1 JAJA604 – January 2019 SBOA331 翻訳版 — 最新の英語版資料 http://www-s.ti.com/sc/techlit/SBOA331 Copyright © 2019, Texas Instruments Incorporated 完全差動アンプを使用した差動入力差動出力回路 参考資料 Analog Engineer's Circuit: Amplifiers JAJA604 – January 2019 完全差動アンプを使用した 差動入力差動出力回路 Sean Cashin 設計目標 入力 出力 電源 差動 差動 V cc V ee 1Vpp 16Vpp 10V 0V 出力同相 3dB 帯域幅 AC ゲイン (Gac) 5V 3MHz 16V/V 設計の説明 この設計は、完全差動アンプ (FDA) を、差動入力差動出力アンプとして使用します。
Transcript of 完全差動アンプを使用した 差動入力差動出力回路 ·...
1JAJA604–January 2019
SBOA331 翻訳版 — 最新の英語版資料 http://www-s.ti.com/sc/techlit/SBOA331Copyright © 2019, Texas Instruments Incorporated
完全差動アンプを使用した差動入力差動出力回路
参参考考資資料料
Analog Engineer's Circuit: AmplifiersJAJA604–January 2019
完完全全差差動動アアンンププをを使使用用ししたた差差動動入入力力差差動動出出力力回回路路
Sean Cashin
設設計計目目標標
入入力力 出出力力 電電源源
差動 差動 Vcc Vee
1Vpp 16Vpp 10V 0V
出出力力同同相相 3dB 帯帯域域幅幅 AC ゲゲイインン (Gac)5V 3MHz 16V/V
設設計計のの説説明明
この設計は、完全差動アンプ (FDA) を、差動入力差動出力アンプとして使用します。
www.tij.co.jp
2 JAJA604–January 2019
SBOA331 翻訳版 — 最新の英語版資料 http://www-s.ti.com/sc/techlit/SBOA331Copyright © 2019, Texas Instruments Incorporated
完全差動アンプを使用した差動入力差動出力回路
デデザザイインン・・ノノーートト
1. 比 R2/R1 は R4/R3 と等しく、アンプのゲインを設定します。
2. 電源電圧が同じ場合、FDA の出力スイングは、シングル・エンド・アンプの 2 倍になります。これは、完全差動アンプが、出力の片方の端子だけがスイングしてもう片方はグランドや Vref に固定されているのではなく、両方の端子がスイングするためです。したがって、FDA の最低電圧は Vout+ が負のレール、Vout- が正のレールに保持されているときで、最高電圧は Vout+ が正のレール、Vout- が負のレールに保持されているときです。
3. FDA はノイズに敏感な信号に有効です。これは、グランドを基準とするシングル・エンド信号とは異なり、両方の入力に等しく結合されるノイズを増幅しないためです。
4. 出力電圧は、Vocm により設定される出力同相電圧が中心となります。
5. 両方の帰還パスは、レイアウトにおいて対称に保つ必要があります。
OUT
OUT
8V 5 1V 0.2V
2
8V 5 9V 9.8V
2
+
-
-= + = >
-= - = >
OUT
OUT
8V 5 9V 9.8V
2
8V 5 1V 0.2V
2
+
-
= + = <
= - = >
OUT ocm OUT
OUT OUT OUT
OUT ocm OUT
OUTOUT ocm
OUTOUT ocm
V 2V V
V V V
2V 2V V
VV V
2
VV V
2
- +
- +
+
+
-
= -
= -
= +
= +
= -
IN IN
OUT ocm ocm OUT
OUT OUT OUT
AmpV AmpV
V V V V
V V V
+ -
+ -
+ -
=
- = -
= -
1 3
2 4 1 AC
R R 1k (Standard Value)
VR R R (G ) 1k 16 16k (Standard Value)
V
= = W
æ ö= = = W = Wç ÷
è øg g
www.tij.co.jp
3JAJA604–January 2019
SBOA331 翻訳版 — 最新の英語版資料 http://www-s.ti.com/sc/techlit/SBOA331Copyright © 2019, Texas Instruments Incorporated
完全差動アンプを使用した差動入力差動出力回路
設設計計手手順順
• 比 R2/R1 を設定し、AC 電圧ゲインを選択します。帰還パスのバランスを保つため、次のように設定します。
• Vs = 10V に対して出力レールが 9.8V と 0.2V であるとして、16Vpp が Vocm = 5V で利用可能な出力範囲内
であることを確認します。
通常の動作では次のようになります。
• 並べ替えて、境界条件の各出力電圧を求めます。
• Vout = +8V および Vocm = +5V について確認します。
• Vout = -8V および Vocm = +5V について確認します。
IN IN
IN IN
OUT ININ IN
1 2
OUT ININ IN
2
1
IN
IN
Min(AmpV ) Min(AmpV ) Vee 0.1V 0.1V
Max(AmpV ) Max(AmpV ) Vcc 1.1V 8.9V
V AmpVAmpV V
R R
V AmpVV AmpV
R
R
9V ( 0.1V)Min(V ) 0.1V 0.65V
V16
V
8.9V 1VMax(V ) 8.9V
16
+ -
+ -
+ -- -
+ -
- -
-
-
= = - = -
= = - =
--
=
-
= -
- -= - - = -
-= + 9.4V
V
V
=
pp(9.8V 0.2V ) (0.2V 9.8V ) 18.4V , or 9.4V- - - = ±
www.tij.co.jp
4 JAJA604–January 2019
SBOA331 翻訳版 — 最新の英語版資料 http://www-s.ti.com/sc/techlit/SBOA331Copyright © 2019, Texas Instruments Incorporated
完全差動アンプを使用した差動入力差動出力回路
可能な最大スイングは次のとおりであることに注意してください。
• アンプの入力同相電圧範囲と帰還抵抗分圧器を使用して、出力範囲が 1V～9V のときの信号入力範囲を求め
ます。対称性から、片側を計算すれば十分です。
www.tij.co.jp
5JAJA604–January 2019
SBOA331 翻訳版 — 最新の英語版資料 http://www-s.ti.com/sc/techlit/SBOA331Copyright © 2019, Texas Instruments Incorporated
完全差動アンプを使用した差動入力差動出力回路
設設計計シシミミュュレレーーシショョンン
ACシシミミュュレレーーシショョンン結結果果
過過渡渡シシミミュュレレーーシショョンン結結果果
www.tij.co.jp
6 JAJA604–January 2019
SBOA331 翻訳版 — 最新の英語版資料 http://www-s.ti.com/sc/techlit/SBOA331Copyright © 2019, Texas Instruments Incorporated
完全差動アンプを使用した差動入力差動出力回路
設設計計のの参参照照資資料料
TIの総合的な回路ライブラリについては、「アナログ・エンジニア向け回路クックブック」を参照してください。
詳細については、TIDA-01036 のツール・フォルダを参照してください。
設設計計にに使使用用さされれるるオオペペアアンンププ
THS4561Vss 3V～13.5V
VinCM Vee-0.1V～Vcc-1.1VVout Vee+0.2V～Vcc-0.2VVos 未定
Iq 未定
Ib 未定
UGBW 70MHzSR 4.4V/µs
チチャャネネルル数数 1http://www.ti.com/product/THS4561
設設計計のの代代替替オオペペアアンンププ
THS4131Vss 5V～33V
VinCM Vee+1.3V～Vcc-0.1VVout 条件によって異なります。
Vos 2mVIq 14mAIb 2μA
UGBW 80MHzSR 52V/µs
チチャャネネルル数数 1http://www.ti.com/product/THS4131
重重要要ななおお知知ららせせとと免免責責事事項項
TI は、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス・デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。
これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションが適用される各種規格や、その他のあらゆる安全性、セキュリティ、またはその他の要件を満たしていることを確実にする責任を、お客様のみが単独で負うものとします。上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。
TI の製品は、TI の販売条件（www.tij.co.jp/ja-jp/legal/termsofsale.html）、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用されるTI の保証または他の保証の放棄の拡大や変更を意味するものではありません。IMPORTANT NOTICE
Copyright © 2019, Texas Instruments Incorporated日本語版 日本テキサス・インスツルメンツ株式会社
重重要要ななおお知知ららせせとと免免責責事事項項
TI は、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス・デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。
これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションが適用される各種規格や、その他のあらゆる安全性、セキュリティ、またはその他の要件を満たしていることを確実にする責任を、お客様のみが単独で負うものとします。上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。
TI の製品は、TI の販売条件（www.tij.co.jp/ja-jp/legal/termsofsale.html）、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用されるTI の保証または他の保証の放棄の拡大や変更を意味するものではありません。IMPORTANT NOTICE
Copyright © 2019, Texas Instruments Incorporated日本語版 日本テキサス・インスツルメンツ株式会社
![Atmel AVR 8ﾋﾞｯﾄ ﾏｲｸﾛ ｺﾝﾄﾛｰﾗAVR127 : A/D変換器(ADC)ﾊﾟﾗﾒｰﾀの理解 [応用記述] 4 差動入力ではADC単位部に2つのｱﾅﾛｸﾞ入力の電圧差が印加されます。これ](https://static.fdocuments.net/doc/165x107/5e4e69b051c78d39dd3f99d7/atmel-avr-8iiii-iiii-iiiiii-avr127-adadciiiiiice.jpg)
