Multiplexação - Universidade Federal Fluminensedianne/multiplex/Aula_9.pdfSistemas PCM de 1ª...
Transcript of Multiplexação - Universidade Federal Fluminensedianne/multiplex/Aula_9.pdfSistemas PCM de 1ª...
-
MultiplexaçãoTET 00202
Profª. Dianne Scherly Varela de Medeiros
-
Sistemas TDM PCM
-
Sistemas PCM de 1ª Ordem
• PCM24̶ Usado no Japão e nos EUA
• PCM30̶ Usado na Europa, América do Sul e outros países
16/10/2019 3
-
PCM24
• Conhecido como sistema T1, J1 ou 1.5M
• Características
̶ 24 canais de 64 kb/s
̶ Canais amostrados a 8 kHz
̶ Utiliza a Lei 𝜇
̶ Cada quadro possui 192 bits (8×24) mais um bit adicional no início do quadro
̶ Tempo de duração de um quadro é 125 𝜇s
̶ Taxa da conexão é de 1.544 kb/s (?) (193 bits/125 𝜇s)
16/10/2019 4
-
PCM24
• Possui duas estruturas de multiquadro
̶ 12 quadros ⇒ sinalização e palavra de alinhamento
̶ 24 quadros ⇒ sinalização, palavra de alinhamento e CRC
• Multiquadro com 12 quadros
̶ Bit extra é usado em quadros pares para envio do sinal de alinhamento de multiquadro (0 0 1 1 1 0) ⇒ PAMQ
̶ Bit extra é usado em quadros ímpares para envio do sinal de alinhamento de quadro (1 0 1 0 1 0) ⇒ PAQ
̶ A cada 6 quadros (𝑄6 e 𝑄12) o bit menos significativo do quadro (𝑏0) de cada canal (slot) é usado para transmitir informação sobre os canais de sinalização (codificação digital R2)
• Existe uma perda de qualidade no sinal de voz
̶ Número médio de bits por canal passa de 8 para 7 Τ5 6
-
PCM24 – Estrutura do Multiquadro
16/10/2019 6
-
PCM24 – Estrutura do Multiquadro
16/10/2019 7
Sinais de confirmação, indicação de congestionamento
Sinais de informações sobre as condições de assinantes
-
PCM30
• Sistema primário de 30 + 2 canais é recomendado pelo CCITT e adotado no Brasil
• Sinal de áudio de cada canal é filtrado em 3.400 Hz e amostrado a 8.000 Hz
• São utilizados 8 bits por amostra
• Recomendação ITU G.732
• Conhecido como sistema E1, CEPT1 ou 2M̶ Conecta médias e grandes empresas
̶ Utiliza a Lei A
16/10/2019 8
-
PCM30
• Intervalo de tempo de canal (ITCs): slot̶ Intervalo de tempo dedicado à transmissão das amostras
relativas a um determinado canal no quadro
̶ 1 amostra contém 8 bits
̶ Para transmitir 32 ITCs, 125
32= 3,9 𝜇𝑠 por fonte em cada
quadro
16/10/2019 9
-
PCM30
• Intervalo de tempo de bit (ITB)̶ Intervalo de tempo dedicado à transmissão de um bit
̶ Em cada ITC tem-se 3,9 𝜇𝑠
̶ A duração de um ITB é dada por 3,9
8= 0,4875 𝜇𝑠 = 488 𝑛𝑠
• Taxa de transmissão̶ Define o número de bits transmitidos por unidade de tempo
̶ Em cada ITC são transmitidos 8 bits
̶ São transmitidos 32 ITCs em cada quadro
̶ Cada quadro dura 125 𝜇𝑠
̶ Taxa de transmissão da conexão = 8 ⋅ 32/125𝜇𝑠 = 2.048 𝑀𝑏/𝑠
16/10/2019 10
-
PCM30
• Estrutura do quadro̶ Constituído por 32 canais numerados de 0 a 31
̶ Cada quadro possui 32 ⋅ 8 = 256 𝑏𝑖𝑡𝑠
̶ Canal 0 é usado para sincronismo de quadro
̶ Canal 16 é usado para transportar informação de sinalização
16/10/2019 11
b7b6b5b4b3b2b1b0
time slot 17
Canal telefônico
de voz 16
time slot 16
Canal
de Sinallização
time slot 15
Canal telefônico
de voz 15
time slot 1
Canal telefônico
de voz 1
time slot 31
Canal telefônico
de voz 30
time slot 0
Canal de
Alinhamento e
Alarme
3,9 s
bits
Quadro
125s
t
-
PCM30
• Receptor deve estar sincronizado para receber os símbolos corretamente
̶ Sinal padrão de alinhamento
̶ Três sinais de alinhamento consecutivos perdidos indicam perda de alinhamento e geram um alarme
̶ Perda de alinhamento implica perda do quadro inteiro
16/10/2019 12
3115 170
3,9s
1 2 3 4 5 6 7 8
sincronismo de
quadro
sincronismo de
multiquadro e
sinalização
número de bits e intervalo de
tempo de cada canal
16
125 s
-
PCM30 – Estrutura de Multiquadro
• Conjunto de 16 quadros
• Primeiro canal dos quadros pares (𝑄0, 𝑄2, 𝑄4, ...) transporta a palavra de alinhamento de quadro (0 0 1 1 0 1 1)
• Primeiro canal dos quadros ímpares (𝑄1, 𝑄3, 𝑄5, ...) é usado para alarme e telemetria (palavra de serviço)
̶ Contém bits para verificação de erro do conjunto multiquadro, para indicação de status e para controle da transmissão
̶ Perda de alinhamento indicada no bit 𝑏2• Também indica falha na fonte, falha no CODEC, etc.
16/10/2019 13
-
PCM30 – Estrutura de Multiquadro
• Canal 16 carrega palavra de alinhamento de multiquadro, indicação de alarme e sinalização de linha
̶ Quadro 𝑄0• Palavra de alinhamento de multiquadro (0 0 0 0) nos bits de
menor ordem do canal (𝑏0𝑏1𝑏2𝑏3)
• Perda de alinhamento de multiquadro indicada pelo alarme no bit 𝑏5
̶ Quadros 𝑄1 a 𝑄15• Sinalização de linha nos 8 bits do canal
16/10/2019 14
-
PCM30 – Estrutura de Multiquadro
16/10/2019 15
-
PCM30 – Estrutura de MultiquadroCanal 0 e Canal 16
16/10/2019 16X = Reservado para uso nacionalR = Reservado para uso internacional
A = Indicação de alarme
-
Vantagens do PCM30sobre o PCM24
• PCM24̶ Primeiro a ser utilizado ⇒ Maximizar a taxa de bits úteis
• PCM30̶ Criado para eliminar problemas apresentados no PCM24
• Melhor desempenho já que os canais telefônicos possuem 8 bits sempre, enquanto no PCM24 a média é de 7 Τ5 6 bits
• Realinhamento de quadro mais rápido do que no PCM24
• Compatibilidade com centrais de comutação digital 2Mb/s e 8Mb/s
• Melhor utilização da capacidade dos cabos• 25% canais de voz a mais no mesmo cabo
16/10/2019 17
-
Hierarquias TDM
-
Hierarquias TDM
• Sistemas primários são apropriados para transmitir voz digital em pequenas distâncias e poucos canais
• Expansão dos centros urbanos tornam os sistemas PCM24 e PCM30 insuficientes
̶ Muitos canais de voz precisam ser multiplexados• Sistema de ordem superior
• Maior taxa de transmissão
16/10/2019 19
-
Hierarquias TDM
• Agrupamento dos canais pode ser feito usando dois tipos de multiplexadores, de forma hierárquica
̶ Multiplexador digital plesiócrono• Vários sinais digitais com a mesma taxa nominal de
transmissão, mas que podem variar dentro de certos limites
̶ Multiplexador digital síncrono• Vários sinais digitais com exatamente a mesma taxa nominal de
transmissão
16/10/2019 20
-
Hierarquias TDMHierarquia Digital Plesiócrona (PDH)
-
PDH
• Hierarquia digital plesiócrona = hierarquia digital quase (plésios) síncrona (tempo, kronos)
̶ Elementos da rede (regen/mux) não estão perfeitamente sincronizados
• Desenvolvida nas décadas de 60 e 70 com o objetivo de aumentar o número de canais transmitidos utilizando PCM
• O ponto de partida na hierarquia é o sistema PCM de 1ª ordem (PCM24 ou PCM30)
16/10/2019 22
-
PDH
• Taxas das fontes possuem o mesmo valor nominal, mas podem variar em relação a esse valor, dentro de uma determinada margem de tolerância
• Cada elemento possui um relógio interno independente (clock) que funciona em uma determinada frequência
̶ Relógio dos multiplexadores são gerados localmente com a precisão do relógio interno
̶ Frequência real do relógio pode sofrer pequenos desvios, provocando uma variação na taxa de transmissão do sinal
16/10/2019 23
-
PDH
• Relógios reais não oscilam perfeitamente, existe uma variação em relação à frequência nominal
• Canais de voz possuem a mesma frequência nominal mas os relógios são independentes
̶ Sinais podem estar fora de sincronismo• Frequências ligeiramente diferentes e defasagem dos sinais
̶ Processo de justificação para sincronizar os sinais
16/10/2019 24
-
PDH
16/10/2019 25
-
PDH
• A combinação dos sinais das fontes na saída do multiplexador é chamada de tributário
• Cada tributário serve como entrada do próximo nível da hierarquia de multiplexação
• Características do PDH̶ Capacidade de gerência é pouca
• Poucos bits para gerência dos níveis padronizados
̶ Sinais são multiplexados bit a bit̶ Padronização parcial̶ Dificuldade de inserção e derivação de tributários
(justificação)
16/10/2019 26
-
PDH
• Padronização parcial̶ Existem 3 hierarquias
• Europeia, americana e japonesa
̶ Interface elétrica padronizada, mas óptica não
̶ Recursos gerenciados e interfaces de gerência são proprietárias
• Interface elétrica dos multiplexadores̶ Códigos de linha padronizados
• HDB3 aplicado às interfaces elétricas de 2, 8 e 34 Mb/s
• CMI aplicado à interface elétrica para 140 Mb/s
16/10/2019 27
-
PDH Americano/Japonês
16/10/2019 28
PCM24
MUX 2ª ordem
Voz 64 kb/s (1)
Voz 64 kb/s (2)
...
Voz 64 kb/s (24)
MUX 3ª ordem
6 Mb/s (1)
6 Mb/s (2)
6 Mb/s (5) MUX 4ª ordem
32 Mb/s (1)
32 Mb/s (2)
32 Mb/s (3)
98 Mb/s
DS1
DS2
J1
J2
PCM24
MUX 2ª ordem
1,5 Mb/s (1)
1,5 Mb/s (2)
1,5 Mb/s (4)
Voz 64 kb/s (1)
Voz 64 kb/s (2)
...
Voz 64 kb/s (24)
MUX 3ª ordem
6 Mb/s (1)
6 Mb/s (2)
6 Mb/s (7) MUX 4ª ordem
44 Mb/s (1)
44 Mb/s (2)
44 Mb/s (6)
274 Mb/s
DS1
DS2
DS3
DS4
...
...
...
1,5 Mb/s (3)
Hierarquia Americana
Hierarquia Japonesa
1,5 Mb/s (1)
1,5 Mb/s (2)
1,5 Mb/s (4)
1,5 Mb/s (3)
-
PDH Europeu (Brasil)
16/10/2019 29
PCM30
MUX 2ª ordem
2 Mb/s
2 Mb/s
2 Mb/s
2 Mb/s
Voz 64 kb/s (1)
Voz 64 kb/s (2)
...
Voz 64 kb/s (30)
MUX 3ª ordem
8 Mb/s
8 Mb/s
8 Mb/s
8 Mb/s MUX 4ª ordem
34 Mb/s
34 Mb/s
34 Mb/s
34 Mb/s
140 Mb/s
E1
E2
E3
E42x64 kb/s
-
Hierarquias PDH
16/10/2019 30
PDH Europeu PDH Americano PDH Japonês
DesignaçãoTaxa
(kb/s)# Canais Designação
Taxa(kb/s)
# Canais DesignaçãoTaxa
(kb/s)# Canais
Canal B 64 - DS0 64 - Canal B 64 -
E1 2.048 30 + 2 DS1 (T1) 1.544 24 DS1 1.544 24
E2 8.448 120 + 8 DS1C 3.152 48 DS2 6.312 96
E3 34.368 480 + 32 DS2 (T2) 6.312 96 J1 32.064 501
E4 139.264 1920 + 128 DS3 (T3) 44.736 672 J2 97.728 1527
DS4NA 139.264 2016
DS4 (T4) 274.176 4032
DS-n: Digital Signal on level nT-n: carrier system (componentes de transmissão + interfaces)
Sinais DS-n são transportados por carrier systems T-n
-
Hierarquias PDH
16/10/2019 31
64 kbps
x24 x30
x3
x3
-
Exemplo de Multiplexação PDH
16/10/2019 32
TV
-
Exemplo de Aplicação PDH
16/10/2019 33
-
Meios de Transmissão para o PDH
16/10/2019 34
-
Inserção e Derivação de Tributários
• Estrutura do quadro dificulta a inserção e a derivação de tributários (justificação)
• Para derivar um sinal de 2 Mb/s a partir de um tributário E4 é necessário descer todos os níveis da hierarquia até chegar aos 2 Mb/s
16/10/2019 36
-
Processo de Justificação
• Justificação acomoda a falta de sincronia entre os tributários
• São utilizadas memórias elásticas (buffers) com capacidade suficiente para armazenar um quadro do tributáriode entrada
• Escrita na memória é realizada na taxa do tributário
• Leitura da memória é realizada na taxa do relógio do multiplexador
16/10/2019 37
-
Estrutura da Memória Elástica
• Memória FIFO (FCFS)
• Gravação e leitura são realizadas segundo um mecanismo de varredura sequencial
• Ponteiros de gravação e de leitura devem estar ligeiramente defasados, existindo sempre uma região ocupada e uma região livre na memória
16/10/2019 38
-
Estrutura da Memória Elástica
• Se 𝑓𝑘 > 𝑓𝑘′ ocorre escrita dupla
̶ O dado é sobrescrito com um novo quadro, sem ter sido lido antes
• Se 𝑓𝑘 < 𝑓𝑘′ ocorre leitura dupla
̶ O mesmo dado é lido duas vezes
• Perda ou repetiçãoda leitura recebe onome de slip
• Para evitar problemas, quando a diferença entre 𝑓𝑘 e 𝑓𝑘
′ é muito grande, o processo de justificação ocorre
16/10/2019 39
-
Processo de Justificação
• Limita-se a diferença possível entre os relógios dos diversos tributários
• Bits são armazenados na memória elástica evitando a perda
• Bits de justificação são inseridos
• Bits de justificação são identificados no quadro
• Bits de justificação são retirados na demultiplexação
16/10/2019 41
-
Processo de Justificação
• Justificação positiva̶ Frequência do relógio de leitura é feita igual à taxa máxima
do tributário de entrada (𝑓𝑘′ = 𝑓𝑘 + Δ𝑓𝑘)
̶ A tendência é esvaziar a memória elástica
̶ Evita-se o esvaziamento da memória inserindo-se bits de justificação (bit que não carrega informação)
16/10/2019 42
-
Uso da Memória Elástica
16/10/2019 43
Escrita(tributário)
Leitura(mux)
Ponteiro
Chave
Oportunidade
Saída
-
Uso da Memória Elástica
16/10/2019 44
Escrita(tributário)
Leitura(mux)
Saída
X
D
-
Uso da Memória Elástica
16/10/2019 45
Escrita(tributário)
Leitura(mux)
Saída
Z Y X
D D D
-
Uso da Memória Elástica
16/10/2019 46
Escrita(tributário)
Leitura(mux)
Saída
1 Z Y X
J D D D
-
16/10/2019 47
Mu
ltip
lexa
do
r P
DH
*1: quatro entradas plesiócronas a 2048 kb/s ±50 ⋅ 10−6
*2: linha de dados a 2112 kb/s*3: comando de parada de leitura*4: linha de informação do comparador*5: feixe composto de 8448 kb/s ±50 ⋅ 10−6
-
16/10/2019 48
Mu
ltip
lexa
do
r P
DH
Controle de Justificação
Controle de Justificação
Controle de Justificação
Controle de Justificação
*1: quatro entradas plesiócronas a 2048 kb/s ±50 ⋅ 10−6
*2: linha de dados a 2112 kb/s*3: comando de parada de leitura*4: linha de informação do comparador*5: feixe composto de 8448 kb/s ±50 ⋅ 10−6
-
Estrutura do Quadro PDH
• Sincronização dos canais alcançada pelo processo de justificação
• Multiplexação dos canais é feita bit a bit̶ Bits intercalados provenientes de cada canal compõem o
quadro da hierarquia
16/10/2019 49
-
Estrutura do Quadro PDH E2
16/10/2019 50
BLOCO I
1 1 1 1 0 1 0 0 0 0 DN
Alinhamento de quadroBits de serviço D N
Não alarme 0 1
Alarme urgente 1 1
Alarme ñ urgente 0 0
200 bits
informação
C1C2C3C4
208 bits
informação
208 bits
informação
BLOCO 2
C2C1 C3C4 J5 J6 J7 J8
BLOCO 4
204 bits
informação
C1,C2,C3,C4 - sinal de controle (justificação)
J5,J6,J7,J8 - bits de justificação - “1” temporariamente
transmitidos por canal e quadro
848 bits 100,3788 us
C1C2C3C4
BLOCO 3
Fonte: INATEL - TP309 – Redes de Transporte I
-
Estrutura do Quadro PDH E2
• Como saber se os bits utilizados para justificação carregam bits de dados ou de justificação?
16/10/2019 51
-
Estrutura do Quadro PDH E3
16/10/2019 52
BLOCO I
1 1 1 1 0 1 0 0 0 0 D N
Alinhamento de quadroBits de serviço D N
Não alarme 0 1
Alarme urgente 1 1
Alarme ñ urgente 0 0
372 bits
informação
380 bits
informação
380 bits
informação
376 bits
informação
C1,C2,C3,C4 - sinal de controle (justificação)
J5,J6,J7,J8 - bit’s de justificação “1” temporariamente
transmitidos por canal e quadro
1536 bits 44,6927 us
Fonte: INATEL - TP309 – Redes de Transporte I
C1C2C3C4 C3C1 C3C4 J5 J6 J7 J8C1C2C3C4
BLOCO 2 BLOCO 3 BLOCO 4
-
Estrutura do Quadro PDH E4
16/10/2019 53
BLOCO I
Alinhamento de quadroBits de serviço D N
Não alarme 0 1
Alarme urgente 1 1
Alarme ñ urgente 0 0
474 bits
informação
484 bits
informação
484 bits
informação
480 bits
informação
C1,C2,C3,C4 - sinal de controle (justificação)
J5,J6,J7,J8 - bit’s de justificação “1” temporariamente
transmitidos por canal e quadro
2928 bits 21,0248 us
Fonte: INATEL - TP309 – Redes de Transporte I
C1C2C3C4 C2C1 C3C4 J5 J6 J7 J8C1C2C3C4
BLOCO 2 BLOCOS 3, 4, 5 BLOCO 6
1 1 1 1 1 0 1 0 0 0 D N y1y2
y1, y2 - bits de dados
-
Desvantagens do PDH
• Não existe padronização para taxas acima de 140 Mb/s (+-)
̶ Interfaces elétricas padronizadas até o 4º nível
• Falta de flexibilidade (inserção e derivação de canais)
̶ Derivar um tributário de 2 Mb/s a partir de um tributário de 140 Mb/s requer descer toda a hierarquia, depois adiciona-se outro tributário de 2 Mb/s para subir toda a hierarquia novamente
16/10/2019 54
-
Desvantagens do PDH
• Equipamentos de fabricantes diferentes são incompatíveis
• Interfaces ópticas não são padronizadas
̶ Equipamentos não possuem interface óptica ⇒ conversores
̶ Códigos de linha não são padronizados, dificulta a interoperabilidade entre fornecedores distintos
16/10/2019 55
-
Material Utilizado
• Notas de aula do Prof. Pedro Castellanos
• Pines, J., Barradas, O., “Sistemas Multiplex”, 3ª edição, Ed. LTC – Livros Técnicos e Científicos
• UNISINOS – Hierarquias de multiplexação digital SDH / PDH
• INATEL – TP309 Redes de Transporte Parte 1
• Notas de aula do Prof. Lorenzo Bravo Roger – Telefonia e PDH
16/10/2019 56