Mixed Signal SOC Circuit Design -...

download Mixed Signal SOC Circuit Design - ˆâ€Œ±†›¬‡¥ˆ¥­‡¤§‡­¦ ... 2009.09.17 4 Matsuzawa & Okada Lab. Matsuzawa

of 66

  • date post

    21-Jun-2020
  • Category

    Documents

  • view

    0
  • download

    0

Embed Size (px)

Transcript of Mixed Signal SOC Circuit Design -...

  • 2009.09.17

    1

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    アナログ集積回路技術の歴史と将来展望

    A/D変換器の開発を中心として

    松澤 昭

    東京工業大学

  • 2009.09.17

    2

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    内容

    • はじめに • 並列型、直並列型ADCの開発 • 現在主流のパイプライン型ADCとその課題 • 逐次比較型(SA型)ADCの革新 • 比較器の低電力化・高精度化 • SA型ADCとパイプライン型ADCの比較 • まとめ

  • 2009.09.17

    3

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    はじめに

  • 2009.09.17

    4

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    ADCの機能

    標本化 一定タイミングで信号をサンプリングしてホールドする

    標本化された信号を2進で重み付けされたバイナリーコードに変換する量子化

    量子化

    b1 b2 b3 b4 b5 b6 MSB LSB

    VFS

    V0

    Binary Code

    Vin

    b1 b2 b3 b4 b5 b6 MSB LSB

    VFS

    V0

    Binary Code

    Vin 標本化

    時間

    電 圧

  • 2009.09.17

    5

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    分解能・変換周波数・変換方式

    対象信号の帯域、必要なSNRにより変換周波数と分解能が決まる。 また、変換方式も異なる。

    8.16)( += NdBSNR N=10 → 62dB N: 分解能

    N FS

    q VV 2

    =(量子化電圧)

    (信号帯域)標本化周波数) bs ff 2( > VFS:フルスケール電圧

    N=10 →1mV@VFS=1.0V

  • 2009.09.17

    6

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    基本的な変換動作

    エレメント数、クロック数により基本的に3つの変換手段がある。

    回路規模大 超高速

    回路規模最小 低速(Nクロック必要) S/H回路必要

    回路規模小 高速(見かけ上1クロック) S/H+OPアンプ必要

    15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

    パラレル シリアル パイプライン

    電 圧

    時間(クロック)

    1クロック N クロック 1 クロックのスループット (Nクロックかかるが、、、)

    Nn 2≈ Nn ≈ Nn ≈ n:エレメント数1_1

    2_1 1_2

    3_1 2_2 1_3

    4_1 3_2 2_3 1_4

    4_2 3_3 2_4

    4_3 3_4

    4_4

    1 2 3 4 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

    1

    0

    1

    0

    1

    0

    1

    0

    1

    0

    1

    0

    1

    0

  • 2009.09.17

    7

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    デジタルビデオ技術の開発開始

    78年に松下電器に入社し、79年に中央研究所に配属された。 78年に松下電器は総力を結集し6時間録画のVHSビデオの開発に成功。 以後ビデオ関連の売り上げは1兆円規模に達し、大黒柱に成長。

    ビデオ機器はアナログ技術の粋と言うべきものであったが、 次のデジタルビデオの開発に向けての研究が開始された。

    Panasonic VHS Video NV-6000, 1979 1979, 中央研究所の配属同期と

  • 2009.09.17

    8

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    当時のビデオ用A/D変換器 ビデオのデジタル化の大きな課題はA/D変換器であった。 当時のビデオ用10bit A/D変換器は非常に高価で消費電力が大きかった。 民生品はおろか、業務用にも使用できないものであった。 私の使命はADCを開発し、各種デジタルAV機器を実現することであった。

    10bit 14.3MHz ADC

    Analog Devices Inc.

    100万円 !! 20W

  • 2009.09.17

    9

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    日本初のビデオ用 8b ADCの開発

    初めての仕事で国産初のビデオ用8b ADCの開発に成功

    1981 Bipolar (3um)

    8b, 30MS/s, 0.7W

  • 2009.09.17

    10

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    ADC開発と機器開発の歴史

    以後、各種のADCを開発し、各種デジタル機器を実現してきた。

    '85 '90 '95 1

    10

    100

    50

    20

    5

    2

    Pe rf

    or m

    an ce

    In de

    x N

    um be

    r

    Perfec TV

    DVC Applied Systems

    6b,800MHz

    8b,120MHz

    10b,20MHz

    10b, 30MHz

    8b,20MHz

    10b, 300MHz

    10b, 20MHz, 30mW

    HDTV

    Camera

    HDTV Receiver

    Video Camera

    Wide-TV

    HDTV

    Digital Camera

    6b, 80MHz

    8b, 100MHz

    Video Switcher

    Digital OSC

    Digital oscilloscope

    DVD6b, 1GHzBip / BiCMOS

    CMOS

  • 2009.09.17

    11

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    ビデオ用 10b ADC の消費電力と占有面積の推移

    ここ、25年ほどで消費電力、専有面積は1000分の1程度まで低下した。 微細化の貢献もあるが、回路やアーキテクチャの技術の開発がそれを可能にした。

    1

    10

    100

    1000

    10000

    1980 1985 1990 1995 2000 2005 2010 Year

    P ow

    er (m

    W )

    2

    5

    20

    50

    200

    500

    2000

    5000 Flash Two-step Subranging Folding/Interpolating Pipeline

    Others Look-ahead Pipeline

    1

    10

    100

    1000

    10000

    1980 1985 1990 1995 2000 2005 2010 Year

    P ow

    er (m

    W )

    2

    5

    20

    50

    200

    500

    2000

    5000 Flash Two-step Subranging Folding/Interpolating Pipeline

    Others Look-ahead Pipeline

    Flash Two-step Subranging Folding/Interpolating Pipeline

    Others Look-ahead Pipeline

    0.1

    1.0

    10.0

    100.0

    1980 1985 1990 1995 2000 2005 2010 Year

    A re

    a si

    ze (m

    m 2)

    0.2

    0.5

    2.0

    5.0

    20.0

    50.0 Flash Two-step Subranging Folding/Interpolating Pipeline

    Others Look-ahead Pipeline

    0.1

    1.0

    10.0

    100.0

    1980 1985 1990 1995 2000 2005 2010 Year

    A re

    a si

    ze (m

    m 2)

    0.2

    0.5

    2.0

    5.0

    20.0

    50.0 Flash Two-step Subranging Folding/Interpolating Pipeline

    Others Look-ahead Pipeline

    Flash Two-step Subranging Folding/Interpolating Pipeline

    Others Look-ahead Pipeline

    消費電力 面積 私の開発

    武蔵工大 堀田先生より

  • 2009.09.17

    12

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    並列型、直並列型ADCの開発

  • 2009.09.17

    13

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    世界初の集積化されたビデオ用 10b ADC バイポーラ技術を用いて高精度比較器を集積し、 81年、世界初の集積化されたビデオ用10b ADCを実現した。

    Bipolar (3um) 10b, 20MS/s, 2W $ 800

    R

    R

    R

    R

    R

    R

    R

    VDD

    +

    +

    +

    +

    +

    +

    +

    +

    R/2

    R/2

    vin

    Encoder

    Comparator

    Φ

    Digital out

    T. Takemoto and A. Matsuzawa, JSC, pp.1133-1138, 1982.

    IR100 Award受賞

    世界初のデジタルビデオスイッチャー 256QAM無線伝送 ソウル五輪のハイビジョン中継などに使用

    並列型ADC

  • 2009.09.17

    14

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    並列型ADCの精度 基本的に並列型ADCの精度を決めるのはトランジスタミスマッチ電圧である。

    量子化電圧を2mVとすると、 0.2mV以下のミスマッチ電圧

    バイポーラTRでは可能だったが、MOSでは無理

  • 2009.09.17

    15

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    並列型ADCの課題 最高速であるが、高分解能になるほど実現困難になる。

    また、回路規模が大きくなると負荷容量や配線遅延時間の増大により高速化も困難となる。

    当時、この方式を採用したのは、CMOS微細化が不十分で増幅器の速度が遅すぎたのと、 直並列型やパイプライン型ADCに必要なサンプルホールド回路が バイポーラでは難しかったため。

    R

    R

    R

    R

    R

    R

    R

    VDD

    +

    +

    +

    +

    +

    +

    +

    +

    R/2

    R/2

    vin

    Encoder

    Comparator

    Φ

    Digital out

    並列型ADC n: 比較器の数、面積、消費電力

    Nn 2∝

    ミスマッチ電圧

    ( ) 10,2 1

    1

  • 2009.09.17

    16

    Matsuzawa & Okada Lab. Matsuzawa & Okada Lab.

    バイポーラ技術を用いた超高速 ADC

    バイポーラ技術と並列型ADC技術を用いて各種超高速ADCを開発