Lógica secuencial asignatura electrónica digital para ingeniería electromecánica
-
Upload
israel-magana -
Category
Education
-
view
1.644 -
download
1
description
Transcript of Lógica secuencial asignatura electrónica digital para ingeniería electromecánica
![Page 1: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/1.jpg)
Lógica Secuencial
Electrónica Digital
«El que persevera alcanza»
![Page 2: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/2.jpg)
ObjetivoO Conocer la lógica secuencial y sus
diferencias con la lógica combinacional.
O Introducción a los circuitos de memoria (latches ó flip-flop)
![Page 3: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/3.jpg)
Lógica secuencialO es un tipo de circuito lógico en el
cual su salida depende no sólo de la actual entrada sino también de la historia de la entrada.
![Page 4: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/4.jpg)
O Es utilizado para construir memorias de CPU, elementos de retraso y almacén de un estado lógico.
O Se puede decir que la mayoría de las CPU es una combinación entre ambas lógicas.
![Page 5: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/5.jpg)
DiferenciasO Hasta el momento, todos los
circuitos anteriormente considerados son combinacionales cuya salida depende de los estados en los que se encuentren las entradas.
![Page 6: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/6.jpg)
DiferenciasO Los Circuitos combinacionales no
permiten, por si solos resolver el problema de almacenar el estado de las entradas en un instante dado.
![Page 7: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/7.jpg)
Diagrama SecuencialO Si al diagrama anterior le agregamos
una retroalimentación, el sistema pasará a ser secuencial
![Page 8: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/8.jpg)
Circuito Secuencial
Elementos de memoria
Circuitos combinacionales
![Page 9: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/9.jpg)
![Page 10: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/10.jpg)
Observaciones
La parte combinacional acepta entradas externas así como elementos de memoria.
Algunas de las salidas del sistema combinacional se utilizan para determinar los valores a almacenar en la memoria.
La salida del sistema secuencial puede corresponder tanto a salidas del circuito combinacional como de los elementos de memoria.
![Page 11: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/11.jpg)
O Los sistemas secuenciales son capaces de memorizar el estado de las entradas y convertirlos en un estado interno del propio sistema.
![Page 12: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/12.jpg)
Elemento básico de la lógica secuencial
O La celda secuencial básica es el FLIP-FLOP (FF), formado por varias compuertas lógicas.
O el arreglo lógico de las compuertas lógicas del FF permite almacenar información (1 o 0).
![Page 13: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/13.jpg)
Flip FlopO Están constituidos por una
combinación de compuertas digitales.
O Están conectadas que es posible almacenar información.
O Están retroalimentadas y deben lograr cierta estabilidad para poder almacenar información.
![Page 14: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/14.jpg)
Clasificación:
• No hay entrada de reloj
Asíncronos
• Sensibles a niveles de reloj
• Sensibles a flanco de reloj
Síncronos
![Page 15: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/15.jpg)
Clasificación por tipo de función• Set-Reset RS, SR
• Similar al SR sin salida de estado no validoJK
• Delay: retraso de la señal en un ciclo de relojD
• Toggle ó biestableT
• Similar al JK compuesto por dos flip-flop
Maestro-esclavo
![Page 16: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/16.jpg)
Ejemplo aplicativo
SR
![Page 17: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/17.jpg)
Compuerta NOR
![Page 18: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/18.jpg)
Compuerta NAND
![Page 19: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/19.jpg)
Estados del Flip Flop SR
![Page 20: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/20.jpg)
Biestable RS con compuerta NOR
![Page 21: Lógica secuencial asignatura electrónica digital para ingeniería electromecánica](https://reader038.fdocuments.net/reader038/viewer/2022102901/556c1f03d8b42a8d648b48bc/html5/thumbnails/21.jpg)
En resumen el funcionamiento del latch es el siguiente:
La entrada R activa (‘1’) realiza un RESET del latch (pone la salida a ‘0’).
La entrada S activa (‘1’) realiza un SET del latch (pone la salida a ‘1’ ).
Si las entradas están desactivadas (R=0 y S=0) la salida del latch no cambia (Qn=Qn-1).Si se activan las dos entradas (R=1 y S=1) el circuito no funciona correctamente (Q=0 y Q =0).