Instituto Tecnológico de Tapachula

Ing. Electromecánica

Electrónica de potencia aplicada

“Transistores FET y MOSFETS”

Integrantes

Angel Alexis Vázquez Limón

Josué Antonio Vázquez Flores

Franklin Mijaíl Camacho León

Abimael E. Reyes Fernández

INDICE

1…………………….………………………………. Introducción

2-3……………….…………… Transistor de efecto de campo

4-6……………Construcción y características de los JFETs

7-8………………………………… Clasificación de los JFETS

9-10………………………..…..Funcionamiento de los JFETS

11-12……………………………..Configuración de los JFETS

13-15……………………………....Polarización de los JFETS

16……………………………..…… Introducción al MOSFETS

17-18………. Estructura y características de los MOSFETS

19……………………...……….Clasificación de los MOSFETS

20……………..…Funcionamiento y aplicaciones MOSFETS

21……………..….……………………………….…….Conclusión

22………………..…..……………….Referencias Bibliográficas

Introducción

Los transistores son un invento muy importante para la electrónica, ya que con ellos se han implementado en muchos aparatos, radios, televisiones, etc… Pero hay gran variedad de transistores, en este caso, en dicho trabajo se platicará sobre los transistores de efecto de campo, en este apartado veremos los transistores FETS y MOSFETS, que entre ambos hay muchas similitudes, cada una con diferentes características.

El objetivo principal de este trabajo es dar a conocer sobre estos 2 tipos de transistores y que quede claro los conceptos y funcionamientos de cada uno, lograrlos identificar para así continuar con la teoría de transistores que se avecinan en los siguientes apartados.

1

Transistor de efecto de campo

Introducción al FET

El transistor de efecto de campo (FET) (por sus siglas en inglés field efect transistor) Es un dispositivo de 3 terminales que se utiliza para diversas aplicaciones, en gran parte, similares a la del transistor BJT. Aunque existen diferencias importantes entre los 2 tipos de dispositivos, también que tienen muchas similitudes.

La principal diferencia entre los 2 tipos de transistores es el hecho de que el transistor BJT es un dispositivo controlado por corriente como se describe en la siguiente figura (5.1a) mientras que el transistor JFET es un dispositivo controlado por voltaje, como se muestra en la figura (5.1b). En otras palabras, la corriente Ic de la figura 5.1(a) es una función directa del nivel Ib. Para el FET la corriente I será una función de voltaje VGS aplicado al circuito de entrada, como se muestra en la figura 5.1(b). En cada caso, la corriente del circuito de salida se controla por un parámetro del circuito de entrada, en un caso con un nivel de corriente y en el otro, con voltaje aplicado.

Fig. 5.1(a) fig 5.1(b)

Así como existen transistores bipolares pnp y npn, también hay transistores de efecto de campo, canal –n y canal –p. Sin embargo, es importante recordar que el transistor BJT es un dispositivo bipolar, el prefijo bi, indica que el nivel de conducción está en función de dos portadores de carga: los electrones y los huecos. El FET es un dispositivo unibipolar que depende únicamente de la conducción de electrones (canal –n) o de huecos (canal –p).

El termino efecto de campo en el nombre asignado, merece cierta explicación. Todos estamos familiarizados con la capacidad de un imán permanente para traer

2

limaduras de metal hacía el imán sin necesidad de un contacto real. El campo magnético del imán permanente envuelve las limaduras y las atrae hacía el imán mediante un esfuerzo por parte de las líneas de flujo magnético con objeto de que sean las más cortas posibles. Para el caso del FET, se establece un campo eléctrico mediante las cargas presentes, que controlará la trayectoria conducción del circuito de salida, sin la necesidad de un contacto directo entre las cantidades controladoras y controladas.

En este trabajo se presentarán 2 tipos de FET´S: El transistor de efecto de campo de unión (JFET) y el efecto de transistor de efecto de campo metal-oxido-semiconductor (MOSFET). A su vez las categorías (MOSFET) en los tipos decremental e incremental, mismos que se describirán. El transistor MOSFET se ha convertido en uno de los dispositivos más importantes utilizados en el diseño y construcción de los circuitos integrados para computadoras digitales. Su estabilidad térmica entre otras características generales lo hace muy popular en el diseño de circuitos de computadoras. Sin embargo en un elemento discreto en un encapsulado típico de sombrero de copa se debe manejar con cuidado.

3

Construcción y características de los JFETs

Como se indicó anteriormente, el JFET es un dispositivo de 3 terminales, con una terminal capaz de controlar la corriente entre las otras 2, en el análisis del transistor BJT, se utilizó el transistor npn para la mayoría de las secciones de análisis y diseño, y luego se dedicó solo a una sección al impacto del uso de un JFET del canal –p.

La construcción básica del JFET del canal –n se muestra en la figura 5.2 .Observe que la mayor parte de la estructura es el material del tipo n que forma el cana entre la capas integradas de material tipo p. La parte superior del canal del tipo n se encuentra conectada por medio de un contacto óhmico una terminal referida como drenaje (D), mientras que el extremo inferior del mismo material se conecta por medio de un contacto óhmico a una terminal referida como fuente (s).

Los dos materiales tipo p se encuentran conectados entre sí y también con la terminal de compuerta G

En raras ocasiones las analogías son perfectas y a veces pueden causar conclusiones; sin embargo la analogía del agua es la figura 5.3 proporciona cierto significado del control del JFET a través de la terminal de compuerta de la terminología de a las terminales del dispositivo. Las terminales del drenaje y de la fuente se encuentran en los extremos opuestos del canal –n como se presenta en la figura 5.2 por que la terminología está definida para el flujo de electrones

VGS = 0V , VPS algún valor positivo

4

La construcción básica del JFET de canal-n se muestra en la figura 1. Observe que la mayor parte de la estructura es el material tipo n que forma el canal entre las capas difundidas en material tipo p. El extremo superior del canal tipo n se conecta mediante contacto óhmico a la terminal denominada como drenaje (drain) (D), mientras que el extremo inferior del mismo material se conecta por medio de contacto óhmico a la terminal llamada la fuente (source) (S). Los dos materiales tipo p se encuentran conectados juntos y al mismo tiempo hacia la terminal de compuerta (gate) (Q). Por tanto, esencialmente el drenaje y la fuente se conectan en esencia a los extremos del canal tipo n y la compuerta, a las dos capas del material tipo p. En ausencia de cualquiera de los potenciales aplicados, el JFET tiene dos uniones p-n bajo condiciones sin polarización. El resultado es una región de agotamiento en cada unión, como se ilustra en la figura 1, que se parece a la misma región de un diodo bajo condiciones sin polarización. Recuérdese también que una región de agotamiento es aquella región carente de portadores libres y por lo tanto incapaces de permitir la conducción a través de la región.

Figura 1. Estructura física de un JFET canal n.

Figura 1. Estructura física de un JFET canal n.

5

En la figura 2 se ha aplicado un voltaje positivo VDS y a través del canal y la compuerta se ha conectado en forma directa a la fuente para establecer la condición VGS = 0 V. El resultado es que las terminales de compuerta y fuente se hallan al mismo potencial y hay una región de agotamiento en el extremo inferior de cada material p, semejante a la distribución de las condiciones sin polarización de la figura 1. En el instante que el voltaje VDD ( = VDS) se aplica, los electrones serán atraídos hacia la terminal de drenaje, estableciendo la corriente convencional iD con la dirección definida de la figura 2. La trayectoria del flujo de carga revela con claridad que las corrientes de fuente y drenaje son equivalentes (iD = Is). Bajo las condiciones que aparecen en la figura 2, el flujo de carga es relativamente permitido y limitado únicamente por la resistencia del canal n entre el drenaje y la fuente.

Figura 2.Operación del JFET en un circuito externo.

En lo general las principales características de los FETs son

1.- Alta impedancia de entrada

2.- Se logran altas escalas de integración en circuitos integrados

3.- Se pueden utilizar como memorias digitales al almacenar en su capacitancia información en forma de voltaje

4.- Se pueden utilizar como resistores controlados por voltaje en la región óhmica de trabajo

5.- Su condición de trabajo depende menos de la temperatura que la del BJT

6.- Presentan la capacidad de manejar grandes corrientes

7.- Pueden conmutar a altas velocidades

8.- Son sensibles a la estática

6

Clasificación

Estos transistores poseen dos regiones de polarización fundamentales: la región lineal (o de triodo) y la región de saturación (o de estrangulamiento).

Transistor Canal N

7

Transistor Canal P

8

Funcionamiento

En cada uno de los tipos de JFET la polarización entre la compuerta y la fuente debe ser tipo inverso permitiéndose como valores límite 0 volts para disminuir la resistividad del canal al mínimo y un voltaje denominado voltaje de apagado para incrementar al máximo la resistividad del mismo

Existe además un voltaje máximo entre compuerta y fuente que de excederse dañaría dieléctricamente al dispositivo.

Para explicar el principio de funcionamiento de los JFET nos referiremos a un JFET canal N en el cual inicialmente se provoca mediante un corto circuito que el voltaje VGS = 0V. Bajo esta condición se comienza a variar desde cero el voltaje VDS lo cual provocará que la tensión entre las terminales de drenaje y compuerta polaricen en forma inversa la unión entre dichas terminales creándose un campo eléctrico que empobrece la cantidad de portadores de carga entre estas dos terminales como se muestra en la figura. Este empobrecimiento no ocurre hacia el terminal de fuente debido a que el VGS = 0V.

Hasta antes de que las regiones enrarecidas de carga alcancen a tocarse se dice que la cantidad de corriente es aproximadamente proporcional al voltaje VDS razón por la cual se le conoce a esta región como región óhmica, sin embargo un vez que se alcanzan a tocar se dice que el canal se ha estrangulado o que se ha alcanzado la corriente de saturación IDSS, el voltaje que crea esta condición se le conoce como VPO o VDSS (Voltaje de estrangulamiento). Si en los circuitos anteriores se aplica un voltaje inverso entre compuerta y fuente como lo muestra la Figura , será necesario aplicar un VDS mayor para lograr la condición de estrangulamiento y el valor de la corriente de drenaje será menor como lo muestran las curvas características de un JFET canal N mostradas en la siguiente gráfica :

9

La construcción de las curvas de respuesta de los JFET se puede llevar a cabo por medio del circuito que se muestra en la figura siguiendo el procedimiento que se detalla a continuación:

a.- Ajuste a cero el valor de la Fuente que excita el circuito compuerta fuente.

b.- Ajuste a cero el valor de la Fuente que excita el circuito drenaje fuente y posteriormente

Empiece a incrementarlo hasta 20 Volts registrando los valores que reportan los medidores de corriente de drenaje y voltaje drenaje fuente.

c.- Grafique los valores obtenidos en un sistema coordenado VDS VS ID manifestando que dicha curva corresponde a la familia cuyo parámetro es VGS = 0

d.- Decremento el valor de VGS hasta –0.1V y continúe con el paso b. y el paso c. - una vez graficados estos nuevos valores disminuya sucesivamente el voltaje VGS en pasos de –0.1 V hasta lograr que el JFET no permita el flujo de corriente a pesar de incrementar el voltaje drenaje fuente.

De las gráficas anteriormente obtenidas se pueden identificar las diversas regiones de trabajo de JFET siendo estas:

10

Configuración de JFET

Los circuitos básicos que se utilizan para polarizar los BJT se pueden emplear para los MOSFET. EL JFET tiene el inconveniente de que la tensión VGS debe ser negativa en un NJFET (positiva en un PJFET) que exige unos circuitos de polarización característicos para este tipo de dispositivos. En este apartado se presentan uno de los circuitos más utilizados: polarización simple ó fija (Figura 153), se utiliza una fuente de tensión externa para generar una VGS<0.

CONFIGURACIÓN DE AUTO POLARIZACIÓN.

La configuración de autopolarización (figura 154), la caída de tensión en la resistencia RS debida a ID permite generar una VGS<0.

Figura 154. Autopolarización de un NJFET. (a) Diagrama circuito. (b) Ecuaciones analíticas. (c) Representación gráfica del punto de trabajo.

11

POLARIZACIÓN MEDIANTE DIVISOR DE VOLTAJE. 

Tal como lo hicimos para el BJT, la polarización del JFET se puede realizar por divisor de voltaje.

Su construcción básica es exactamente la misma, pero el análisis en DC es muy diferente. Puesto que, la corriente de la compuerta (IG) es de cero amperios mientras que para el BJT la corriente de la base (IB) afecta los niveles de DC de la corriente y del voltaje tanto para el circuito de entrada como el de salida. Pues IB proporcionaba la relación entre el circuito de entrada y el de salida mientras que el VGS hará lo mismo para el JFET.

Figura 155. Polarización por divisor de voltaje de un JFET

Entonces, realizando el análisis de la misma forma que para un BJT, tenemos:

VG = R2 * VDD / R1 + R2 (5.1)

Luego, aplicando las leyes de Kirchhoff, y teniendo en cuenta que IR2 = IR1, entonces podremos encontrar el valor del voltaje de la compuerta: VG.

VG – VGS – VRS = 0 (5.2)

VGS = VG – VRS

Sustituyendo a VRS = IS * RS = IDRS, tenemos:

VGS = VG – IDRS (5.3)

Los valores VG y RS los fija la red. Y la ecuación No. 5.3 corresponde a una línea recta en el plano de ID – VGS.

Cuando ID sea cero el valor de VGS será igual a VG y cuando VGS sea cero, ID será igual a la relación VG sobre RS.

De acuerdo a la figura No. 5.4, si RS se incrementa, entonces la recta cruzará por un valor menor de ID cuando VGS sea cero. Pero esto ocasionará niveles menores de estabilidad de los ID y más negativos de VGS.

12

Figura 156. Gráfica de JFET polarizado por divisor de voltaje.

Polarización del FET

Existen diversas formas de polarización para el FET, dos de las que más se emplean son:

1.- La Auto polarización

2.- La polarización por divisor de voltaje

Ambas formas de polarización se obtienen al resolver simultáneamente la ecuación del circuito compuerta-fuente con la ecuación de Shockley que rige al JFET y a los MOSFET decremental.

En el circuito de la figura se muestra una auto polarización, en ella se puede observar que con el simple hecho de conectar un resistor entre compuerta y tierra, el potencial de la compuerta adquiere la tensión de 0 Volts, de tal forma que al circular una corriente ID a través de la resistencia RS obligara a que la tensión existente entre compuerta y fuente sea de signo negativo esto es VGS < 0 Volts con lo cual se estará en condiciones de empobrecer el canal como lo requiere la polarización de los JFET. Además dicha resistencia RGG facilita el acoplamiento de impedancia entre la fuente de señal y la entrada de circuito con JFET.

Auto polarización

El desarrollo analítico de lo anteriormente mencionado se detalla en los siguientes párrafos

La cual representa una recta cuya pendiente es el negativo del reciproco del Resistor de fuente RS . La intersección de esta recta con la curva de transconductancia que representa la ecuación de Shockley

13

Determina el punto de operación estático en que trabaja el JFET como lo muestra la Figura

14

Obteniendo el circuito equivalente de Thevenin en la compuerta del JFET se tiene

Aplicando la Ley de Voltajes de Kirchhoff al circuito compuerta fuente de la figura

La cual al igualarse con la ecuación de Shockley proporciona dos valores de VGS debiéndose utilizar aquel que cumpla con ½VGS½<½VGSOFF½puesto que la parábola que representa la curva de transconductancia del JFET abre hacia los dos lados del vértice VGSOFF siendo la primer rama la que resuelve el funcionamiento del dispositivo.

15

En cualquiera de las dos técnicas de polarización mencionadas el mejor compromiso entre la estabilidad del punto de operación y la obtención de un adecuado valor de transconductancia se encuentra cuando se cumple que el valor de la IDQ = IDSS/2 , lo cual implica que VGSQ = -0.3 VDSS y gm = 1.414VDSS/IDSS embargo al establecer una comparación entre la estabilidad del punto Q entre una auto polarización fija y una por divisor de tensión polarización se puede observar en la figura siguiente que la polarizacion por divisor de voltaje ofrece un menor margen de variación en el valor de la IDQ debido a que la recta de carga al cruzar por el punto Q lo puede hacer con una menor pendiente de manera aun cuando el JFET pueda presentar un amplio margen de variabilidad en sus características como lo representan las dos curvas de transconductancia mostradas

Introducción al MOSFETS

Los MOSFET, o simplemente MOS (Metal-Oxide Semiconductor, Field Effect Transistor) son muy parecidos a los JFET. La diferencia entre estos estriba en que, en los MOS, la puerta está aislada del canal, consiguiéndose de esta forma que la corriente de dicho terminal sea muy pequeña, prácticamente despreciable. Debido a este hecho, la resistencia de entrada de este tipo de transistores es elevadísima, del orden de 10.000 MW , lo que les convierte en componentes ideales para amplificar señales muy débiles.

Existen dos tipos de MOSFET en función de su estructura interna: los de empobrecimiento y los de enriquecimiento. Los primeros tienen un gran campo de aplicación como amplificadores de señales débiles en altas frecuencias o radio-frecuencia (RF), debido a su baja capacidad de entrada. Los segundos tienen una mayor aplicación en circuitos digitales y sobre todo en la construcción de circuitos integrados, debido a su pequeño consumo y al reducido espacio que ocupan.

16

En un transistor de unión de efecto campo, se aplica al canal un campo eléctrico a través de un diodo p-n. Empleando un electrodo de puerta metálico separado del canal semiconductor por una capa de óxido, como se muestra en la figura, se obtiene el efecto de un campo básicamente distinto. La disposición Metal-Óxido-Semiconductor (MOS) permite que un campo básicamente distinto afecte al canal si se aplica una tensión externa entre puerta y sustrato, y esto, también posee un efecto negativo sobre el comportamiento del MOSFET.

En efecto, si observamos la figura de la derecha, donde en azul marino se representa la capa de Dióxido del Silicio y en Rojo las zonas tipo N y el canal, vemos que al aplicar una tensión sobre la puerta se necesitará un campo mínimo que inversiones el canal. Esta tensión, llamada tensión umbral y representada por VTH es aquella que acumula una concentración de cargas capaz de invertir el canal.

Esto da lugar a que los niveles entre los circuitos digitales MOS y TTL sean incompatibles, porque los MOS no pueden trabajar a 5 V, puesto que quedaría un margen de ruido muy pequeño para su trabajo.

Se puede buscar entonces, reducir esa tensión umbral para la compatibilidad de las dos familias de dispositivos, y se ataca este problema en la fase de fabricación del dispositivo, teniendo en cuenta que la tensión umbral se debe a:

•El espesor del SiO2: A más espesor, menos campo aplicado.

•A los espacios de registro de la puerta. El contacto de puerta, en su fabricación, no cubre el 100% de la capa, por lo que baja su efectividad.

Estructura y características

Un transistor de efecto de campo metal-óxido-semiconductor (MOSFET) se basa en controlar la concentración de portadores de carga mediante un condensador MOS existente entre los electrodos del sustrato y la compuerta. La compuerta está localizada encima del sustrato y aislada de todas las demás regiones del dispositivo por una capa de dieléctrico, que en el caso del MOSFET es un óxido, como el dióxido de silicio. Si se utilizan otros materiales dieléctricos que no sean óxidos, el dispositivo es conocido como un transistor de efecto de campo metal-aislante-semiconductor (MISFET). Comparado con el condensador MOS, el MOSFET incluye dos terminales adicionales (surtidor y drenador), cada uno conectado a regiones altamente dopadas que están separadas por la región del sustrato. Estas regiones pueden ser de tipo p o n, pero deben ser ambas del mismo tipo, y del tipo opuesto al del sustrato. El surtidor y el drenador (de forma

17

distinta al sustrato) están fuertemente dopadas y en la notación se indica con un signo '+' después del tipo de dopado.

Si el MOSFET es de canal n (NMOS) entonces las regiones de dopado para el surtidor y el drenador son regiones 'n+' y el sustrato es una región de tipo 'p'. Si el MOSFET es de canal p (PMOS) entonces las regiones de dopado para el surtidor y el drenador son regiones 'p+' y el sustrato es una región de tipo 'n'. El surtidor se denomina así porque es la fuente de los portadores de carga (electrones en el canal n, huecos en el canal p) que fluyen a través del canal; de forma similar, el drenador es el punto en el cual los portadores de carga abandonan el canal.

La ocupación de las bandas de energía en un semiconductor está determinada por la posición del nivel de Fermi con respecto a los bordes de las bandas de energía del semiconductor. Como se describe anteriormente, y como se puede apreciar en la figura, cuando se aplica una tensión de compuerta suficiente, el borde de la banda de valencia se aleja del nivel de Fermi, y los huecos presentes en el sustrato son repelidos de la compuerta. Cuando se polariza todavía más la compuerta, el borde de la banda de conducción se acerca al nivel de Fermi en la región cercana a la superficie del semiconductor, y esta región se llena de electrones en una región de inversión o un canal de tipo n originado en la interfaz entre el sustrato tipo p y el óxido. Este canal conductor se extiende entre el drenador y el surtidor, y la corriente fluye a través del dispositivo cuando se aplica un potencial entre el drenador y el surtidor. Al aumentar la tensión en la compuerta, se incrementa la densidad de electrones en la región de inversión y por lo tanto se incrementa el flujo de corriente entre el drenador y el surtidor.

Para tensiones de compuerta inferiores a la tensión de umbral, el canal no tiene suficientes portadores de carga para formar la zona de inversión, y de esta forma sólo una pequeña corriente de subumbral puede fluir entre el drenador y el surtidor.

Cuando se aplica una tensión negativa entre compuerta-surtidor (positiva entre surtidor-compuerta) se crea un canal de tipo p en una superficie del sustrato tipo n, de forma análoga al canal n, pero con polaridades opuestas para las cargas y las tensiones. Cuando una tensión menos negativa que la tensión de umbral es aplicada (una tensión negativa para el canal tipo p) el canal desaparece y sólo puede fluir una pequeña corriente de subumbral entre el drenador y el surtidor.

18

Clasificación de MOSFETS

Los transistores MOSFET a su vez se los clasifica en MOSFET de "empobrecimiento

O deplexion", MOSFET de “acumulación o enriquecimiento” y MESFET.

Los MOSFET de empobrecimiento o deplexion pueden ser de canal “n” o canal “p”; estos tienen aplicaciones limitadas en amplificadores de radiofrecuencias de alta frecuencias en etapas de entrada, por su bajo nivel de ruido.

Los MOSFET de enriquecimiento o acumulación, se utilizan ampliamente en los sistemas digitales de alta densidad de integración como las compuertas lógicas, memorias semiconductoras, microprocesadores, micro controladores etc. También se disponen de MOSFET de enriquecimiento como conmutador de alta potencia eléctrica familia mos.

19

Funcionamiento

Existen dos tipos de transistores MOSFET, ambos basados en la estructura MOS.

Los MOSFET de enriquecimiento se basan en la creación de un canal entre el drenador y el surtidor, al aplicar una tensión en la compuerta. La tensión de la compuerta atrae portadores minoritarios hacia el canal, de manera que se forma una región de inversión, es decir, una región con dopado opuesto al que tenía el sustrato originalmente. El término enriquecimiento hace referencia al incremento de la conductividad eléctrica debido a un aumento de la cantidad de portadores de carga en la región correspondiente al canal. El canal puede formarse con un

20

incremento en la concentración de electrones (en un nMOSFET o NMOS), o huecos (en un pMOSFET o PMOS). De este modo un transistor NMOS se construye con un sustrato tipo p y tiene un canal de tipo n, mientras que un transistor PMOS se construye con un sustrato tipo n y tiene un canal de tipo p.

Los MOSFET de empobrecimiento tienen un canal conductor en su estado de reposo, que se debe hacer desaparecer mediante la aplicación de la tensión eléctrica en la compuerta, lo cual ocasiona una disminución de la cantidad de portadores de carga y una disminución respectiva de la conductividad.

Aplicaciones

La forma más habitual de emplear transistores MOSFET es en circuitos de tipo CMOS, consistentes en el uso de transistores PMOS y NMOS complementarios. Véase Tecnología CMOS.

Las aplicaciones de MOSFET discretos más comunes son:

Resistencia controlada por tensión.

Circuitos de conmutación de potencia (HEXFET, FREDFET, etc).

Mezcladores de frecuencia, con MOSFET de doble puerta.

Conclusión

Como conclusión, vimos que estos 2 tipos de transistores son una gran implementación en los circuitos electrónicos, ya que cada uno con diferentes componentes hacen funciones distintas.

Los transistores, siempre serán importantes, sea el tipo que sean cumplirán con una función diferente pero por seguro que será de muy útil para el circuito u uso que se le dé.

Siguiendo con el curso de electrónica de potencia aplicada, esperemos ver otros tipos de transistores para su fácil comprensión de las mismas.

21

Referencias Bibliográficas

Libro: Electrónica: Teoría de circuitos y dispositivos electrónicos

Autor: Boylestad Nashelsky

Editorial: Pearson Prentice Hall

Edición: 8va edición

ISBN: 970-26-0436-2

22

Páginas Web

http://es.slideshare.net/JCCG_1/transistores-mosfet-configuracion-y-polarizacion

http://www.virtual.unal.edu.co/cursos/ingenieria/2001771/html/cap04/04_06_01.html

http://www.profesormolina.com.ar/tutoriales/trans_campo.htm

http://www.viasatelital.com/proyectos_electronicos/aplicaciones_fet.htm

https://es.wikiversity.org/wiki/Transistor_JFET

http://proton.ucting.udg.mx/materias/vega/Informacion/Jfet.htm

23