§IÖN Tö 2 - elib.vnuf.edu.vnelib.vnuf.edu.vn/bitstream/123456789/5568/1/Huong... · được...
Transcript of §IÖN Tö 2 - elib.vnuf.edu.vnelib.vnuf.edu.vn/bitstream/123456789/5568/1/Huong... · được...
TRƯỜNG ĐẠI HỌC LÂM NGHIỆP - 2018
THS. LÊ MINH ĐỨC
H¦íNG dÉn thÝ nghiÖM
§IÖN Tö 2
1
THS. LÊ MINH ĐỨC
HƯỚNG DẪN THÍ NGHIỆM
ĐIỆN TỬ 2
TRƯỜNG ĐẠI HỌC LÂM NGHIỆP - 2018
2
3
LỜI NÓI ĐẦU
Điện tử 2 là một môn học cơ sở ngành nằm trong chương trình đào tạo
ngành Công nghệ kỹ thuật cơ điện tử. Nội dung của môn học cung cấp cho
người học những kiến thức cơ bản về các linh kiện bán dẫn nhiều mặt ghép, các
mạch khuếch đại ứng dụng, vấn đề ghép tầng khuếch đại, các bộ lọc và nguồn
cung cấp cho mạch điện tử. Kèm theo các chủ đề lý thuyết là các nội dung thực
hành, thí nghiệm tương ứng. Do đó, các nội dung thí nghiệm thực hành có ý
nghĩa rất quan trọng đối với việc học tập môn Điện tử 2. Việc thí nghiệm một
mặt giúp sinh viên kiểm chứng lại những nội dung đã được trình bày trong các
bài giảng lý thuyết, mặt khác giúp sinh viên hiểu rõ hơn nguyên lý hoạt động,
cấu trúc và ứng dụng thực tế của các mạch điện tử, rèn luyện kỹ năng tính toán,
đo lường các thông số và lắp ráp mạch… để phục vụ cho những môn học tiếp
sau và trong quá trình làm việc thực tế sau này.
Để nâng cao năng lực thực hành của sinh viên, Bộ môn Kỹ thuật điện & Tự
động hóa, Trường Đại học Lâm nghiệp đã liên tục nâng cấp, cải tiến và trang bị
mới các bài thí nghiệm phục vụ cho công tác đào tạo theo học chế tín chỉ. Chính
vì vậy, việc biên soạn cuốn bài giảng thực hành phục vụ cho các môn học thuộc
ngành Công nghệ Kỹ thuật cơ điện tử nói chung và môn học Điện tử 2 là rất cần
thiết nhằm đáp ứng nhu cầu về tài liệu hướng dẫn thực hành của sinh viên. Cuốn
bài giảng này vừa cung cấp cho sinh viên cơ sở lý thuyết liên quan đến nội dung
bài thí nghiệm, kỹ năng thực hành thí nghiệm và kiến thức để có thể xử lý và
trình bày được kết quả sau thí nghiệm. Bài giảng được biên soạn phù hợp với
chương trình môn học Điện tử 2 mới nhất đã được Trường Đại học Lâm nghiệp
phê duyệt năm 2014. Tài liệu gồm 08 bài thí nghiệm thuộc các nội dung về linh
kiện bán dẫn, các dạng mắc mạch khuếch đại đơn, ghép các tầng khuếch đại,
mạch khuếch đại ứng dụng sử dụng bộ khuếch đại thuật toán, bộ lọc và mạch tạo
dao động.
Trong quá trình biên soạn tác giả đã nhận được sự góp ý của các đồng
nghiệp trong Bộ môn Kỹ thuật điện & Tự động hóa. Tác giả xin chân thành cảm
ơn những góp ý quý báu của các thầy cô để giúp hoàn thiện cuốn bài giảng này.
4
Mặc dù đã rất cố gắng trong quá trình biên soạn và chỉnh sửa nội dung,
song đây là lần biên soạn đầu tiên nên chắc chắn không thể tránh được sai sót,
rất mong nhận được sự góp ý của các đồng nghiệp và các sinh viên để hoàn
thiện bài giảng trong những lần tái bản sau. Các ý kiến góp ý xin gửi về: Bộ môn
Kỹ thuật điện & Tự động hóa, Khoa Cơ điện & Công trình, Trường Đại học
Lâm nghiệp.
Tác giả
5
DANH MỤC CÁC TỪ VIẾT TẮT
ACV (Alternating Current Voltage): Điện áp xoay chiều
AGC (Auto Gain Control): Tự động điều chỉnh hệ số khuếch đại
AMP (Amplifier/Amplification): Bộ khuếch đại/Sự khuếch đại
BJT (Bipolar Junction Transistor): Transistor lưỡng cực
BPF (Band Pass Filter): Bộ lọc thông dải
BW (Band Width): Độ rộng băng thông
CB (Common Base): Cực gốc chung
CC (Common Collector): Cực góp chung
CD (Common Drain): Máng chung
CE (Common Emitter): Cực phát chung
CG (Common Gate): Cổng chung
CMRR (Common Mode Rejection
Ratio):
Tỷ số nén tín hiệu đồng pha
CS (Common Source): Nguồn chung
D (Drain): Cực máng
dB (Decibel): Đơn vị đo hệ số khuếch đại theo thang
lô ga rít
DCV (Direct Current Voltage): Điện áp một chiều
FET (Field Effect Transistor): Transistor hiệu ứng trường
G (Gate): Cực cửa, cực cổng
HPF (High Pass Filter) Bộ lọc thông cao
IC (Integrated Circuit): Vi mạch tích hợp
Input: Đầu vào
JFET (Junction FET): Transistor hiệu ứng trường cực cửa
tiếp giáp
LPF (Low Pass Filer): Bộ lọc thông thấp
LVDT (Linear Variable Differential
Transformer):
Bộ biến đổi tuyến tính vi sai
MOSFET (Metal Oxide Semiconductor
FET):
Transistor hiệu ứng trường cực cửa
cách ly
NFB (Negative Feed Back): Hồi tiếp âm
6
OA, OPA, OP – AMP (Operation
Amplifier):
Bộ khuếch đại thuật toán
OCL AMP (Output Capacitor Less
Amplifier):
Bộ khuếch đại ghép tụ điện
OTL AMP (Output Transformer Less
Amplifier):
Bộ khuếch đại ghép biến áp
Output: Đầu ra
RIAA (Recording Industry Association
of American Inc):
Hiệp hội Công nghiệp ghi âm Hoa Kỳ
S & H (Sampling & Holding): Lấy và giữ mẫu
S (Source): Cực nguồn
SR (Slew Rate): Tốc độ biến thiên điện áp
Vp (Pinch-Off): Điện áp thắt kênh
Vpp (Voltage peak – peak): Điện áp đỉnh – đỉnh
VVR (Voltage – Variable Resistor): Điện áp – Biến trở
7
Bài mở đầu
GIỚI THIỆU HỆ THỐNG
1. Giới thiệu hệ thống
2. Giới thiệu về nội dung thí nghiệm
3. Giới thiệu về phần cứng
4. Phương pháp thực hiện thí nghiệm
5. Các trang thiết bị của phòng thí nghiệm
8
1. Giới thiệu hệ thống
Nội dung thí nghiệm này là một phần của hệ thống giảng dạy tích hợp dành
cho môn học Điện tử 2, thuộc ngành Công nghệ Kỹ thuật Cơ điện tử. Các mức
độ (độ khó) và phân phối cho các lĩnh vực được thể hiện trong các bảng hệ
thống số 1, 2, 3 và 4. Nội dung thí nghiệm phục vụ cho các ngành cơ điện tử,
điều khiển tự động và bộ phận kỹ thuật điện của trường cao đẳng, đại học.
Đối với cơ sở dạy nghề, nội dung thí nghiệm này cũng sẵn sàng cho việc
thực hành điện tử của các loại nghề khác như máy vi tính, kỹ thuật điện, phân
phối điện công nghiệp, điều khiển thiết bị ngoài các mạch điện tử và tuyến tính
IC thực hành của các loại nghề điện - điện tử và điện tử công nghiệp .
Với bài giảng thí nghiệm này, sinh viên trong các lĩnh vực điện tử có thể thao
tác thuần thục với các mạch cơ bản lắp ráp bởi các thành phần như: điện trở, tụ điện,
cuộn cảm, diode, transistor, IC tuyến tính... và có thể làm các ứng dụng đơn giản.
Bảng 1. Các thí nghiệm trong lĩnh vực điện tử
Lĩnh vực điện tử
Đối tượng
thực hành
Mức 1 Mức 2 Mức 3
1. Thực hành chung 1. Mạch điện tử 1. Lớp video
2. Điện tử cơ bản 2. Máy vi tính 2. Truyền thông
3. Điện 3. Nhạc cụ
4. Ứng dụng khác
Bảng 2. Các thí nghiệm trong lĩnh vực kỹ thuật điện
Lĩnh vực kỹ thuật điện
Đối
tượng
thực
hành
Mức 1 Mức 2 Mức 3
1. Thực hành chung (1), (2) 1. Thực hành điện (1)
1. Thực hành
điện (3): Điện
cao thế và Cơ
điện tử
2. Điện tử cơ bản
2. Thực hành điện (2)
2. Thực hành
điện (4):
Nguồn điện
cung cấp cho
máy vi tính
3. Điện
9
Bảng 3. Các thí nghiệm trong lĩnh vực tự động hóa
Lĩnh vực tự động hóa
Đối tượng
thực hành
Mức 1 Mức 2 Mức 3
1. Điện cơ bản 1. Mạch điện tử (bao
gồm thực hành kỹ
thuật số tuyến tính)
1. Thực hành
điều khiển điện
2. Điện tử cơ bản 2. Cơ khí
3. Thực hành chung 1 2. Thực hành tự động
3. Thực hành
điện công nghiệp 4. Thực hành chung 2
Bảng 4. Các thí nghiệm trong bảo dưỡng thiết bị điện tử
Lĩnh vực tự động hóa
Đối tượng
thực hành
Mức 1 Mức 2 Mức 3
1. Điện tử cơ bản 1. Điện tử cơ bản
1. Điện tử nâng cao
2. Công nghệ âm thanh
3. Lý thuyết VTR
4. Truyền hình số
2. Giới thiệu về nội dung thí nghiệm
Các nội dung của tài liệu “Hướng dẫn thí nghiệm Kỹ thuật Điện tử - tập 2”
gồm 8 bài thí nghiệm có nội dung bám sát với đề cương môn học Điện tử 2 đã
được phê duyệt. Nội dung của từng bài được thiết kế thống nhất về kết cấu, trình
tự nhằm giúp sinh viên dễ dàng theo dõi nội dung từng bài và thuận tiện khi thực
hành/thí nghiệm.
Các bài thí nghiệm bao gồm:
2.1. Thí nghiệm về các đặc tính của FET (KL - 23004)
2.1.1. Các đặc tính của JFET
2.1.2. Các đặc tính của MOSFET
2.2. Thí nghiệm về các mạch khuếch đại dùng FET (KL - 23004)
2.2.1. Mạch khuếch đại nguồn chung (CS) dùng JFET - tự phân cực
2.2.2. Mạch khuếch đại nguồn chung (CS) dùng JFET - phân cực cố định
2.2.3. Mạch khuếch đại máng chung (CD) dùng JFET - tự phân cực
2.2.4. Mạch khuếch đại máng chung (CD) dùng JFET - phân cực cố định
2.2.5. Mạch khuếch đại nguồn chung (CS) dùng MOSFET - tự phân cực
2.2.6. Mạch khuếch đại nguồn chung (CS) dùng MOSFET - phân cực phân chia
điện áp
10
2.3. Thí nghiệm về ghép tầng khuếch đại (KL - 23005, 23006, 23007)
2.3.1. Ghép tầng khuếch đại bằng RC
2.3.2. Ghép tầng khuếch đại trực tiếp
2.3.3. Mạch khuếch đại đẩy - kéo
2.3.4. Mạch khuếch đại OTL
2.3.5. Mạch khuếch đại OCL
2.3.6. Mạch khuếch đại dùng IC
2.4. Thí nghiệm về các đặc tính của bộ khuếch đại thuật toán OA (KL - 23012)
2.4.1. Mạch khuếch đại vi sai
2.4.2. Đo lường các đặc tính cơ bản của bộ khuếch đại thuật toán
a. Trở kháng vào.
b. Trở kháng ra.
c. Băng thông.
d. Tốc độ biến thiên.
e. Điện áp lệch không - đầu vào đảo.
f. Điện áp lệch không - đầu vào không đảo.
2.5. Thí nghiệm về các mạch khuếch đại cơ bản dùng OA (KL - 23013)
2.5.1. Mạch khuếch đại đảo
2.5.2. Mạch khuếch đại không đảo
2.5.3. Mạch theo điện áp
2.5.4. Mạch trừ
2.5.5. Mạch cộng
2.5.6. Mạch điện áp không đổi
2.5.7. Mạch dòng điện không đổi
2.5.8. Mạch vi phân
2.5.9. Mạch tích phân
2.6. Thí nghiệm về ứng dụng của bộ khuếch đại thuật toán (KL - 23014,
23015)
2.6.1. Mạch khuếch đại lô ga rít
2.6.2. Mạch tách sóng đỉnh
2.6.3. Mạch chỉnh lưu chính xác
2.6.4. Mạch điều áp
2.6.5. Mạch lấy và giữ mẫu
2.6.6. Mạch khuếch đại nhạc cụ
11
2.7. Thí nghiệm về mạch lọc (KL - 23015, 23016)
2.7.1. Mạch lọc thông cao
2.7.2. Mạch lọc thông thấp
2.7.3. Mạch lọc thông dải
2.7.4. Mạch khuếch đại RIAA
2.7.5. Mạch điều khiển âm điệu
2.7.6. Mạch khuếch đại đảo với một nguồn cung cấp
2.8. Thí nghiệm về mạch tạo dao động (KL - 23008, 23009)
2.8.1. Mạch dao động tần số thấp dùng RC
2.8.2. Mạch dao động cao tần
2.8.3. Mạch dao động dùng thạch anh
3. Giới thiệu về phần cứng
Công cụ thí nghiệm này được chia thành hai phần chính sau:
3.1. Bảng Module thí nghiệm
Bao gồm các module KL - 23.001 ~ KL23017.
3.2. Hệ thống chính
Đặc điểm kỹ thuật của hệ thống chính (bao gồm tất cả các đặc điểm kỹ
thuật của các mục được liệt kê trong hệ thống chính):
A. Nguồn cung cấp điện của hệ thống chính là AC 110V/220VAC 10%,
50/60Hz.
B. 1680 điểm chấm điện được lắp ráp và cố định trên bảng điều khiển của
hệ thống chính. Như vậy, hệ thống chính của công cụ thí nghiệm tuyến tính này
có thể được sử dụng độc lập trong các thí nghiệm.
C. 4 bộ module cố định được cố định trên bảng điều khiển của hệ thống
chính. Như vậy, hệ thống chính của công cụ thí nghiệm này có thể được sử dụng
trong thí nghiệm với bảng Module bất cứ lúc nào.
Các thông số của hệ thống chính:
- Nguồn cung cấp một chiều DC:
1) 3V, 18V, 1A: Có thể điều chỉnh;
2) 5V, 12V, 0,3A: Đầu ra cố định.
- Nguồn cung cấp xoay chiều AC:
1) -9V ~ 0V ~ 9V: đầu ra cố định;
2) Dòng điện ra tối đa: 500mA;
3) Có bảo vệ quá tải đầu ra.
12
- Máy phát chức năng:
1) Dạng sóng đầu ra: hình sin, vuông, tam giác;
2) Tần số đầu ra: 10Hz ~ 100KHz, 4 mức điều chỉnh, có thể điều chỉnh
được liên tục;
3) Độ chính xác: ±5% của giá trị thực;
4) Điện trở đầu ra: 50Ω;
5) Điện thế đầu ra:
≥ 18 Vpp (mạch vòng hở);
≥ 9 Vpp ( với tải 50Ω).
- Ampe kế và vôn kế kỹ thuật số:
1) Khoảng điện thế DC: 2V, 200V;
2) Độ chính xác của điện thế DC: ± 0,3% của phần đọc + 1digit;
3) Khoảng dòng điện DC: 200µA, 2000mA;
4) Độ chính xác của dòng DC: ±0,5% của phần đọc + 1digit.
- Ampe kế và vôn kế tương tự:
1) Dòng điện AC: 0~100mA~1A;
2) Điện thế AC: 0~15 V;
3) Dòng DC: 0~100mA~1A;
4) Điện thế DC : 0~20V.
- Loa: một loa 8Ω, 0,25W có mạch driver.
- Biến trở:
1) 1KΩ, 0,25W biến trở có 3 cực (A,B,C);
2) 10KΩ, 0,25W biến trở có 3 cực (A,B,C);
3) 100KΩ, 0,25W biến trở có 3 cực (A,B,C);
4) 1MΩ, 0,25W biến trở có 3 cực (A,B,C).
- Các phụ kiện kèm theo hệ thống chính:
1) Dây nối 2mm: 0,65mm, dài 300mm, màu đỏ x 3;
2) Dây nối 2mm: 0.,65mm, dài 300mm, màu đen x 2;
3) Sách hướng dẫn sử dụng x 1;
4) Dây nguồn x 1;
5) Màn che bụi x 1.
- Phụ kiện kèm theo module thí nghiệm:
1) Dây nối 2mm: 2mm, dài 300mm, màu đỏ x 5;
2) Dây nối 2mm: 2mm, dài 300mm, màu đen x 5;
13
3) Dây nối 2mm: 2mm, dài 300mm, màu trắng x 5;
4) Dây nối 2mm: 2mm, dài 300mm, màu vàng x 5;
5) Dây nối 2mm: 2mm, dài 300mm, màu xanh lam x 5;
6) Ghim mạch: 10mm x 10.
3.3. Sử dụng một cách tối ưu
- Đồng hồ vạn năng tương tự chủ yếu được sử dụng để đo lường đặc tính
của chất bán dẫn và giá trị hiệu dụng của ACV, điện áp và dòng điện lớn…
- Đồng hồ vạn năng kỹ thuật số được sử dụng chủ yếu là đo điện áp và
dòng điện nhỏ…
- Sử dụng loa nên chú ý đến các đặc điểm kỹ thuật.
- Các chiết áp: VR1K, VR10K, VR100K, VR1M được cố định trong bảng
hệ thống chính và thường được sử dụng bởi tất cả các module thí nghiệm.
4. Phương pháp thực hiện thí nghiệm
(1) Công cụ thí nghiệm này có thể được sử dụng để giảng dạy dựa trên
năng lực học tập của sinh viên. Đó là, những sinh viên có năng lực học tập tốt
hơn có thể sử dụng các bài thí nghiệm để làm thực hành áp dụng tiếp. Các sinh
viên có khả năng học tập hạn chế hơn có thể học tập sử dụng công cụ thử
nghiệm (module) là mục tiêu.
(2) Mỗi bài trong tập bài giảng hướng dẫn thí nghiệm này được quy định
với một mục tiêu học tập. Bằng cách hướng dẫn cơ bản, giảng viên có thể yêu
cầu sinh viên nghiên cứu nội dung các bài thí nghiệm trước khi tiến hành. Khi
làm như vậy, sinh viên không chỉ có thể hiểu được kết quả thí nghiệm mà còn
hiểu được lý do tại sao có kết quả đó ở mỗi thí nghiệm. Như vậy, sẽ dễ dàng hơn
cho sinh viên trong quá trình học tập.
(3) Tập bài giảng thí nghiệm này có nhiều dữ liệu tham khảo. Mỗi bài được
thiết kế liên tục, từ cơ bản đến nâng cao. Sinh viên có thể làm mỗi thí nghiệm
theo lịch trình và nội dung cụ thể do giảng viên xác định.
(4) Việc sử dụng bộ thí nghiệm này xem xét việc thực hiện dựa trên
nguyên tắc phân nhóm thí nghiệm với khoảng thời gian có hạn. Để giúp sinh
viên có thể tiếp thu tốt nhất nội dung các bài thí nghiệm trong thời gian giới hạn,
phần lắp ráp (điện tử, cách làm việc) chiếm tỷ lệ nhỏ (nếu cần thiết, giảng viên
có thể yêu cầu sinh viên tìm hiểu trước quy trình lắp ráp).
(5) Ngoài các thí nghiệm, trong tập bài giảng thí nghiệm này cũng có phần
mô phỏng sửa chữa các lỗi xuất hiện trong khi làm thí nghiệm và câu hỏi, bài
14
tập (các câu hỏi trắc nghiệm và các bài thực hành). Giảng viên có thể sử dụng
mô phỏng sửa chữa các lỗi để làm đánh giá việc học.
(6) Nội dung của tập bài giảng thí nghiệm này nhấn mạnh cả lý thuyết và
thực hành. Nó chứa nhiều dữ liệu có liên quan và do đó là một cuốn sách rất tốt
cho việc tự học của sinh viên. Đối với các giảng viên, nó cũng là tài liệu tham
khảo thuận tiện.
(7) Mỗi thí nghiệm trong bài giảng thí nghiệm này mô tả các bước thí
nghiệm và các mẫu biểu ghi lại kết quả cho mỗi thí nghiệm. Sinh viên phải làm
tất cả để có thể làm quen với tất cả các công cụ và hiểu ý nghĩa của từng kết quả.
5. Các trang thiết bị của phòng thí nghiệm
Dụng cụ được sử dụng trong công cụ thí nghiệm này bao gồm các dụng cụ
đo (đồng hồ vạn năng, đồng hồ kỹ thuật số), máy phát tín hiệu tần số dưới
100KHz (sóng sin, vuông, tam giác) đã được cài đặt. Các dụng cụ khác, chẳng
hạn như sóng, máy phát tín hiệu tần số cao, phải được chuẩn bị bởi người sử
dụng. Nguồn cung cấp DC tối đa trong công cụ thí nghiệm này là +18V. Công
suất trong thí nghiệm khuếch đại được thay đổi tương ứng với điện áp nguồn.
Nếu muốn nâng cao công suất, cần thiết phải sử dụng một loa ngoài với công suất
lớn hơn (chẳng hạn như 30W/8 ).
15
Bài 1
THÍ NGHIỆM VỀ CÁC ĐẶC TRƯNG CỦA TRANSTISOR TRƯỜNG
(Field Effect Transistor – FET)
1.1. Mục tiêu
1.2. Tóm tắt lý thuyết
1.3. Thiết bị, vật tư thí nghiệm
1.4. Nội dung thí nghiệm
1.5. Thảo luận về kết quả thí nghiệm
1.6. Ôn tập - vận dụng
1.7. Các biểu ghi kết quả
16
1.1. Mục tiêu
- Đo được dòng ID bão hòa và điện áp thắt kênh Vp của JFET (Junction
Field Effect Transistor).
- Đo được dòng ID bão hòa và điện áp thắt kênh Vp của MOSFET (Metal
Oxide Semiconductor Field Effect Transistor).
1.2. Tóm tắt lý thuyết
1.2.1. Một số thuật ngữ
- JFET (Junction Field Effect Transistor): Transistor trường cực cửa tiếp giáp.
- MOSFET (Metal Oxide Semiconductor Field Effect Transistor):
Transistor trường cực cửa cách ly.
- G (Gate): Cực cửa (cổng); D (Drain): Cực máng; S (Source): Cực nguồn.
- Vp, VGS(cutoff): Điện áp khóa kênh, cắt kênh (Pinch-off, cutoff) giữa cực G, S.
- Idss: Cường dộ dòng điện cực D, S bão hòa.
- Quan hệ giữa dòng Id và điện áp thắt kênh:
(1-1)
1.2.2. Nguyên lý cơ bản
Transistor là một loại linh kiện điều khiển cường độ dòng điện và nó tạo ra
cường độ dòng điện bao gồm dòng điện tử và dòng lỗ trống. Loại linh kiện này
gọi là transistor lưỡng cực.
Transistor trường (FET) là một loại linh kiện đơn cực, trong đó cường độ
dòng điện của FET kênh n được hình thành bởi dòng điện tử và cường độ dòng
điện của FET kênh p được hình thành bởi dòng lỗ trống (hole flow). FET là linh
kiện điện tử được điều khiển bằng điện áp.
FET có thể thực hiện các chức năng giống như transistor lưỡng cực, chỉ
khác về điều kiện phân cực và các đặc trưng. Do đó, khi sử dụng FET cần chú ý
tới các ưu điểm và hạn chế của FET cho phù hợp với mục đích, yêu cầu cụ thể.
a) Các đặc trưng của FET:
- FET có trở kháng vào cao, thường khoảng 100M.
- FET tương đối độc lập với nhiệt độ, trong khi BJT rất nhậy cảm với
nhiệt độ.
- Nhiễu nội tại của FET thấp hơn so với BJT, phù hợp với các tầng đầu của
bộ khuếch đại ở mức biên độ thấp (chẳng hạn như tầng khuếch đại đầu).
17
- Trong quá trình hoạt động ổn định nhiệt của FET là cao hơn so với BJT.
Tuy nhiên, FET cũng có một số hạn chế: So với BJT, tín hiệu đầu ra có
băng tần nhỏ hơn và FET dễ bị hư hỏng hơn do tĩnh điện.
b) Phân loại, ký hiệu FET: được mô tả trong bảng 1.1.
Bảng 1.1. Các loại FET và ký hiệu
Phân loại Ký hiệu
FET
JFET
JFET-n
JFET-p
MOSFET
Kênh đặt sẵn
Kênh đặt sẵn - n
Kênh đặt sẵn - p
Kênh cảm ứng
Kênh cảm ứng – n
Kênh cảm ứng - p
1.2.3. Các họ đặc tuyến của JFET
a) Họ đặc tuyến ra:
Đối với FET nói chung và JFET nói riêng, giá trị dòng ID phụ thuộc mạnh
vào giá trị của VDS và VGS. Nếu giữ VGS = const và cho VDS biến đổi theo ta thu
được đặc tuyến ra của JFET là quan hệ của ID và VDS theo biểu thức:
(1-2)
18
Tập hợp các đặc tuyến ra của JFET
tương ứng với các giá trị VGS = const khác
nhau ta thu được họ đặc tuyến ra.
Nếu VGS tăng lên, sự khuếch tán sẽ
được tạo ra ngay lập tức trong các kênh để
có cường độ dòng điện cần thiết tạo ra vùng
cắt kênh. Đường cong tương ứng VGS = -1V
được thể hiện trong hình 1.1.a. Từ kết quả
này ta thấy điện áp cực cổng như một bộ
điều khiển có khả năng làm giảm cường độ
dòng ID. Nếu VGS > 0 (đối với JFET - p),
cường độ dòng ID sẽ tăng từ Idss (hình 1.1.b).
Nếu VGS liên tục tăng, cường độ dòng ID sẽ
tăng tương ứng. Khi VGS đạt đến một giá trị
nhất định, cường độ dòng ID giảm xuống
bằng 0 và độc lập với giá trị của VDS. Điện
áp VGS (điện áp cổng - nguồn) tại thời điểm
này gọi là điện áp thắt (pinch - off voltage), thường được ký hiệu là Vp hoặc
VGS(cutoff). Từ hình 1.1 ta thấy Vp < 0 với JFET - n và ngược lại với JFET - p.
b) Họ đặc tuyến truyền đạt:
Trường hợp khác, khi giữ VDS = const và cho VGS biến đổi ta thu được đặc
tuyến truyền đạt của JFET là quan hệ của ID và VGS theo biểu thức:
(1-3)
Ở đường cong đặc tính này, điểm Idss và Vp là quan trọng nhất. Nó cho
phép xác định được dòng điện máng cực đại và điện áp thắt kênh và đây cũng
là hai điểm nằm trên hai trục tọa độ. Hai tham số này có thể tìm được từ công
thức (1-1):
Từ công thức (1-1) ta có:
Cho VGS = 0 Id = Idss
Cho Id = 0 VGS = Vp
a) Đặc tuyến ra của JFET-n
b) Đặc tuyến ra của JFET-p
Hình 1.1. Đặc tuyến ra của
JFET-n, JFET-p
19
Hình 1.2. Đặc tuyến truyền đạt và đặc tuyến ra của JFET
Phân cực cho JFET làm việc thường được thiết kế ở giữa của đặc tuyến
truyền đạt. Hình 1.3.a mô tả mạch đo Id (VGS = 0) và hình 1.3.b mô tả mạch đo
Vp (trong mạch này VGS là một điện áp âm).
a) b)
Hình 1.3. Mạch đo dòng Id (a) và điện áp cắt Vp (b)
1.2.4. Các họ đặc tuyến của MOSFET
a) Đặc tuyến truyền đạt và đặc tuyến ra của MOSFET kênh đặt sẵn
a) Đặc tuyến truyền đạt b) Đặc tuyến ra
Hình 1.4. Các họ đặc tuyến của MOSFET kênh đặt sẵn loại n
Hình 1.4 mô tả đặc tuyến truyền đạt và đặc tuyến ra của MOSFET kênh đặt
sẵn loại n. Ta thấy đặc tuyến này tương tự như của JFET nhưng trong thực tế
người ta hay sử dụng MOSFET hơn vì ở đặc tuyến ra của MOSFET có thể làm
việc được với cả điện áp VGS > 0. Đối với MOSFET kênh đặt sẵn loại p, đặc
20
tuyến truyền đạt và đặc tuyến ra được biểu diễn ở hình 1.5. Từ hình vẽ thấy
chiều của đặc tuyến truyền đạt và dấu của VGS của MOSFET kênh đặt sẵn loại p
ngược so với loại n.
Hình 1.5. Đặc tuyến truyền đạt và đặc tuyến ra
của MOSFET kênh đặt sẵn loại p
b) Đặc tuyến truyền đạt và đặc tuyến ra của MOSFET kênh cảm ứng
Đối với MOSFET kênh cảm ứng, không tồn tại kênh dẫn điện ban đầu giữa
cực D và cực S. Khi đưa vào giữa cực G, S một điện trường phù hợp (VGS > 0)
sẽ hình thành dòng các điện tử di chuyển từ cực S về cực D. Do đó hình thành
dòng Id có chiều từ cực D tới cực S. Quan hệ giữa dòng điện Id và điện áp VGS
biểu thị bởi công thức:
Id = K(VGS – VT)2 (1-4)
Với giá trị K thường là 0,3mA/V2 và khi VGS = 0 thì dòng Id không tồn tại.
Đối với MOSFET kênh cảm ứng loại n và loại p, đặc tuyến truyền đạt và
đặc tuyến ra được biểu diễn ở hình 1.6 và hình 1.7.
Hình 1.6. Đặc tuyến truyền đạt và đặc tuyến ra
của MOSFET kênh cảm ứng loại n
21
1.3. Thiết bị, vật tư thí nghiệm
- Bộ thí nghiệm KL - 2001.
- Module thí nghiệm KL - 23004.
- Các linh kiện và mạch được gắn trên module KL - 23004.
- Đồng hồ vạn năng.
- Nguồn cung cấp một chiều.
- Các jack và dây nối đi kèm bộ thí nghiệm.
1.3. Nội dung thí nghiệm
1.3.1. Thí nghiệm về các đặc trưng của JFET
1.4.1.1. Đo dòng cực máng bão hòa (Idss)
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 1.8. Thí nghiệm đo dòng Idss của JFET
Bước 1: Gắn và cố định khối KL - 23004 lên bảng mạch KL - 2001;
Bước 2: Quan sát sơ đồ nguyên lý ở hình 1.8a và gắn các ghim mạch theo
như sơ đồ hình 1.8b;
Bước 3: Kết nối ampe kế để đo Idss;
Hình 1.7. Đặc tuyến truyền đạt và đặc tuyến ra
của MOSFET kênh cảm ứng loại p
22
Bước 4: Kết nối cực G tiếp đất, điều chỉnh Vdd trong khoảng từ 3 18VDC,
sau đó quan sát và ghi lại giá trị dòng Id tương ứng với từng giá trị điện áp Vdd.
b) Kết quả thí nghiệm: ghi trong bảng TN1-1.
1.4.1.2. Đo dòng cực cửa – nguồn (Igs)
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 1.9. Thí nghiệm đo dòng Igs của JFET
Bước 1: Quan sát mạch ở hình 1.9a và gắn các ghim mạch như hình vẽ 1.9b;
Bước 2: Kết nối ampe kế để đo dòng Igs;
Bước 3:
- Kết nối nguồn +5V với Vo, nối cực D, S tiếp đất tương ứng. Sau đó quan
sát và ghi lại giá trị dòng Io;
- Kết nối nguồn -5V với Vo, nối cực D, S tiếp đất tương ứng. Sau đó quan
sát và ghi lại giá trị dòng Io;
b) Kết quả thí nghiệm: Ghi trong bảng TN1-2.
1.4.1.3. Đo điện áp thắt kênh Vp (Vgs(cutoff))
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 1.10. Thí nghiệm đo điện áp thắt kênh Vp của JFET
Bước 1: Quan sát mạch ở hình 1.10a và gắn các ghim mạch như hình vẽ
1.10b;
23
Bước 2: Kết nối ampe kế để đo dòng Id;
Bước 3: Điều chỉnh VR4 (VR1M) để dòng Id = 0;
Bước 4: Khi Id = 0, sử dụng vôn kế để đo Vgs(off);
b) Kết quả thí nghiệm: ghi trong bảng TN1-3.
1.3.2. Thí nghiệm về các đặc trưng của MOSFET
1.4.2.1. Đo dòng cực máng bão hòa (Idss)
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 1.11. Thí nghiệm đo dòng Idss của MOSFET
Bước 1: Quan sát sơ đồ nguyên lý ở hình 1.11a và gắn các ghim mạch theo
như sơ đồ hình 1.11b;
Bước 2: Kết nối ampe kế để đo Idss;
Bước 3: Kết nối cực G tiếp đất, điều chỉnh Vdd trong khoảng từ 3
18VDC, sau đó quan sát và ghi lại giá trị dòng Id tương ứng với từng giá trị điện
áp Vdd.
b) Kết quả thí nghiệm: ghi trong bảng TN1-4.
1.4.2.2. Đo điện áp thắt kênh Vp (Vgs(cutoff))
a) Quy trình thí nghiệm:
Bước 1: Quan sát mạch ở hình 1.12a và gắn các ghim mạch như hình vẽ
1.12b;
Bước 2: Kết nối ampe kế để đo dòng Id;
Bước 3: Nối nguồn -12V với Vgg, nối nguồn +12V với Vdd;
Bước 4: Điều chỉnh VR4 (VR 1M) để dòng Id = 0;
Bước 5: Khi Id = 0, sử dụng vôn kế để đo Vgs (Vp);
Bước 6: Điều chỉnh VR4 để Vgs = 0V và Vdd = 3 ÷ 18V. Sau đó quan sát và
ghi lại giá trị dòng Id tương ứng với từng giá trị điện áp.
24
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 1.12. Thí nghiệm đo điện áp thắt kênh Vp của MOSFET
b) Kết quả thí nghiệm: Ghi trong bảng TN1-5.
1.4. Thảo luận về kết quả thí nghiệm
Sau khi học xong bài này, chúng ta đã khảo sát các đặc tính của FET và có
thể lựa chọn FET thay vì transistor lưỡng cực ở các thiết bị khuếch đại khác
nhau. FET có thể được dùng trong các mạch tiền khuếch đại (Pre - amplifier),
trong mạch tích hợp và chuyển mạch điện tử…
Hai loại FET thường được sử dụng rộng rãi là JFET và MOSFET. Chúng ta
cần nhớ rõ ký hiệu của từng loại trong sơ đồ mạch và phạm vi ứng dụng. Cụ thể,
JFET hay được sử dụng trong các mạch rời rạc còn MOSFET thường được dùng
trong các IC mật độ lớn.
Một lưu ý nữa là không được chạm tay vào các cực của FET trong quá
trình đang sử dụng FET vì hiện tượng tĩnh điện và nên bảo quản FET trong các
hộp thiếc để bảo vệ chúng khỏi sự phá hủy do nhiệt độ.
1.5. Ôn tập - vận dụng
Để nắm vững các chủ đề của bài thí nghiệm, sinh viên cần trả lời các câu
hỏi trắc nghiệm và hoàn thành bài tập cho dưới đây:
Câu 1. Đâu là ký hiệu của JFET kênh n trong các hình vẽ dưới đây?
A. Hình 1 B. Hình 2 C. Hình 3
Câu 2. Đâu là ký hiệu của MOSFET kênh cảm ứng loại n trong các hình vẽ
dưới đây?
A. Hình 1 B. Hình 2 C. Hình 3
25
Câu 3. Tên viết tắt ba cực của FET là:
A. B, C, E B. E, B1, B2 C. G, D, S
Câu 4. Với Idss, tìm phát biểu sai:
A. Là dòng thắt kênh của cực D, S
B. Là dòng cắt khi VGS = 0
C. Là dòng bão hòa cực D - S
Câu 5. Với Vp, tìm phát biểu sai:
A. Là điện áp thắt kênh
B. Là phân cực ngược giữa G và S để FET thắt kênh
C. Là điện áp cần thiết cấp tới cực D để FET làm việc
Bài tập: Tra cứu các thông số kỹ thuật của các loại FET có mã hiệu sau
cho trong bảng sau đây:
Mã
hiệu Ứng dụng
Cấu
tạo
VGD
O
Pd
(mW)
Igss
(max)
Idss (mA) Vp VDS
(MOS) (min) (max) (min) (max)
2SK15 Tần số thấp
Nhiễu thấp
JFE
T -20 100
-
0,1nA 0,45 5 -0,65 -5
2SK19
2SK30
2SK113
3SJ11
1.6. Các biểu ghi kết quả thí nghiệm
Bảng TN1-1. Kết quả đo dòng Idss của JFET
Vdd 3V 4V 5V 7V 9V 12V 15V 18V
Idss
Bảng TN1-2. Kết quả đo dòng Igs tương ứng với điện áp
Vgs > 0 (< 0) của JFET
Vgs Igs
+5V
-5V
Bảng TN1-3. Kết quả đo điện áp thắt kênh Vp của JFET
Id = 0 Vp = VGS(off)
=…………………………………………..(V)
26
Bảng TN1-4. Kết quả đo dòng Idss của MOSFET
VGS = 0
Vdd 3V 4V 5V 7V 9V 12V 15V 18V
Idss
Bảng TN1-5. Kết quả đo điện áp thắt kênh Vp của MOSFET
Vp
=………………….(V)
VGS ID
0V
0mA
TÀI LIỆU THAM KHẢO BÀI 1
1. Đỗ Xuân Thụ (2008). Kỹ thuật điện tử. Nxb Giáo Dục.
2. Đỗ Xuân Thụ (2008). Bài tập Kỹ thuật điện tử. Nxb Giáo dục.
3. K&H MFG CO, LTD (2015). Hướng dẫn sử dụng bộ thí nghiệm điện tử
KL-200: quyển I, II.
4. K&H MFG CO, LTD (2015). LINEAR CIRCUIT LAB KL-200 (I), (II):
MODULE EXPERIMENT MANUAL
5. K&H MFG CO, LTD (2015). LINEAR CIRCUIT LAB KL-200:
TEACHER HANDBOOK
27
Bài 2
THÍ NGHIỆM VỀ MẠCH KHUẾCH ĐẠI FET
2.1. Mục tiêu
2.2. Tóm tắt lý thuyết
2.3. Thiết bị, vật tư thí nghiệm
2.4. Nội dung thí nghiệm
2.5. Thảo luận về kết quả thí nghiệm
2.6. Sửa chữa lỗi mô phỏng
2.7. Ôn tập – vận dụng
2.8. Các biểu ghi kết quả
28
2.1. Mục tiêu
- Sinh viên phân biệt được các phương pháp phân cực cho FET.
- Lắp ráp các dạng mắc mạch cơ bản cơ bản của FET: nguồn chung (CS),
máng chung (CD).
- Đo lường, tính toán các thông số cơ bản của mạch khuếch đại dùng FET:
điện áp vào/ra, hệ số khuếch đại, độ lệch pha… Thông qua đó giúp sinh viên
hiểu được nguyên lý hoạt động của mạch khuếch đại dùng FET khác nhau.
2.2. Tóm tắt lý thuyết
2.2.1. Một số thuật ngữ
Ba thông số quan trọng nhất của FET được mô tả như sau:
- Hỗ dẫn truyền đạt (gm):
(2-1)
- Điện trở vi phân đầu ra (rd):
(2-2)
- Hệ số khuếch đại điện áp ():
(2-3)
Trong ba công thức trên, id, Vgs và Vds tương ứng là:
id: Cường độ dòng điện cực máng (dòng điện ra) xoay chiều.
Vgs: Điện áp xoay chiều đưa tới cực G và S (tín hiệu nhỏ).
Vds: Điện áp xoay chiều tạo ra trên cực D và S.
2.2.2. Nguyên lý cơ bản
2.2.2.1. Các dạng phân cực cho FET
a) Phân cực cố định (được mô tả ở hình 2.1)
Hình 2.1a mô tả phân cực cố định cho JFET kênh p, trong đó Vdd cung cấp
Vds và Id, và Vgg cung cấp Vgs. Hình 2.1b biểu diễn đặc tuyến ra và điểm làm
việc tĩnh Q. Từ phương trình của mạch đầu ra Vdd = Id.Rd + Vds, đường tải một
chiều có dạng đường thẳng, ta xác định được 2 điểm nằm trên 2 trục tọa độ:
Khi Id = 0 Vdd = Vds = -20V (điểm A).
Khi Vds = 0 Id = Vdd/Rd = -20V/2,5K = -8mA (điểm B).
Đường thẳng nối giữa các điểm A và B là đường tải một chiều.
29
a) Sơ đồ nguyên lý b) Đặc tuyến ra và điểm làm việc
tĩnh Q
Hình 2.1. Phân cực cố định cho JFET kênh p
Bởi vì Ri là rất lớn nên Ig = 0 và cực S nối đất nên Vs = 0 Vg – Vs = 2V.
Điểm làm việc tĩnh Q (VdsQ, IdQ) có thể xác định bằng giao điểm giữa
đường tải một chiều và đường cong tương ứng với Vgs = 2V hoặc cũng có thể
tính được từ hai phương trình:
VdsQ = Vdd – IdQ.Rd
IdQ = Idss.(1 – VgsQ/Vp)2
b) Phân cực tự động (được mô tả ở hình 2.2)
a) Sơ đồ nguyên lý b) Đặc tuyến ra
Hình 2.2. Phân cực tự động cho JFET kênh n
Sơ đồ phân cực này chỉ dùng một nguồn Vdd, quá trình phân cực cho JFET
được diễn ra khi điện áp tại cực G và cực S thỏa mãn Vgs < 0.
Do Ri rất lớn, Ig = 0, Vrg = Vg = 0, Vs = Is.Rs = Id.Rs:
Vgs = Vg – Vs = 0 – Vs = -Id.Rs.
Từ phương trình của mạch đầu ra Vdd = Id.Rd + Vds + Id.Rs, đường tải một
chiều có dạng đường thẳng, ta xác định được 2 điểm nằm trên 2 trục tọa độ:
Khi Id = 0 Vdd = Vds = 12V (điểm A).
Khi Vds = 0 Id = Vdd/(Rd + Rs) = 12V/(1K + 2K) = 4mA (điểm B).
Đường thẳng nối giữa các điểm A và B là đường tải một chiều.
30
Các điểm làm việc tĩnh là giao điểm của đường tải một chiều với đường
cong của Vgs.
c) Phân cực phân chia điện áp
Hình 2.3. Sơ đồ phân cực phân chia điện áp cho JFET kênh n
Hình 2.3 mô tả mạch phân cực phân chia điện áp của JFET kênh n, trong
đó giá trị Vg 0. Các giá trị Vgs, Id và tọa độ điểm làm việc tĩnh Q được xác định
tương tự như đối với trường hợp tự phân cực:
Hình 2.4. Sơ đồ phân cực phân chia điện áp cho MOSFET
kênh đặt sẵn loại n
Mạch phân cực loại này có thể áp dụng với MOSFET. Hình 2.4 mô tả mạch
phân cực phân chia điện áp cho MOSFET kênh đặt sẵn loại n. Ta xác định tọa
độ của điểm làm việc tĩnh Q.
Theo định lý Thevenin:
VgsQ = VgQ – VsQ = VgQ
31
VdsQ = Vdd – Id.(Rs + Rd)
2.2.2.2. Các cách mắc mạch khuếch đại cơ bản dùng FET
Các sơ đồ khuếch đại dùng FET (phân tích tín hiệu nhỏ) thường được mắc
theo 3 cách:
- Nguồn chung CS (Common Source) CE (transistor lưỡng cực).
- Máng chung CD (Common Drain) CC (transistor lưỡng cực).
- Cổng chung CG (Common Gate) CB (transistor lưỡng cực).
Tuy nhiên với cách mắc thứ 3 (CG) thường ít được sử dụng khi phân tích
tín hiệu nhỏ (về mặt tần số) nên ở đây ta tập trung phân tích hai cách mắc CS
và CD.
a) Bộ khuếch đại CS (hình 2.5)
- Hệ số khuếch đại điện áp:
- Trở kháng ra:
- Tín hiệu đầu ra ngược pha tín hiệu đầu vào (lệch pha 1800).
a) Sơ đồ nguyên lý b) Sơ đồ tương đương
Hình 2.5. Bộ khuếch đại CS dùng JFET kênh n
b) Bộ khuếch đại CD (hình 2.6)
a) Sơ đồ nguyên lý b) Sơ đồ tương đương
Hình 2.6. Bộ khuếch đại CD dùng JFET kênh n
32
- Hệ số khuếch đại điện áp:
- Trở kháng vào rất lớn: Zi =
- Trở kháng ra:
- Tín hiệu đầu ra đồng pha tín hiệu đầu vào.
2.3. Thiết bị, vật tư thí nghiệm
- Bộ thí nghiệm KL - 2001.
- Module thí nghiệm KL - 23004.
- Các linh kiện và mạch được gắn trên module KL - 23004.
- Đồng hồ vạn năng.
- Nguồn cung cấp một chiều.
- Các jack và dây nối đi kèm bộ thí nghiệm.
2.4. Nội dung thí nghiệm
2.4.1. Mạch khuếch đại CS dùng JFET (tự phân cực)
a) Quy trình thí nghiệm
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 2.7. Thí nghiệm mạch khuếch đại CS dùng JFET (tự phân cực)
Bước 1: Gắn và cố định khối KL-23004 lên bảng mạch KL-2001.
Bước 2: Quan sát sơ đồ nguyên lý ở hình 2.7a và gắn các ghim mạch theo
như sơ đồ hình 2.7b (R12 = 3.3k, C3 = 22F).
Bước 3: Sử dụng vôn kế (DCV) để đo VGS và VD (sụt áp trên điện trở R12).
Sau đó ghi lại giá trị đo được.
Bước 4: Kết nối bộ phát tín hiệu trong thiết bị đầu cuối với đầu vào (IN) và
kết nối máy hiện sóng cho thiết bị đầu cuối với đầu ra (OUT1).
33
Bước 5: Điều chỉnh đầu ra của máy phát tín hiệu tới tần số 1KHz sóng hình
sin và tăng dần dần biên độ để các dao động có thể hiển thị dạng sóng đầu ra tối
đa mà không bị biến dạng. Tại tần số đó, sử dụng máy hiện sóng để đo dạng
sóng ở đầu ra (OUT1). Quan sát và ghi lại các kết quả đo được.
Bước 6: Thay đổi giá trị R12 đến R16 = 6.8k. Sau đó lặp lại các bước (3),
(4), (5). Ghi, vẽ lại kết quả quan sát và đo được.
Bước 7: Nối tiếp R12 đến 3.3k và không kết nối C3. Sau đó lặp lại các
thao tác ở bước (5). Ghi, vẽ lại kết quả quan sát và đo được.
b) Kết quả thí nghiệm: Ghi trong bảng TN2-1.a, b, c.
2.4.2. Mạch khuếch đại CS dùng JFET (phân cực chia điện áp)
a) Quy trình thí nghiệm
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 2.8. Thí nghiệm mạch khuếch đại CS dùng JFET
(phân cực chia điện áp)
Bước 1: Quan sát mạch ở hình 2.8a và gắn các ghim mạch như hình vẽ 2.8b
Bước 2: Sử dụng vôn kế (DCV) để đo VG, VS. Từ đó tính VGS = VG – VS.
Bước 3: Kết nối bộ phát tín hiệu trong thiết bị đầu cuối với đầu vào (IN) và
kết nối máy hiện sóng cho thiết bị đầu cuối với đầu ra (OUT1).
Bước 4: Điều chỉnh đầu ra của máy phát tín hiệu tới tần số 1KHz sóng hình
sin và tăng dần dần biên độ để các dao động có thể hiển thị dạng sóng đầu ra tối
đa không bị biến dạng. Tại cùng một thời điểm sử dụng máy hiện sóng để đo dạng
sóng ở đầu vào (IN) và đầu ra (OUT1). Quan sát và ghi lại các kết quả đo được.
Bước 5: Ngắt kết nối C3, sau đó lặp lại bước 4.
b) Kết quả thí nghiệm: Ghi trong bảng TN2-2.a, b
34
2.4.3. Mạch khuếch đại CD dùng JFET (tự phân cực)
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 2.9. Thí nghiệm mạch khuếch đại CD dùng JFET (tự phân cực)
Bước 1: Quan sát mạch ở hình 2.9a và gắn các ghim mạch như hình vẽ 2.9b
Bước 2: Sử dụng vôn kế (DCV) để đo VG, VS. Từ đó tính VGS = VG – VS.
Bước 3: Kết nối bộ phát tín hiệu trong thiết bị đầu cuối với đầu vào (IN) và
kết nối máy hiện sóng cho thiết bị đầu cuối với đầu ra 2 (OUT2).
Bước 4: Điều chỉnh đầu ra của máy phát tín hiệu tới tần số 1KHz sóng hình
sin và tăng dần dần biên độ để các dao động có thể hiển thị dạng sóng đầu ra tối
đa không bị biến dạng. Tại cùng một thời điểm sử dụng máy hiện sóng để đo dạng
sóng ở đầu vào (IN) và đầu ra (OUT2). Quan sát và ghi lại các kết quả đo được.
b) Kết quả thí nghiệm: Ghi trong bảng TN2-3.a, b
2.4.4. Mạch khuếch đại CD dùng JFET (phân cực chia điện áp)
a) Quy trình thí nghiệm
Bước 1: Quan sát sơ đồ nguyên lý ở hình 2.10a và gắn các ghim mạch theo
như sơ đồ hình 2.10b.
Bước 2: Sử dụng vôn kế (DCV) để đo VG, VS. Từ đó tính VGS = VG – VS.
Bước 3: Kết nối bộ phát tín hiệu trong thiết bị đầu cuối với đầu vào (IN) và
kết nối máy hiện sóng cho thiết bị đầu cuối với đầu ra 2 (OUT2).
Bước 4: Điều chỉnh đầu ra của máy phát tín hiệu tới tần số 1KHz sóng
hình sin và tăng dần dần biên độ để các dao động có thể hiển thị dạng sóng
đầu ra tối đa không bị biến dạng. Tại cùng một thời điểm sử dụng máy hiện
sóng để đo dạng sóng ở đầu vào (IN) và đầu ra (OUT2). Quan sát và ghi lại
các kết quả đo được.
35
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 2.10. Thí nghiệm bộ khuếch đại CD dùng JFET
(phân cực chia điện áp)
b) Kết quả thí nghiệm: Ghi trong bảng TN2-4.a, b
2.4.5. Mạch khuếch đại CS dùng MOSFET (tự phân cực)
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 2.11. Thí nghiệm bộ khuếch đại CS dùng MOSFET (tự phân cực)
Bước 1: Quan sát mạch ở hình 2.11.a và gắn các ghim mạch như hình vẽ
2.11.b
Bước 2: Kết nối bộ phát tín hiệu trong thiết bị đầu cuối với đầu vào (IN) và
kết nối máy hiện sóng cho thiết bị đầu cuối với đầu ra (OUT).
Bước 3: Điều chỉnh đầu ra của máy phát tín hiệu tới tần số 1KHz sóng hình
sin và tăng dần dần biên độ để các dao động có thể hiển thị dạng sóng đầu ra tối
đa không bị biến dạng. Tại cùng một thời điểm sử dụng máy hiện sóng để đo dạng
sóng ở đầu vào (IN) và đầu ra (OUT). Quan sát và ghi lại các kết quả đo được.
Bước 4: Ngắt kết nối với C7 = 22F, sau đó lặp lại bước 3.
b) Kết quả thí nghiệm: Ghi trong bảng TN2-5.
36
2.4.6. Mạch khuếch đại CS dùng MOSFET (phân cực chia điện áp)
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 2.12. Thí nghiệm bộ khuếch đại CS dùng MOSFET
(phân cực chia điện áp)
Bước 1: Quan sát mạch ở hình 2.12a và gắn các ghim mạch như hình vẽ 2.12b
Bước 2: Kết nối bộ phát tín hiệu trong thiết bị đầu cuối với đầu vào (IN) và
kết nối máy hiện sóng cho thiết bị đầu cuối với đầu ra (OUT).
Bước 3: Điều chỉnh đầu ra của máy phát tín hiệu tới tần số 1KHz sóng hình
sin và tăng dần dần biên độ để các dao động có thể hiển thị dạng sóng đầu ra tối
đa không bị biến dạng. Tại cùng một thời điểm sử dụng máy hiện sóng để đo dạng
sóng ở đầu vào (IN) và đầu ra (OUT). Quan sát và ghi lại các kết quả đo được.
Bước 4: Ngắt kết nối với C7 = 22F, sau đó lặp lại bước 3.
b) Kết quả thí nghiệm: Ghi trong bảng TN2-6.
2.5. Thảo luận về kết quả thí nghiệm
Sau khi học xong bài này, sinh viên nắm vững được một số vấn đề trọng
tâm thông qua tiến hành thí nghiệm:
- Các thông số: gm, rd, .
- Các cách mắc mạch của FET (CS, CD) và các thông số đặc trưng cho
từng cách mắc đó: hệ số khuếch đại điện áp, trở kháng vào/ra, quan hệ về pha
giữa tín hiệu vào và tín hiệu ra của mạch.
Khi tiến hành thí nghiệm, giá trị hệ số khuếch đại Av thu được có giá trị
khác với kết quả tính toán lý thuyết. Nguyên nhân của sự sai khác này là:
- Các linh kiện tích cực có tồn tại điện trở trong (dù nhỏ hay lớn).
- Các điện trở có sai số.
- Trong tính toán lý thuyết có sử dụng việc làm tròn kết quả.
Ưu điểm và ứng dụng của FET trong thực tế:
37
- FET có trở kháng vào lớn và nhiễu thấp, thường được sử dụng trong các
bộ khuếch đại tín hiệu có tần số thấp và biên độ nhỏ như các thiết bị âm thanh,
khuếch đại MIC…
- JFET có thể có chức năng điện áp – biến trở VVR (Voltage – Variable
Resistor) với điện áp Vds thấp. Ứng dụng cụ thể trong bộ AGC (Auto Gain
Control – Tự động điều chỉnh hệ số khuếch đại) trong máy thu hình.
2.6. Sửa chữa lỗi mô phỏng
Thực hiện việc sửa chữa sau đây đề cập tới kết quả kiểm tra hoạt động của các
mạch thí nghiệm, bao gồm: hiện tượng lỗi, các phần bị lỗi và các bước sửa chữa.
2.6.1. Mạch khuếch đại CS dùng JFET (tự phân cực)
a) Hiện tượng lỗi: Phân cực một chiều bất thường.
b) Các phần lỗi: Mô tả ở hình 2.13.
Hình 2.13. Các phần lỗi của mạch khuếch đại CS dùng JFET
(tự phân cực)
Điểm lỗi: S3 (cực D, G của Q5) đóng: Ngắn mạch
Lỗi: S3 đóng. Điện áp VGS dương (phân cực dương). Đối với JFET kênh n,
điện áp phân cực VGS phải có giá trị âm.
c) Các bước sửa chữa: Chuyển trạng thái của S3 (cực D, G: Q5) từ đóng mở.
2.6.2. Mạch khuếch đại CD (phân cực cố định)
a) Hiện tượng lỗi: Phân cực một chiều bất thường
b) Các phần lỗi: Mô tả ở hình 2.14
Điểm lỗi: S5 (R10: 22K) mở: Hở mạch.
Lỗi: S5 mở. Điện áp VGS dương (phân cực dương). Đối với JFET kênh n,
điện áp phân cực VGS phải có giá trị âm.
38
Hình 2.14. Các phần lỗi của mạch khuếch đại CD (phân cực cố định)
c) Các bước sửa chữa: Chuyển trạng thái của S5 (R10: 22K) từ mở đóng.
2.6.3. Mạch khuếch đại dùng MOSFET
a) Hiện tượng lỗi: MOSFET
không khuếch đại tín hiệu.
b) Các phần lỗi: Mô tả ở hình
2.15.
Điểm lỗi: S4 (cực D, G của Q5)
đóng: ngắn mạch.
Lỗi: S4 đóng. VGS = VDS,
MOSFET không thực hiện chức
năng khuếch đại điện áp.
c) Các bước sửa chữa: Chuyển trạng thái của S3 (cực D, G của Q5) từ đóng
mở.
2.7. Ôn tập – vận dụng
Để nắm vững các chủ đề của bài thí nghiệm, sinh viên cần trả lời các câu
hỏi trắc nghiệm và hoàn thành bài tập cho dưới đây:
Câu 1. Khi JFET được sử dụng trong bộ khuếch đại tuyến tính, nguồn điện
cung cấp sẽ là?
A. –Vdd B. Điện áp bằng 0 C. Phụ thuộc vào kênh n hay kênh p D. +Vdd
Câu 2. Hệ số khuếch đại điện áp của FET được tính theo công thức:
A. B. C. D.
Câu 3. Đối với một JFET, đặc tuyến ra đi qua gốc tọa độ, nếu vùng làm
việc được thiết kế xung quanh gốc tọa độ thì JFET có thể hoạt động như:
A. Bộ chỉnh lưu B. Bộ điều chỉnh điện áp
C. Điện trở điều khiển điện áp VVR D. Tất cả các mô tả trên đều sai
Hình 2.15. Các phần lỗi của mạch
khuếch đại dùng MOSFET
39
Câu 4. Hệ số khuếch đại điện áp của bộ khuếch đại CD thường có giá trị:
A. < 1 B. >> 1 C. D. 0
Câu 5. Trong mạch điện dưới đây, nếu gm = 10mS, = 50 thì trở kháng đầu
ra bằng:
A. 2,k B. 5k
C. 10k D. 20k
Bài tập: Sử dụng một JFET kênh p để thay thế FET trong hình 2.7.a, sau đó
lặp lại thí nghiệm ở mục 2.4.1 (Vdd thay đổi từ +12V sang -12V). Nhận xét về kết
quả thí nghiệm.
2.8. Các biểu ghi kết quả thí nghiệm
Bảng TN2-1.a. Kết quả đo điện áp IN, OUT tương ứng với R12 = 3.3k,
C3 = 22F
R12 VDS VGS VD
Lệch pha giữa
IN/OUT
3.3k
IN
OUT
V
t
V
t
40
Bảng TN2-1.b. Kết quả đo điện áp IN, OUT tương ứng với R16 = 6.8k,
C3 = 22F
R16 VDS VGS VD
Lệch pha giữa
IN/OUT
6.8k
IN
OUT
Bảng TN2-1.c. Kết quả đo điện áp IN, OUT khi ngắt kết nối C3
C3 VDS VGS VD ipp
opp
vV
VA
Lệch pha giữa
IN/OUT
Không kết nối
IN
OUT
V
t
V
t
V
t
V
t
41
Bảng TN2-2.a. Kết quả đo các điện áp VG, Vs và VGS của mạch khuếch
đại CS dùng JFET (phân cực chia điện áp)
VG = …….…(V) VS = …………(V) VGS = VG – VS =…………………(V)
Bảng TN2-2.b. Kết quả đo điện áp IN, OUT của mạch khuếch đại CS dùng
JFET (phân cực chia điện áp)
VDS VGS C3 VDS VGS
Không
kết nối
C3
IN
OUT
Lệch pha
giữa
IN/OUT
Bảng TN2-3.a. Kết quả đo các điện áp VG, Vs và VGS của mạch khuếch đại
CD dùng JFET (tự phân cực)
VG = …….…(V) VS =
……………(V)
VGS = VG – VS
=………………………(V)
42
Bảng TN2-3.b. Kết quả đo điện áp IN, OUT của mạch khuếch đại CD
dùng JFET (tự phân cực)
IN
OUT
Lệch pha giữa
IN/OUT
Bảng TN2-4.a. Kết quả đo các điện áp VG, Vs và VGS của mạch khuếch đại
CD dùng JFET (phân cực chia điện áp)
VG = ……..(V) VS = ………(V) VGS = VG – VS =………………..……(V)
Bảng TN2-4.b. Kết quả đo điện áp IN, OUT của mạch khuếch đại CD
dùng JFET (phân cực chia điện áp)
IN
OUT
Lệch pha
giữa
IN/OUT
43
Bảng TN2-5. Kết quả đo điện áp IN, OUT của mạch khuếch đại CS
dùng MOSFET (tự phân cực)
C7 Ngắt kết nối C7
IN
OUT
Lệch pha giữa IN/OUT
Bảng TN2-6. Kết quả đo điện áp IN, OUT của mạch khuếch đại CS
dùng MOSFET (phân cực chia điện áp)
C7 Ngắt kết nối C7
IN
OUT
Lệch pha giữa IN/OUT
TÀI LIỆU THAM KHẢO BÀI 2
1. K&H MFG CO, LTD (2015). Hướng dẫn sử dụng bộ thí nghiệm điện tử
KL-200: quyển I, II.
2. K&H MFG CO, LTD (2015). LINEAR CIRCUIT LAB KL-200 (I), (II):
MODULE EXPERIMENT MANUAL
3. K&H MFG CO, LTD (2015). LINEAR CIRCUIT LAB KL-200:
TEACHER HANDBOOK
44
Bài 3
THÍ NGHIỆM VỀ MẠCH KHUẾCH ĐẠI ĐA TẦNG
3.1. Mục tiêu
3.2. Tóm tắt lý thuyết
3.3. Thiết bị, vật tư thí nghiệm
3.4. Nội dung thí nghiệm
3.5. Thảo luận về kết quả thí nghiệm
3.6. Sửa chữa lỗi mô phỏng
3.7. Ôn tập - vận dụng
3.8. Các biểu ghi kết quả
45
3.1. Mục tiêu
- Sinh viên hiểu được các cách ghép tầng khuếch đại và nguyên lý hoạt
động của các hệ thống khuếch đại.
- Nguyên lý hoạt động của mạch khuếch đại ghép biến áp.
- Nguyên lý hoạt động của mạch khuếch đại ghép điện dung.
- Ứng dụng của IC âm thanh.
3.2. Tóm tắt lý thuyết
3.2.1. Một số thuật ngữ
- OTL AMP (Output Transformer Less Amplifier): Bộ khuếch đại ghép
biến áp.
- OCL AMP (Output Capacitor Less Amplifier): Bộ khuếch đại ghép tụ điện.
- Đáp tuyến tần số (Frequency Response): khả năng khuếch đại mà một bộ
khuếch đại thực hiện trên các tần số khác nhau. Bộ khuếch đại điển hình thường
có hệ số khuếch đại suy giảm ở tần số cao và tần số thấp.
- Đánh thủng vì nhiệt độ (đánh thủng thác lũ): Khi nhiệt độ gia tăng, các
điện tử chuyển động nhanh hơn dẫn tới cường độ dòng điện sẽ tăng lên. Cứ như
vậy làm nhiệt độ chất bán dẫn tăng lên và cuối cùng dẫn tới đánh thủng linh kiện
bán dẫn (transistor).
- Hiệu suất (): Là tỷ số giữa tín hiệu AC do bộ khuếch đại biến đổi với
nguồn DC cấp cho mạch khuếch đại làm việc.
(3-1)
Một bộ khuếch đại có hiệu suất cao sẽ tiết kiệm nhiều năng lượng.
3.2.2. Nguyên lý cơ bản
Có ba cách ghép tầng khuếch đại thường được sử dụng là:
1. Ghép điện dung (tụ điện).
2. Ghép biến áp.
3. Ghép trực tiếp.
3.2.2.1. Ghép tầng khuếch đại bằng tụ điện
a) Các đặc điểm
- Hình 3.1 cho thấy tải của tầng khuếch đại trước là điện trở Rc1 (R3) và tụ
điện Cc (C2) được sử dụng để nối tín hiệu đầu ra của tầng trước tới tầng khuếch
đại kế tiếp.
- Chức năng ghép nối của tụ Cc: thành phần tín hiệu DC sẽ bị chặn (vì
46
) và cho thành phần tín hiệu AC đi qua. Giá trị của Cc
thường là khoảng 2 ÷ 50F. Khi các thành phần DC bị cô lập, các mạch phân
cực cho từng tầng khuếch đại do đó có thể độc lập với nhau.
Hình 3.1. Ghép tầng khuếch đại bằng tụ điện
b) Ưu điểm
- Cách ghép nối bằng tụ điện là đặc trưng cho mạch đơn giản, chi phí rẻ và
diện tích mạch thu nhỏ. Đây là phương pháp ghép tầng được sử dụng rộng rãi nhất.
- Đáp ứng tần số tương đối bằng phẳng trên toàn dải tần số làm việc.
- Nhiễu thấp hơn so với tín hiệu ghép biến áp.
c) Nhược điểm
- Sự khuếch đại ở phạm vi tần số thấp sẽ bị giới hạn bởi tụ điện ghép nối
(do Xc rất lớn tại tần số thấp) nên tín hiệu sẽ bị suy giảm đáng kể.
- Tiêu thụ nguồn DC lớn nên loại ghép nối này chỉ phù hợp cho khuếch đại
công suất thấp hoặc khuếch đại điện áp.
- Việc phối hợp trở kháng giữa tầng trước với tầng sau khó khăn vì tín hiệu
bị dịch mức và pha.
3.2.2.2. Ghép tầng khuếch đại bằng biến áp
Như được thể hiện ở hình 3.2, biến áp có thể được sử dụng để cô lập phân
cực DC của hai tầng khuếch đại trong khi biến áp này đồng thời có thể có chức
năng ghép nối tín hiệu và dễ dàng phối hợp trở kháng.
Hình 3.2. Ghép tầng khuếch đại bằng biến áp
47
a) Đặc điểm
Các thông số cơ bản đặc trưng cho biến áp được mô tả ở hình 3.3.
Hình 3.3. Các thông số cơ bản của máy biến áp
- Tỷ số điện áp sơ cấp/thứ cấp tỷ lệ với số vòng dây:
(3-2)
Trong đó:
V1, V2: Điện áp cuộn dây sơ cấp, thứ cấp;
N1, N2: Số vòng dây cuộn sơ cấp, thứ cấp.
- Tỷ số dòng điện sơ cấp/thứ cấp tỷ lệ nghịch với số vòng dây:
(3-3)
Trong đó:
I1, I2: dòng điện áp trong cuộn dây sơ cấp, thứ cấp.
- Tỷ số trở kháng sơ cấp/thứ cấp tỷ lệ với bình phương tỷ số số vòng dây:
(3-4)
Trong đó:
Z1, Z2: trở kháng của cuộn dây sơ cấp, thứ cấp.
b) Ưu điểm
- Ghép nối bằng biến áp cho phép dễ dàng phối hợp trở kháng giữa các tầng
khuếch đại và điều chỉnh điện áp tăng hoặc giảm.
- Cho công suất và hiệu suất cao.
- Dễ dàng cô lập thành phần DC giữa hai tầng khuếch đại liên tiếp.
c) Nhược điểm
- Kích thước mạch lớn hơn, cồng kềnh hơn so với ghép nối bằng tụ điện.
- Đáp ứng tần số hẹp.
- Chi phí đắt hơn so với ghép nối bằng tụ điện.
48
3.2.2.3. Ghép nối trực tiếp tầng khuếch đại
Như thể hiện trong hình 3.4, khi ghép trực tiếp các tầng khuếch đại thì đầu
ra của tầng trước sẽ là đầu vào của tầng kế tiếp.
a) Đặc điểm
- Phân cực và chế độ DC của các
tầng khuếch đại không độc lập, có
ảnh hưởng tới nhau.
- Dòng ra của tầng khuếch đại
trước là dòng vào của tầng kế tiếp.
- Điện áp của nguồn cấp ổn định.
b) Ưu điểm
- Tổn hao ghép nối nhỏ.
- Giảm sai khác pha gây ra bởi
điện cảm.
- Đáp tuyến tần số rộng, trong đó có thể từ 0 Hz. Mạch này có thể khuếch
đại tín hiệu một chiều.
c) Nhược điểm
- Do sự phụ thuộc của Ib vào nhiệt độ và sự liên quan giữa các tầng về chế độ
một chiều nên khi nhiệt độ thay đổi sẽ dẫn tới sự mất ổn định của mạch tổng thể.
- Việc lựa chọn chính xác điểm làm việc tĩnh của từng tầng khuếch đại là
khó khăn nên tồn tại nhiễu và tiêu hao nhiều nguồn cung cấp.
3.2.2.4. Hệ thống khuếch đại và độ khuếch đại
a) Sơ đồ khối hệ thống khuếch đại
Hình 3.5. Sơ đồ khối hệ thống khuếch đại
Hình 3.5 mô tả sơ đồ khối hệ thống khuếch đại. Các thành phần của hệ
thống này bao gồm:
- Bộ chuyển đổi tín hiệu đầu vào (Input signal transducer): Biến đổi tín
hiệu vật lý (âm thanh, hình ảnh, ánh sáng…) thành tín hiệu điện.
- Bộ khuếch đại tín hiệu nhỏ (Small-signal amplifier): Cung cấp tín hiệu
cần khuếch đại đầy đủ (dạng, biên độ…).
- Bộ khuếch đại tín hiệu lớn (Large-signal amplifier): Tiếp tục khuếch đại
Hình 3.4. Ghép trực tiếp các tầng
khuếch đại
49
cho đầu ra của bộ khuếch đại tín hiệu nhỏ để có được tín hiệu có đủ mức theo
yêu cầu. Thông thường đây là các bộ khuếch đại công suất.
- Bộ chuyển đổi tín hiệu đầu ra (Output signal transducer): Biến đổi tín hiệu từ
bộ khuếch đại tín hiệu lớn thành tín hiệu phù hợp với trở kháng của thiết bị đầu ra.
b) Độ khuếch đại (hệ số khuếch đại): Là tỷ số giữa tín hiệu đầu ra và tín
hiệu đầu vào tương ứng.
- Hệ số khuếch đại điện áp (Av): là tỷ số giữa điện áp đầu ra với điện áp
đầu vào.
(3-5)
- Hệ số khuếch đại dòng điện (Ai): là tỷ số giữa dòng điện đầu ra với dòng
điện đầu vào.
(3-6)
- Hệ số khuếch đại công suất (Ap): là tỷ số giữa công suất đầu ra/điện áp
đầu vào.
(3-7)
c) Đơn vị decibel (dB)
Decibel được sử dụng để thể hiện sự nhạy cảm của tai đáp ứng với độ to
nhỏ của âm thanh thang đo logarit, và được ký hiệu là db hoặc dB.
- 0dB: Tương ứng với tải 600 có công suất tiêu thụ 1mW và điện áp là
0,77V.
Ta có các hệ số khuếch đại công suất, điện áp và dòng điện tính theo dB:
(3-8)
(3-9)
(3-10)
- dBm: Là giá trị dB được tính khi trở kháng 600 được sử dụng như tải
tham chiếu và công suất 1mW được sử dụng như mức tham chiếu.
d) Hệ số khuếch đại tổng của hệ thống khuếch đại
Giả thiết hệ thống có N tầng khuếch đại, mỗi tầng có hệ số khuếch đại lần
lượt là K1, K… KN. Gọi hệ số khuếch đại của hệ thống là K, ta có 2 cách tính
hệ số K:
50
- Cách 1: Tính theo tỷ số độ lớn của tín hiệu đầu ra/tín hiệu đầu vào:
K = K1.K2… KN (lần) (3-11)
- Cách 2: Tính theo decibel:
K(dB) = K1(dB) + K2(dB)… KN(dB) (dB) (3-12)
- Nếu giá trị hệ số K tính theo dB có giá trị dương nó có ý nghĩa mạch có
chức năng tăng hoặc khuếch đại lên; nếu giá trị này âm nó có ý nghĩa chức năng
của mạch là làm suy giảm tín hiệu về biên độ.
Ví dụ: lg1 = 0; lg2 = 0,3; lg3 = 0,477; lg10 = 1
Av = 0,707 |Av|dB = 20lg(0,707) = -3dB.
3.2.2.5. Đáp ứng tần số của bộ khuếch đại
- Khi tính toán hệ số khuếch đại của bộ khuếch đại, ta thường sử dụng tần
số làm việc của các linh kiện ghép tầng ở
dải tần số trung bình với giả thiết ảnh
hưởng của điện trở tụ điện bằng không. Ở
dải tần số thấp và tần số cao, hệ số khuếch
đại sẽ bị suy giảm. Chẳng hạn, ở tần số
thấp, đối với ghép nối bằng tụ điện sẽ chịu
ảnh hưởng của dung kháng (vì ,
nên khi f , Xc ). Do đó, hệ số khuếch đại
sẽ bị giảm do ảnh hưởng bởi điện dung đầu vào và điện dung phân phối của các
transistor mắc song song với tải. Đáp ứng tần số này được mô tả ở hình 3.6.
- Nếu hệ số khuếch đại ở dải tần số trung bình có giá trị 1 (tương đương 0
dB), hai điểm (FL, FH) với giá trị 0,707 của Av được gọi là điểm giới hạn.
+ FL: Tần số cắt của tần số thấp.
+ FH: Tần số cắt của tần số cao.
+ BW = FH – FL: Băng thông.
3.2.2.6. Bộ khuếch đại tín hiệu lớn (khuếch đại công suất)
Tùy thuộc vào vị trí của điểm làm việc tĩnh Q mà các bộ khuếch đại tín
hiệu lớn có các chế độ làm việc A, B, AB hoặc C.
Ngoài ra để tăng cường khả năng khuếch đại, người ta còn thiết kế các
bộ khuếch đại đẩy kéo. Sau đây ta khảo sát các chế độ làm việc cụ thể của
Hình 3.6. Đáp ứng tần số của hệ
thống khuếch đại
51
tầng khuếch đại công suất các yếu tố ảnh hưởng tới hoạt động của mạch ở
từng chế độ.
a) Chế độ A
Hình 3.7. Bộ khuếch đại công suất chế độ A
- Transistor được phân cực và hoạt động trong vùng tuyến tính.
- Điểm làm việc tĩnh Q nằm ở giữa đường tải một chiều.
- Ưu điểm:
Khuếch đại cả hai nửa chu kỳ đối với tín hiệu vào là hình sin.
Méo phi tuyến nhỏ.
- Nhược điểm:
Hiệu suất thấp nhất trong các chế độ (max = 25%).
Dòng tĩnh lớn.
Tiêu thụ điện năng rất lớn trong điều kiện tĩnh (không tải).
Khó khăn cho khuếch đại công suất lớn.
- Ứng dụng: Bộ khuếch đại công suất nhỏ.
b) Chế độ B
Hình 3.8. Bộ khuếch đại công suất chế độ B
- Điểm làm việc tĩnh Q là điểm chuyển tiếp giữa vùng tắt và vùng
khuếch đại.
- Ưu điểm:
Loại bỏ được hoàn toàn dòng tĩnh.
Hiệu suất cao (max = 78,5%)
Không tiêu thụ điện năng trong điều kiện tĩnh (không tải).
52
- Nhược điểm:
+ Phải dùng nhiều linh kiện tích cực (ít nhất là hai transistor) mới cho được
hiệu suất cao.
+ Tồn tại nhiễu giao nhau.
- Ứng dụng: Bộ khuếch đại cho nguồn điện lớn.
c) Chế độ AB
Hình 3.9. Bộ khuếch đại công suất chế độ AB
- Điểm làm việc tĩnh của transistor là điểm giữa chế độ A và chế độ B.
- Ưu điểm:
Có thể làm việc ở chế độ B bằng mạch đẩy kéo (push pull).
Hiệu suất cao hơn chế độ A ( < 70%).
- Nhược điểm:
Tồn tại dòng tĩnh.
Méo phi tuyến tương đối lớn.
- Ứng dụng: Bộ khuếch đại cho công suất lớn.
d) Chế độ C
Hình 3.10. Bộ khuếch đại công suất chế độ C
- Điểm làm việc tĩnh của transistor nằm trong vùng tắt.
- Ưu điểm: Hiệu suất cao nhất.
- Nhược điểm: Méo phi tuyến lớn nhất.
- Ứng dụng: Bộ tạo dao động điều hòa có tải là khung cộng hưởng LC.
e) Các dạng méo tín hiệu
Méo tín hiệu có thể được phân loại thành méo phi tuyến (méo biên độ),
méo tần số và méo pha.
- Méo phi tuyến: Điểm làm việc tĩnh không nằm trong khu vực tuyến tính
53
vì thế đầu ra không chỉ sao lại tín hiệu gốc mà còn tạo ra thành phần hài (tín
hiệu cùng quy luật biến đổi nhưng có tần số là bội số của tần số tín hiệu gốc).
Ví dụ: Tín hiệu gốc có tần số 1KHz có thể tạo ra tín hiệu có tần số 2KHz và
3KHz. Các tín hiệu này được gọi là tín hiệu biệt danh (aliasing) như thể hiện ở
hình 3.11.a, b.
a) Tín hiệu gốc 1KHz b) Tín hiệu biệt danh
Hình 3.11. Hiện tượng biệt danh
- Méo tần số: Gây ra bởi các bộ khuếch đại khác nhau có hệ số khuếch đại
khác nhau tương ứng với tần số khác nhau.
- Méo pha: Gây ra bởi các bộ khuếch đại có góc dịch pha khác nhau tương
ứng với tần số khác nhau.
3.2.2.7. Bộ khuếch đại đẩy kéo (cân bằng)
Nếu cần khuếch đại điện áp hay dòng điện lớn thì ở đầu ra của hệ thống
khuếch đại người ta thường sử dụng mạch khuếch đại đẩy kéo (push pull) hay
còn được gọi là bộ khuếch đại cân bằng.
Bộ khuếch đại cân bằng được phân loại thành bộ khuếch đại cân bằng kép
(dual - end push - pull amplifier) và bộ khuếch đại cân bằng đơn (single - end
push - pull amplifier) tương ứng được mô tả như sau:
a) Bộ khuếch đại cân bằng kép (dual - end push - pull amplifier)
Như thể hiện trên hình 3.12, bộ khuếch đại cân bằng kép bao gồm biến áp
đầu vào, biến áp đầu ra và hai transistor. Chức năng biến áp đầu vào như bộ tách
pha (hình 3.13) để phân chia tín hiệu có biên độ bằng nhau nhưng ngược pha.
Nửa chu kỳ dương của tín hiệu đầu vào được khuếch đại bởi transistor Q1
(hình 3.12a), nửa chu kỳ âm của tín hiệu đầu vào được khuếch đại bởi transistor
Q2 (hình 3.12b). Ic1 của Q1 và Ic2 của Q2 là dòng đầu ra của hai nửa cuộn sơ cấp
của biến áp ra. Hai chu kỳ của tín hiệu đầu vào tương ứng khuếch đại bởi Q1 và
Q2 để hoàn thành khuếch đại một chu kỳ tín hiệu đầu ra được đưa ra tải, tỷ lệ
thuận với Vin. Hình 3.14 cho thấy dạng sóng của cường độ dòng điện đầu ra và
điện áp trong các bộ khuếch đại cân bằng. Các đặc tuyến truyền đạt của
54
transistor được mô tả ở hình 3.15a. Nếu không phân cực cho transistor hoặc
dòng phân cực quá nhỏ để Ic = 0, các transistor sẽ hoạt động ở khu vực có độ
cong của đặc tuyến truyền đạt. Nếu không phân cực cho cả Q1 và Q2 của bộ
khuếch đại cân bằng kép thể hiện trong hình 3.12, tổng hợp đặc tuyến truyền đạt
của nó được thể hiện ở hình 3.15b. Khi cấp tín hiệu đầu vào, méo sẽ xuất hiện ở
các giao điểm của nửa chu kỳ dương và âm của dạng sóng đầu ra, méo này gọi
là méo xuyên kênh. Để loại trừ méo xuyên kênh, cần phải phân cực cho Q1 và
Q2 sao cho chúng hoạt động trong khu vực tuyến tính của đặc tuyến truyền đạt
(mô tả ở hình 3.16).
a) Các trạng thái hoạt động trong nửa chu kỳ dương của tín hiệu đầu vào
b) Các trạng thái hoạt động trong nửa chu kỳ âm của tín hiệu đầu vào
Hình 3.12. Sơ đồ nguyên lý bộ khuếch đại cân bằng kép
Hình 3.13. Biến áp đầu vào của bộ khuếch đại cân bằng kép
55
Hình 3.14. Dạng sóng điện áp và dòng điện đầu ra
của bộ khuếch đại cân bằng kép
a) Đặc tuyến
truyền đạt của
transistor
b) Tổng hợp đặc tuyến
truyền đạt để Q1, Q2
đẩy -kéo
c) Điểm giao nhau của méo được
tạo ra trong Ic tương ứng với Vin
Hình 3.15. Minh họa điểm giao nhau của méo trong bộ khuếch đại
cân bằng kép, chế độ B
56
a) Tổng hợp đặc
tuyến truyền đạt
của Q1, Q2
b) Tổng hợp đặc tuyến
truyền đạt để Q1, Q2
đẩy - kéo
c) Không có méo được tạo ra
trong Ic tương ứng với Vin
Hình 3.16. Minh họa bộ khuếch đại cân bằng kép, chế độ AB
- Phân cực cho bộ khuếch đại cân bằng kép:
Hai phương pháp được sử dụng rộng rãi để phân cực cho transistor được thể
hiện ở hình 3.17. Ở hình 3.17a sử dụng giảm điện áp trên hai đầu của R2 là phân
cực cho transistor. Một điện trở với hệ số nhiệt độ âm được kết nối song song với
điện trở R2 để bù nhiệt độ. Nếu nhiệt độ của Q1 và Q2 tăng, Ic sẽ gia tăng cùng với
nhiệt độ, kết quả là các điểm làm việc sẽ dịch chuyển. Tại thời điểm này, giá trị
của nhiệt điện trở giảm nên phân cực thuận của Q1 và Q2 giảm và cường độ dòng
điện tĩnh sẽ không tăng lên cùng với nhiệt độ. Mạch hiển thị ở hình 3.17b sử dụng
giảm áp trên các cực của diode là phân cực cho transistor. Bởi vì sự giống nhau
giữa diode và chuyển tiếp PN tạo nên cực BE của transistor Q1, Q2 nên khi nhiệt
độ tăng Vd Vbe Vc và Ic sẽ không tăng được lên. Dòng điện hồi tiếp âm qua
RE sẽ giúp transistor tránh bị đánh thủng do nhiệt độ tăng lên.
a) Phân cực nhờ giảm điện áp
trên R2 kết hợp nhiệt điện trở TH
b) Phân cực nhờ giảm điện áp
trên R2 kết hợp diode
Hình 3.17. Phân cực cho bộ khuếch đại cân bằng kép
57
- Ưu điểm và nhược điểm của bộ khuếch đại cân bằng kép:
Bộ khuếch đại cân bằng kép sử dụng hai máy biến áp, đáp ứng tần số hẹp,
méo lớn, khối lượng và trọng lượng lớn. Tuy nhiên, nguồn cung cấp nhỏ, công
suất đầu ra cao. Bộ khuếch đại cân bằng kép do đó được sử dụng rộng rãi trong
hệ thống truyền thanh công cộng.
b) Bộ khuếch đại cân bằng đơn (Single - end push - pull amplifier)
Như phân tích ở trên, bộ khuếch đại cân bằng kép có đáp ứng tần số hẹp
(do hiện tượng cộng hưởng khung LC nối với sơ cấp biến áp đầu ra). Để khắc
phục hạn chế này, người ta sử dụng bộ khuếch đại cân bằng đơn.
Có hai loại bộ khuếch đại cân bằng đơn. Đó là:
- Bộ khuếch đại OTL (Output Transfomer Less): Đầu ra máy biến áp thấp.
Đây là bộ khuếch đại không có máy biến áp đầu ra. Nối giữa đầu ra của mạch
với tải là tụ điện (thường có giá trị điện dung khoảng 1000F).
- Bộ khuếch đại OCL (Output Capacitor Less): Đầu ra tụ điện thấp. Bộ
khuếch đại này không có tụ điện kết nối giữa đầu ra với tải mà đầu ra được nối
trực tiếp với tải.
Mạch OTL tương tự mạch OCL nhưng có một số điểm khác sau đây:
- OTL chỉ kết hợp một bộ nguồn cung cấp điện còn OCL kết hợp nguồn
cung cấp dương và âm với biên độ như nhau. Điện áp điểm trung tâm của OTL
là bằng 1/2 Vcc, còn của OCL là 0V.
- Tồn tại điện dung ký sinh ở đầu ra của OTL.
- Ở tầng đầu của bộ OTL thường sử dụng cách mắc CE (Common Emitter).
Tuy nhiên, có bộ khuếch đại khác được mắc trong OCL.
Bởi vì mạch OCL và mạch OTL giống nhau nên ở đây ta xét chi tiết mạch
OTL. Mạch OTL được phân thành hai loại sau đây:
- OTL sử dụng biến áp như bộ tách pha.
- OTL bổ sung đối xứng.
Trong đó, mạch OTL bổ sung đối xứng được sử dụng rộng rãi nhất. Mô tả
chi tiết loại mạch này như sau:
Bởi vì transistor NPN và PNP có đặc tính bù nhau khi phân cực (điện áp
dương đối với NPN và ngược lại với PNP) nên chu kỳ âm và dương của tín hiệu
đầu vào có thể phân tách bằng cách kết hợp một cặp transistor NPN và PNP
giống nhau.
58
Các mạch cơ bản của bộ khuếch đại đối xứng bổ sung của bộ khuếch đại
cân bằng đơn được mô tả ở hình 3.18.
a) Nửa chu kỳ dương của tín hiệu
đầu vào: Q1 dẫn, Q2 tắt
b) Nửa chu kỳ âm của tín hiệu đầu vào:
Q1 tắt, Q2 dẫn
Hình 3.18. Mạch OCL cơ bản
Khi không có tín hiệu đầu vào, cả
Q1 và Q2 tắt, không có dòng điện qua tải.
Trong nửa chu kỳ dương của tín
hiệu đầu vào, Q1 phân cực thuận, dòng
điện có chiều như ở trên hình 3.18a.
Vào thời gian này Q2 tắt.
Trong nửa chu kỳ âm của tín hiệu
đầu vào, Q2 phân cực thuận, dòng điện có chiều như ở trên hình 3.18b. Vào thời
gian này Q1 tắt.
Khi Q1 và Q2 phân cực ngược, nó hoạt động như bộ khuếch đại ở chế độ B
nên sẽ dẫn đến méo biên độ.
Do đầu ra của mạch này kết nối trực tiếp với tải và kết hợp với nguồn điện
cung cấp kép nên đó là một mạch OCL.
Trong mạch điện hình 3.18, nếu ta thay điện trở đầu ra của mạch bởi một tụ
điện có điện dung tương đối lớn và chỉnh sửa giá trị nguồn cung cấp ta thu được
mạch điện cơ bản của OTL được mô tả ở hình 3.19. Để loại bỏ méo biên độ,
mạch điện thực tế của OTL được cho ở hình 3.20.
Hoạt động của mạch điện ở hình 3.20 như sau:
- Khi không có tín hiệu đầu vào, giả thiết Q1 và Q2 đối xứng và được phân
cực, cả hai transistor đều có điểm làm việc tĩnh có điện áp bằng 1/2 Vcc (hình
3.20a).
Hình 3.19. Mạch OTL cơ bản
59
a) Điện áp tại từng điểm
khi Vin = 0
b) Nửa chu kỳ dương tín
hiệu vào: Q1 dẫn, Co nạp
điện
c) Nửa chu kỳ âm tín hiệu
vào: Q2 dẫn, Co phóng điện
Hình 3.20. Phân tích mạch OTL AMP
- Trong nửa chu kỳ dương của tín hiệu đầu vào, Q1 dẫn với chiều dòng điện
như trong hình 3.20b. Lúc này tụ điện Co nạp điện và ở tải xuất hiện dòng điện
đầu ra ở nửa chu kỳ dương.
- Trong nửa chu kỳ âm của tín hiệu đầu vào, Q2 dẫn với chiều dòng điện
như trong hình 3.20c. Lúc này tụ điện Co tương đương như một nguồn điện và
phóng điện, ở tải xuất hiện dòng điện đầu ra ở nửa chu kỳ âm.
- Tầng tiền khuếch đại:
Do đầu ra được lấy ra từ cực phát của Q1, Q2 và đặc điểm chức năng của
mạch cực phát là cường độ dòng điện tăng với tốc độ nhanh hơn tốc độ tăng
điện áp nên để đạt được điện áp tăng theo như yêu cầu, một bộ khuếch đại CE
được mắc trước Q1 và Q2, như thể hiện trong hình 3.21. Điện áp đầu ra của Q3
được sử dụng để truyền tín hiệu đối xứng cần khuếch đại cho Q1, Q2 nên mạch
chứa Q3 được gọi là mạch tiền khuếch đại.
Ngoài ra, để phân cực cho Q1, Q2 làm việc người ta còn sử dụng mạch phân
cực (hình 3.22). Trong đó biến trở được sử dụng để điều chỉnh sự phân cực và
điều khiển cường độ dòng điện tĩnh.
Hình 3.21. Mạch bổ sung tín hiệu
đối xứng Hình 3.22. Các dạng mạch phân cực
60
- Tầng khuếch đại công suất: Đầu ra nguồn điện lớn (Large - power
output stage):
Bên cạnh sự gia tăng điện áp, cường độ dòng điện cũng sẽ tăng lên kể từ khi
Io lớn hơn sẽ cho kết quả Po lớn hơn bắt nguồn từ phương trình . Đối với
sự gia tăng của cường độ dòng điện của cường độ dòng điện, tầng đầu ra có thể
được thay đổi bằng sơ đồ darlington. Hình 3.23 cho thấy một mạch OTL AMP
hoàn toàn đối xứng, trong đó Q3 (NPN) và Q4 (PNP) là hoàn toàn giống nhau.
Dòng điện hồi tiếp âm đi qua điện trở Re giúp ngăn chặn transistor bị đánh thủng
trong suốt chu kỳ tăng của dòng điện - nhiệt độ. (Ví dụ: Vbe = Vb – Ve = Vb – Ie.Re
= Vb – Ic.Re). Khi nhiệt độ tăng dẫn tới Ic , Vbe sẽ giảm và Ib , Ic . Do đó, nhiệt
độ sẽ không tăng). Điện áp phân cực Vbe1 + Vre2 + Vre4 + Vre5 = 2,4V (lớn nhất)
trên cơ sở Vbe = 0,6V. Mạch phân cực do đó thay đổi như thể hiện ở hình 3.24 có
thể cung cấp chức năng bù nhiệt.
Hình 3.23. Mạch OTL đầy đủ Hình 3.24. Mạch phân cực cho
tầng khuếch đại tín hiệu lớn
- Hồi tiếp một chiều:
Hình 3.25. Các thành phần hồi tiếp của mạch OTL AMP
61
Trong hình 3.25, điện trở hồi tiếp VR100K (R3) của OTL được kết nối với
các điểm trung gian để hình thành nên hồi tiếp âm một chiều. Nếu điện áp điểm
trung tâm dịch chuyển, trạng thái sẽ được chuyển đến điểm trung bình và sẽ tự
động điều chỉnh để giữ giá trị điện áp 1/2 Vcc. Ví dụ, ở trong hình 3.25, nếu điện
áp điểm giữa tăng, lúc này Vc1 , Vb2 , Vc2 , Vb4 , Ve4 và điện áp điểm
giữa giảm.
- Hồi tiếp âm xoay chiều:
Trong mạch điện ở hình 3.25, C3 và R5 tạo thành mạch hồi tiếp âm xoay
chiều. Do mạch OTL rất dễ tạo dao động vì có hệ số khuếch đại lớn nên mạch
hồi tiếp âm được sử dụng để làm giảm hệ số khuếch đại. Tụ C3 sẽ cô lập các
thành phần DC vượt quá thành phần AC. Như vậy, hồi tiếp âm một chiều sẽ tỷ
lệ với hồi tiếp âm xoay chiều và phụ thuộc vào các giá trị của R6 và R5.
- Công suất đầu ra tối đa:
Điện áp đầu ra tối đa của OTL AMP sẽ không vượt quá Vcc. Do đó:
(3-12)
Thực tế, vì điện áp sụt giảm tồn tại giữa cực C và cực E của transistor nên
công suất ra tối đa sẽ nhỏ hơn so với tính toán lý thuyết.
3.3. Thiết bị, vật tư thí nghiệm
- Bộ thí nghiệm KL - 2001.
- Module thí nghiệm KL - 23005.
- Các linh kiện và mạch được gắn trên module KL - 23005.
- Đồng hồ vạn năng.
- Nguồn cung cấp một chiều.
- Các jack và dây nối đi kèm bộ thí nghiệm.
3.4. Nội dung thí nghiệm
3.4.1. Thí nghiệm về ghép tầng khuếch đại dùng tụ điện
a) Quy trình thí nghiệm:
Bước 1: Gắn và cố định khối KL - 23005 lên phần bảng mạch thí nghiệm
chính KL-2001.
Bước 2: Quan sát sơ đồ nguyên lý ở hình 3.26a và gắn các ghim mạch theo
như sơ đồ hình 3.26b.
Bước 3: Điều chỉnh VR4, VR3 tương ứng để điện áp Vc1 của Q1 và Vc2 của
Q2 đạt giá trị .
62
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 3.26. Mạch ghép tầng khuếch đại dùng tụ điện
Bước 4: Kết nối bộ phát tín hiệu trong thiết bị (IN) của mạch điện hình
3.26.b và kết nối máy hiện sóng với đầu ra (OUT1).
Bước 5: Ngắt kết nối C2 (10F). Điều chỉnh đầu ra của máy phát tín hiệu
tới tần số 1KHz sóng hình sin và tăng dần dần biên độ để các dao động có thể
hiển thị dạng sóng ở đầu ra TP4 tối đa mà không bị biến dạng.
Bước 6: Kết nối lại C2 (10F), sau đó quan sát dạng sóng ở TP4. Giá trị Av1 tăng
hay giảm?
Bước 7: Sử dụng máy hiện sóng đo dạng sóng tại Vout1. Ghi lại kết quả.
Bước 8: Kết nối C3 (47F). Sau đó quan sát dạng sóng tại TP4 và Vout1 nếu
thấy thay đổi. Lặp lại bước 7.
b) Kết quả thí nghiệm: Ghi trong bảng TN3-1.
3.4.2. Thí nghiệm về bộ khuếch đại ghép tầng trực tiếp
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 3.27. Bộ khuếch đại ghép tầng trực tiếp
Bước 1: Quan sát mạch ở hình 3.27a và gắn các ghim mạch như hình vẽ
3.27b (Lưu ý ngắn mạch tụ C3 để xả điện).
63
Bước 2: Điều chỉnh VR4 (VR 1M) để , sau đó sử dụng đồng
hồ vạn năng (thang đo DCV) đo Vb1e1 và Vb2e2. Ghi lại kết quả đo được.
Bước 3: Kết nối bộ phát tín hiệu trong thiết bị đầu cuối và máy hiện sóng
tương ứng với đầu vào (IN) và đầu ra (OUT1) của mạch điện.
Bước 4: Điều chỉnh đầu ra của máy phát tín hiệu tới tần số 1KHz sóng hình
sin và tăng dần dần biên độ các dao động để có thể hiển thị dạng sóng đầu ra tối
đa mà không bị biến dạng.
Bước 5: Dùng máy hiện sóng quan sát và đo giá trị của Vb1, TP4 (Vc1) và
Vout1 (Vc2). Ghi lại kết quả đo được.
Bước 6: Kết nối tụ C3 (47F), sau đó lặp lại bước 5.
Bước 7: Ngắt kết nối tụ C3 (47F) và điều chỉnh ngẫu nhiên VR4 (VR
1M), sau đó quan sát sự thay đổi dạng sóng của Vb1, Vc1, Vb2 và Vc2 (Vout1).
Bước 8: Điều chỉnh VR4 ở vị trí giữa và điều chỉnh tần số tín hiệu đầu vào
từ 0Hz ÷ 20KHz, sau đó quan sát dạng sóng ở IN và OUT1. Ghi lại mối liên hệ
giữa Vout và f.
b) Kết quả thí nghiệm: Ghi trong bảng TN3-2a, b.
3.4.3. Thí nghiệm về mạch khuếch đại ghép tầng dùng biến áp
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 3.28. Mạch khuếch đại ghép tầng dùng biến áp
Bước 1: Quan sát mạch ở hình 3.28a và gắn các ghim mạch như hình vẽ 3.28b.
Bước 2: Kết nối bộ phát tín hiệu trong thiết bị đầu cuối với đầu vào (IN),
kết nối máy hiện sóng cho thiết bị đầu cuối với đầu ra (OUT) và kết nối điện trở
tải 8 (tải được gắn sẵn trên bảng mạch và chưa được kết nối).
Bước 3: Điều chỉnh đầu ra của máy phát tín hiệu tới tần số 500Hz sóng
64
hình sin và tăng dần dần biên độ điện áp đầu ra của máy phát tín hiệu để các dao
động có thể hiển thị dạng sóng đầu ra tối đa mà không bị biến dạng.
Bước 4: Điều chỉnh tần số tín hiệu đầu vào từ 0Hz ÷ 20KHz, sau đó quan
sát dạng sóng của Vin và Vout. Ghi lại mối liên hệ giữa Vout và f.
Bước 5: Kết nối đầu ra dây cắm (tai nghe) với tải kiểm tra xem âm thanh có
được tạo ra hay không?
b) Kết quả thí nghiệm: Ghi trong bảng TN3-3a, b
3.4.4. Thí nghiệm về bộ khuếch đại đẩy kéo (dual - end push - pull amplifier)
a) Quy trình thí nghiệm
a) Sơ đồ nguyên lý
b) Sơ đồ gắn ghim mạch
Hình 3.29. Mạch khuếch đại đẩy kéo (dual - end push - pull amplifier)
Bước 1: Quan sát sơ đồ nguyên lý ở hình 3.29a và gắn các ghim mạch theo
như sơ đồ hình 3.29b. Sau đó kết nối nguồn cung cấp +12V (khối A 8/1W) để
kết nối điện trở tải với đầu ra OUT của mạch điện.
Bước 2: Kết nối ampe kế A2 (sử dụng ghim mạch để thay thế ampe kế ở vị
65
trí A1) đo dòng điện tĩnh. Nếu cường độ dòng điện này >> 20mA, các transistor
Q6 và Q7 sẽ quá nóng. Lúc này nguồn cung cấp sẽ tắt để kiểm tra mạch (VR1
được kết nối).
Bước 3: Sử dụng vôn kế (thang đo DCV) để đo Vbe và Vce của mỗi transistor
Q6, Q7 (trong khi nguồn điện cung cấp được kết nối). Trạng thái của mỗi
transistor tùy thuộc vào giá trị điện áp Vbe và Vce. Cụ thể:
- Vbe > 0,7V: Hở mạch cực B và cực E – trạng thái (1).
- Vbe < 0,2V, Vce = 0V: Ngắn mạch cực C và cực E – trạng thái (2).
- Vbe = 0,6V, Vce = 0,2V: Transistor dẫn bão hòa – trạng thái (3).
Bước 4: Nếu đó là trạng thái (1) hoặc (2), transistor sẽ được thay thế. Nếu
là trạng thái (3), Vbe (Ib) sẽ được điều chỉnh bằng cách điều chỉnh VR1 (VR
1K) như trong hình 3.29a.
Bước 5: Kết nối ampe kế ở vị trí A1 và điều chỉnh R15 (SVR 20K) để
, sau đó xem chỉ số của ampe kế này.
Bước 6: Điều chỉnh VR1 (VR 1K) để ampe kế A2 chỉ giá trị khoảng
10mA.
Bước 7: Kết nối bộ phát tín hiệu trong thiết bị đầu cuối với đầu vào (IN),
kết nối máy hiện sóng cho thiết bị đầu cuối với đầu ra (OUT).
Bước 8: Điều chỉnh đầu ra của máy phát tín hiệu tới tần số 500Hz sóng
hình sin và tăng dần dần biên độ điện áp đầu ra của máy phát tín hiệu để các dao
động có thể hiển thị dạng sóng đầu ra tối đa mà không bị biến dạng. Lưu ý tới số
chỉ của ampe kế A2 không được tăng quá sẽ làm hỏng thiết bị đo.
Bước 9: Sử dụng máy hiện sóng để đo dạng sóng của Vb5, Vc5 và Vb6 tương ứng.
Bước 10: Điều chỉnh VR1 (VR1K) tới giá trị 0, sau đó quan sát dạng
sóng Vout.
Bước 11: Kết nối TP8, TP9 với loa và điều chỉnh ngẫu nhiên độ lớn tín
hiệu đầu ra của bộ phát tín hiệu được cấp cho đầu vào của mạch khuếch đại này.
Sau đó quan sát sự thay đổi của độ lớn âm thanh phát ra và sự tỏa nhiệt của Q6,
Q7 khi hoạt động với tín hiệu ở tần số cao và có biên độ lớn.
Bước 12: Tháo bộ phát tín hiệu khỏi mạch điện và dùng ngón tay chạm vào
đầu cuối đầu vào của bộ khuếch đại này, xuất hiện tiếng rú rít ở loa (tiếng ồn
gây ra do chạm tay vào các thiết bị đầu cuối).
b) Kết quả thí nghiệm: Ghi trong bảng TN3-4a, b
66
3.4.5. Thí nghiệm về bộ khuếch đại OTL
a) Quy trình thí nghiệm:
Hình 3.30. Sơ đồ gắn ghim mạch thí nghiệm bộ khuếch đại OTL
Bước 1: Gắn và cố định khối KL-23006 lên bảng mạch thí nghiệm chính
KL-2001.
Bước 2: Gắn các ghim mạch như hình vẽ 3.30. Sau đó kết nối khối A
8/1W để kết nối điện trở tải với đầu ra OUT của mạch điện
Bước 3: Kết nối ampe kế tới đầu cuối đầu vào của nguồn cung cấp để đo
cường độ dòng điện tĩnh.
Bước 4: Từ từ điều chỉnh nguồn điện cung cấp V+ từ 3V tới 18V, sau đó
xem cường độ dòng điện tĩnh. Nếu cường độ dòng điện này vượt quá 20mA,
điều chỉnh R8 (SVR 500) để duy trì giá trị ở xung quanh 20mA. Nếu điều
chỉnh không có hiệu lực, trước tiên thực hiện bước 5.
Bước 5: Điều chỉnh VR3 (VR 100K) để điện áp của điểm A (điểm điện áp
trung bình) = (sai số trong khoảng 2%).
Bước 6: Nếu điểm điện áp trung bình không thể điều chỉnh được tới và
cường độ dòng điện tĩnh >> 20mA (transistor đã nóng quá nhiệt độ cho phép),
hãy tắt nguồn điện. Sau đó, trước hết thực hiện kiểm tra nguội các transistor (đo
điện trở các cực của mỗi transistor) để đảm bảo transistor bất kỳ đã kín mạch.
Bước 7: Kết nối vôn kế (thang đo DCV) để đo điện áp trung bình, Vbe, Vce của mỗi
transistor.
Bước 8: Sau khi điểm điện áp trung bình và cường độ dòng điện tĩnh đạt
giá trị như yêu cầu (9V và 20mA), kết nối bộ phát tín hiệu trong thiết bị đầu cuối
67
với đầu vào (IN), kết nối máy hiện sóng cho thiết bị đầu cuối với đầu ra (OUT).
Điều chỉnh đầu ra của máy phát tín hiệu tới tần số 1KHz sóng hình sin và tăng
dần dần biên độ điện áp đầu ra của máy phát tín hiệu để các dao động có thể
hiển thị dạng sóng đầu ra tối đa mà không bị biến dạng
Bước 9: Sử dụng máy hiện sóng để đo dạng sóng của TP2, TP3, TP4, TP6, TP7
và TP11.
Bước 10: Điều chỉnh R8 (SVR 500) về mức nhỏ nhất, sau đó quan sát
méo ở dạng sóng của TP11 (OUT).
Bước 11: Điều chỉnh R8 (SVR 500) về mức lớn nhất, sau đó quan sát độ
nóng của Q3 và Q4 tương ứng với tín hiệu đầu vào cấp cho bộ khuếch đại này.
Bước 12: Khi đã điều chỉnh điện áp trung bình và cường độ dòng điện tĩnh
ở giá trị theo như yêu cầu, thay đổi kết nối đến loa 8/20W cho thiết bị đầu cuối
đầu ra và nguồn tín hiệu khác như CD hoặc máy nghe nhạc… đến thiết bị đầu
cuối đầu vào, sau đó nghe thử âm thanh.
Bước 13: Tháo bộ phát tín hiệu khỏi mạch điện và dùng ngón tay chạm vào
đầu cuối đầu vào của bộ khuếch đại này, xuất hiện tiếng rú rít ở loa (tiếng ồn
gây ra do chạm tay vào các thiết bị đầu cuối).
b) Kết quả thí nghiệm: Ghi trong bảng TN3-5.
3.4.6. Thí nghiệm về bộ khuếch đại OCL
a) Quy trình thí nghiệm:
Hình 3.31. Sơ đồ gắn ghim mạch thí nghiệm bộ khuếch đại OCL
Bước 1: Quan sát mạch và gắn các ghim mạch như hình vẽ 3.31.
Bước 2: Kết nối ampe kế tới đầu cuối đầu vào của nguồn cung cấp để đo
68
cường độ dòng điện tĩnh.
Bước 3: Kết nối nguồn điện cung cấp 12V,sau đó điều chỉnh R9 (SVR
100) để cường độ dòng điện tĩnh xấp xỉ 20mA, sau đó đo điện áp tại TP4
(điểm điện áp trung bình) có được trong khoảng 0V 5V trong điều kiện bình
thường. Nếu điện áp trung bình có giá trị vượt quá khoảng giá trị ở trên 1V,
xem lại đầu ra có cường độ dòng điện tĩnh quá lớn và transistor quá nóng (trong
trường hợp quá trình điều chỉnh không có tác dụng). Lúc này ngắt nguồn cung
cấp để kiểm tra mạch. Việc kiểm tra mạch được thực hiện theo trình tự:
- Kiểm tra thuần trở: Kiểm tra các cực bất kỳ của mỗi transistor.
- Kiểm tra tĩnh: Kết nối nguồn điện cung cấp, sau đó đo giá trị của Vbe và
Vce của mỗi transistor, trong đó các giá trị này sẽ được sử dụng để đánh giá tình
trạng của mỗi transistor sau khi việc cung cấp nguồn điện đã được kết nối.
Bước 4: Sau khi điểm điện áp trung bình và cường độ dòng điện tĩnh đạt
giá trị như yêu cầu (6V và 20mA), kết nối bộ phát tín hiệu trong thiết bị đầu
cuối với đầu vào (IN), kết nối máy hiện sóng cho thiết bị đầu cuối với đầu ra
(OUT). Điều chỉnh đầu ra của máy phát tín hiệu tới tần số 1KHz sóng hình sin
và tăng dần dần biên độ điện áp đầu ra của máy phát tín hiệu để các dao động có
thể hiển thị dạng sóng đầu ra tối đa mà không bị biến dạng.
Bước 5: Sử dụng máy hiện sóng để đo và xem dạng sóng của từng điểm
kiểm tra.
Bước 6: Điều chỉnh R9 (SVR 100) về mức nhỏ nhất, sau đó quan sát méo
ở dạng sóng của TP14.
Bước 7: Điều chỉnh R9 (SVR 100) về mức lớn nhất, sau đó kiểm tra độ
nóng của Q5 và Q6 tương ứng với tín hiệu đầu vào cấp cho bộ khuếch đại này.
Bước 8: Khi đã điều chỉnh điện áp trung bình và cường độ dòng điện tĩnh ở
giá trị theo như yêu cầu, thay đổi kết nối đến loa 8/20W cho thiết bị đầu cuối
đầu ra và nguồn tín hiệu khác như CD hoặc máy nghe nhạc… đến thiết bị đầu
cuối đầu vào, sau đó nghe thử âm thanh.
Bước 9: Tháo bộ phát tín hiệu khỏi mạch điện và dùng ngón tay chạm vào
đầu cuối đầu vào của bộ khuếch đại này, xuất hiện tiếng rú rít ở loa (tiếng ồn
gây ra do chạm tay vào các thiết bị đầu cuối).
b) Kết quả thí nghiệm: Ghi trong bảng TN3-6.
69
3.4.7. Thí nghiệm về IC khuếch đại âm thanh OTL
a) Quy trình thí nghiệm:
Bước 1: Quan sát mạch và gắn các ghim mạch như hình vẽ 3.32. Sau đó kết
nối khối A 8/0,5W (R16) để kết nối điện trở tải với đầu ra OUT của mạch điện.
Bước 2: Kết nối máy phát tín hiệu với VR2, sau đó kết nối VR2 với đầu
cuối INPUT (Bởi vì mức tín hiệu đầu ra bộ khuếch đại IC là rất lớn nên tín hiệu
đầu vào phải có để ở mức thấp hơn). Kết nối máy hiện sóng với đầu cuối đầu
vào (INPUT) và đầu ra (OUTA). Điều chỉnh đầu ra của máy phát tín hiệu tới tần
số 1KHz sóng hình sin và tăng dần dần biên độ điện áp đầu ra của máy phát tín
hiệu để các dao động có thể hiển thị dạng sóng đầu ra của IC này tối đa mà
không bị biến dạng.
Bước 3: Thay đổi kết nối đến loa 8/0,5W cho thiết bị đầu cuối đầu ra và
nguồn tín hiệu khác như CD hoặc máy nghe nhạc… đến thiết bị đầu cuối đầu
vào, sau đó nghe thử âm thanh.
Hình 3.32. Sơ đồ gắn ghim mạch thí nghiệm bộ khuếch đại OCL
b) Kết quả thí nghiệm: Ghi trong bảng TN3-7.
3.5. Thảo luận về kết quả thí nghiệm
Sau khi học xong bài này, sinh viên nắm vững được một số vấn đề trọng
tâm thông qua tiến hành thí nghiệm:
- Ghép tầng khuếch đại dùng tụ điện (ghép điện dung).
- Mạch khuếch đại tích hợp (IC AMP).
Khi khảo sát mạch khuếch đại OTL và OCL có hai vấn đề cần chú ý:
- Sự đánh thủng vì nhiệt độ của transistor hay nhiệt độ tới hạn.
- Nhiễu lớn.
Để giải quyết hai vấn đề trên, ngoài việc lắp ráp mạch chính xác cần chú ý
70
tới các điểm sau:
- Transistor được sử dụng ở tầng đầu ra của OTL AMP là các cặp transistor
có đặc tính giống nhau và dòng rò nhỏ.
- Lựa chọn nguồn cung cấp với hệ số gợn sóng nhỏ.
- Điện áp trung bình được điều chỉnh với giá trị: đối với OTL;
xấp xỉ 0V đối với OCL.
- Cường độ dòng điện tĩnh được điều chỉnh đúng giá trị.
3.6. Sửa chữa lỗi mô phỏng
Thực hiện việc sửa chữa sau đây đề cập tới kết quả kiểm tra hoạt động của
các mạch thí nghiệm, bao gồm: Hiện tượng lỗi, các phần bị lỗi và các bước sửa chữa.
3.6.1. Mạch khuếch đại ghép tầng dùng tụ điện
a) Hiện tượng lỗi: Phân cực một chiều của Q1 bị lỗi và sự khuếch đại của
tầng đầu bị gián đoạn.
b) Các phần lỗi: Mô tả ở hình 3.33
Hình 3.33. Các phần lỗi của mạch khuếch đại ghép tầng dùng tụ điện
- Điểm lỗi:
+ S1 (VR4 1M) mở: Hở mạch;
+ S2 (cực B, E của Q1) đóng: Ngắn mạch.
- Lỗi 1: S1 mở, S2 đóng. Các giá trị đo kiểm tra: Vb1 = 0V, Ve1 = 0V, Vc = Vcc.
- Lỗi 2: S2 đóng. Các giá trị đo kiểm tra: Vbe1 = 0V, Vb1 = Ve1 = 0V, Vc = Vcc.
Các lỗi trên không ảnh hưởng tới chế độ phân cực một chiều của Q2.
b) Các bước sửa chữa: Chuyển trạng thái của S1 (VR4 1M) từ mở
đóng, S2 (cực B, E của Q1) từ đóng hở mạch.
71
3.6.2. Bộ khuếch đại ghép tầng trực tiếp
a) Hiện tượng lỗi: Phân cực một chiều của Q1, Q2 bị lỗi.
b) Các phần lỗi: mô tả ở hình 3.34
Hình 3.34. Các phần lỗi của mạch khuếch đại ghép tầng trực tiếp
S1 (VR4) mở: Hở mạch, S2 (cực B, E của Q1) đóng: Ngắn mạch.
Lỗi 1: S1 mở. Các giá trị đo kiểm tra: Vb1 = 0V, Vc1 = Vb2 = Vcc, Vc2
Lỗi 2: S2 đóng. Các giá trị đo kiểm tra: Vbe1 = 0V, Vc1 = Vb2 = Vcc, Vc2
Lỗi ở vòng khuếch đại Q1 sẽ ảnh hưởng đến chế độ phân cực một chiều của Q2.
c) Các bước sửa chữa: Chuyển trạng thái của S1 (VR4 1M) từ mở
đóng, S2 (cực B, E của Q1) từ đóng hở mạch.
3.6.3. Bộ khuếch đại ghép tầng dùng biến áp
a) Hiện tượng lỗi: Không khuếch đại được tín hiệu.
b) Các phần lỗi: Mô tả ở hình 3.35.
Hình 3.35. Các phần lỗi của mạch ghép biến áp
S4 (cực B, E của Q3) đóng: Ngắn mạch.
Lỗi: S4 đóng. Các giá trị đo kiểm tra Q3: Vbe3 = 0,6V, Vc3 = Vb4 = 0V, Vc4 = Vcc
c) Các bước sửa chữa: chuyển trạng thái của S4 (cực B, E của Q3) từ đóng
hở mạch.
72
3.6.4. Mạch khuếch đại đẩy kéo
a) Hiện tượng lỗi:
- Khuếch đại tín hiệu lỗi.
- Không có tín hiệu đầu ra.
b) Các phần lỗi: Mô tả ở hình 3.36.
Hình 3.36. Các phần lỗi của mạch khuếch đại đẩy - kéo
S3 mở (R15 hở mạch), S8 mở (cuộn sơ cấp của máy biến áp OPT hở mạch).
Lỗi 1: S3 mở. Các giá trị đo kiểm tra Q5: Vb5 = 0V, Vbe5 = 0V, Vc5 = Vcc
Lỗi 2: S8 mở. Các giá trị đo kiểm tra Q6: Vbe6 = 0,6V, Vc6 = 0V
Đo các tín hiệu đầu vào, Vb5, Vc5, Vb6 và Vb7 đều bình thường.
c) Các bước sửa chữa: Chuyển trạng thái của S3 và S8 từ mở đóng.
3.6.5. Bộ khuếch đại OTL
a) Hiện tượng lỗi: Điện áp điểm trung bình khác thường.
b) Các phần lỗi: Mô tả ở hình 3.37.
Hình 3.37. Các phần lỗi của mạch khuếch đại OTL
73
S4 (CR1) đóng: ngắn mạch, S5 (cực B, E của Q2) đóng: ngắn mạch, S3 (cực
C, E của Q3) mở: hở mạch.
Lỗi 1: S4 đóng. Biên độ điện áp nhiễu rất lớn.
Lỗi 2: S5 đóng. Các giá trị đo kiểm tra Q2: Vbe2 = 0V, Vc2 , điện áp trung
bình tăng.
Lỗi 3: S3 mở. Các giá trị đo kiểm tra Q3: Vc3 = 0V, Vc2 , điện áp trung bình
giảm chậm.
c) Các bước sửa chữa: Chuyển trạng thái của S4, S5 từ đóng mở, S3 từ
mở đóng.
3.6.6. Bộ khuếch đại OCL
a) Hiện tượng lỗi:
- Khuếch đại bị lỗi.
- Điện áp trung bình bị lỗi.
- Méo lớn và cường độ dòng điện tĩnh quá nhỏ.
b) Các phần lỗi: Mô tả ở hình 3.38.
Hình 3.38. Các phần lỗi của mạch khuếch đại OCL
S1 (CR1: 6,2V) đóng: Ngắn mạch, S3 (cực C, E của Q3) đóng: Ngắn mạch,
S2 (CR2, CR3) đóng: Ngắn mạch.
Lỗi 1: S1 đóng. Đo kiểm tra Q1, Q2: Ve1 = Ve2 = 0V.
Lỗi 2: S3 đóng. Đo kiểm tra Q1, Q2: Ve1 = Ve2 = -Vcc.
Lỗi 3: S2 đóng. Méo rất lớn.
c) Các bước sửa chữa: Chuyển trạng thái của S1, S2, S3 từ đóng mở.
74
3.7. Ôn tập - vận dụng
Để nắm vững các chủ đề của bài thí nghiệm, sinh viên cần trả lời các câu
hỏi trắc nghiệm cho dưới đây:
Câu 1. Để có được đáp tuyến tần số tốt nhất, loại ghép nối tầng khuếch đại
nào sau đây được lựa chọn?
A. Ghép trực tiếp B. Ghép điện dung C. Ghép biến áp
Câu 2. Loại ghép nối tầng khuêch đại được sử dụng rộng rãi nhất là:
A. Ghép trực tiếp B. Ghép điện dung C. Ghép biến áp
Câu 3. Một trong những yếu tố không ảnh hưởng tới đáp tuyến tần số thấp
của bộ khuếch đại là:
A. Điện dung giữa các tầng khuếch đại. B. Cách ghép nối transistor
C. Khi tụ điện đóng vai trò như nguồn điện cung cấp.
Câu 4. Đối với một bộ khuếch đại có 3 tầng, nếu hệ số khuếch đại điện áp Av
của từng tầng là 50, 100, 200 thì hệ số khuếch đại tổng của bộ khuếch đại này là:
A. 100dB B. 80dB C. 120dB
Câu 5. Bộ khuếch đại công tác ở chế độ nào sau đây sẽ có méo nhỏ nhất?
A. Chế độ A B. Chế độ B C. Chế độ C D. Chế độ AB
Câu 6. Bộ khuếch đại công tác ở chế độ nào sau đây sẽ có hiệu suất lớn
nhất?
A. Chế độ A B. Chế độ B C. Chế độ C D. Chế độ AB
Câu 7. Tất cả các bộ khuếch đại làm việc ở chế độ?
A. Chế độ A B. Chế độ B C. Chế độ C
Câu 8. Đối với một biến áp có hệ số biến áp là 10:1, nếu một điện trở tải
8 được kết nối ở bên thứ cấp, trở kháng ở bên sơ cấp sẽ là:
A. 8 B. 8K C. 800
Câu 9. Bộ khuếch đại đẩy – kéo làm việc ở chế độ?
A. Chế độ A B. Chế độ B C. Chế độ C
Câu 10. Để loại trừ méo xuyên kênh cho các bộ khuếch đại đẩy – kéo,
chúng sẽ làm việc ở chế độ?
A. Chế độ A B. Chế độ AB C. Chế độ B
Câu 11. Bộ khuếch đại làm việc ở khu vực phi tuyến sẽ tạo ra:
A. Méo tần số B. Méo biên độ C. Méo pha
Câu 12. Điện áp trung bình của bộ khuếch đại OCL là:
A. 0V B. 1/2 Vcc C. Vcc
75
Câu 13. Bộ khuếch đại OTL:
A. Không kết hợp với biến áp đầu ra B. Không kết hợp với tụ điện đầu ra
C. Kết hợp nguồn điện cung cấp kép
Câu 14. R14 và C2 ở hình 3.30 được gọi là:
A. Mạch ghép nối đảo ngược B. Mạch chia điện áp C. Mạch điện tích
Câu 15. Tụ C4 ở hình 3.30 được gọi là:
A. Tụ lọc B. Tụ phân dòng C. Tụ có trở kháng tăng
3.8. Các biểu ghi kết quả thí nghiệm
Bảng TN3-1. Kết quả đo điện áp IN/OUT của mạch khuếch đại ghép
tầng bằng tụ điện
Ngắt kết nối C3 Kết nối C3
Dạng sóng Vpp Dạng sóng Vpp
* Kết quả tính toán hệ số khuếch đại của mạch khuếch đại ghép tầng bằng tụ
điện (trường hợp ngắt kết nối tụ C3 ) dựa vào số liệu trong bảng TN3-1:
Từ công thức tính Av, so sánh kết quả tính toán theo lý thuyết và thực tế.
76
Bảng TN3-2.a. Kết quả đo điện áp IN/OUT của mạch khuếch đại ghép
tầng trực tiếp
Ngắt kết nối C3 Kết nối C3
Dạng sóng Vpp Dạng sóng Vpp
* Kết quả tính toán hệ số khuếch đại của mạch khuếch đại ghép tầng trực
tiếp (trường hợp ngắt kết nối tụ C3 ) dựa vào số liệu trong bảng TN3-2a:
Từ công thức tính Av, so sánh kết quả tính toán theo lý thuyết và thực tế.
77
Bảng TN3-2.b. Đáp ứng tần số của mạch khuếch đại ghép tầng trực tiếp
Avo: hệ số khuếch đại Av khi Vo cực đại
Bảng TN3-3a. Kết quả đo điện áp IN/OUT của mạch khuếch đại ghép
tầng dùng biến áp
Dạng sóng Vpp
* Công suất đầu ra lớn nhất:
Bảng TN3-3b. Đáp ứng tần số của mạch khuếch đại ghép tầng dùng biến áp
Avo: hệ số khuếch đại Av khi Vo cực đại
78
Bảng TN3-4a. Kết quả đo tĩnh của transistor Q5, Q6
Dòng tĩnh (A2) Vbe5 Vce5 Vbe6
Bảng TN3-4b. Kết quả đo các điện áp xoay chiều của mạch đẩy – kéo
* Công suất đầu ra lớn nhất:
79
Bảng TN3-5. Kết quả thí nghiệm của mạch OTL
Dạng sóng Va Icc Po
Vin
Vout
* Công suất đầu ra:
Bảng TN3-6. Kết quả thí nghiệm của mạch OCL
Dạng sóng Va Icc Po
Vin
Vout
* Xem dạng sóng của mỗi điểm kiểm tra và Vbe, Vce của mỗi transistor, sau
đó ghi lại các giá trị sau đây:
- Điện áp trung bình (Va).
- Cường độ dòng điện tĩnh (Icc).
- Vin.
- Dạng sóng của Vout.
- Công suất đầu ra: .
80
Bảng TN3-7. Kết quả thí nghiệm của mạch IC âm thanh OTL
TÀI LIỆU THAM KHẢO BÀI 3
1. Phạm Minh Hà (2008). Kỹ thuật mạch điện tử (tái bản). Nxb Khoa học
kỹ thuật.
2. Đỗ Xuân Thụ (2008). Kỹ thuật điện tử. Nxb Giáo Dục.
3. K&H MFG CO, LTD (2015). Hướng dẫn sử dụng bộ thí nghiệm điện tử
KL-200: quyển I, II.
4. K&H MFG CO, LTD (2015). LINEAR CIRCUIT LAB KL-200 (I), (II):
MODULE EXPERIMENT MANUAL.
5. K&H MFG CO, LTD (2015). LINEAR CIRCUIT LAB KL-200:
TEACHER HANDBOOK.
81
Bài 4
THÍ NGHIỆM VỀ ĐẶC TÍNH CỦA BỘ KHUẾCH ĐẠI THUẬT TOÁN
(OPERATION AMPLIFIER – OP AMP)
4.1. Mục tiêu
4.2. Tóm tắt lý thuyết
4.3. Thiết bị, vật tư thí nghiệm
4.4. Nội dung thí nghiệm
4.5. Thảo luận về kết quả thí nghiệm
4.6. Ôn tập - vận dụng
4.7. Các biểu ghi kết quả
82
4.1. Mục tiêu
- Sinh viên nhận biết và phân loại được các đặc tính cơ bản của bộ khuếch
đại thuật toán (Operation Amplifier – OP AMP): OP AMP lý tưởng, trở kháng
vào/ra (Zin/Zout), hệ số khuếch đại điện áp (Av)…
- Phương pháp điều chỉnh điện áp lệch không (Offset) của OP AMP.
4.2. Tóm tắt lý thuyết
4.2.1. Một số thuật ngữ
- Trong điều kiện lý tưởng khi Vi của OP AMP là 0V thì Vo sẽ bằng 0V.
Tuy nhiên, do sự mất cân bằng ở mạch bên trong của OP AMP nên Vo thường
lệch đi 0V ( 0). Trạng thái lệch này thể hiện bởi một điện áp lệch (offset - Vos)
ở đầu ra. Vos này có thể được điều chỉnh bù về 0V nếu điện áp được đưa vào đầu
vào có tính toán. Sự điều chỉnh đưa Vos về 0V gọi là bù điện áp lệch không.
Tỷ số nén tín hiệu đồng pha (Common Mode Rejection Ratio - CMRR):
thường được ký hiệu là CMRR hoặc và được tính theo công thức:
(4-1)
Giá trị này nên đạt mức lớn nhất có thể.
4.2.2. Nguyên lý cơ bản
4.2.2.1. Mạch khuếch đại vi sai
Mạch tương đương bên trong của một OP AMP thực tế (A) được thể hiện
ở hình 4.1, ở đó cấu trúc mạch giống với mạch OCL AMP với cấu trúc khuếch
đại khác trong tầng vào.
Hình 4.1. Cấu trúc bên trong của A741
a) Cấu trúc của mạch khuếch đại vi sai:
Hình 4.2a cho thấy mạch bao gồm 2 mạch khuếch đại mắc CE với điện trở
cực phát thông thường, 2 đầu vào Vi1, Vi2 và 2 đầu ra Vo1, Vo2. Mạch ngoài hoàn
83
thiện của IC khuếch đại vi sai được mô tả ở hình 4.2b và ký hiệu của mạch cho ở
hình 4.2c. Tín hiệu ra của khuếch đại vi sai là cường độ được khuếch đại của sự
chênh lệch tín hiệu giữa hai tín hiệu vào. Nói cách khác, tín hiệu ra tỷ lệ thuận
với chênh lệch giữa hai tín hiệu vào: Vo = Av.(Vi1 – Vi2).
a) Mạch nguyên lý b) Cấu trúc bên trong c) Ký hiệu
Hình 4.2. Mạch khuếch đại vi sai
b) Phân loại bộ khuếch đại vi sai: dựa theo số lượng đầu vào/đầu ra
- Một đầu vào, một đầu ra.
- Một đầu vào, hai đầu ra.
- Hai đầu vào, một đầu ra.
- Hai đầu vào, hai đầu ra.
Sau đây ta phân tích chi tiết các sơ đồ của bộ khuếch đại vi sai.
- Một đầu vào, một đầu ra:
Đầu ra Vo1:
a) b)
Hình 4.3. Bộ khuếch đại vi sai 1 đầu vào, 1 đầu ra (Vo1)
Như hình 4.3a, b thể hiện, vì Q1 được mắc CE, Vi1 được cung cấp cho
nguồn sau khi được khuếch đại, và đầu ra được lấy từ cực góp (cực C). Theo đặc
tính của mạch CE – tín hiệu ra ngược pha với tín hiệu vào. Nói cách khác. Sự
lệch pha giữa đầu vào và đầu ra là 1800, có thể được biểu diễn bằng Vo1 = -
Av.Vi1.
84
Đầu ra Vo2:
Như trên hình 4.4c, khi tín hiệu Vi1 cấp cho Q1, tín hiệu ra cũng có thể lấy
ra từ cực phát (cực E) của Q1, thêm đầu ra Vo1 lấy từ cực góp. Theo như đặc tính
của mạch mắc CC, tín hiệu ra từ cực phát cùng pha và gần như bằng biên độ với
tín hiệu vào (Av 1). Tín hiệu lấy ra ở cực phát của Q1 vì thế cùng pha và gần
như cùng biên độ với Vi1.
a) b) c)
Hình 4.4. Bộ khuếch đại vi sai 1 đầu vào, 1 đầu ra (Vo2)
Vì các cực phát của Q1 và Q2 được kết nối với nhau, cực phát của Q2 nối
với đất cũng thể hiện tín hiệu giống cực phát của Q1 với biên độ xấp xỉ bằng Vi1
với pha giống nhau.
Tín hiệu cực phát của Q2 thể hiện giữa cực phát với đất, trong khi nguồn
của Q2 nối trực tiếp với đất. Tín hiệu này được đưa vào ảo giữa cực phát và cực
nguồn, có thể xem như tín hiệu vào của Q2. Tín hiệu đưa tới nguồn của Q1
ngược pha với Vi1. Nói cách khác, tín hiệu đưa vào nguồn của Q2 ngược pha
nhưng cùng biên độ với Vi1.
Tín hiệu đưa vào nguồn của Q2, ngược pha nhưng cùng biên độ với Vi1,
được khuếch đại bởi Q2 và sau đó tín hiệu ra Vo2 sẽ được chuyển đi từ cực
góp. Vì tín hiệu nguồn của Q2 ngược pha với Vi1 và cũng vì Vo2 ngược pha
với tín hiệu nguồn này nên Vo2 cùng pha với Vi1 (mô tả ở hình 4.4b). Nếu
điện áp nhận cho cả Q1 và Q2 là Av, Vo2 = Vo1 nhưng ngược pha vì biên độ
của tín hiệu nguồn Q2 bằng với tín hiệu vào Vi1 đưa vào nguồn Q1, được thể
hiện bởi Vo2 = Av.Vi1.
Tóm lại, nếu tín hiệu được đưa vào Vi1, một tín hiệu khuếch đại với pha
ngược sẽ được nhận từ Vo1 và một tín hiệu khuếch đại cùng pha sẽ nhận được từ
Vo2, ở đó biên độ của Vi1 = Vi2 (hình 4.5a). Nếu tín hiệu vào được đưa vào Vi2,
một tín hiệu cùng pha sẽ được nhận từ Vo1 (hình 4.5b).
85
a) b)
Hình 4.5. Tín hiệu ra OP AMP với kết nối 1 đầu vào
Nếu tín hiệu vào được đưa vào một trong các đầu vào của bộ khuếch đại vi
sai với kết nối một đầu vào thì những tín hiệu khuếch đại với cùng biên độ và
ngược pha sẽ nhận từ Vo1 và Vo2.
- Một đầu vào, hai đầu ra:
Hình 4.6. Bộ khuếch đại vi sai 1 đầu vào, 2 đầu ra
Từ hình 4.6, ta có điện áp đầu ra được xác định theo công thức:
Vo = Vo1 – Vo2 = 2Vo1 = -2Av.Vi1 (hoặc 2Av.Vi2) (4-2)
- Hai đầu vào, một đầu ra:
Hình 4.7. Bộ khuếch đại vi sai 2 đầu vào, 1 đầu ra
Xét hình 4.7:
Vo1 = -Av.Vi1 + Av.Vi2 = -Av.(Vi1 – Vi2) (4-3)
Vo2 = Av.Vi1 + (-Av.Vi2) = Av.(Vi1 – Vi2) (4-4)
Điện áp hiệu đầu vào:
Vd = Vi1 – Vi2 = Vi1 – (-Vi1) = 2Vi1 (hoặc Vd = -2Vi1)
Từ phương trình (4-3), (4-4) ta suy ra:
Nếu Vi1 = Vi2 (cùng pha), Vo1 = Vo2 = 0 (hình 4.8).
Nếu Vi1 = -Vi2 (ngược pha), Vo1 = -2Av.Vi1 và Vo2 = 2Av.Vi1 (hình 4.9).
86
Hình 4.8. Dạng sóng của Vo1, Vo2
khi Vi1 = Vi2 (cùng pha)
Hình 4.9. Dạng sóng của Vo1,
Vo2 khi Vi1 = -Vi2 (ngược pha)
- Hai đầu vào, hai đầu ra:
Như ở hình 4.8 và hình 4.9:
Vo = Vo1 – Vo2 = -Av.(Vi1 – Vi2) – Av.(Vi1 – Vi2)
Vo = -2Av.(Vi1 – Vi2) = -2Av.Vd
Nếu:
+ Vi1 = Vi2 Vo = 0
+ Vi1 = -Vi2 Vo = -2Av.(2Vi1) = -4Av.Vi1
c) Các tham số đặc trưng của bộ khuếch đại vi sai
- Ac: độ lợi tín hiệu đồng pha hay hệ số khuếch đại đối với tín hiệu đồng pha.
- Ad: độ lợi tín hiệu vi sai; nghĩa là hệ số khuếch đại đối với tín hiệu vi sai.
- Vc: Tín hiệu đồng pha (tín hiệu cùng loại).
- Vd: Tín hiệu vi sai pha (tín hiệu khác loại).
- Vo = Ad.Vd + Ac.Vc
Giá trị của Ac ở một bộ khuếch đại vi sai lý tưởng phải nhỏ nhất có thể và
giá trị của Vo phải tỷ lệ thuận với Ad.
d) Tỷ số nén tín hiệu đồng pha (CMRR)
CMRR dùng để chỉ khả năng khuếch đại của một bộ khuếch đại vi sai
(hoặc một OP AMP) để nén nhiễu. Giá trị CMRR càng lớn, tương đương với giá
trị Ac càng nhỏ, thể hiện khả năng nén nhiễu tốt hơn.
Điện áp đầu ra của bộ khuếch đại vi sai xác định theo CMRR:
Điều này cũng giải thích khi CMRR lớn:
Vo = Ad.Vd
87
Tín hiệu đồng pha do vậy được nén. Vì nhiễu thường tồn tại đồng thời ở
Vi1 và Vi2 như tín hiệu đồng pha, khuếch đại vi sai với giá trị CMRR lớn hơn sẽ
sở hữu khả năng nén nhiễu tốt hơn.
4.2.2.2. Đặc tính cơ bản của OP AMP
a) OP AMP là gì?
- OP AMP là một IC gọi là mạch khuếch đại thuật toán, cũng được gọi tắt
là OPA.
- OPA là khuếch đại bao gồm một đầu vào đảo (-), một đầu vào không đảo
(+) và một đầu ra.
Hình 4.10. Ký hiệu của OP AMP
Hình 4.11. Nguồn cung cấp cho OP AMP
Ký hiệu của OP AMP được cho ở hình 4.10.
- OPA thường tích hợp hai nguồn điện với biên độ giống nhau và phân cực
khác nhau, thường là 3V ÷ 24V, trong đó 12V được sử dụng rộng rãi nhất.
Mạch tương đương bên trong của OP AMP được thể hiện ở hình 4.11, rất
giống OCL AMP. Nếu Vi = 0V, Vo sẽ bằng 0V. Nguồn điện đơn cũng có thể
được tích hợp trong OP AMP và tại thời điểm này Vo sẽ bằng 1/2 Vcc thay vì 0V
nếu Vi được đưa vào.
b) Các đặc tính của OP AMP lý tưởng:
- Hệ số khuếch đại rất lớn: Av = .
- Trở kháng vào lớn: Zi = .
- Trở kháng ra nhỏ: Zo = 0.
- Băng thông rộng: BW = .
- Nếu Vi = 0, Vo = 0.
- Các đặc tính không bị ảnh hưởng bởi nhiệt độ.
Dưới đây ta xét chi tiết một số đặc tính được sử dụng rộng rãi:
88
- Trở kháng vào (Zi):
a) b)
Hình 4.12. Trở kháng đầu vào của OP AMP
Giá trị lý tưởng của điện trở vào của bản thân OP AMP là , giá trị thực tế
cũng rất lớn. Tuy nhiên, sau khi các mạch khác nhau được kết nối, Zi sẽ bao
gồm cả các phần bên ngoài (R1 và Rf), thể hiện trong hình 4.12a. Zi biểu diễn
như trong hình 4.12b được tính toán như điện trở tải (nếu )
- Trở kháng ra (Zo):
a) b)
Hình 4.13. Trở kháng đầu ra của OP AMP
Phương pháp tính Zo ở hình 4.13a giống như tính Zi. Theo như hình 4.13b,
nếu RL = . Khi Vo’ = Vo và Zo = ZL, Vo’ = 1/2 Vo.
Theo hình 4.13a, trước tiên ta điều chỉnh VR 1K để Vo’ = 1/2 Vcc, sau đó đo
giá trị của RL (VR1Kab + 22), đó chính là Zo. Nếu không thể điều chỉnh Vo’ =
1/2 Vcc, ta có thể sử dụng công thức phân áp để tính toán Zo. Sau đó
điều chỉnh RL = để có thể đo Vo.
- Tốc độ biến thiên (Slew Rate – SR): 0,8Vpp/tr
Theo hình 4.14, ta có thể hiểu rằng SR được dùng để biểu thị tốc độ truyền
tín hiệu của OPA. SR càng lớn tương ứng với tốc độ truyền tín hiệu càng cao,
cũng thể hiện khả năng xử lý tín hiệu cao tần càng cao. Nói chung, SR càng lớn
băng thông càng rộng.
89
Hình 4.14. Mô tả SR Hình 4.15. Mạch đo SR
Mạch đo SR thể hiện ở hình 4.15, tr và Vpp có thể được tính toán từ dạng
sóng của Vo. Khi đó SR có thể được tính toán từ phương trình SR = 0,8Vpp/tr. Ở
đây, 0,8Vpp thể hiện biên độ thay đổi của điện áp trong suốt quá trình tăng và tr
thể hiện thời gian tăng.
- Băng thông (Band Width – BW):
Băng thông của một OPA lý tưởng sẽ lên tới , nhưng đó không phải là giá
trị thật sự. Giá trị của BW ở các tài liệu kỹ thuật thông thường là trên vài MHz.
Thực tế, nếu giá trị băng thông quá thấp, nó sẽ không phù hợp khi mạch làm
việc ở tần số cao.
- Điện áp bù không (Offset Voltage level zero adjustment):
Với một OPA lý tưởng, Vo sẽ bằng 0V nếu Vi = 0, nhưng trong thực tế thì
Vo thường 0V khi Vi = 0.
Nếu OPA được sử dụng trong mạch điều khiển, khi hoạt động sẽ bị ảnh
hưởng nếu Vo 0 khi Vi = 0. Để khắc phục, cần phải điều chỉnh Vo = 0V khi Vi
= 0V trên mạch thực tế. Điều chỉnh điện áp offset có thể dùng các phương pháp
sau đây:
Bù “không” ở phía đầu vào khuếch đại đảo:
Hình 4.16. Bù “không” cho OP AMP ở đầu vào đảo
Khi Vi = 0V, điều chỉnh VR 1K để Vo = 0V.
Vì nên khi Vi được nối đất, bằng việc điều chỉnh VR 1K
và VR 100K có thể làm thay đổi giá trị Vo.
90
+ Bù “không” ở phía đầu vào khuếch đại không đảo:
Hình 4.17. Bù “không” cho OP AMP ở đầu vào không đảo
Vì nên R2 phải nhỏ hơn rất nhiều so với R1 để
Vì , khi Vi = 0V (nối đất), sự điều chỉnh VR 1K và VR 100K
có thể làm thay đổi giá trị Vo.
Bù không ở mạch theo điện áp:
Hình 4.18. Bù “không” ở mạch theo điện áp
Vì , khi Vi = 0V (nối đất), sự điều chỉnh VR 100K có thể làm
thay đổi giá trị Vo.
Bù không ở bên trong OPA:
Hình 4.19. Bù “không” ở bên trong OPA
Mạch ở hình 4.19 có thể thực hiện việc bù điện áp offset khi chế tạo IC
rỗng, sau đó giá trị Vo được điều chỉnh thông qua việc điều chỉnh trạng thái cân
bằng của tầng vi sai bên trong IC.
4.3. Thiết bị, vật tư thí nghiệm
- Bộ thí nghiệm KL - 2001.
- Module thí nghiệm KL - 23012.
- Các linh kiện và mạch được gắn trên module KL - 23012.
- Đồng hồ vạn năng.
- Nguồn cung cấp một chiều.
- Các jack và dây nối đi kèm bộ thí nghiệm.
91
4.4. Nội dung thí nghiệm
4.4.1. Thí nghiệm về mạch vi sai dùng transistor lưỡng cực
a) Quy trình thí nghiệm
Bước 1: Quan sát và gắn các ghim
mạch theo như sơ đồ hình 4.20.
Bước 2: Kết nối bộ phát tín hiệu và
máy hiện sóng với đầu vào của mạch, kết
nối máy hiện sóng với đầu ra của mạch.
Bước 3: Điều chỉnh VR1 để điện trở tại
các điểm B và C là lớn nhất (VIN1 = VIN2).
Bước 4: Điều chỉnh đầu ra của máy
phát tín hiệu tới tần số 1KHz sóng hình
sin và tăng dần dần biên độ để các dao
động có thể hiển thị dạng sóng ở đầu ra
tối đa mà không bị biến dạng. Đo điện áp
tại IN1, IN2, OUT1 và OUT2 tương ứng và ghi lại dạng sóng tại các điểm đo này.
Bước 5: Điều chỉnh VR1 để điện trở tại các điểm B và C là nhỏ nhất (0) và
VIN2 = 0V.
Bước 6: Lặp lại bước 4.
Bước 7: Điều chỉnh VR1 để điện trở tại các điểm B và C là 500 và VIN2 =
1/2 VIN1.
Bước 8: Lặp lại bước 4.
b) Kết quả thí nghiệm: Ghi trong bảng TN4-1.
4.4.2. Thí nghiệm về các đặc tính cơ bản của OP AMP
4.4.2.1. Thí nghiệm về trở kháng vào Zi
a) Quy trình thí nghiệm:
Bước 1: Quan sát mạch ở hình 4.21a và gắn các ghim mạch như hình vẽ
4.21b.
Bước 2: Điều chỉnh đầu ra của máy phát tín hiệu tới tần số 1KHz sóng hình
sin và điều chỉnh biên độ tín hiệu ra tới mức nhỏ nhất.
Bước 3: Điều chỉnh VR 100K (VR3) tới giá trị nhỏ nhất (tại đó điểm B và
điểm C được kết nối).
Bước 4: Điều chỉnh biên độ của đầu ra (OUT) lớn nhất mà không bị biến dạng.
Bước 5: Xem và ghi lại dạng sóng ở đầu vào IN1.
Hình 4.20. Thí nghiệm mạch
khuếch đại vi sai
92
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 4.21. Thí nghiệm về trở kháng vào (Zi) của OP AMP
Bước 6: Điều chỉnh VR3 tới khi tín hiệu ở đầu vào (IN1) bằng một nửa
dạng sóng ở bước 4.
Bước 7: Tắt nguồn điện cung cấp.
Bước 8: Sử dụng đồng hồ vạn năng (thang ) để đo giá trị điện trở giữa B
và C của VR 100K. Giá trị đo được chính là trở kháng vào (Zi) của OP AMP.
b) Kết quả thí nghiệm: Ghi trong bảng TN4-2.
4.4.2.2. Thí nghiệm về trở kháng ra Zo
a) Quy trình thí nghiệm:
Bước 1: Quan sát mạch ở hình 4.22a và gắn các ghim mạch như hình vẽ 4.22b.
Bước 2: Điều chỉnh đầu ra của máy phát tín hiệu tới tần số 1KHz sóng hình sin.
Bước 3: Ngắt kết nối SW1.
Bước 4: Điều chỉnh biên độ của đầu ra (OUT) lớn nhất mà không bị biến dạng.
Bước 5: Ghi lại giá trị Vpp của Vout.
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 4.22. Thí nghiệm về trở kháng ra (Zo) của OP AMP
93
Bước 6: Kết nối SW1, sau đó xem sự biến đổi dạng sóng của Vout.
Bước 7: Điều chỉnh VR 1K (VR1) tới khi tín hiệu ở đầu ra Vout có giá trị
bằng một nửa của nó ở bước 5.
Bước 8: Tắt nguồn điện cung cấp.
Bước 9: Sử dụng đồng hồ vạn năng (thang ) để đo giá trị điện trở của đầu
ra nối với đất. Giá trị đo được chính là trở kháng ra (Zo) của OP AMP.
Bước 10: Điều chỉnh bộ phát tín hiệu tới một tần số khác: 100Hz, 10KHz
và 50KHz, sau đó lặp lại bước 2 đến bước 9. Kiểm tra xem trở kháng ra có thay
đổi theo tần số không?
b) Kết quả thí nghiệm: Ghi trong bảng TN4-3.
4.4.2.3. Thí nghiệm về tốc độ biến thiên SR:
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 4.23. Thí nghiệm về tốc độ biến thiên (SR) của OP AMP
Bước 1: Quan sát sơ đồ nguyên lý ở hình 4.23a và gắn các ghim mạch theo
như sơ đồ hình 4.23b.
Bước 2: Kết nối bộ phát tín hiệu với đầu vào IN1, sau đó điều chỉnh đầu ra
của bộ phát tín hiệu tới tần số 1KHz sóng vuông.
Bước 3: Kết nối đầu ra OUT với máy hiện sóng.
Bước 4: Điều chỉnh tần số của tín hiệu vào cho tới khi có thể đo được dạng
sóng của tín hiệu ra bằng máy hiện sóng. Xem và ghi lại giá trị của Vpp và tr.
b) Kết quả thí nghiệm: Ghi trong bảng TN4-4.
94
4.4.2.4. Thí nghiệm về băng thông
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 4.24. Thí nghiệm về băng thông (BW) của OP AMP
Bước 1: Quan sát sơ đồ nguyên lý ở hình 4.24a và gắn các ghim mạch theo
như sơ đồ hình 4.24b. Đưa tới đầu vào IN2 sóng hình sin, tần số 1KHz.
Bước 2: Tăng điện áp vào từ 50mVpp đến 200mVpp (theo số liệu như trong
bảng TN4-5.a), sau đó quan sát dạng sóng ra và ghi lại giá trị đo được.
Bước 3: Tăng dần dần điện áp vào cho tới khi dạng sóng ra lớn nhất được
hiển thị mà không bị biến dạng.
Bước 4: Điều chỉnh điện áp vào tới giá trị 100mVpp.
Bước 5: Thay đổi tần số từ 50Hz đến 30KHz theo số liệu trong bảng TN4-
5.b, sau đó đo điện áp ra tương ứng.
Bước 6: Vẽ biểu đồ đường cong của tỷ số công suất so với tần số trên hệ
tọa độ với trục tung thể hiện dB và trục hoành thể hiện tần số, sau đó đánh dấu
điểm -3dB.
b) Kết quả thí nghiệm: Ghi trong bảng TN4-5a, b, c.
4.4.3. Thí nghiệm điều chỉnh điện áp offset bằng sơ đồ khuếch đại đảo
Bước 1: Quan sát sơ đồ nguyên lý ở hình 4.25a và gắn các ghim mạch theo
như sơ đồ hình 4.25b.
Bước 2: Kết nối đầu vào đảo (IN3) của OP AMP với đất.
Bước 3: Sử dụng máy hiện sóng hoặc đồng hồ vạn năng (thang DCV) để đo
điện áp ở đầu ra (OUT).
Bước 4: Quan sát xem điện áp ở đầu ra (OUT) có bằng 0 hay không? Nếu
không hãy thực hiện:
95
- Điều chỉnh VR2 (VR 1K) lên tới giá trị lớn nhất.
- Điều chỉnh VR3 (VR 100K) để Vout = 0V.
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 4.25. Thí nghiệm điều chỉnh điện áp offset bằng sơ đồ
khuếch đại đảo
4.4.4. Thí nghiệm điều chỉnh điện áp offset bằng sơ đồ khuếch đại không đảo
Bước 1: Quan sát sơ đồ nguyên lý ở hình 4.26a và gắn các ghim mạch theo
như sơ đồ hình 4.26b.
Bước 2: Kết nối đầu vào không đảo (IN2) của OP AMP với đất.
Bước 3: Sử dụng máy hiện sóng hoặc đồng hồ vạn năng (thang DCV) để đo
điện áp ở đầu ra (OUT).
Bước 4: Quan sát xem điện áp ở đầu ra (OUT) có bằng 0 hay không? Nếu
không hãy thực hiện:
- Điều chỉnh VR2 (VR 1K) lên tới giá trị lớn nhất.
- Điều chỉnh VR3 (VR 100K) để Vout = 0V.
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 4.26. Thí nghiệm điều chỉnh điện áp offset bằng sơ đồ
khuếch đại không đảo
96
4.5. Thảo luận về kết quả thí nghiệm
Các tham số kỹ thuật của OPA bao gồm:
- Điện áp lệch không (offset) đầu vào (mV).
- Điện áp trôi vì nhiệt độ trung bình (V/oC).
- Dòng điện lệch không (offset) đầu vào (nA).
- Dòng điện trôi vì nhiệt độ trung bình (nA/oC).
- Dòng điện phân cực đầu vào.
- Tỷ số khử nguồn điện ((V/V).
- Dòng điện ngắn mạch đầu ra (mA).
- Công suất tiêu tán (mW).
- Trở kháng vào (M).
- Băng thông (MHz).
- Tốc độ biến thiên SR (V/s).
- Tỷ số nén đồng pha CMRR (dB).
- Trở kháng ra (M).
Trong bài thí nghiệm này chỉ khảo sát một số tham số sử dụng rộng rãi nhất
của OP AMP. Đó là:
- Trở kháng vào (Zi): Có giá trị tương đối lớn. Khi OPA được dùng để
khuếch đại với sơ đồ đảo, trở kháng của toàn mạch sẽ giảm do hiệu ứng của hồi
tiếp âm. Nếu yêu cầu trở kháng vào cao có thể sử dụng OPA với sơ đồ không
đảo hoặc mạch theo điện áp.
- Trở kháng ra (Zo): Thông thường có giá trị vài . Nếu giá trị điện trở tải
nhỏ, công suất của OPA dễ bão hòa và dạng sóng sẽ bị cắt. Nếu phương pháp
phân áp được sử dụng để đo Zo, điện trở với giá trị lớn hơn sẽ được kết nối để
ngăn không cho điện áp ra (Vo) bị biến dạng. Phương pháp phân áp:
Khi RL = , Vo’ = Vo.
Khi RL , ta có:
Trong đó: Vo’ có thể đo bằng vôn kế, giá trị RL đã biết và giá trị Vo đã biết.
Zo từ đó có thể tính được.
- Băng thông: Về lý thuyết có thể lên tới vài MHz. Tuy nhiên, giá trị đo
được thực tế chỉ vào khoảng vài trăm KHz.
97
- Đo điện áp offset: Sự điều chỉnh điện áp của đầu vào để giữ hoặc cân
bằng mức DC của OPA ở đầu ra là 0V trong trạng thái tĩnh. Vì điện áp offset ra
thông thường khoảng 1V (nếu cung cấp 10mV ở đầu vào). Giả sử dùng sơ đồ
khuếch đại đảo có hệ số khuếch đại 100 thì offset đầu ra có thể bằng 0V. Tuy
nhiên việc điều chỉnh giá trị này rất khó khăn vì tỷ số khuếch đại không tải của
OPA là rất lớn (). Do vậy, giá trị +Vcc và –Vcc được sử dụng làm đầu ra thay vì
0V đầu ra.
4.6. Ôn tập - vận dụng
Để nắm vững các chủ đề của bài thí nghiệm, sinh viên cần trả lời các câu
hỏi trắc nghiệm cho dưới đây:
Câu 1. Tầng đầu của OPA thường được mắc theo sơ đồ nào sau đây?
A. Khuếch đại đẩy-kéo B. Khuếch đại vi sai C. Khuếch đại CB
Câu 2. Zi của OPA lý tưởng bằng:
A. B. 1M C. 0
Câu 3. Zo của OPA lý tưởng bằng:
A. B. 1M C. 0
Câu 4. Băng thông của OPA, đúng trong khoảng nào dưới đây:
A. 0 ÷ vài MHz B. Chỉ vài KHz C. đáp ứng tần số thấp rất hẹp
Câu 5. Với một OPA lý tưởng, khi Vi = 0:
A. Vo = +Vcc B. Vo = 1V C. Vo = 0V
Bài tập: hãy ghi lại các tham số kỹ thuật của các IC OP AMP cho ở bảng
dưới đây:
Số hiệu Công suất nguồn cung cấp
(giới hạn) Zi Zo BW CMRR Av SR
LM301
A709
A741
A747
LM324
LM380
LM387
LM3900
98
4.7. Các biểu ghi kết quả thí nghiệm
Bảng TN4-1. Kết quả thí nghiệm mạch khuếch đại vi sai
VIN1 = VIN2 VIN2 = 0
VIN1
VIN2
VOUT1
VOUT2
VOUT
Bảng TN4-2. Kết quả thí nghiệm đo trở kháng vào của OP AMP
Zi =…………………………..()
99
Bảng TN4-3. Kết quả thí nghiệm đo trở kháng ra của OP AMP
f Zo
1KHz
100Hz
10KHz
50KHz
Bảng TN4-4. Kết quả thí nghiệm đo trở kháng ra của OP AMP
Bảng TN4-5a. Điện áp ra và hệ số khuếch đại tương ứng
với điện áp vào tăng
Vi
(Vpp)
Vo
(Vpp)
50mV
100mV
200mV
Bảng TN4-5b. Điện áp ra tương ứng với tần số thay đổi
f
(Hz) Vo Av Av(dB)
f
(Hz) Vo Av Av(dB)
50 5000
200 10000
500 12000
1000 15000
2000 30000
100
Bảng TN4-5c. Biểu đồ tỷ số công suất so với tần số
Avo: Hệ số khuếch đại Av khi Vo cực đại
TÀI LIỆU THAM KHẢO BÀI 4
1. Phạm Minh Hà (2008). Kỹ thuật mạch điện tử (tái bản). Nxb Khoa học
kỹ thuật.
2. Đỗ Xuân Thụ (2008). Kỹ thuật điện tử. Nxb Giáo Dục.
3. K&H MFG CO, LTD (2015). Hướng dẫn sử dụng bộ thí nghiệm điện tử
KL-200: quyển I, II.
4. K&H MFG CO, LTD (2015). LINEAR CIRCUIT LAB KL-200 (I), (II):
MODULE EXPERIMENT MANUAL.
5. K&H MFG CO, LTD (2015). LINEAR CIRCUIT LAB KL-200:
TEACHER HANDBOOK.
101
Bài 5
THÍ NGHIỆM VỀ MẠCH KHUẾCH ĐẠI CƠ BẢN CỦA OP AMP
5.1. Mục tiêu
5.2. Tóm tắt lý thuyết
5.3. Thiết bị, vật tư thí nghiệm
5.4. Nội dung thí nghiệm
5.5. Thảo luận về kết quả thí nghiệm
5.6. Sửa chữa lỗi mô phỏng
5.7. Ôn tập – vận dụng
5.8. Các biểu ghi kết quả
102
5.1. Mục tiêu
Lắp ráp và đo được các đại lượng điện áp vào/ra, so sánh độ lệch pha giữa
tín hiệu vào/ra của một số cấu hình mắc mạch khuếch đại thuật toán: khuếch đại
đảo, không đảo, mạch cộng, mạch trừ, mạch tích phân, vi phân…
5.2. Tóm tắt lý thuyết
5.2.1. Một số thuật ngữ
- Nối đất ảo (ngắn mạch ảo):
Ngắn mạch bình thường có nghĩa là điện áp xuất hiện ở 2 cực bằng nhau và
dòng điện chạy qua 2 cực là lớn nhất. Tuy vậy, dù V(-) và V(+) của đầu vào “-”
và “+” của OPA bằng nhau, không có dòng điện thực sự nào chạy qua “+” và “-
”. Hiện tượng trên được gọi là ngắn mạch ảo hay còn được gọi là nối đất ảo vì
cực “+” thường hay được nối với đất trong sơ đồ khuếch đại đảo.
Hiện tượng này gây ra bởi Zi = và Av = của OPA. Vì Zi = , không có
dòng điện nào chạy trong đầu vào. Vì Av = , một điện áp đáng kể sẽ có ở đầu
ra nếu một điện áp Vi nhỏ được đưa vào. Vì Vi rất nhỏ, V(-) và (V+) vì thế gần
bằng nhau.
- Hệ số khuếch đại không tải: Có giá trị rất lớn, giá trị lý tưởng của nó đạt .
- Hệ số khuếch đại khi có tải:
Sơ đồ không tải của OPA không phù hợp khi sử dụng để khuếch đại tín
hiệu. Vì hệ số khuếch đại khi không tải quá lớn sẽ dễ dẫn đến đầu ra của bộ
khuếch đại bị bão hòa. Nếu OPA được sử dụng để khuếch đại tín hiệu, cần thiết
phải đưa vào một khâu hồi tiếp âm để kiểm soát độ lớn của hệ số khuếch đại
5.2.2. Nguyên lý cơ bản
Có nhiều mạch khuếch đại có thể tạo thành từ OP AMP. Ở đây ta xét một
số mạch khuếch đại cơ bản của OP AMP:
- Mạch khuếch đại đảo;
- Mạch khuếch đại không đảo.
Một số mạch ứng dụng được phát triển dựa trên cơ sở của 2 mạch trên đây.
Cụ thể là các mạch:
- Mạch theo điện áp;
- Mạch trừ;
- Mạch cộng;
- Mạch hạn chế;
- Mạch điện áp không đổi;
103
- Mạch dòng điện không đổi;
- Mạch vi phân;
- Mạch tích phân.
5.2.2.1. Mạch khuếch đại đảo
a) Sơ đồ nguyên lý b) Mạch tương đương
Hình 5.1. Mạch khuếch đại đảo dùng OP AMP
Mạch khuếch đại đảo được cho ở hình 5.1a và mạch tương đương ở hình
5.1b. Theo định nghĩa về nối đất ảo ta có thể hiểu rằng không có dòng điện nào
chạy vào đầu vào đảo của OPA. Tuy nhiên vì V(-) = V(+) = 0V, Vo = -If.Rf và Vi
= I1.R1 và I1 = If:
(5-1)
Vo ngược pha với Vi.
Mạch này rất ổn định vì hệ số khuếch đại của nó hoàn toàn được quyết định
bởi mạch hồi tiếp và độc lập với đặc tính của OPA. Ví dụ: với sơ đồ ở hình 5.1,
R1 = 10K, Rf = 100K, Vi = 0,5V, Vo = ?
Giải:
Av = -Rf/R1 = -100K/10K = -10
Vo = Vi.Av = 0,5V.(-10) = -5V
5.2.2.2. Mạch khuếch đại không đảo
a) Sơ đồ nguyên lý b) Mạch tương đương
Hình 5.2. Mạch khuếch đại không đảo dùng OP AMP
Mạch khuếch đại không đảo được cho ở hình 5.2a và mạch tương đương ở
hình 5.2b. Theo hình 5.2b: Ii = If
104
(5-2)
Vo đồng pha với Vi.
Ví dụ: Với sơ đồ ở hình 5.2, R1 = 1K, Rf = 10K, Vi = 1V, Vo = ?
Giải:
Vo = Vi.(1 + Rf/R1) = 1V.(1 + 10K/1K) = 11V
Điện áp nguồn sử dụng ở mạch này phải cao hơn 11V, nếu không điện áp
ra tối đa sẽ bằng điện áp nguồn.
5.2.2.3. Mạch theo điện áp
Mạch theo điện áp (hình 5.3) là ứng dụng của
khuếch đại không đảo. Vì .
Mạch này hoạt động như một bộ khuếch đại.
Tuy vậy, vì Zi = và Zo rất nhỏ, mạch theo
điện áp này chỉ dùng để đối chiếu trở kháng.
5.2.2.4. Mạch trừ
a) b) c)
Hình 5.4. Mạch trừ dùng OP AMP
Theo như hình 5.4a, mạch trừ tích hợp 2 đầu vào đảo và không đảo tương
ứng. Theo nguyên lý chồng chất, ta phân tích mạch này như sau:
Khi V1 được đưa vào đầu vào đảo, V2 nối đất (hình 5.4b), mạch có chức năng
tương đương mạch khuếch đại đảo, điện áp ra được xác định theo công thức (5-3):
(5-3)
Khi V2 được đưa vào đầu vào không đảo, V1 nối đất (hình 5.4c), mạch có
chức năng tương đương mạch khuếch đại không đảo, điện áp ra được xác định
theo công thức (5-4):
(5-4)
Trong trường hợp tổng quát, điện áp ra của mạch trừ bằng:
Hình 5.3. Mạch theo
điện áp
105
Nếu R1 = R3, R2 = R4:
(5-5)
5.2.2.5. Mạch cộng
a) b) c)
Hình 5.5. Mạch cộng dùng OP AMP
Theo như hình 5.5a, mạch cộng tích hợp 2 đầu vào đảo tương ứng (trường
hợp mở rộng có thể có nhiều hơn hai đầu vào). Theo nguyên lý chồng chất, ta
phân tích mạch này như sau:
Khi V1 được đưa vào đầu vào đảo, V2 nối đất (hình 5.5b). Vì V(-) cùng điện
thế với V(+) nên không có dòng điện chạy qua và mạch có chức năng tương
đương mạch khuếch đại đảo, điện áp ra được xác định theo công thức (5-6):
(5-6)
Khi V2 được đưa vào đầu vào đảo, V1 nối đất (hình 5.5c). Mạch hoạt động
tương tự trường hợp bên trên, điện áp ra được xác định theo công thức (5-7):
(5-7)
Trong trường hợp tổng quát, điện áp ra của mạch cộng bằng:
Nếu R1 = R2:
(5-8)
Nếu Rf = R1:
Vo = -(V1 + V2) (5-9)
Từ công thức (5-8) và (5-9) ta thấy xuất hiện dấu “-” trong biểu thức tính
Vo, điều này cho thấy điện áp đầu ra ngược pha so với tổng các điện áp đầu vào.
Vì thế, mạch điện ở hình 5.5 còn có tên gọi khác là mạch cộng đảo.
106
5.2.2.6. Mạch hạn chế
a) Dùng 2 điốt b) Dùng 1 điốt
Hình 5.6. Mạch hạn chế dùng OP AMP
Hai mạch hạn chế khác nhau được thể hiện tương ứng ở hình 5.6a, b. Ta
xét nguyên lý hoạt động của từng mạch như sau.
Giả sử ở mạch hạn chế hình 5.6a:
Vo’ > (Vf1 + Vzd2) Vo = Vf1 + Vzd2
(Vf1 + Vzd2) > Vo’ > -(Vf2 + 6,2V) Vo = Vo’
Vo’ < -(Vf2 + 6,2V) Vo = -(Vf1 + Vzd1)
Nếu sóng sin được đưa vào đầu vào, dạng sóng ra sẽ gần như sóng vuông.
Điện trở R2 được sử dụng để hạn chế dòng điện.
Giả sử ở mạch hạn chế hình 5.6b:
Nếu Vo > Vzd: Zd dẫn để Vo được duy trì và Vo = Vzd.
Nếu –Vf < Vo < Vzd: Vo = const.
Nếu Vo < -Vf: Vo = -0,6V
5.2.2.7. Mạch điện áp không đổi
Mạch điện áp không đổi ở hình 5.7a thực chất là sự kết hợp của mạch ở
hình 5.7b và mạch khuếch đại không đảo.
Một số đặc điểm của mạch điện này:
, độ lớn có thể được quyết định bởi .
Mạch thực hiện chức năng phối hợp trở kháng.
Dòng điện đầu ra lớn.
a) b)
Hình 5.7. Mạch điện áp không đổi dùng OP AMP
107
5.2.2.8. Mạch dòng điện không đổi
Hình 5.8. Mạch dòng điện không đổi
Mạch dòng điện không đổi ở hình 5.8 bao gồm 3 phần chính:
Một nguồn điện áp tham chiếu: bao gồm R1, Zd và VR 10K.
Một OPA hoạt động như một mạch theo điện áp.
Một mạch dòng điện ra bao gồm R2, một transistor và Re, trong đó dòng
điện chạy qua RL được cung cấp bởi transistor và sự kiểm soát Ic của mạch này
được tiến hành thông qua việc kiểm soát độ lớn của Ib. Với Vref duy trì không
đổi trong mạch, Ic cũng sẽ không đổi ngay cả khi RL thay đổi và khi transistor
hoạt động trong vùng khuếch đại tuyến tính (Ic = Ib) thì giá trị của Ic sẽ chỉ phụ
thuộc vào Ib và độc lập với độ lớn của R1.
5.2.2.9. Mạch vi phân
a) Mạch cơ bản b) Mạch thực tế
Hình 5.9. Mạch vi phân dùng OP AMP
Mạch vi phân trong hình 5.9a về cơ bản là ứng dụng của mạch vi phân RC.
Dòng Ic trong mạch này có thể được tính như sau:
Nếu Vi là sóng vuông, Vo sẽ là dãy xung.
Nếu Vi là sóng tam giác, Vo sẽ là sóng vuông.
Ở hình 5.9b, điện trở Rs được kết nối trong thực tế để tránh nhiễu cao tần.
Điện trở Ri được sử dụng như điện trở cân bằng ở đầu vào.
108
5.2.2.10. Mạch tích phân
a) Mạch cơ bản b) Mạch thực tế
Hình 5.10. Mạch tích phân dùng OP AMP
Mạch tích phân trong hình 5.10a về cơ bản là ứng dụng của mạch tích phân
RC. Dòng Ic trong mạch này có thể được tính như sau:
Hình 5.10b mô tả mạch tích phân thực tế. R2 trong mạch này được sử dụng
để tránh cho OP AMP bão hòa đầu ra và làm giảm trở kháng đầu vào do Xc quá
lớn ở tần số thấp
5.3. Thiết bị, vật tư thí nghiệm
- Bộ thí nghiệm KL - 2001.
- Module thí nghiệm KL - 23013.
- Các linh kiện và mạch được gắn trên module KL - 23013.
- Đồng hồ vạn năng.
- Nguồn cung cấp một chiều.
- Các jack và dây nối đi kèm bộ thí nghiệm.
5.4. Nội dung thí nghiệm
5.4.1. Thí nghiệm về mạch khuếch đại đảo
a) Quy trình thí nghiệm:
Bước 1: Quan sát hình 5.11a và gắn các ghim mạch theo như sơ đồ hình
5.11b.
Bước 2: Kết nối bộ phát tín hiệu với đầu vào (IN1), sau đó điều chỉnh đầu ra
của bộ phát tín hiệu tới tần số 1KHz sóng sin. Tăng dần biên độ để dạng sóng ở đầu
ra lớn nhất có thể mà không bị biến dạng (sử dụng máy hiện sóng để điều chỉnh).
109
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 5.11. Thí nghiệm mạch khuếch đại đảo (không offset)
Bước 3: Ghi lại dạng sóng ở IN1 (Vin1) và OUT (Vout).
Bước 4: Ngắt kết nối đầu ra của bộ phát tín hiệu với mạch điện bằng việc
gỡ bỏ đoạn ghim mạch, sau đó nối đầu vào với đất. Sử dụng thang DCV của
đồng hồ vạn năng (hoặc máy hiện sóng) để đo điện áp DC tại đầu ra, sau đó ghi
lại giá trị đo được.
Bước 5: Quan sát hình 5.12a và gắn các ghim mạch theo như sơ đồ hình
5.12b. Trong đó mạch khuếch đại đảo có offset được kết nối.
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 5.12. Thí nghiệm mạch khuếch đại đảo (có offset)
Bước 6: Lặp lại bước 2 và bước 3.
110
Bước 7: Điều chỉnh ngẫu nhiên VR3 (VR 100K), sau đó quan sát xem dạng
sóng ở đầu ra có thay đổi hay không?
Bước 8: Ngắt kết nối đầu ra của bộ phát tín hiệu với mạch điện bằng việc
gỡ bỏ đoạn ghim mạch, sau đó nối đầu vào với đất. Sử dụng thang DCV của
đồng hồ vạn năng (hoặc máy hiện sóng) để đo điện áp DC tại đầu ra, sau đó ghi
lại giá trị đo được. Nếu điện áp DC không bằng 0V, hãy điều chỉnh VR3 (VR
100K) để điện áp này bằng 0V.
Bước 9: Lặp lại bước 2 và bước 3.
Bước 10: So sánh điện áp DC đầu ra và dạng sóng ra của các mạch có
offset và không có offset.
b) Kết quả thí nghiệm: Ghi trong bảng TN5-1.
5.4.2. Thí nghiệm về mạch khuếch đại không đảo
a) Quy trình thí nghiệm:
Bước 1: Quan sát hình 5.13a và gắn các ghim mạch theo như sơ đồ hình
5.13b.
Bước 2: Kết nối bộ phát tín hiệu với đầu vào (IN2), sau đó điều chỉnh đầu
ra của máy phát tín hiệu tới tần số 1KHz sóng hình sin.
Bước 3: Kết nối máy hiện sóng với đầu ra của mạch, sau đó tăng dần biên
độ đầu ra của bộ phát tín hiệu để dạng sóng lớn nhất có thể hiển thị trên máy
hiện sóng mà không bị biến dạng. Ghi lại các dạng sóng của Vin2 và Vout.
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 5.13. Thí nghiệm mạch khuếch đại không đảo
b) Kết quả thí nghiệm: Ghi trong bảng TN5-2
c)
111
5.4.3. Thí nghiệm mạch theo điện áp
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 5.14. Thí nghiệm mạch theo điện áp
Bước 1: Quan sát mạch ở hình 5.14a và gắn các ghim mạch như hình vẽ
5.14b.
Bước 2: Kết nối bộ phát tín hiệu với đầu vào (IN2), sau đó điều chỉnh đầu
ra của máy phát tín hiệu tới tần số 1KHz sóng hình sin.
Bước 3: Kết nối máy hiện sóng với đầu ra của mạch, sau đó tăng dần biên
độ đầu ra của bộ phát tín hiệu để dạng sóng lớn nhất có thể hiển thị trên máy
hiện sóng mà không bị biến dạng. Ghi lại các dạng sóng của Vin2 và Vout.
Bước 4: Điều chỉnh ngẫu nhiên biên độ đầu ra của bộ phát tín hiệu. Sau đó
quan sát xem Vout có luôn giống Vin không.
b) Kết quả thí nghiệm: ghi trong bảng TN5-3
5.4.4. Thí nghiệm về mạch trừ
a) Quy trình thí nghiệm:
Bước 1: Quan sát sơ đồ nguyên lý ở hình 5.15a và gắn các ghim mạch theo
như sơ đồ hình 5.15b.
Bước 2: Điều chỉnh tương ứng 2 VR 500 (R1 và R10) để điện áp ở V1 và V2
là giá trị được thể hiện trong bảng dưới đây (Đo trực tiếp tại chân của R10 để tìm
điện áp V2).
V1 1V 2V 3V 4V
V2 2V 2V 1V 1V
112
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 5.15. Thí nghiệm về mạch trừ
Bước 3: Với từng cặp giá trị của V1, V2 tương ứng, sử dụng đồng hồ vạn
năng hoặc máy hiện sóng (thang đo DCV) để đo điện áp tại đầu ra (OUT). Sau
đó ghi lại kết quả đo được ở bảng TN5-4. Giá trị Vout lý thuyết được tính theo
công thức (5-10):
(5-10)
Với giá trị của R12 = 10K, R4 = 4,7K
b) Kết quả thí nghiệm: Ghi trong bảng TN5-4.
5.4.5. Thí nghiệm về mạch cộng
a) Quy trình thí nghiệm:
Bước 1: Quan sát sơ đồ nguyên lý ở hình 5.16a và gắn các ghim mạch theo
như sơ đồ hình 5.16b.
Bước 2: Điều chỉnh tương ứng VR 500 (R1) và VR3 (100K) để điện áp
ở V1 và V2 là giá trị được thể hiện trong bảng dưới đây.
V1 +3V +3V +3V
V2 +3V +2V -1V
Bước 3: Với từng cặp giá trị của V1, V2 tương ứng, sử dụng đồng hồ vạn
năng hoặc máy hiện sóng (thang đo DCV) để đo điện áp tại đầu ra (OUT). Sau
đó ghi lại kết quả đo được ở bảng TN5-5.
113
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 5.16. Thí nghiệm về mạch cộng
Bước 4: Tính giá trị Vout lý thuyết theo công thức (5-11):
(5-11)
Với giá trị của R12 = 10K, R3 = 10K
b) Kết quả thí nghiệm: Ghi trong bảng TN5-5.
5.4.6. Thí nghiệm mạch giới hạn
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 5.17. Thí nghiệm mạch giới hạn (1)
114
a) Sơ đồ nguyên lý
b) Sơ đồ gắn ghim mạch
Hình 5.18. Thí nghiệm mạch giới hạn (2)
Bước 1: Quan sát sơ đồ nguyên lý ở hình 5.17a và gắn các ghim mạch theo
như sơ đồ hình 5.17b. Kết nối với nguồn điện áp 12V, sau đó ngắt kết nối CR3
và CR4.
Bước 2: Kết nối bộ phát tín hiệu và máy hiện sóng với đầu vào đảo (IN3),
sau đó điều chỉnh đầu ra của máy phát tín hiệu tới tần số 1KHz sóng hình sin và
từ từ tăng dần biên độ đầu ra của nó để Vout của mạch lớn hơn 14Vpp.
Bước 3: Kết nối CR3 và CR4 (Zd: 6,2V x 2), sau đó quan sát sự biến đổi
điện áp ở đầu ra. Ghi lại giá trị Vin, Vout.
Bước 4: Quan sát sơ đồ nguyên lý ở hình 5.18a và gắn các ghim mạch theo
như sơ đồ hình 5.18b.
Bước 5: Điều chỉnh đầu ra của máy phát tín hiệu tới tần số 1KHz sóng hình
sin. Sau đó từ từ tăng biên độ của tín hiệu vào và quan sát sự biến đổi của Vout.
Xem xét trường hợp Vout đạt giá trị lớn nhất +6,2V?
b) Kết quả thí nghiệm: Ghi trong bảng TN5-6.
115
5.4.7. Thí nghiệm mạch điện áp không đổi
a) Sơ đồ nguyên lý
b) Sơ đồ gắn ghim mạch
Hình 5.19. Thí nghiệm mạch điện áp không đổi
Bước 1: Quan sát sơ đồ nguyên lý ở hình 5.19a và gắn các ghim mạch theo
như sơ đồ hình 5.19b. Đưa điện áp 6,2V vào đầu vào Vin4.
Bước 2: Sử dụng đồng hồ vạn năng (thang đo DCV) để đo điện áp ở đầu ra
có đạt giá trị không đổi 9V hay không?
116
5.4.8. Thí nghiệm mạch dòng điện không đổi
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý
b) Sơ đồ gắn ghim mạch
Hình 5.20. Thí nghiệm mạch dòng điện không đổi
Bước 1: Quan sát sơ đồ nguyên lý ở hình 5.20a và gắn các ghim mạch theo
như sơ đồ hình 5.20b. Kết nối RL 1K (R27) với nguồn +12V.
Bước 2: Điều chỉnh điện áp tham chiếu (Vref) tới giá trị 1V. Sau đó kết nối
ampe kế để đo giá trị dòng IL. Tiếp theo, dùng vôn kế đo điện áp ở đầu ra của
OPA (TP5). Ghi lại các giá trị dòng điện và điện áp đo được.
Bước 3: Thay đổi RL sang giá trị 2,2K (R26) rồi lặp lại bước 2.
Bước 4: Thay đổi RL sang giá trị 150 (R28) rồi lặp lại bước 2.
b) Kết quả thí nghiệm: Ghi trong bảng TN5-7.
117
5.4.9. Thí nghiệm mạch vi phân
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý
b) Sơ đồ gắn ghim mạch
Hình 5.21. Thí nghiệm mạch vi phân
Bước 1: Quan sát sơ đồ nguyên lý ở hình 5.21a và gắn các ghim mạch theo
như sơ đồ hình 5.21b.
Bước 2: Kết nối bộ phát tín hiệu với đầu vào của mạch (IN2), sau đó điều
chỉnh đầu ra của bộ phát tín hiệu tới giá trị 1Vpp sóng tam giác với tần số
. Băng thông BW tra cứu ở chỉ dẫn kỹ thuật và giá trị R1 = R20 + R21 =
20K + 1K = 21K, C1 = 0,1F.
Bước 3: Sử dụng máy hiện sóng đo điện áp Vout.
Bước 4: Điều chỉnh R20 (50K) tới vị trí mà ở đó Vout lớn nhất và không bị
118
biến dạng, sau đó kiểm tra giá trị của R1 tại vị trí này.
Bước 5: Ghi lại dạng sóng của Vin2 và Vout.
Bước 6: Thay đổi tần số của Vin2, sau đó lặp lại bước 4 và 5.
b) Kết quả thí nghiệm: Ghi trong bảng TN5-8.
5.4.10. Thí nghiệm mạch tích phân
a) Quy trình thí nghiệm:
a) Sơ đồ nguyên lý
b) Sơ đồ gắn ghim mạch
Hình 5.22. Thí nghiệm mạch tích phân
Bước 1: Quan sát sơ đồ nguyên lý ở hình 5.22a và gắn các ghim mạch theo
như sơ đồ hình 5.22b.
Bước 2: Kết nối bộ phát tín hiệu với đầu vào của mạch (IN1), sau đó điều
chỉnh đầu ra của bộ phát tín hiệu tới giá trị 0,1Vpp sóng vuông với tần số
119
. Với giá trị R2 = R19 = 1M, C2 = 0,1F.
Bước 3: Kết nối máy hiện sóng với đầu ra của mạch, sau đó điều chỉnh độ
lớn của VR2 để Vout có dạng sóng tam giác tuyến tính.
Bước 4: Quan sát dạng sóng của Vin1 và Vout , sau đó ghi lại giá trị.
b) Kết quả thí nghiệm: ghi trong bảng TN5-9.
5.5. Thảo luận về kết quả thí nghiệm
Nội dung bài thí nghiệm này đã giới thiệu hoạt động của mạch khuếch đại
cơ bản nhất của OPA là khuếch đại đảo và khuếch đại không đảo. Các mạch ứng
dụng đơn giản được xây dựng từ cơ sở của 2 mạch này. Đó là:
- Mạch theo điện áp.
- Mạch trừ.
- Mạch cộng.
- Mạch giới hạn.
- Mạch điện áp không đổi.
- Mạch vi phân.
- Mạch tích phân.
Dưới đây ta sẽ thảo luận kết quả thí nghiệm của từng mạch được mô tả
trong bài như sau:
5.5.1. Mạch khuếch đại đảo (độ lệch pha giữa Vin và Vout là 1800)
a) b)
Hình 5.22. Biến dạng sóng do không có điện áp offset
Hình 5.11a cho thấy mạch khuếch đại đảo mà không có sự điều chỉnh điện
áp offset. Nếu Vi = 0, Vo 0. Nếu tín hiệu đưa vào đầu vào, dạng sóng ra sẽ bị
biến dạng, thể hiện trong hình 5.23a, b.
Hình 5.12a cho thấy mạch khuếch đại đảo với sự điều chỉnh điện áp offset,
có thể cải thiện hạn chế của mạch trong hình 5.11a.
120
Hình 5.24. Mắc thêm điện trở R cân bằng dòng đầu vào OPA
Ngay cả khi điện áp offset không được thêm vào, điện trở R thông thường
được mắc với đầu vào không đảo của mạch khuếch đại đảo (hình 5.24) để cân
bằng Ib của tầng vào.
Mạch khuếch đại đảo được xây dựng từ một OPA có các đặc điểm:
- Tín hiệu ra đảo pha so với tín hiệu vào.
- Trở kháng đầu vào là rất nhỏ và hầu như không đổi.
- Mức độ của nối đất ảo không đổi và độc lập với độ lớn của tín hiệu đầu vào.
- Vì Zi nhỏ, tỷ số S/N lớn.
5.5.2. Mạch khuếch đại không đảo (độ lệch pha giữa Vin và Vout là 00)
Mạch khuếch đại không đảo được xây
dựng từ một OPA có các đặc điểm:
- Tín hiệu ra đồng pha với tín hiệu vào.
- Trở kháng vào lớn.
- Một mạch phân áp có thể được dùng ở
đầu ra của mạch khuếch đại không đảo để
tăng Zi, như mô tả ở hình 5.25.
- Đầu ra của mạch khuếch đại không đảo
có thể sử dụng cho mục địch khác.
- Vì bộ khuếch đại này được sử dụng làm
việc với các điện áp đầu vào nên phạm vi hoạt
động của tín hiệu đầu vào bị thu hẹp.
Để duy trì Zi cao hơn, các mạch hiển thị
trong hình 5.13a sẽ được thay thế bằng các mạch hiển thị ở hình 5.26 trong đó
các chức năng của phân cực DC như cân bằng đầu vào vẫn không thay đổi, và
Vi so với DC có thể được xem như ngắn mạch.
5.5.3. Mạch theo điện áp
Mạch theo điện áp có thể được dùng như các bộ khuếch đại không đảo với
hệ số khuếch đại bằng 1. Trở kháng đầu vào của mạch này là rất cao, đó cũng là
Hình 5.25. Mắc thêm mạch
phân áp điện trở để tăng Zi
Hình 5.26. Mạch khuếch đại
không đảo cải tiến
121
một trong những đặc điểm của bộ khuếch đại không đảo. Nếu IC A471 được
sử dụng để xây dựng mạch theo điện áp, Zi có thể có giá trị 200M và điện
dung đầu vào sẽ xấp xỉ bằng 1pF, trở kháng đầu ra sẽ nhỏ hơn nhiều so với 1
(có thể coi gần bằng 0) và băng thông sẽ xấp xỉ bằng 1MHz. Kể từ khi trở kháng
đầu ra có giá trị nhỏ hơn nhiều so với 1, mạch này sẽ hỏng nếu một điện trở tải
rất nhỏ được kết nối. Đặc biệt là khi đầu vào lớn được áp dụng, ảnh hưởng của
tốc độ biến thiên sẽ rất đáng kể vì OPA sẽ dễ dàng hoạt động trong trạng thái
đầu ra bão hòa.
5.5.4. Mạch trừ
Các bộ trừ đồng thời có những đặc điểm của mạch khuếch đại đảo và mạch
khuếch đại không đảo. Cấu trúc mạch với hiệu các tín hiệu đầu vào sẽ góp phần
nâng cao giá trị của hệ số nén tín hiệu đồng pha (CMRR). Các bộ trừ do đó
thường xuyên được sử dụng trong các cảm biến và khuếch đại cho tín hiệu cảm
biến (tín hiệu yếu).
5.5.5. Mạch cộng
Bộ cộng thực sự là biến thể khác của các bộ khuếch đại đảo. Nếu các tín
hiệu DC được đưa tới đầu vào, giá trị kết quả tại đầu ra sẽ gần với giá trị lý
thuyết. Nếu các tín hiệu AC (đặc biệt là sóng vuông) được đưa tới đầu vào, biên
độ đỉnh sẽ thường được tạo ra tại điểm cộng do sự giới hạn của tốc độ biến
thiên, sẽ ảnh hưởng đến độ chính xác của giá trị cộng.
Các bộ cộng được sử dụng rộng rãi trong các bộ cộng tương tự tốc độ cao,
hoặc bộ trộn xung.
5.5.6. Mạch hạn chế
Mạch hạn chế bao gồm một bộ
khuếch đại đảo kết hợp với các đặc
tính điện áp không đổi của Zd mà có
thể hạn chế biên độ đầu ra. Khi dạng
sóng đầu ra này đã bị bóp méo, mạch
này chỉ có thể được sử dụng điều kiện
như vậy với một mức điện áp phù
hợp, thay vì dạng sóng đầy đủ, là cần thiết. Nếu cả hai dạng sóng không bị bóp
méo và biên độ hạn chế được yêu cầu, mạch cho ở hình 5.27 có thể được sử
dụng để tham khảo.
Hình 5.27. Mạch hạn chế dùng kết
hợp quang trở
122
Vo cao sẽ tương ứng với đèn sáng hơn, khi đó quang trở nhỏ. Av của OPA
sẽ giảm cho phù hợp và biên độ của Vo do đó sẽ bị hạn chế.
5.5.7. Mạch điện áp không đổi
Từ mạch hiển thị trong hình 5.19a, khi điện áp
đầu ra của sẽ bị hạn chế bởi công suất điện áp cung
cấp của OPA, giá trị điện áp quy định có thể cao
hơn so với điện áp cung cấp. So sánh với các mạch
điều chỉnh điện áp cơ bản thể hiện trong hình 5.28,
chức năng của Zd trong các mạch hiển thị trong
hình 5.19a là không rõ ràng nếu một điện trở tải thấp được kết nối.
5.5.8. Mạch dòng điện không đổi
Như trong mạch của hình 5.20a, độ lớn của Ic sẽ được xác định bởi Ib (Ic =
.Ib). Do đó, Ic sẽ không thay đổi nếu Ib vẫn không đổi, trong đó hàm ý sự độc
lập giữa các giá trị của Ic và Rc. Nếu các transistor trong mạch này hoạt động
trong vùng bão hòa, giá trị của Ic sẽ được thay đổi với giá trị của Rc xuất phát từ
phương trình . Do đó, các transistor được phân cực hoạt động trong
khu vực khuếch đại tuyến tính.
5.5.9. Mạch vi phân
Mạch vi phân đầy đủ mô tả ở hình 5.29b.
a) b)
Hình 5.29. Mạch vi phân đầy đủ
Như thể hiện trong hình 5.29b, C1 và R1 được sử dụng để cải thiện sự bất
ổn hoặc dao động trong mạch hiển thị ở hình 5.29a, trong đó C1 << C và R1 <<
R. Các chức năng của C1 và R1 là:
- C1: C1 có thể được làm việc ở một tần số khác biệt tối đa trên đó Xc1 sẽ
đột ngột giảm khi ở tần số cao và cũng sẽ làm giảm tiếng ồn.
- R1: R1 được sử dụng để hạn chế tăng tần số cao nhằm ngăn chặn các mạch
đầu ra bão hòa, sinh ra dao động, mà sẽ dẫn đến việc giảm dòng điện đầu vào.
Việc lựa chọn R1 và C1 phải phù hợp với các quy tắc: R1C = RC1.
Hình 5.28. Mạch điều
chỉnh điện áp cơ bản
123
5.5.10. Mạch tích phân
Chức năng mạch tích phân giống như một bộ lọc thông thấp. Tần số đầu
của mạch tích phân tương ứng với , và hoạt động của mạch tích phân
sẽ bị bị ngắt ở tần số lớn hơn . Các tần số của tín hiệu đầu vào của mạch
tích hợp do đó sẽ được giới hạn giữa f1 và f2
5.6. Sửa chữa lỗi mô phỏng
5.6.1. Mạch giới hạn biên độ
a) Hiện tượng lỗi
- Đầu ra xuất hiện sóng vuông
- Biên độ nửa chu kỳ dương quá nhỏ
b) Các phần lỗi: mô tả ở hình 5.30.
Hình 5.30. Các phần lỗi của mạch giới hạn
S1 (R23 1K) mở: hở mạch, S2 (CR4) đóng: ngắn mạch.
Lỗi 1: S1 mở. OPA là bộ so sánh.
Lỗi 2: S2 đóng. Nửa chu kỳ dương có biên độ = 0,6V.
c) Các bước sửa chữa: Chuyển trạng thái của S1 từ mở đóng, S2 từ đóng
mở.
5.6.2. Mạch điện áp không đổi
a) Hiện tượng lỗi: Vo = +Vcc
b) Các phần lỗi: Mô tả ở hình 5.30.
S1 (R23 1K) mở: hở mạch.
c) Các bước sửa chữa: Chuyển trạng thái của S1 từ mở đóng.
124
5.7. Ôn tập - vận dụng
Để nắm vững các chủ đề của bài thí nghiệm, sinh viên cần trả lời các câu
hỏi trắc nghiệm cho dưới đây:
Câu 1. Hệ số khuếch đại điện áp Av của bộ khuếch đại đảo bằng?
A. B.
C.
Câu 2. Trở kháng vào (Zi) của bộ khuếch đại đảo bằng:
A. B. R1//Rf C. 0
Câu 3. Trong mạch điện như hình vẽ dưới đây, chức năng của phần mạch
gồm VR3, R6 và R7 là:
A. Điều chỉnh điện áp offset
B. Điều chỉnh hệ số khuếch đại
C. Giảm nhiễu
Câu 4. Hệ số khuếch đại điện áp Av của bộ khuếch đại không đảo bằng?
A
B. 1
C.
Câu 5. Hệ số khuếch đại điện áp Av của mạch theo điện áp có giá trị bằng 1
xuất phát từ biểu thức:
A.
B.
C.
Câu 6. Đối với mạch theo điện áp, phát biểu nào dưới đây là SAI?
A. Trở kháng vào của mạch theo điện áp rất lớn.
B. Mạch theo điện áp là một ứng dụng của mạch khuếch đại không đảo.
C. Hệ số khuếch đại điện áp Av > 1
Câu 7. Mạch trừ điện áp như hình vẽ dưới đây. Nếu R1 = R3 và R2 = R4 thì
:
A.
B.
C.
125
Câu 8. Đối với mạch theo điện áp, phát biểu nào dưới đây là SAI?
A.
B. Giá trị của CMRR có thể tăng lên.
C. Chức năng khuếch đại không tồn tại.
Câu 9. Với mạch cộng, nếu R1 = R2 = Rf thì:
A. Vo = -(V1 + V2) B. Vo = V1 + V2 C. Vo = V1 - V2
Câu 10. Với mạch điện cho ở hình vẽ dưới đây, nếu đưa tín hiệu hình sin
1Vpp tới đầu vào của mạch thì dạng điện áp ở đầu ra Vo sẽ là:
A. Vuông
B. Tam giác
C. Răng cưa
Câu 11. Với mạch điện cho ở hình vẽ dưới đây, nếu đưa tín hiệu hình sin
tới đầu vào của mạch thì điện áp đỉnh-đỉnh lớn nhất ở đầu ra Voppmax sẽ là:
A. 6,8Vopp B. 24Vopp C. 12Vopp
Câu 12. Với mạch điện cho ở hình vẽ dưới đây, chức năng của OPA trong
mạch là:
A. Mạch cắt B. Tránh hiệu ứng tải C. Giới hạn dòng điện
Câu 13. Với mạch điện cho ở hình vẽ dưới đây, chức năng của OPA trong
mạch là:
A. Khuếch đại
B. Theo điện áp
C. Mạch cắt
126
Câu 14. Với mạch điện cho ở hình vẽ dưới đây, transistor được phân cực
hoạt động ở:
A. Vùng cắt
B. Vùng bão hòa
C. Vùng khuếch đại tuyến tính
Câu 15. Với mạch điện cho ở hình vẽ dưới đây, điện trở R1 = R20 + R21 có
chức năng:
A. Giới hạn hệ số khuếch đại ở tần số cao
B. Chia điện áp
C. Dịch pha
Câu 16. Nếu đưa tới đầu vào của mạch vi phân tín hiệu có dạng sóng tam
giác thì ở đầu ra tín hiệu có dạng:
A. Sóng sin B. Sóng vuông C. Sóng tam giác
Câu 17. Với mạch điện cho ở hình vẽ dưới đây, nếu điều chỉnh giá trị điện
trở R1 = R20 + R21 tăng lên thì điện áp ra Vo sẽ có:
A. Biên độ giảm đi
B. Giữ nguyên biên độ
C. Biên độ tăng lên
Câu 18. Với mạch điện cho ở hình vẽ dưới đây, nếu đưa tới đầu vào của
mạch tín hiệu có dạng sóng sin thì ở đầu ra tín hiệu có dạng:
A. Sóng tam giác
B. Sóng sin
C. Xung
127
Câu 19. Giả sử đưa tới đầu vào mạch tích phân tín hiệu sóng vuông. Nếu ở
đầu ra yêu cầu sóng tam giác với độ tuyến tính cao thì các tín hiệu đầu vào:
A. Điều chỉnh đến tần số thấp hơn
B. Điều chỉnh đến tần số cao hơn
C. Độc lập với tần số
Câu 20. Với mạch điện cho ở hình vẽ dưới đây, điện trở R18 có chức năng:
A. Tránh cho đầu ra của OPA bão hòa
trong dải tần số thấp
B. Hạn chế dòng điện
C. Chia điện áp
5.8. Các biểu ghi kết quả thí nghiệm
Bảng TN5-1. Kết quả thí nghiệm mạch khuếch đại đảo
Dạng sóng Vpp Vout
(DCV)
Không
offset
VIN
VOU
T
Có
offset
VIN
VOU
T
128
Bảng TN5-2. Kết quả thí nghiệm mạch khuếch đại không đảo
Dạng sóng Vpp
VIN
VOU
T
Bảng TN5-3. Kết quả thí nghiệm mạch theo điện áp
Dạng sóng Vpp
VIN
VOU
T
Bảng TN5-4. Kết quả thí nghiệm mạch trừ
V1 V2 Vout (thực tế đo) Vout (lý thuyết)
1V 2V
2V 2V
3V 1V
4V 1V
129
Bảng TN5-5. Kết quả thí nghiệm mạch cộng
V1 V2 Vout (thực tế đo) Vout (lý thuyết)
+3V +3V
+3V +2V
+3V -3V
Bảng TN5-6. Kết quả thí nghiệm mạch giới hạn
CR3, CR4 không kết nối CR3, CR4 kết nối
VIN
VOUT
Bảng TN5-7. Kết quả thí nghiệm mạch dòng điện không đổi
RL VTP5 IL
2,2K (R26)
1K (R27)
150 (R28)
Nhận xét về giá trị của dòng IL đo được trong 3 trường hợp ở bảng TN5-7:
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
……………………………………………………………………………………
130
Bảng TN5-8. Kết quả thí nghiệm mạch vi phân
Dạng sóng
VIN2
VOUT
Bảng TN5-9. Kết quả thí nghiệm mạch tích phân
Dạng sóng
VIN1
VOUT
TÀI LIỆU THAM KHẢO BÀI 5
1. Phạm Minh Hà (2008). Kỹ thuật mạch điện tử (tái bản). Nxb Khoa học
kỹ thuật.
2. Đỗ Xuân Thụ (2008). Kỹ thuật điện tử. Nxb Giáo Dục.
3. K&H MFG CO, LTD (2015). Hướng dẫn sử dụng bộ thí nghiệm điện tử
KL-200: quyển I, II.
4. K&H MFG CO, LTD (2015). LINEAR CIRCUIT LAB KL-200 (I), (II):
MODULE EXPERIMENT MANUAL
5. K&H MFG CO, LTD (2015). LINEAR CIRCUIT LAB KL-200:
TEACHER HANDBOOK
131
Bài 6
THÍ NGHIỆM VỀ ỨNG DỤNG CỦA OP AMP
6.1. Mục tiêu
6.2. Tóm tắt lý thuyết
6.3. Thiết bị, vật tư thí nghiệm
6.4. Nội dung thí nghiệm
6.5. Thảo luận về kết quả thí nghiệm
6.6. Sửa chữa lỗi mô phỏng
6.7. Ôn tập - vận dụng
6.8. Các biểu ghi kết quả
132
6.1. Mục tiêu
- Lắp ráp một số mạch ứng dụng đơn giản của mạch khuếch đại sử dụng
OPA: khuếch đại logarit, mạch tách sóng đỉnh, mạch so sánh...
- Đo lường và tính toán các đại lượng: điện áp vào/ra, hệ số khuếch đại điện áp.
6.2. Tóm tắt lý thuyết
6.2.1. Một số thuật ngữ
- Mạch khuếch đại lô ga rít:
Mạch khuếch đại mà ở đó điện
áp ra tỷ lệ theo hàm lô ga rít với điện
áp vào gọi là mạch lô ga rít. Trên hình
6.1 mô tả mối quan hệ giữa điện áp ra
với điện áp vào của mạch lô ga rít.
- Mạch khuếch đại nhạc cụ:
Một mạch khuếch đại vi sai cải tiến mô tả ở hình 6.1 gọi là mạch khuếch
đại nhạc cụ. Mạch khuếch đại này được sử dụng rộng rãi vì thuận lợi trong việc
điều chỉnh hệ số khuếch đại, cải thiện giá trị CMRR và nâng cao khả năng
giảm nhiễu.
6.2.2. Nguyên lý cơ bản
Dựa trên cơ sở các mạch khuếch đại cơ bản của OP AMP như khuếch đại
đảo, khuếch đại không đảo… có thể xây dựng nhiều mạch ứng dụng khác nhau.
Mô tả cụ thể như sau:
6.2.2.1. Mạch khuếch đại lô ga rít
a) Mạch khuếch đại lô ga rít thuận b) Mạch khuếch đại lô ga rít đảo
Hình 6.2. Mạch khuếch đại lô ga rít
Mạch khuếch đại lô ga rít được xây dựng trên cơ sở tận dụng đặc tính lô ga
rít của điốt khi được phân cực thuận. Nói cách khác, quan hệ hàm lô ga rít giữa
điện áp thuận và dòng điện thuận. Mạch khuếch đại lô ga rít bao gồm hai loại
Hình 6.1. Quan hệ Vout/Vin của
mạch lô ga rít
133
mạch là khuếch đại lô ga rít thuận và khuếch đại lô ga rít đảo (việc phân biệt hai
loại mạch trên dựa vào chiều của điốt mắc trong mạch). Sơ đồ mạch được thể
hiện ở hình 6.2.
Ta có quan hệ giữa điện áp vào và điện áp ra của mạch lô ga rít:
(6-1)
Trong đó: K là hằng số và cơ số của hàm lô ga rít là 10.
6.2.2.2. Mạch tách sóng đỉnh
a) b) c)
Hình 6.3. Mạch tách sóng đỉnh
Cấu trúc cơ bản của mạch tách sóng đỉnh thể hiện ở hình 6.3a, ở đó mạch
bao gồm 2 phần sau:
- Một mạch nạp đỉnh;
- Một mạch đệm với trở kháng vào cao và trở kháng ra nhỏ.
Nếu Vi > VC: Tụ C sẽ được nạp tới giá trị VC = Vi.
Nếu Vi < VC: Điốt D phân cực ngược và VC sẽ duy trì không đổi.
Vì trở kháng vào của mạch đệm rất lớn, VC sẽ không phóng điện trong
khoảng thời gian ngừng nạp. Đỉnh của tín hiệu vào từ đó có thể được giữ và
chuyển đi qua mạch đệm như mô tả ở hình 6.3b.
Hình 6.3c mô tả một mạch tách sóng đỉnh thực tế. Trong đó, OP AMP sẽ so
sánh sự khác nhau giữa Vi và Vo. Nếu Vi > Vo, đầu ra của OP AMP sẽ khiến điốt
D dẫn. Tụ C2 khi đó sẽ được nạp tới VC2 = Vi, tại điểm đó D tắt và VC2 từ đó sẽ
giữ được giá trị đỉnh.
FET và R3 cấu thành mạch theo nguồn ở đó Vo = VC2. Vì mạch này đặc
trưng bởi trở kháng vào rất lớn, VC2 từ đó có thể được giữ.
6.2.2.3. Mạch chỉnh lưu chính xác
Mạch chỉnh lưu thông thường với điện áp vào nhỏ hơn 0,7V sẽ bị hạn chế
bởi điện áp phân cực thuận của điốt (0,7V), dẫn tới không có điện áp ra. Tuy
nhiên, với mạch ở hình 6.4a lại có khả năng hoạt động với điện áp vào Vi rất nhỏ.
134
a) Sơ đồ nguyên lý b) Dạng sóng Vi/Vout của mạch
Hình 6.4. Mạch chỉnh lưu chính xác
Trong nửa chu kỳ dương của Vi, ở đầu ra có điện áp âm, D1 tắt và D2 dẫn
. Trong nửa chu kỳ âm của Vi, ở đầu ra có điện áp dương, D1 dẫn và
D2 tắt Vo = 0,6V. Dạng sóng của Vo tương ứng với Vi được chỉ ra ở hình 6.4b.
6.2.2.4. Mạch điều áp
Vo = VR1 + 5V, giá trị của VR1 có thể
thu được từ mạch phân áp của R2 và
R3. Với VR1 = Va và biến trở R3, giá
trị của Vo là có thể điều chỉnh được.
Hình 6.5. Mạch điều áp
Hình 6.5 mô tả một mạch điều áp với điện áp ra có thể điều chỉnh từ 7 ÷
15V với điện áp vào 18V. Mạch này bao gồm 2 phần chính:
- Mạch theo điện áp dùng OP AMP.
- Điện áp ra được điều chỉnh 5V dùng IC 7805, được kết nối giữa đầu ra
(OUT) với đất.
6.2.2.5. Mạch lấy và giữ mẫu
Hình 6.6 thể hiện mạch lấy và giữ mẫu (S
&H: Sampling and Holding), ở đó công tắc điện
được sử dụng trong mạch để kiểm soát mẫu tín
hiệu (điện áp). Như trong hình, một trong bốn
công tắc của IC CD4066 được sử dụng để kiểm
soát sự hoạt động của mẫu. Nếu chân 13 của IC CD4066 ở mức cao, chân 1 và 2
sẽ dẫn điện và Vi sẽ giữ ở C2 và được chuyển đi qua mạch theo điện áp. Nếu
chân 13 của CD4066 ở mức thấp, chân 1 và 2 sẽ hở mạch và VC2 sẽ duy trì
không đổi dẫn đến Vo = VC2.
Hình 6.6. Mạch lấy
và giữ mẫu
135
6.2.2.6. Mạch khuếch đại nhạc cụ
Hình 6.7. Mạch khuếch đại nhạc cụ Hình 6.8. Mạch khuếch đại vi sai
cơ bản
Hình 6.7 thể hiện một mạch khuếch đại vi sai cải tiến, cũng được gọi là
mạch khuếch đại nhạc cụ. Điện áp ra của mạch được xác định theo công thức:
(6-2)
Mạch khuếch đại vi sai cơ bản thể hiện trong hình 6.8. Khi điều chỉnh hệ số
khuếch đại cần phải điều chỉnh đồng thời giữa R1 và R2 hay R3 và R4, đó là
nhược điểm lớn nhất của mạch này. Mặt khác, theo hình 6.7, Av có thể thay đổi
đơn giản bằng việc điều chỉnh R4.
6.3. Thiết bị, vật tư thí nghiệm
- Bộ thí nghiệm KL - 2001.
- Module thí nghiệm KL - 23014.
- Các linh kiện và mạch được gắn trên module KL - 23014.
- Đồng hồ vạn năng.
- Vôn kế số.
- Nguồn cung cấp một chiều.
- Các jack và dây nối đi kèm bộ thí nghiệm.
6.4. Nội dung thí nghiệm
6.4.1. Thí nghiệm về mạch khuếch đại lô ga rít
a) Quy trình thí nghiệm:
Bước 1: Quan sát hình 6.9a và gắn các ghim mạch theo như sơ đồ hình
6.9b. Sử dụng vôn kế số để đo Vin và Vout.
136
Bước 2: Kết nối vôn kế số với đầu vào TP3, sau đó điều chỉnh VR 1K
(VR1) và quan sát điện áp vào thấp Vi được đưa vào.
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 6.9. Thí nghiệm mạch khuếch đại lô ga rít
Bước 3: Cung cấp các điện áp Vi khác nhau theo bảng dưới đây, sau đó đo
các giá trị Vo tương ứng và ghi lại vào bảng TN6-1.a.
Vi 0,06 0,1 0,15 0,2 0,25 0,3 0,35 0,4 0,5
0,6 0,7 1 1,5 3 4 5 6 7
Bước 4: Theo các giá trị ở bảng TN6-1a, vẽ đồ thị Vo tương ứng với Vi, sau
đó xem xem có tồn tại quan hệ lô ga rít không?
b) Kết quả thí nghiệm: Ghi trong bảng TN6-1a, b
6.4.2. Thí nghiệm về mạch khuếch đại lô ga rít đảo
a) Quy trình thí nghiệm:
Bước 1: Quan sát hình 6.10a và gắn các ghim mạch theo như sơ đồ hình
6.10b.
Bước 2: Kết nối vôn kế số với đầu vào TP2, sau đó điều chỉnh VR 1K
(VR1) và quan sát giá trị điện áp vôn kế (Vi) đo được.
Bước 3: Cung cấp các điện áp Vi khác nhau theo bảng dưới đây, sau đó đo
137
các giá trị Vo tương ứng và ghi lại vào bảng TN6-2a.
Vi 0,06 0,1 0,15 0,2 0,25 0,3 0,35 0,4 0,5 0,6 0,7 1 1,5 3 4 5 6 7
Bước 4: Theo các giá trị ở bảng TN6-2a, vẽ đồ thị Vo (TP8) tương ứng với
Vi (TP2), sau đó xem xem có tồn tại quan hệ lô ga rít không?
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 6.10. Thí nghiệm mạch khuếch đại lô ga rít đảo
b) Kết quả thí nghiệm: Ghi trong bảng TN6-2a, b
6.4.3. Thí nghiệm mạch tách sóng đỉnh
a) Quy trình thí nghiệm
Bước 1: Quan sát mạch ở hình 6.11a và gắn các ghim mạch như hình vẽ
6.11b. Kết nối đầu OUT1 tới U1 (chân 2) để tạo một đường hồi tiếp âm.
Bước 2: Kết nối bộ phát tín hiệu với đầu vào (IN2), sau đó điều chỉnh đầu
ra của máy phát tín hiệu tới tần số 1KHz sóng hình sin với biên độ 1Vpp.
Bước 3: Sử dụng vôn kế hoặc máy hiện sóng (thang đo DCV) để đo giá trị
Vo (TP2), sau đó ghi lại giá trị này.
138
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 6.11. Thí nghiệm mạch tách sóng đỉnh (1)
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 6.12. Thí nghiệm mạch tách sóng đỉnh (2)
139
Bước 4: Điều chỉnh dần dần biên độ đầu ra của bộ phát tín hiệu tới các giá trị
như trong bảng dưới đây. Sau đó quan sát xem Vo tương ứng và ghi lại vào bảng
TN6-3a.
Vi 1Vpp 2Vpp 3Vpp 4Vpp 5Vpp 7Vpp 6Vpp 3Vpp
Bước 5: Quan sát mạch ở hình 6.12a và gắn các ghim mạch như hình vẽ
6.12b.
Bước 6: Lặp lại bước 2, 3 và 4. Sau đó đo điện áp Vi (IN2) và Vo (OUT1).
Ghi lại kết quả đo được vào bảng TN6-3b
b) Kết quả thí nghiệm: Ghi trong bảng TN6-3a, b
6.4.4. Thí nghiệm về mạch chỉnh lưu chính xác
a) Quy trình thí nghiệm
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 6.13. Thí nghiệm về mạch chỉnh lưu chính xác
Bước 1: Quan sát sơ đồ nguyên lý ở hình 6.13a và gắn các ghim mạch theo
như sơ đồ hình 6.13b.
Bước 2: Cấp tín hiệu 1KHz/1Vpp sóng sin tới đầu vào IN1, sau đó kết nối
máy hiện sóng với đầu ra TP5.
140
Bước 3: Thay đổi độ lớn của Rf (VR2) để giá trị đỉnh của Vout bằng với Vin,
sau đó ghi lại các giá trị của Vi (IN1) và Vo (TP5) vào bảng TN6-4.
Bước 4: Kết nối tụ điện C5 song song với Rf, sau đó dùng vôn kế để đo giá trị
của Vo.
Bước 5: Thay đổi tần số của Vi, sau đó quan sát sự biến thiên của Vo (TP5).
b) Kết quả thí nghiệm: Ghi trong bảng TN6-4.
6.4.5. Thí nghiệm về mạch điều áp
a) Quy trình thí nghiệm
Hình 6.14. Thí nghiệm về mạch điều áp
Bước 1: Quan sát và gắn các ghim mạch theo như sơ đồ ở hình 6.14.
Bước 2: Cung cấp điện áp +18V vào cực vào IN
Bước 3: Điều chỉnh VR2 (VR 10K), sau đó quan sát sự biến đổi điện áp ở
đầu ra OUT. Ghi lại giá trị điện áp ra lớn nhất (Vomax), nhỏ nhất (Vomin).
Bước 4: Sử dụng máy hiện sóng (thang đo DCV) để đo điện áp tại các điểm
TP3, TP4 và TP2 một cách đồng thời, sau đó điều chỉnh VR2 (VR 10K). Quan
sát giá trị điện áp tại TP3, TP4 và TP2, sau đó ghi lại.
Bước 5: Quan sát xem điện áp giữa đầu ra OUT và điểm G (TP2) của IC
7805 có không đổi không? Nếu có, giá trị điện áp đó bao nhiêu V?
b) Kết quả thí nghiệm: ghi trong bảng TN6-5.
6.4.6. Thí nghiệm mạch lấy và giữ mẫu
a) Quy trình thí nghiệm
Bước 1: Quan sát và gắn các ghim mạch theo như sơ đồ ở hình 6.15.
Bước 2: Điều chỉnh đầu ra của bộ phát tín hiệu ngoài tới 60Hz/12Vpp sóng
vuông, sau đó đưa sóng vuông này vào chân 13 của khối U4 (IC CD4066) như
tín hiệu mẫu.
Bước 3: Đưa vào 120Hz/5Vpp sóng sin tới đầu vào, cùng lúc đó sử dụng
141
máy hiện sóng để quan sát dạng sóng ra và vẽ đồ thị dạng sóng này.
Bước 4: Quan sát và tìm ra mối quan hệ giữa hai dạng sóng trên.
b) Kết quả thí nghiệm: Ghi trong bảng TN6-6.
Hình 6.15. Thí nghiệm mạch lấy và giữ mẫu
6.4.7. Thí nghiệm mạch khuếch đại nhạc cụ
a) Quy trình thí nghiệm
Hình 6.16. Thí nghiệm mạch khuếch đại nhạc cụ
Bước 1: Quan sát và gắn các ghim mạch theo như sơ đồ ở hình 6.16.
Bước 2: Cung cấp các tín hiệu vào cùng pha Vin1, Vin2 tương ứng. Kết nối
bộ phát tín hiệu với IN1, sau đó điều chỉnh Vin1 tới 1KHz/1Vpp sóng sin.
Bước 3: Điều chỉnh VR 1K (VR1) để Vin2 (điểm B nối đất) = Vin1, sau đó
quan sát giá trị của Vi = Vin1 – Vin2 và Vout. Ghi lại các giá trị quan sát được.
Bước 4: Điều chỉnh VR 1K (VR1) để Vin2 = 1/2 Vin1, sau đó quan sát giá trị
của Vi = Vin1 – Vin2, Vin2 và Vout. Ghi lại các giá trị quan sát được.
142
Bước 5: Điều chỉnh VR 1K (VR1) để Vin2 = 0, sau đó quan sát giá trị của Vi
= Vin1 – Vin2 và Vout. Ghi lại các giá trị quan sát được.
Bước 6: Cung cấp các tín hiệu vào khác pha Vin1, Vin2 tương ứng (Vin1 và
Vin2 phải được cung cấp bởi các bộ phát tín hiệu khác nhau). Ví dụ, Vin1 có thể
được cung cấp bởi bộ phát tín hiệu KL-2001, trong khi Vin2 có thể được cung
cấp bởi bộ phát tín hiệu khác).
Bước 7: Lặp lại bước 3, 4, 5. Điều chỉnh Vin2 bởi bộ phát tín hiệu.
Bước 8: Tính toán giá trị Av từ các phương trình sau:
- Giá trị lý thuyết của Av:
- Giá trị thực của Av:
Vi thể hiện điện áp giữa IN1 và IN2.
b) Kết quả thí nghiệm: Ghi trong bảng TN6-7.
6.5. Thảo luận về kết quả thí nghiệm
Các mạch thí nghiệm được thảo luận trong phần này, dù là các ứng dụng
của OPA trong mạch khuếch đại, phần lớn phải phù hợp với những đặc tính của
các linh kiện khác (như điốt, tụ điện…) ảnh hưởng tới các chức năng của mạch.
Đặc tính của các linh kiện từ đó ảnh hưởng đến kết quả thí nghiệm:
6.5.1. Mạch khuếch đại lô ga rít và khuếch đại lô ga rít đảo
Mạch khuếch đại lô ga rít được thực hiện nhờ việc lợi dụng quan hệ lô ga
rít giữa điện áp ra (Vo) và dòng điện trong điều kiện dòng điện phân cực thuận
nhỏ. Tuy vậy, đôi khi các lỗi được phát hiện trong các thí nghiệm do tác động
của dòng rò rỉ của điốt và nhiệt độ. Kết quả thí nghiệm của mạch lô ga rít đảo,
giống như mạch khuếch đại lô ga rít sẽ bị ảnh hưởng bởi đặc tính của điốt.
6.5.2. Mạch tách sóng đỉnh, mạch lấy và giữ mẫu
Mục tiêu của mạch tách sóng đỉnh là giữ xung vào với khoảng thời gian tồn
tại ngắn trong khoảng thời gian tương đối dài.
Hiệu năng của mạch tách sóng đỉnh thường phụ thuộc vào độ rộng của xung
vào. Nếu độ rộng xung vào quá hẹp (xung tồn tại quá ngắn), tốc độ nạp và dòng
điện rò rỉ của tụ điện sẽ ảnh hưởng tới độ chính xác của mạch tách sóng đỉnh. Mặt
khác, độ lớn của tốc độ biến thiên của OPA cũng sẽ ảnh hưởng tới mạch tách
sóng đỉnh.
143
Cấu trúc mạch của mạch lấy và giữ mẫu cơ bản giống với mạch tách sóng
đỉnh, chỉ khác ở điểm sau: Một công tắc điện được thêm vào mạch lấy và giữ
mẫu để thực hiện quá trình lấy mẫu. Trong quá trình biến đổi A/D, mạch lấy và
giữ mẫu thường được sử dụng ở tầng khuếch đại đầu vào.
6.5.3. Mạch chỉnh lưu chính xác
Tín hiệu vào của mạch chỉnh lưu
chính xác có thể nhỏ hơn hoặc bằng 1Vpp.
Hơn nữa, đầu ra với điện áp cao hơn có thể
nhận được bằng việc điều chỉnh hệ số
khuếch đại đảo. Mạch chỉnh lưu nửa sóng
có thể cải tiến thành mạch chỉnh lưu toàn
sóng chính xác nếu mắc thêm vào ở đầu ra
của mạch chỉnh lưu nửa sóng một tầng khuếch đại đảo, như thể hiện ở hình 16.7.
6.5.4. Mạch điều áp
Nếu yêu cầu điện áp đầu ra của mạch Vo lên tới 20V, điện áp đưa vào Vin
sẽ lớn hơn 22V. Mặt khác, vì rất khó cho mạch theo điện áp điều chỉnh đầu ra
xuống 0V, đầu ra nhỏ nhất do đó được đặt ở giá trị 7V là tổng của 5V (đầu ra từ
IC 7805) và 2V (đầu ra từ mạch theo điện áp). Với sự hạn chế của điện áp nguồn
của OPA (A741), giá trị của Vin không được lớn hơn 30V.
6.5.5. Mạch khuếch đại nhạc cụ
Nếu pha của các tín hiệu tương ứng Vs1 và Vs2 được cung cấp vào mạch là
khác nhau, các tín hiệu thể hiện ở máy hiện sóng sẽ thay đổi do sự khác pha này.
Sự điều chỉnh biến trở VR 1K sẽ dẫn đến biến đổi rất nhỏ (hầu như
không nhận thấy) của dạng sóng, vì 100K >> 1K. Tuy nhiên, sự thay đổi nhẹ
của VR 1K có thể thay đổi giá trị CMRR, tăng khả năng giảm nhiễu của mạch
khuếch đại.
6.6. Sửa chữa lỗi mô phỏng
6.6.1. Mạch tách sóng đỉnh
a) Hiện tượng lỗi: Không nhận thấy điện áp đỉnh.
b) Các phần lỗi: Mô tả ở hình 6.18.
Hình 6.17. Mạch chỉnh lưu
toàn sóng
144
Hình 6.18. Các phần lỗi của mạch tách sóng đỉnh
S1 (C4) mở: Hở mạch.
Lỗi: S1 mở. Không nhận biết được điện áp đỉnh.
c) Các bước sửa chữa: Chuyển trạng thái của S1 từ mở đóng.
6.6.2. Mạch điều áp
a) Hiện tượng lỗi
- Điều chỉnh VR 10K không có tác dụng, Vo = 0V.
- Điều chỉnh VR 10K không có tác dụng, Vo = +5V.
b) Các phần lỗi: mô tả ở hình 6.19
Hình 6.19. Các phần lỗi của mạch điều áp
S4 (chân 2 của U2 8705) mở: Hở mạch. S3 (R11: 22K) mở: Hở mạch.
145
- Lỗi 1: S4 mở. Đo điện áp chân 2 của U2 8705 Vg = 0V. Điều chỉnh VR
10K không có tác dụng.
- Lỗi 2: S3 mở. Điện áp cửa vào không đảo của OPA V+ = 0V, Vg = 0V,
Vout = +5V. Điều chỉnh VR 10K không có tác dụng.
c) Các bước sửa chữa: Chuyển trạng thái của S4, S3 từ mở đóng.
6.6.3. Mạch lấy và giữ mẫu
a) Hiện tượng lỗi: Điện áp đầu ra Vo = 0V.
b) Các phần lỗi: Mô tả ở hình 6.20.
Hình 6.20. Các phần lỗi của mạch lấy và giữ mẫu
S2 (C9) đóng: Ngắn mạch.
Lỗi: S2 đóng. Điện áp cửa vào không đảo của OPA V+ = 0V, Vout = 0V.
c) Các bước sửa chữa: Chuyển trạng thái của S2 từ đóng mở.
6.6.4. Mạch khuếch đại nhạc cụ
a) Hiện tượng lỗi: Khuếch đại ít hoặc hầu như không khuếch đại tín hiệu.
b) Các phần lỗi: Mô tả ở hình 6.21.
- S5 (R6: 10K) mở: Hở mạch.
- S6 (R7: 100K) mở: Hở mạch.
- S8 (LM324 chân 6 INV tiếp xúc kém).
Mô tả các lỗi:
- Lỗi 1: S5 mở. Điện áp Vo nhỏ.
- Lỗi 2: S6 mở. Dạng sóng Vo là sóng vuông hoặc một chiều (DCV).
- Lỗi 3: S8 mở. LM324 được thay thế bởi mạch so sánh.
146
Hình 6.21. Các phần lỗi của mạch khuếch đại nhạc cụ
c) Các bước sửa chữa: Chuyển trạng thái của S5, S6, S8 từ mở đóng.
6.7. Ôn tập - vận dụng
Để nắm vững các chủ đề của bài thí nghiệm, sinh viên cần trả lời các câu
hỏi trắc nghiệm cho dưới đây:
Câu 1. Đặc tính lô ga rít của phần dưới phân cực thuận của linh kiện nào
dưới đây được lợi dụng để xây dựng mạch khuếch đại lô ga rít?
A. UJT B. Transistor C. SCR
Câu 2. OP AMP tích hợp trong mạch tách sóng đỉnh có chức năng như:
A. Mạch theo điện áp B. Mạch khuếch đại C. Máy so mẫu
Câu 3. Mạch lấy và giữ mẫu là ứng dụng của:
A. Mạch tách sóng đỉnh B. Máy so mẫu C. Mạch điều áp
Câu 4. Đối với mạch chỉnh lưu chính xác, mô tả nào dưới đây là đúng?
A. Đầu ra của mạch chỉnh lưu chính xác là DC được ổn định hóa.
B. Mạch chỉnh lưu chính xác chỉ có thể được thực hiện như một mạch
chỉnh lưu nửa sóng chính xác.
C. Mạch chỉnh lưu chính xác có thể được thực hiện như mạch chỉnh lưu cho
điện áp thấp.
Câu 5. Mạch khuếch đại nhạc cụ là ứng dụng của:
A. Máy so mẫu B. Mạch tích phân C. Mạch khuếch đại vi sai
Câu 6. OP AMP tích hợp trong mạch điều áp có chức năng như:
A. Mạch tích phân B. Mạch theo điện áp C. Mạch khuếch đại
147
Bài tập:
BT1: Thay thế điốt bằng transistor, sau đó lặp lại thí nghiệm của mạch
khuếch đại lô ga rít và lô ga rít đảo mô tả ở phần 6.4.1 và 6.4.2.
Gợi ý: Tham khảo các hình 6.9, 6.10 và 6.17.
BT2: Cho mạch điện như hình vẽ 6.22, đưa vào sóng sin 100Hz tới đầu vào
Vi và xung 500Hz tới đầu vào Vp. Sau đó quan sát dạng sóng ở Vo và mô tả chức
năng của A1, A2 và Q.
Hình 6.22
BT3: Hãy thiết kế một mạch chỉnh lưu toàn sóng chính xác, ở đó sóng sin
1Vpp/1KHz được đưa tới đầu vào và yêu cầu ở đầu ra có điện áp 2Vpp/2KHz dao
động với đầu vào đảo.
Linh kiện cần thiết:
- Điốt: 2 chiếc.
- Điện trở: 5 chiếc.
- IC A741: 2 chiếc.
Gợi ý: Tham khảo hình 6.17.
6.8. Các biểu ghi kết quả thí nghiệm
Bảng TN6-1a. Kết quả đo điện áp đầu ra mạch khuếch đại lô ga rít
Vi 0,06 0,1 0,15 0,2 0,25 0,3 0,35 0,4 0,5 0,6 0,7 1 1,5 3 4 5 6 7
Vo
148
Bảng TN6-1b. Đồ thị quan hệ Vo/Vi mạch khuếch đại lô ga rít
Bảng TN6-2a. Kết quả đo điện áp đầu ra mạch khuếch đại lô ga rít đảo
Vi -
0,06
-
0,26
-
0,28 -0,3
-
0,32
-
0,34
-
0,36
-
0,38
-
0,4
-
0,42
-
0,44 -0,46
Vo
Bảng TN6-2b. Đồ thị quan hệ Vo/Vi mạch khuếch đại lô ga rít đảo
149
Bảng TN6-3a. Kết quả đo Vout của mạch tách sóng đỉnh (có hồi tiếp âm)
Vi 1Vpp 2Vpp 3Vpp 4Vpp 5Vpp 7Vpp 6Vpp 3Vpp
Vo
(DCV)
Bảng TN6-3b. Kết quả đo Vout của mạch tách sóng đỉnh
(không có hồi tiếp âm)
Vi 1Vpp 2Vpp 3Vpp 4Vpp 5Vpp 7Vpp 6Vpp 3Vpp
Vo
(DCV)
Bảng TN6-4. Kết quả thí nghiệm mạch chỉnh lưu chính xác
Vpp Kết nối C5 // Rf f f
Vi
Vo
Bảng TN6-5. Kết quả thí nghiệm mạch điều áp
Vomax = ____________ (V) Vomin = _____________ (V)
TP3 (OUT) 7V 9V 11V 15V
TP4
TP2 (G)
Bảng TN6-6. Kết quả thí nghiệm mạch lấy và giữ mẫu
150
Bảng TN6-7. Kết quả thí nghiệm mạch khuếch đại nhạc cụ
VR1
K
Vin
Vout
TÀI LIỆU THAM KHẢO BÀI 6
1. Phạm Minh Hà (2008). Kỹ thuật mạch điện tử (tái bản). Nxb Khoa học
Kỹ thuật.
2. Đỗ Xuân Thụ (2008). Kỹ thuật điện tử. Nxb Giáo dục.
3. K&H MFG CO, LTD (2015). Hướng dẫn sử dụng bộ thí nghiệm điện tử
KL-200: quyển I, II.
4. K&H MFG CO, LTD (2015). LINEAR CIRCUIT LAB KL-200 (I), (II):
MODULE EXPERIMENT MANUAL.
5. K&H MFG CO, LTD (2015). LINEAR CIRCUIT LAB KL-200:
TEACHER HANDBOOK.
151
Bài 7
THÍ NGHIỆM VỀ MẠCH LỌC
7.1. Mục tiêu
7.2. Tóm tắt lý thuyết
7.3. Thiết bị, vật tư thí nghiệm
7.4. Nội dung thí nghiệm
7.5. Thảo luận về kết quả thí nghiệm
7.6. Sửa chữa lỗi mô phỏng
7.7. Ôn tập - vận dụng
7.8. Các biểu ghi kết quả
152
7.1. Mục tiêu
- Ứng dụng OPA trong khuếch đại âm thanh.
- Ứng dụng OPA trong điều khiển âm điệu.
- Ứng dụng OPA trong mạch lọc tích cực.
7.2. Tóm tắt lý thuyết
7.2.1. Một số thuật ngữ
- Bộ lọc (Filter):
Bộ lọc có nghĩa là thiết bị có thể lọc một số tín hiệu. Thiết bị này có ứng
dụng trong thông thấp, thông cao, thông dải (với một phổ tần số cụ thể mà trong
đó các tín hiệu có thể đi qua), hay chắn dải (với một phổ tần số cụ thể trong đó
tín hiệu bị chặn).
- Tần số cắt:
fL: tần số cắt thấp (dưới); fH: tần số cắt cao (trên)
Hình 7.1. Tần số cắt của bộ lọc
Tần số mà tại đó điện áp đầu ra sẽ giảm xuống 0,707 của điện áp đầu vào
được gọi là tần số cắt, như thể hiện trong hình 7.1. Ta tính hệ số khuếch đại điện
áp và hệ số khuếch đại công suất tại tần số này:
Vì hệ số khuếch đại công suất Ap = 0,5 khi Av = 0,707, điểm tần số cắt
cũng được gọi là điểm nửa công suất.
* RIAA (Recording Industry Association of American Inc):
Trong việc xem xét các kỹ thuật ghi âm và phát lại, Hiệp hội Công nghiệp
ghi âm của Mỹ Inc (RIAA) đã quy định tiêu chuẩn cho việc ghi âm và phát lại
âm thanh bởi các đường cong đặc trưng, như thể hiện trong hình 7.2 và 7.3
dưới đây.
153
Trong quá trình ghi âm ở tần số thấp sẽ được giảm tốc độ và ở tần số cao sẽ
được nâng lên, nhưng trong quá trình phát lại sẽ có tốc độ ngược lại (quay nhanh
ở tần số thấp và quay chậm ở tần số cao). Đây được gọi là việc cân bằng RIAA,
tức là tăng tiếng bass và giảm tiếng treble khi đọc đĩa than để bù đắp lượng tiếng
bass bị giảm và lượng tiếng treble tăng lên trong quá trình biên tập âm thanh khi
làm đĩa, nhờ đó mà âm thanh được giữ cân bằng.
Hình 7.2. Đặc tính phát lại RIAA Hình 7.3. Đặc tính ghi RIAA
- Bộ lọc thụ động:
Các bộ lọc mà được xây dựng bởi các thiết bị thụ động như R, C và L được
gọi là bộ lọc thụ động.
- Bộ lọc tích cực:
Các bộ lọc bao gồm các bộ lọc thụ động và OPA được gọi là bộ lọc tích cực.
- Bộ lọc thông thấp (Low Pass Filer - LPF):
Các bộ lọc mà chỉ có tín hiệu tần số thấp có thể đi qua.
- Bộ lọc thông cao (High Pass Filter - HPF):
Các bộ lọc mà chỉ có tín hiệu tần số cao có thể đi qua.
- Bộ lọc thông dải (Band Pass Filter – BPF):
Các bộ lọc mà chỉ có tín hiệu trong phổ tần số cụ thể có thể đi qua.
7.2.2. Nguyên lý cơ bản
Nội dung của phần này được ứng dụng trong âm thanh và video, truyền
thông và thiết bị đo đạc. Từ các mạch thông cao, thông thấp, thông dải, bộ
khuếch đại RIAA và điều khiển âm điệu, độc giả thực hiện việc nghiên cứu tổng
thể từ các mạch cơ bản để thiết kế các mạch ứng dụng liên quan.
Bộ lọc thông cao hoặc bộ lọc thông thấp chỉ có thể cho đi qua các tín hiệu
với tần số cao hơn hoặc thấp hơn so với một tần số cắt cụ thể tương ứng. Bộ lọc
thông thấp chỉ có thể cho đi qua các tín hiệu với các tần số thấp hơn tần số cắt,
trong khi bộ lọc thông cao chỉ có thể cho đi qua các tín hiệu với các tần số cao
hơn so với tần số cắt.
154
7.2.2.1. Bộ lọc thông cao
Một bộ lọc thông cao được thể hiện trong hình 7.4, trong đó Vo được lấy từ
hai cực của R và được xác định theo công thức (7-1):
(7-1)
Từ phương trình (7-1) chúng ta có thể hiểu rằng
Xc nhỏ hơn sẽ cho Vo cao hơn. Từ và f cao
hơn sẽ dẫn đến Xc nhỏ hơn, điện áp Vo cao hơn có thể
thu được trong dải tần số cao.
Hình 7.5a mô tả một bộ khuếch đại thông cao kết
hợp OP AMP. Đường cong đặc trưng của Av tương
ứng với BW cho mạch tổng quát được hiển thị trong
hình 7.5b.
a) Sơ đồ nguyên lý b) Đặc tuyến biên độ tần số
Hình 7.5. Mạch lọc thông cao
Tần số cắt của bộ lọc thông cao fH có thể được tính toán từ phương trình:
(7-2)
Như thể hiện trong hình 7.5.a, mạch theo điện áp với Av = 1 được xây dựng
bởi OP AMP và R3, cung cấp một tải trở kháng cao cho mạng bộ lọc thông cao. (C,
R2) và (C, R1) tạo thành hai khâu của mạch lọc thông cao.
7.2.2.2. Bộ lọc thông thấp
Một bộ lọc thông thấp được thể hiện trong
hình 7.6, trong đó Vo được lấy từ hai cực của C và
được xác định theo công thức (7-3):
Hình 7.4. Bộ lọc
thông cao
Hình 7.6. Bộ lọc
thông thấp
155
(7-3)
Từ phương trình (7-2) chúng ta có thể hiểu rằng Xc lớn hơn ở Vo cao hơn.
Từ và f thấp hơn sẽ dẫn đến Xc lớn hơn, điện áp Vo cao hơn có thể thu
được trong dải tần số thấp.
Hình 7.7a mô tả một bộ khuếch đại thông thấp kết hợp OP AMP. Đường
cong đặc trưng của Av tương ứng với BW cho mạch tổng quát được hiển thị
trong hình 7.7b.
a)Sơ đồ nguyên lý b)Đặc tuyến biên độ tần số
Hình 7.7. Mạch lọc thông thấp
Tần số cắt của bộ lọc thông thấp fL có thể được tính toán từ phương trình:
(7-4)
Như thể hiện trong hình 7.7a, mạch theo điện áp với Av = 1 được xây dựng
bởi OP AMP và R1, cung cấp một tải trở kháng cao cho mạng bộ lọc thông thấp.
(R, C2) và (R, C1) tạo thành hai khâu của mạch lọc thông thấp.
7.2.2.3. Bộ lọc thông dải
Như thể hiện trong hình 7.8, sau khi
tín hiệu đầu vào đã chảy qua các mạch
thông cao và mạch thông thấp, tín hiệu tần
số thấp và tín hiệu tần số cao sẽ được suy
yếu tương ứng, trong khi chỉ có các tín
hiệu trong dải tần số trung bình (một phổ
tần số cụ thể) sẽ bị chặn lại và triệt tiêu.
Hình 7.8. Cấu trúc và đặc tuyến
biên độ - tần số của mạch lọc
thông dải
156
Hình 7.9 cho thấy sơ đồ khối bộ
khuếch đại thông dải.
Hệ số khuếch đại điện áp của mạch HF
và LF tương ứng Av1 = -Zf1/Z1, Av2 = -Zf2/Z2.
Sơ đồ tương đương của các khối
khuếch đại Z1, Z2 được mô tả ở hình 7.10.
Hình 7.10. Cấu trúc khối khuếch đại Z1, Z2
Hình 7.11 mô tả mạch khuếch đại thông dải thực tế tương ứng với sơ đồ
khối ở hình 7.9, từ hình vẽ ta có Zf1 = 2M và Zf2 = XC14.
Hình 7.11. Mạch khuếch đại thông dải thực tế
C9 và R22 lần lượt đóng vai trò như các điện trở phản hồi cho các mạch
thông cao và mạch thông thấp, một số thông tin phản hồi này sẽ dẫn đến sự thay
đổi rõ nét của sự suy giảm để cải thiện các đặc tính của bộ lọc.
7.2.2.4. Bộ khuếch đại RIAA
Bộ khuếch đại RIAA, cũng được
gọi là RIAA equalizer, được sử dụng
để cung cấp tỷ lệ khuếch đại khác nhau
cho các tín hiệu với tần số tương ứng
khác nhau. Khái niệm này được sử
dụng rộng rãi trong các thiết bị Hi-Fi
để nâng cao hiệu ứng âm thanh.
Hình 7.9. Sơ đồ khối mạch lọc
thông dải
Hình 7.12. Đường cong đặc trưng
phát lại RIAA
157
RIAA equalizer cơ bản là hợp nhất bởi mạng có độ suy giảm RC, trong đó
các mạch RC sẽ dẫn đến các tín hiệu khác nhau suy yếu tương ứng với các tần
số khác nhau.
Đường cong đặc trưng phát lại
RIAA thể hiện trong hình 7.12 có thể
được thực hiện bởi hai mạch kết hợp
như hình 7.13a, b.
fp1, fp2 và fz tương ứng được
đánh dấu trong hình 7.12 và được xác
định theo các công thức:
(7-5)
(7-6)
(7-7)
Hình 7.14a thể hiện mạch khuếch đại RIAA. Theo nguyên tắc mạch khuếch
đại không đảo dùng OP AMP, một bộ khuếch đại RIAA cung cấp tỷ lệ khuếch
đại khác nhau cho các tín hiệu với tần số tương ứng khác nhau có thể được thực
hiện kết hợp với mạng RC, trong đó các công thức (7-5), (7-6) và (7-7) được áp
dụng thành:
a) Sơ đồ nguyên lý b) Đặc trưng đường cong RIAA
Hình 7.14. Mạch khuếch đại RIAA
Đặc trưng đường cong RIAA được thể hiện trong hình 7.14b.
7.2.2.5. Bộ điều khiển âm điệu
Đóng vai trò là các khối quan trọng trong các bộ khuếch đại, mạch điều
khiển âm là thiết bị cần thiết trong lĩnh vực Hi-Fi. Đối tượng đầu tiên để cài đặt
a) b)
Hình 7.13. Mạch điện thực hiện
RIAA
158
các điều khiển âm là khả năng thích ứng với giai điệu yêu thích cá nhân. Các đối
tượng tiếp theo của kiểm soát giai điệu là để cân bằng hoặc bù cho thiếu hụt gây
ra bằng cách ghi hoặc phát lại. Các đối tượng khác là cải tiến hiệu ứng âm thanh
trong phòng, cho giai điệu có thể thay đổi trong một dải tần số rộng như vậy mà
các bộ khuếch đại có thể được điều chỉnh để tái tạo âm nhạc chất lượng cao của
các phong cách khác nhau. Mặc dù các bộ khuếch đại thịnh hành thương mại
được bán theo mô hình khác nhau, các điều khiển âm không rời khỏi phạm vi của
hai loại: Loại RC suy giảm và loại RC
hồi tiếp âm (Negative FeedBack - NFB).
Các mạch được hiển thị trong hình
7.15a, đó là loại RC NFB. Mạch này là
một áp dụng cơ bản của khuếch đại đảo:
Kết nối các thiết bị kiểm soát giai điệu
cho các mạch hồi tiếp âm và kiểm soát
lượng thông tin hồi tiếp âm bằng cách
kiểm soát tần số của thiết bị điều khiển.
Việc đạt được của tần số tương ứng đến
lượng thông tin hồi tiếp âm lớn hơn là
thấp hơn và đạt được các tần số tương
ứng với số lượng phản hồi tiêu cực nhỏ
cao, có thể đạt được mục đích kiểm soát
giai điệu.
Hình 7.15b cho thấy một bộ khuếch
đại nghịch đảo với Av = -Rf/R1, trong đó
Av sẽ được giảm nếu các biến trở được
quay sang phải để giảm Rf.
Như thể hiện trong hình 7.15c, hai
tụ C1 với chức năng chọn lọc tần số được
kết nối với R2. XC1 = 1/(2fC1) là rất nhỏ
trong phạm vi tần số cao, R2 sẽ được gần
như đã làm ngắn mạch, và không có
khuếch đại sẽ được lấy từ Av = -R1/R1 = -
1. Mặt khác, trong phạm vi tần số thấp,
nơi XC1 là rất lớn, một mạch điều khiển
cơ sở có thể được thực hiện bằng cách
điều chỉnh vị trí của biến trở R2 để thay
a) Mạch điều khiển âm loại
NFB đầy đủ
b) Mạch khuếch đại đảo
c) Mạch lựa chọn tần số
d) Mạch điều khiển âm treble
Hình 7.15. Mạch điều khiển
âm điệu
159
đổi tỉ số khuếch đại trong dải tần số thấp, trong đó các mức tần số thấp có thể
được nâng lên bằng cách xoay R2 sang bên trái, và có thể được giảm bằng cách
điều chỉnh R2 về bên phải.
Hình 7.15d cho thấy một mạch điều khiển treble không hoạt động trong dải
tần số thấp do XC3 rất lớn. Mặt khác, trong phạm vi tần số cao, nơi XC3 là rất
nhỏ, mạch điều khiển treble này sẽ hoạt động để kiểm soát độ to của âm treble
bằng cách điều chỉnh R4 để thay đổi Av (Av = -Rf / R1). Như thể hiện trong hình
7.15.a, R5 được tích hợp để tránh xuyên âm qua giữa tần số cao và tín hiệu tần
số thấp.
7.2.2.6. Mạch khuếch đại đảo với nguồn cung cấp đơn
Các mạch của bộ khuếch đại
nghịch đảo với nguồn cung cấp
năng lượng duy nhất được thể hiện
trong hình 7.16. Vì chỉ có một
nguồn cung cấp điện (+ 12V) được
cung cấp trong mạch này, đầu ra
xuất hiện điện áp một chiều DC,
thay vì bằng không Vôn, được đặt ở
giá trị điều khiển bởi mạch phân áp
bao gồm R2 và R3, mà thường được thiết kế ở Vo = 1/2Vcc như OTL AMP.
Trong mạch này:
Av = -Rf / Z1
Zi = R1 - jXC1
C1 là tụ khớp nối đảo.
7.3. Thiết bị, vật tư thí nghiệm
- Bộ thí nghiệm KL - 2001.
- Module thí nghiệm KL - 23015.
- Các linh kiện và mạch được gắn trên module KL - 23015.
- Đồng hồ vạn năng.
- Vôn kế số.
- Nguồn cung cấp một chiều.
- Các jack và dây nối đi kèm bộ thí nghiệm.
7.4. Nội dung thí nghiệm
7.4.1. Thí nghiệm về mạch khuếch đại thông cao
a) Quy trình thí nghiệm:
Bước 1: Quan sát hình 7.17a và gắn các ghim mạch theo như sơ đồ hình 7.17b.
Bước 2: Kết nối bộ phát tín hiệu và máy hiện sóng với đầu vào (IN2), sau đó
Hình 7.16. Mạch khuếch đại một
nguồn cung cấp
160
điều chỉnh đầu ra của bộ phát tín hiệu tới 5Vpp sóng sin và điều chỉnh tần số từ 10Hz
tới 15KHz.
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 7.17. Thí nghiệm mạch khuếch đại thông cao
Bước 3: Dùng máy hiện sóng đo dạng sóng đầu ra Vo tương ứng với tần số
của điện áp vào cho ở bảng dưới đây và ghi lại các giá trị đo được vào bảng
TN7-1a.
Đơn vị: Hz
f(Vi) 10 50 100 200 400 600 800 1K
2K 3K 4K 6K 8K 10K 12K 15K
Bước 4: Vẽ đường cong tương ứng giữa hệ số khuếch đại và tần số (đáp
ứng tần số) trong bảng TN7-1b.
b) Kết quả thí nghiệm: Ghi trong bảng TN7-1a, b
7.4.2. Thí nghiệm về mạch khuếch đại thông thấp
a) Quy trình thí nghiệm:
Bước 1: Quan sát hình 7.18a và gắn các ghim mạch theo như sơ đồ hình
7.18b.
Bước 2: Đưa điện áp 5Vpp sóng sin tới đầu vào IN3 và điều chỉnh tần số
trong khoảng 10Hz ÷ 15KHz.
161
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 7.18. Thí nghiệm mạch khuếch đại thông thấp (I)
Bước 3: Cấp các điện áp Vi với các tần số khác nhau theo bảng dưới đây,
sau đó sử dụng máy hiện sóng đo các giá trị Vo tương ứng và ghi lại vào bảng
TN7-2a.
Đơn vị: Hz
f(Vi) 10 50 100 200 400 600 800 1K 2K 3K 4K 6K 8K 10K 12K 15K
Bước 4: Vẽ đường cong tương ứng giữa hệ số khuếch đại và tần số (đáp
ứng tần số) trong bảng TN7-2b.
Bước 5: Quan sát hình 7.19a và gắn các ghim mạch theo như sơ đồ hình
7.19b.
Bước 6: Lặp lại từ bước 2 đến bước 4.
b) Kết quả thí nghiệm: Ghi trong bảng TN7-2a, b.
162
Hình 7.19. Thí nghiệm mạch khuếch đại thông thấp (II)
7.4.3. Thí nghiệm khuếch đại thông dải
a) Quy trình thí nghiệm
Bước 1: Quan sát mạch ở hình 7.20a và gắn các ghim mạch như hình vẽ
7.20b.
Bước 2: Kết nối chân 3 của khối U2 với đất.
Bước 3: Đưa tới đầu vào IN2 tín hiệu 5Vpp sóng sin.
Bước 4: Điều chỉnh tần số của tín hiệu đầu vào từ 10Hz tới 10KHz, sau đó
quan sát các điện áp ra Vo1 (OUT1) và Vo2 (OUT2).
Bước 5: Ghi các giá trị của Vo1 và Vo2 tương ứng với dải tần số 10Hz ÷
10KHz, sau đó tính giá trị hệ số khuếch đại điện áp Av2 = Vo2/Vi.
Bước 6: Vẽ đường cong tương ứng giữa hệ số khuếch đại và tần số (đáp
ứng tần số) của Av2 trong bảng TN7-3.
b) Kết quả thí nghiệm: Ghi trong bảng TN7-3.
163
a) Sơ đồ nguyên lý
b) Sơ đồ gắn ghim mạch
Hình 7.20. Thí nghiệm mạch khuếch đại thông dải
7.4.4. Thí nghiệm về mạch khuếch đại RIAA
a) Quy trình thí nghiệm
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 7.21. Thí nghiệm về mạch khuếch đại RIAA
164
Bước 1: Quan sát sơ đồ nguyên lý ở hình 7.21a và gắn các ghim mạch theo
như sơ đồ hình 7.21b.
Bước 2: Cấp tín hiệu 1Vpp sóng sin tới đầu vào IN1.
Bước 3: Điều chỉnh tần số của tín hiệu đầu vào từ 10Hz tới 10KHz, sau đó
quan sát giá trị tương ứng của điện áp ra Vo và ghi lại giá trị tại các tần số 10Hz,
1KHz, 2KHz, 3KHz và 4KHz.
Bước 4: Tính giá trị của hệ số khuếch đại điện áp Av = Vo/Vi (trong dải tần
số 10Hz ÷ 10KHz). Và tìm giá trị Avo là giá trị của Av khi điện áp đầu ra Vo lớn
nhất.
b) Kết quả thí nghiệm: Ghi trong bảng TN7-4.
7.4.5. Thí nghiệm về mạch điều khiển âm điệu
a) Quy trình thí nghiệm:
Bước 1: Quan sát và gắn các ghim mạch theo như sơ đồ ở hình 7.22.
Bước 2: Cấp tín hiệu 1KHz/1Vpp sóng vuông tới đầu vào IN.
Bước 3: Điều chỉnh VR3 (VR 100K), sau đó quan sát sự biến đổi điện áp ở
đầu ra Vo (OUT). Ghi lại các giá trị điện áp ra này.
Bước 4: Điều chỉnh R12 (VR 100K), sau đó quan sát sự biến đổi điện áp ở
đầu ra Vo (OUT). Ghi lại các giá trị điện áp ra này.
Hình 7.22. Thí nghiệm về mạch điều khiển âm điệu
Bước 5: Quan sát mối quan hệ giữa sự biến đổi dạng sóng và mức độ của
âm sắc (treble) và âm trầm (bass).
Bước 6: Cấp tín hiệu 60Hz/1Vpp sóng sin tới đầu vào IN, sau đó điều chỉnh
tương ứng biến trở VR3 (bass) và R12 (treble) và quan sát xem sự điều chỉnh biến
trở nào cho hiệu ứng tốt hơn.
165
Bước 7: Cấp tín hiệu 5KHz/1Vpp sóng sin tới đầu vào IN, sau đó điều chỉnh
tương ứng biến trở VR3 (bass) và R12 (treble) và quan sát xem sự điều chỉnh biến
trở nào cho hiệu ứng tốt hơn.
b) Kết quả thí nghiệm: Ghi trong bảng TN7-5a, b.
7.4.6. Thí nghiệm mạch khuếch đại đảo với một nguồn cung cấp
a) Quy trình thí nghiệm
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 7.23. Thí nghiệm mạch khuếch đại đảo với một nguồn cung cấp
Bước 1: Quan sát sơ đồ nguyên lý ở hình 7.23a và gắn các ghim mạch theo
như sơ đồ hình 7.23b.
Bước 2: Cấp tín hiệu 0V tới đầu vào IN1, sau đó đo điện áp ra một chiều
Vo1 (TP6).
Bước 3: Cấp tín hiệu 1KHz/0,5Vpp tới đầu vào IN1, sau đó đo dạng sóng tại
đầu ra Vo (OUT).
Bước 4: Tăng biên độ của điện áp đầu vào Vi, sau đó quan sát giá trị Vpp
của Vo tại đó Vo đạt giá trị lớn nhất mà không bị biến dạng.
Bước 5: Giá trị điện áp đầu ra lớn nhất bởi:
- Mức ra một chiều (DC).
- Độ lớn của nguồn cung cấp.
b) Kết quả thí nghiệm: Ghi trong bảng TN7-6.
7.5. Thảo luận về kết quả thí nghiệm
Bài thí nghiệm này đã giới thiệu các ứng dụng của OP AMP sử dụng trong
các bộ lọc tín hiệu. Những mạch này được sử dụng rộng rãi trong âm thanh &
video thiết bị, viễn thông và thiết bị đo đạc. Trong số các bộ lọc, các bộ lọc
thông cao, thông thấp và thông dải là ba bộ lọc tín hiệu cơ bản. Các bộ lọc thông
thường, sẽ tiêu thụ năng lượng và sẽ làm giảm bớt các tín hiệu, gọi là bộ lọc thụ
166
động. Một số bộ lọc thụ động đơn giản được thể hiện trong hình 7.24, đó là
mạch đầu ra tần số thấp và mạch đầu ra tần số cao tương ứng.
a) Bộ lọc thông thấp b) Bộ lọc thông cao
Hình 7.24. Một số bộ lọc thụ động cơ bản
Các bộ lọc thông cao, thông thấp và thông dải với cải thiện hiệu suất có thể
được xây dựng bằng cách kết hợp các mạch hình 7.24 kết hợp với OP AMP.
Những mạch này được gọi là bộ lọc tích cực. Mạch điều chỉnh âm sắc RIAA và
mạch kiểm soát giai điệu là những ứng dụng của bộ lọc thông cao và thông thấp.
Các bộ lọc gốm được sử dụng trong các thiết bị âm thanh & video là bộ lọc với tần
số cộng hưởng cụ thể như 455KHz, đó cũng là việc áp dụng các bộ lọc tích cực.
Nhìn chung, chất lượng của các bộ lọc hoạt động phụ thuộc nhiều vào sự ổn
định của RC so với những đặc điểm của OPA. Trong số các RC, điện trở sẽ tạo ra
ít vấn đề hơn, trong khi đó sự ổn định của tụ điện là quan tâm nhiều hơn. Người ta
thường sử dụng tụ điện tantali với điện dung nhỏ và tụ điện Miller với điện dung
lớn. Khi sử dụng tụ điện, cần đặc biệt lưu ý các đặc điểm nhiệt độ và dòng rò của
tụ điện.
7.6. Sửa chữa lỗi mô phỏng
7.6.1. Mạch lọc thông cao
Hình 7.25. Các phần lỗi của mạch lọc thông cao
167
a) Hiện tượng lỗi: Dạng sóng đầu ra không phải dạng sóng sin.
b) Các phần lỗi: Mô tả ở hình 7.25.
S3 (R17: 22K) mở: Hở mạch.
Lỗi: S3 mở. Điện áp đầu ra của mạch có dạng sóng vuông.
c) Các bước sửa chữa: Chuyển trạng thái của S3 từ mở đóng.
7.6.2. Mạch lọc thông thấp
a) Hiện tượng lỗi: Dạng sóng đầu ra không phải dạng sóng sin.
b) Các phần lỗi: Mô tả ở hình 7.25.
- Tương tự lỗi ở phần mạch lọc thông cao.
c) Các bước sửa chữa: Sửa lỗi tương tự như sửa lỗi ở phần mạch lọc
thông cao.
7.6.3. Mạch lọc thông dải
a) Hiện tượng lỗi
- Phần mạch lọc thông cao lỗi.
- Phần mạch lọc thông thấp lỗi.
b) Các phần lỗi: Mô tả ở hình 7.25.
S1 (C9) mở: Hở mạch, S2 (R22: 270K) mở: Hở mạch, S4 (C14) đóng:
Ngắn mạch.
- Lỗi 1: S1 mở. Bộ khuếch đại thông cao không hoạt động.
- Lỗi 2: S2 mở. Bộ khuếch đại thông thấp không hoạt động.
- Lỗi 3: S4 đóng. Đầu vào cuối của bộ lọc thông thấp nối đất.
c) Các bước sửa chữa: Chuyển trạng thái của S1, S2 từ mở đóng, S4 từ đóng
mở.
7.6.4. Mạch điều khiển âm điệu
a) Hiện tượng lỗi: Điều chỉnh âm trầm (bass) và âm sắc (treble) không có
tác dụng.
b) Các phần lỗi: Mô tả ở hình 7.26.
- S3 (VR3: 100K) mở: Hở mạch.
- S4 (R11: 3,3K) mở: Hở mạch.
Mô tả các lỗi:
- Lỗi 1: S3 mở. Điều chỉnh tone thấp không có tác dụng.
- Lỗi 2: S4 mở. Điều chỉnh tone cao không có tác dụng.
168
Hình 7.26. Các phần lỗi của mạch điều khiển âm điệu
c) Các bước sửa chữa: Chuyển trạng thái của S3, S4 từ mở đóng.
7.6.5. Mạch khuếch đại đảo dùng một nguồn cung cấp
a) Hiện tượng lỗi: Điện áp phân cực một chiều (DC) bất thường.
b) Các phần lỗi: Mô tả ở hình 7.27.
S1 (R4: 47K) mở: Hở mạch.
S2 (R5: 47K) mở: Hở mạch.
Mô tả các lỗi:
- Lỗi 1: S1 mở. Điện áp ra một chiều (VoDC) lệch thấp.
- Lỗi 2: S2 mở. Điện áp ra một chiều (VoDC) lệch cao.
c) Các bước sửa chữa: Chuyển trạng thái của S1, S2 từ mở đóng.
Hình 7.27. Các phần lỗi của mạch khuếch đại đảo một
nguồn cung cấp
169
7.7. Ôn tập - vận dụng
Để nắm vững các chủ đề của bài thí nghiệm, sinh viên cần trả lời các câu
hỏi trắc nghiệm và hoàn thành các bài tập cho dưới đây:
Câu hỏi trắc nghiệm:
Câu 1. Mạch điện cho ở hình CH1 là:
A. Bộ lọc thông cao
B. Bộ lọc thông thấp
C. Bộ lọc thông dải
Hình CH1
Câu 2. Mạch vi phân cho ở hình CH2 có thể sử dụng như:
A. Bộ lọc thông cao
B. Bộ lọc thông thấp
C. Bộ lọc thông dải
Hình CH2
Câu 3. Mạch lọc tích cực là ứng dụng của:
A. Mạch vi phân và tích phân B. Mạch chỉnh lưu C. Mạch dao động
Câu 4. Tỷ số giữa điện áp tại tần số cắt (còn gọi là điểm nửa công suất) và
điện áp lớn nhất có giá trị là:
A. 0,707 B. 0,5 C. 0,636
Câu 5. Tần số cắt của mạch lọc thông thấp được tính bằng công thức:
A. B. C.
Câu 6. Mức điện áp một chiều ở đầu ra của mạch khuếch đại đảo một
nguồn cung cấp có giá trị:
A. B. C. 0V
Câu 7. Mức điện áp một chiều ở đầu ra của mạch khuếch đại đảo một nguồn
cung cấp:
A. Có thể điều chỉnh nhờ phân cực
B. Không thể điều chỉnh
C. Là giá trị điện áp cố định
Câu 8. Mạch lọc tích cực là ứng dụng của:
A. Mạch so sánh B. Mạch chỉnh lưu C. Mạch lọc thông thấp
và thông cao
170
Câu 9. Đối với mạch điều chỉnh âm sắc RIAA, phát biểu nào dưới đây là SAI:
A. Tỷ số khuếch đại khác nhau tương ứng với các dải tần số khác nhau.
B. Mạch điều chỉnh âm sắc RIAA là ứng dụng của mạch vi phân và mạch
tích phân.
C. Mạch điều chỉnh âm sắc RIAA là mạch lọc thông dải
Câu 10. Độ dốc của mạch lọc thông cao và thông thấp từ:
A. Mạch lọc chặn dải.
B. Mạch lọc thông dải.
C. Mạch cộng hưởng.
Bài tập:
BT1: Hình BT1 mô tả mạch lọc thông dải với hệ số phẩm chất Q = 100.
Các thông số của mạch +Vcc = 12V, -Vee = -12V, A1 = A2 = A3 = A4 = LF356,
tần số trung bình fo = 1/(2RC).
Hãy lắp ráp mạch này và thực hiện thí nghiệm sau theo các bước:
Hình BT1
Bước 1: Đưa tín hiệu 5Vpp sóng sin với dải tần số 20Hz ÷ 20KHz tới đầu
vào, sau đó sử dụng máy hiện sóng quan sát tần số tại đó điện áp đầu ra lớn nhất.
Bước 2: Đưa tín hiệu 5Vpp sóng sin với dải tần số 20Hz ÷ 20KHz tới đầu
vào, sau đó quan sát độ lớn biên độ tại Vo2 và Vo3 tương ứng. Ghi lại các giá
trị này.
Bước 3: Mô tả chức năng của các khối A1, A2, A3 và A4 trong mạch này.
Bước 4: Tính băng thông của mạch theo công thức: BW = fH - fL
BT2: Hình BT2 mô tả mạch lọc chắn
dải. Các thông số của mạch +Vcc = 12V, -Vee
= -12V, C1 = C2 = C3 = 0,0002F.
Hãy lắp ráp mạch này và thực hiện thí
nghiệm sau theo các bước:
Bước 1: Đưa tín hiệu 1KHz/3Vpp sóng
sin tới đầu vào.
Hình BT2
171
Bước 2: Điều chỉnh VR 50K để điện áp đầu ra Vo = 0,3Vpp.
Bước 3: Điều chỉnh tần số của tín hiệu đầu vào theo các giá trị như trong
bảng TN7-7. Sau đó đo giá trị của Vi, Vo và tính giá trị của Av và Av(dB), trong
đó Av(dB) = 20logAv.
7.7. Các biểu ghi kết quả thí nghiệm
Bảng TN7-1a. Kết quả thí nghiệm mạch khuếch đại thông cao
Vi = 5Vpp
Đơn vị: Hz
f(Vi) 10 50 100 200 400 600 800 1K 2K 3K 4K 6K 8K 10K 12K 15K
Vopp
Av
Bảng TN7-1b. Đáp ứng tần số mạch khuếch đại thông cao
Avo: Giá trị Av khi Vo đạt giá trị lớn nhất.
fH: Tần số thấp nhất tại đó Av suy giảm tới giá trị -3dB.
Bảng TN7-2a. Kết quả thí nghiệm mạch khuếch đại thông thấp
Đơn vị: Hz
f(Vi) 10 50 100 200 400 600 800 1K 2K 3K 4K 6K 8K 10K 12K 15K
Vopp(C7)
Av(C7)
Vopp(C5)
Av(C5)
172
Bảng TN7-2b. Đáp ứng tần số mạch khuếch đại thông thấp
Avo: Giá trị Av khi Vo đạt giá trị lớn nhất
fH: Tần số thấp nhất tại đó Av suy giảm tới giá trị -3dB
Bảng TN7-3. Đáp ứng tần số mạch khuếch đại thông dải
Avo2: Giá trị Av2 khi Vo2 đạt giá trị lớn nhất
fH: Tần số thấp nhất tại đó Av suy giảm tới giá trị -3dB
Bảng TN7-4. Kết quả thí nghiệm mạch khuếch đại RIAA
173
Bảng TN7-5a. Kết quả điều chỉnh VR3 (bass) mạch điều chỉnh âm điệu
V
R3 Vặn về bên trái Vặn về bên phải
V
in
V
out
Bảng TN7-5b. Kết quả điều chỉnh R12 (treble)
mạch điều chỉnh âm điệu
R
12 Vặn về bên trái Vặn về bên phải
V
in
V
out
Bảng TN7-6. Kết quả thí nghiệm mạch khuếch đại đảo
với một nguồn cung cấp
Vi = 0V Vopp = _______(V)
Vi = 0,5Vpp Vopp = _______(V)
Giá trị Vo lớn nhất mà không bị biến dạng: Voppmax = ______(V)
174
Bảng TN7-7. Kết quả thí nghiệm mạch lọc chắn dải (BT2)
f Vi Vo Av Av
(dB) f Vi Vo Av
Av
(dB)
50Hz 750
100 800
150 850
200 900
250 950
300 1K
350 1,2K
400 1,4K
450 1,6K
500 2K
550 3K
600 5K
700 10KHz
TÀI LIỆU THAM KHẢO BÀI 7
1. Phạm Minh Hà (2008). Kỹ thuật mạch điện tử (tái bản). Nxb Khoa học
Kỹ thuật.
2. Đỗ Xuân Thụ (2008). Kỹ thuật điện tử. Nxb Giáo dục.
3. K&H MFG CO, LTD (2015). Hướng dẫn sử dụng bộ thí nghiệm điện tử
KL-200: quyển I, II.
4. K&H MFG CO, LTD (2015). LINEAR CIRCUIT LAB KL-200 (I), (II):
MODULE EXPERIMENT MANUAL.
5. K&H MFG CO, LTD (2015). LINEAR CIRCUIT LAB KL-200:
TEACHER HANDBOOK.
175
Bài 8
THÍ NGHIỆM VỀ MẠCH TẠO DAO ĐỘNG
8.1. Mục tiêu
8.2. Tóm tắt lý thuyết
8.3. Thiết bị, vật tư thí nghiệm
8.4. Nội dung thí nghiệm
8.5. Thảo luận về kết quả thí nghiệm
8.6. Sửa chữa lỗi mô phỏng
8.7. Ôn tập - vận dụng
8.8. Các biểu ghi kết quả
176
8.1. Mục tiêu
- Mối quan hệ giữa hồi tiếp dương và dao động.
- Phân tích được nguyên tắc của dao động dịch pha RC.
- Phân tích được nguyên tắc của dao động cầu Wien.
- Phân tích được nguyên tắc của dao động cao tần.
8.2. Tóm tắt lý thuyết
8.2.1. Một số thuật ngữ
- : Hệ số phản hồi.
- OSC: Các chữ viết tắt của dao động.
- Cộng hưởng nối tiếp:
Đối với các mạch hiển thị trong hình 8.1,
hiện tượng trong đó XL = XC được gọi là cộng
hưởng. Khi cộng hưởng nối tiếp trở kháng Z sẽ
có giá trị nhỏ nhất. Trở kháng Z của mạch khi
cộng hưởng và tần số cộng hưởng riêng của
mạch được tính theo công thức (8-1), (8-2):
(8-1)
(8-2)
Khi cộng hưởng nối tiếp mạch sẽ là thuần điện trở.
- Cộng hưởng song song:
Đối với các mạch hiển thị trong hình
8.2, hiện tượng trong đó XL = XC được gọi là
cộng hưởng. Khi cộng hưởng song song trở
kháng Z sẽ có giá trị lớn nhất. Trở kháng Z
của mạch khi cộng hưởng và tần số cộng
hưởng riêng của mạch được tính theo công
thức (8-3), (8-4):
(8-3)
(8-4)
Khi cộng hưởng song song mạch sẽ là thuần điện trở.
Hình 8.1. Mạch cộng hưởng
nối tiếp
Hình 8.2. Mạch cộng hưởng
song song
177
8.2.2. Nguyên lý cơ bản
8.2.2.1. Bộ dao động
a) Khái niệm mạch dao động
Các mạch mà có thể chuyển đổi năng lượng điện cung cấp một chiều (DC)
thành năng lượng điện xoay chiều (AC) có tần số cụ thể mà không có tín hiệu
cung cấp từ bên ngoài (mạch tự dao động).
b) Mối quan hệ giữa hồi tiếp dương và dao động
Avf của mạch hồi tiếp bằng . Nếu mạch phản hồi được thiết kế sao cho
1 + .A = 0 (-.A = 1), mức tăng tổng thể của mạch Avf sẽ tiếp cận đến và dao
động sẽ được tạo ra trong mạch này do sự bất ổn.
Mặc dù ban đầu cho rằng các tín hiệu từ bên ngoài đưa vào Vi = 0. Tuy
nhiên, Vi sẽ không thể bằng 0 do nhiễu vốn có. Vi này sẽ làm xuất hiện Vo =
Av.Vi qua bộ khuếch đại, và sẽ dẫn đến .Av = 1 sau khi có hồi tiếp. Nếu pha của
-.A.Vi là giống như Vi, tín hiệu đầu vào sẽ được tăng cường, và dao động sẽ
được tạo ra bởi chính nó. Nếu nó là cần thiết để làm cho -.A. Vi có cùng một
pha như Vi, . Nói cách khác, tổng dịch pha của bộ khuếch đại và
mạch hồi tiếp được tính bằng 00 hoặc 3600. Hồi tiếp có thể nâng cao Vi được gọi
là hồi tiếp dương.
c) Điều kiện dao động
- Trong mạch phải có khối hồi tiếp dương.
- Các bộ khuếch đại có hệ số khuếch đại thỏa mãn -.A 1.
d) Phân loại: Các mạch dao động có thể được phân thành hai loại sau đây:
- Dao động sin, có thể được phân chia thành:
+ Dao động tần số thấp: Những dao động kết hợp mạng hồi tiếp RC. Ví
dụ: dao động dịch pha dùng RC, cầu dao động Wien...
+ Dao động cao tần: Những dao động cũng kết hợp mạng hồi tiếp LC. Ví
dụ: mạch dao động Hartley, mạch dao động Colpitts, dao động thạch anh...
- Dao động không sin:
+ Dao động sóng vuông. Ví dụ: dao động đa hài...
+ Dao động xung. Ví dụ: dao động liên tục...
+ Dao động tam giác (hoặc răng cưa). Ví dụ: dao động của UJT...
178
8.2.2.2. Mô tả dao động sin
a) Dao động dịch pha dùng RC
- Mỗi khâu RC sẽ tạo ra dịch pha 600, ba khâu RC sẽ dẫn đến sự dịch
pha 1800. Dịch pha 1800 của khối hồi tiếp này, tạo ra bởi mạch hồi tiếp dương
được mô tả ở trên, cùng với 1800 của khối khuếch đại được tạo ra bởi các bộ
khuếch đại sẽ dẫn đến dịch pha 3600 tương ứng với một chu kỳ của một tín
hiệu đầu vào. Nếu độ lớn của tích số .A đạt được là đủ, dao động sẽ được
tạo ra và duy trì.
- Dao động dịch pha RC - transistor:
- Hình 8.3a cho thấy một
khâu dao động RC trễ pha.
Hình 8.3b cho thấy mối quan
hệ giữa I, Vi và Vf trong một
mạch RC đơn. Hình 8.4 cho
thấy một mạch gồm 3 khâu
dịch pha RC, trong đó độ lệch
pha giữa Vf và Vo sẽ là 1800
nếu . Tần số của dao
động hình sin bởi mạch của
hình 8.3a sẽ được , trong
đó R = 4,7K và C = 0,01F.
Bởi vì = Vf/Vo = -1/29 cho mạch dịch pha RC hình 8.4 với tần số hoạt động
của Fo, các dao động có thể được duy trì nếu khối khuếch đại có hệ số khuếch
đại tối thiểu bằng 29 để đáp ứng -.A = 1.
Hình 8.5. Dao động dịch pha RC - Transistor
a) Khâu dao động RC
trễ pha
b) Quan hệ giữa I,
Vi, Vf
Hình 8.3. Mạch dao động dịch pha RC đơn
Hình 8.4. Mạch dao động 3 khâu dịch pha
RC
179
- Hình 8.5 cho thấy khâu dao động dịch pha RC đầu tiên, trong đó
. Các khâu dao động dịch pha RC đơn được hiển thị trong hình 8.6a;
và hình 8.6b cho thấy mối quan hệ giữa Vi và I.
a) Sơ đồ mạch b) Quan hệ giữa Vi và Vf
Hình 8.6. Mạch dao động dùng một khâu RC
b) Cầu dao động Wien
Hình 8.7. Sơ đồ nguyên lý của cầu dao động Wien
- Sơ đồ mạch được hiển thị trong hình 8.7, trong đó hai mạch hồi tiếp tồn
tại: (C1, R1) và (R2, C2) là các mạch hồi tiếp dương; và (R3, R4) là mạch hồi tiếp
âm. Các mạch hồi tiếp âm độc lập với tần số dao động, nhưng hồi tiếp dương
đảm bảo để .A sẽ không được nhỏ hơn 1.
- Nếu lượng hồi tiếp dương lớn hơn số lượng hồi tiếp âm trong mạch, dao
động sẽ được tạo ra trong mạch này với dao động tần số = . Vì R1 =
R2 và C1 = C2, nên .
- Thay đổi lượng hồi tiếp âm thông qua điều chỉnh R3, sẽ dẫn đến sự dao
động của mạch này.
c) Mạch dao động Hartley
- Mạch nguyên lý được hiển thị trong hình 8.8:
180
+ Mạch hồi tiếp: Mạch này được tạo thành bằng cách kết nối L1 và L2 nối
tiếp, sau đó kết nối song song với tụ C .
+ Điểm nối đất của mạch hồi tiếp: Điểm này nằm ở giữa L1 và L2, và được
kết nối với đất thông qua tụ điện Cc2 (nối đất AC).
+ Điện áp hồi tiếp được lấy từ hai đầu của L1.
+ Khối khuếch đại có thể được mắc kiểu CE.
- Tần số dao động:
Tần số dao động của mạch dao động Hartley
cũng chính là tần số cộng hưởng của khung dao
động gồm L1, L2 và C. Tần số này được xác định
theo công thức (8-5):
(8-5)
Trong đó M là độ hỗ cảm của L1 và L2.
- Các loại mạch dao động Hartley:
+ Mạch dao động Hartley song song: trong đó
thành phần DC sẽ không đi qua các mạch lưu trữ năng lượng gồm các cuộn cảm
và tụ điện.
+ Mạch dao động Hartley nối tiếp: Trong đó thành phần DC sẽ chảy qua
mạch lưu trữ năng lượng gồm các cuộn cảm và tụ điện, như thể hiện trong
hình 8.8.
d) Mạch dao động Colpitts
- Mạch nguyên lý được hiển thị trong hình 8.9:
Mạch hồi tiếp được kết hợp bởi các khung dao
động LC , trong đó C = C1 được kết nối nối tiếp với
C2, giữa C1 và C2 được kết nối với đất và tín hiệu
hồi tiếp Vc1 được đưa trở về đầu vào.
- Tần số dao động:
Tần số dao động của mạch dao động Colpitts
cũng chính là tần số cộng hưởng của khung dao
động gồm C1, C2 và L. Tần số này được xác định
theo công thức (8-6):
(8-6)
Hình 8.8. Sơ đồ nguyên
lý của mạch dao động
Hartley
Hình 8.9. Sơ đồ nguyên
lý của mạch dao động
Colpitts
181
- Khối nắn tần số cao tần (RFC: Radio Frequency Choke): Thường được kết
nối nối tiếp trong các nguồn cung cấp để loại bỏ tín hiệu RF được tạo ra khi mạch
dao động phản hồi về nguồn cung cấp điện DC. XL = 2fL, f tăng XL tăng.
- Khối khuếch đại có thể được mắc kiểu CE.
e) Mạch dao động dùng thạch anh
Có thể ứng dụng và hiệu ứng áp điện và hệ số phẩm chất Q cao của tinh
thể thạch anh để tạo ra mạch dao động tín hiệu dao động tần số cao với độ ổn
định cao.
- Hiệu ứng áp điện của thạch anh:
+ Nếu một điện áp được áp vào hai mặt của tinh thể thạch anh, một áp lực
cơ học sẽ được gây ra trong tinh thể này để tạo ra rung động.
+ Do các rung động của tinh thể được lan truyền, điện áp AC sẽ được tạo
ra trên bề mặt. Các tần số của điện áp AC sẽ được xác định bởi tần số của tinh
thể này.
- Các đặc điểm dao động của tinh thể thạch anh:
Nếu một điện áp được áp dụng trong tinh thể, sự rung động sẽ được tạo ra
để tạo ra một điện áp AC. Bởi vì sự dao động của tinh thể sẽ tiêu thụ năng lượng
do ma sát nội bộ, dao động này sẽ làm suy yếu và dừng cuối cùng. Tuy nhiên,
nếu năng lượng được bổ sung đầy đủ, sự dao động của các tinh thể có thể được
duy trì.
- Ký hiệu, mạch tương đương và đường cong đặc trưng của tinh thể thạch anh:
a) Ký hiệu b) Sơ đồ tương đương
c) Đường cong đặc tính tần số
f1: Tần số cộng hưởng nối tiếp
f2: Tần số cộng hưởng song song
Hình 8.10. Mô tả tinh thể thạch anh
Từ mạch tương đương và đường cong đặc trưng thể hiện trong hình 8.10,
chúng ta có thể đánh giá rằng các tinh thể thạch anh có thể được sử dụng trong
182
các bộ tạo dao động với cộng hưởng nối tiếp hoặc cộng hưởng song song. Hình
8.10b cho thấy sự dao động thạch anh với cộng hưởng song song.
8.3. Thiết bị, vật tư thí nghiệm
- Bộ thí nghiệm KL - 2001.
- Module thí nghiệm KL - 23008, KL - 23009.
- Các linh kiện và mạch được gắn trên module KL - 23008, KL - 23009.
- Đồng hồ vạn năng.
- Máy phát tín hiệu.
- Máy hiện sóng.
- Các jack và dây nối đi kèm bộ thí nghiệm.
8.4. Nội dung thí nghiệm
8.4.1. Thí nghiệm về mạch dao động RC
8.4.1.1. Dao động dịch pha RC
a) Quy trình thí nghiệm
Bước 1: Quan sát và gắn các ghim mạch theo như sơ đồ hình 8.11.
Bước 2: Sử dụng máy hiện sóng đo dạng sóng trên đầu ra, sau đó điều
chỉnh VR2 (VR 10K) để đầu ra xuất hiện dạng sóng hình sin và ghi lại các giá
trị đo được vào bảng TN8-1.
Bước 3: Sử dụng máy hiện sóng đo dạng sóng đầu ra của Vb, Vc và Vd
tương ứng. Quan sát pha của chúng và ghi lại các giá trị đo được vào bảng
TN8-1.
Hình 8.11. Thí nghiệm mạch dao động dịch pha RC
c) Kết quả thí nghiệm: Ghi trong bảng TN8-1.
183
8.4.1.2. Cầu dao động Wien
a) Quy trình thí nghiệm
Bước 1: Quan sát và gắn các ghim mạch theo như sơ đồ hình 8.12.
Bước 2: Sử dụng máy hiện sóng đo dạng sóng trên đầu ra, sau đó điều
chỉnh VR2 (VR 10K) để đầu ra xuất hiện dạng sóng hình sin và ghi lại các giá
trị đo được vào bảng TN8-2.
Bước 3: Sử dụng máy hiện sóng đo dạng sóng đầu ra của VTP1, VTP2 và
VTP3 tương ứng. Quan sát pha của chúng và ghi lại các giá trị đo được vào bảng
TN8-2.
Hình 8.12. Thí nghiệm mạch cầu dao động Wien
b) Kết quả thí nghiệm: Ghi trong bảng TN8-2.
8.4.2. Thí nghiệm về mạch dao động cao tần
8.4.2.1. Mạch dao động Hartley
a) Quy trình thí nghiệm
Bước 1: Quan sát và gắn các ghim mạch theo như sơ đồ hình 8.13. Kết nối tụ C17
(1000pF).
Bước 2: Kết nối nguồn cung cấp, sau đó điều chỉnh điện áp trong khoảng
3V ÷ 18V (nên điều chỉnh trước tiên từ giá trị 18V).
Bước 3: Sử dụng máy hiện sóng đo dạng sóng đầu ra của VTP1, VTP2 tương
184
ứng, sau đó điều chỉnh VR2 (10K) để ở đầu ra xuất hiện dạng sóng hình sin.
Bước 4: Kết nối tụ C18 (50pF).
Bước 5: Lặp lại bước 3.
Bước 6: Giảm từ từ điện áp
nguồn cung cấp, sau đó quan sát giá
trị điện áp nguồn cho tới khi ngừng
dao động.
b) Kết quả thí nghiệm: Ghi trong
bảng TN8-3.
8.4.2.2. Mạch dao động Colpitts
a) Quy trình thí nghiệm
Bước 1: Quan sát hình 8.14a và gắn các ghim mạch theo như sơ đồ hình
8.14b.
Bước 2: Sử dụng máy hiện sóng đo dạng sóng đầu ra của mạch dao động này.
b) Kết quả thí nghiệm: Ghi trong bảng TN8-4.
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 8.14. Thí nghiệm mạch dao động Colpitts
8.4.3. Thí nghiệm mạch dao động dùng thạch anh
a) Quy trình thí nghiệm
Bước 1: Quan sát hình 8.15a và gắn các ghim mạch theo như sơ đồ hình
8.15b.
Bước 2: Sử dụng máy hiện sóng đo dạng sóng đầu ra của mạch dao động này.
b) Kết quả thí nghiệm: Ghi trong bảng TN8-5.
Hình 8.13. Thí nghiệm mạch
dao động Hartley
185
a) Sơ đồ nguyên lý b) Sơ đồ gắn ghim mạch
Hình 8.15. Thí nghiệm mạch dao động dùng thạch anh
8.5. Thảo luận về kết quả thí nghiệm
8.5.1. Dao động hình sin
Các mạch tạo dao động hình sin được phân chia thành dao động tần số thấp
và dao động cao tần.
a) Dao động tần số thấp
Dao động tần số thấp thường sử dụng RC tạo thành mạch hồi tiếp dương.
Bởi vì lượng hồi tiếp dương phải thỏa mãn điều kiện là -.A = 1 (: hệ số hồi
tiếp), nên nếu hệ số khuếch đại của bộ khuếch đại không đủ lớn là nguyên nhân
chính cho việc không tự dao động của một mạch với lắp ráp chính xác. Ngoài
việc thiết kế không đầy đủ của mạch, hệ số khuếch đại của bản thân transistor
cũng là yếu tố quan trọng ảnh hưởng đến dao động. Cụ thể, nếu các transistor
ban đầu là để được thay thế trong sửa chữa, giá trị của transistor mới được
trùng với transistor cũ. Để làm cho -.A đúng bằng 1, điều chỉnh cho các hệ
số hồi tiếp () phải cẩn thận, nếu không một dao động sóng vuông có thể
được tạo ra.
b) Dao động cao tần
LC được sử dụng rộng rãi trong các bộ dao động tần số cao để tạo thành
mạch hồi tiếp. Tần số dao động có thể được cố định bằng cách kết hợp các tinh
thể thạch anh. Ngoài ra, tần số dao động cũng có thể được thay đổi bằng cách điều
chỉnh độ tự cảm của cuộn cảm theo , trong đó và biểu thị cho
độ từ thẩm. Các cuộn dây có lõi sắt và cuộn dây rỗng tương ứng với của nhau,
mà sẽ cho kết quả của hệ số tự cảm L khác nhau . Điều chỉnh vị trí của lõi sắt của
máy biến áp dao động trong dao động cục bộ có thể thay đổi tần số dao động.
186
8.5.2. Các ứng dụng
a) Biến đổi tuyến tính vi sai
Vo = V1 - V2
Nếu vị trí của lõi sắt được thay đổi, V1
và V2 sẽ được thay đổi cho phù hợp, và Vo
cũng sẽ được thay đổi.
Nếu muốn cung cấp một tín hiệu hình
sin 100 Hz như các tín hiệu đầu vào của
một bộ biến đổi tuyến tính vi sai LVDT (Linear Variable Differential
Transformer), bạn sẽ xem xét để sử dụng cầu dao động Wien hoặc dao động
dịch pha RC là tín hiệu đầu vào này?
b) Phát và truyền tín hiệu
Máy thu thanh phải sử dụng dao động cục bộ để tạo ra các tín hiệu tần số
cao. Mặt khác, máy phát vô tuyến cũng yêu cầu các bộ dao động để tạo ra các
tín hiệu tần số cao như sóng mang cao tần. Trong các ứng dụng như mạch này
có thể được thực hiện bằng cách kết hợp các dao động tần số cao nói trên như
mạch dao động Hartley và mạch dao động Colpitts.
c) Đồng hồ định thời
Dao động thạch anh, có tính năng cho tần số ổn định của nó, là thành phần
quan trọng của máy tính, đồng hồ thạch anh.
8.6. Sửa chữa lỗi mô phỏng
8.6.1. Mạch dao động hình sin tần số thấp - dịch pha RC
a) Hiện tượng lỗi: Mạch không dao động.
b) Các phần lỗi: Mô tả ở hình 8.17.
Hình 8.17. Các phần lỗi của mạch dao động dịch pha RC
Hình 8.16. Mô tả bộ biến đổi
tuyến tính vi sai
187
S1 (C3: 0,03F) đóng: Ngắn mạch, S2 (Q1: C1815) cực B, E đóng: Ngắn mạch.
- Lỗi 1: S1 đóng. Không có điện áp hồi tiếp và không có dao động.
- Lỗi 2: S2 đóng. Điện áp Vbe = 0V, không có dao động.
c) Các bước sửa chữa: Chuyển trạng thái của S1, S2 từ đóng mở.
8.6.2. Mạch dao động cầu Wien
a) Hiện tượng lỗi: Mạch không dao động.
b) Các phần lỗi: Mô tả ở hình 8.18.
Hình 8.18. Các phần lỗi của mạch dao động cầu Wien
S3 (Q1: C1815) cực C, E đóng: Ngắn mạch. S2 (R14: 33K) mở: Hở mạch.
- Lỗi 1: S3 đóng. Vce2 = 0V.
- Lỗi 2: S4 mở. Điện áp Vb3 = 0V, Vbe3 = 0V.
c) Các bước sửa chữa: Chuyển trạng thái S2 từ đóng mở, S4 từ mở đóng.
8.6.3. Mạch dao động thạch anh
a) Hiện tượng lỗi: Mạch không dao động.
b) Các phần lỗi: Mô tả ở hình 8.19.
Hình 8.19. Các phần lỗi của mạch dao động thạch anh
188
S1 (Q) cực B, E đóng: ngắn mạch.
Lỗi: S1 đóng. Vbe = 0V, Vo = +Vcc.
d) Các bước sửa chữa: Chuyển trạng thái của S1 đóng mở.
8.7. Ôn tập - vận dụng
Để nắm vững các chủ đề của bài thí nghiệm, sinh viên cần trả lời các câu
hỏi trắc nghiệm cho dưới đây:
Câu 1. Mạch dao động tần số cao có khâu hồi tiếp là mạch:
A. RC B. LC C. RL
Câu 2. Điều kiện nào dưới đây cần có để mạch tự dao động:
A. Hồi tiếp dương
B. Hồi tiếp âm
C. Cả 2 điều kiện A, B
Câu 3. Thành phần trong công thức dao động -.A = 1 biểu thị:
A. Hệ số khuếch đại dòng điện
B. Hệ số hồi tiếp
C. Hệ số khuếch đại điện áp
Câu 4. Hiệu ứng nào được sử dụng bởi các tinh thể thạch anh để tạo ra
dao động?
A. Hiệu ứng bề mặt
B. Hiệu ứng áp điện
C. Hiệu ứng điện áp
Câu 5. Ngoài mạch hồi tiếp dương, các dao động hình sin điển hình cũng
bao gồm:
A. Mạch khuếch đại
B. Mạch chỉnh lưu
C. Mạch lọc
Câu 6. Nếu nó là cần thiết để sửa chữa các dao động, mạch hồi tiếp dương
có thể được loại bỏ đầu tiên, sau đó chúng ta có thể tập trung vào các mạch
khuếch đại để sửa chữa. Tại thời điểm này các điện áp trên mỗi cực của các
transistor là (nguồn điện DC được kết nối đầy đủ):
A. DCV
B. ACV
C. Tùy thuộc trạng thái hiện tại
189
8.8. Các biểu ghi kết quả thí nghiệm
Bảng TN8-1. Kết quả đo điện áp Vb, Vc và Vd của
mạch dao động dịch pha RC
(Các kết quả thí nghiệm phải được ghi vào bảng,
sau đó so sánh pha giữa mỗi điện áp)
Dạng sóng Pha
Vmsint + 00
= 2f
Vmsint + 1 1 =___________
Vmsint + 2 2 =___________
Vmsint + 3 3 =___________
Bảng TN8-2. Kết quả đo điện áp các đầu ra mạch cầu dao động Wien
(Các kết quả thí nghiệm phải được ghi vào bảng,
sau đó so sánh pha giữa mỗi điện áp)
Dạng sóng Pha
Vmsint + 00
= 2f
Vmsint + 1 1 =___________
Vmsint + 2 2 =___________
Vmsint + 3 3 =___________
190
Bảng TN8-3. Kết quả thí nghiệm mạch dao động Hartley
CE Vcc = 12V
1000pF 50pF
TP1 Vpp = ___________
f = _____________
Vpp = ___________
f = _____________
TP2 Vpp = ___________
f = _____________
Vpp = ___________
f = _____________
Bảng TN8-4. Kết quả thí nghiệm mạch dao động Colpitts
Voutpp = ___________(V)
Tần số dao động đo được Tần số dao động lý thuyết
fđo = ___________(Hz) flý thuyết = ___________(Hz)
Bảng TN8-5. Kết quả thí nghiệm mạch dao động dùng thạch anh
Voutpp = ___________(V)
fdd = ___________(Hz)
191
ĐÁP ÁN CÂU HỎI ÔN TẬP
Bài 1:
1A 2B 3C 4A 5C
Bài 2:
1C 2C 3C 4A 5B
Bài 3:
1A 2B 3A 4C 5A
6C 7A 8C 9B 10B
11B 12A 13A 14A 15C
Bài 4:
1B 2A 3C 4A 5C
Bài 5:
1C 2B 3A 4C 5A
6C 7A 8C 9A 10A
11A 12B 13B 14C 15A
16B 17C 18A 19B 20A
Bài 6:
1B 2A 3A 4C 5C 6B
Bài 7:
1B 2A 3A 4A 5A
6B 7A 8C 9C 10C
Bài 8:
1B 2A 3B 4B 5A 6A
192
DANH MỤC HÌNH VẼ
Hình 1.1. Đặc tuyến ra của JFET-n, JFET-p ....................................................... 18
Hình 1.2. Đặc tuyến truyền đạt và đặc tuyến ra của JFET .................................. 19
Hình 1.3. Mạch đo dòng Id (a) và điện áp cắt Vp (b) ........................................... 19
Hình 1.4. Các họ đặc tuyến của MOSFET kênh đặt sẵn loại n ........................... 19
Hình 1.5. Đặc tuyến truyền đạt và đặc tuyến ra của MOSFET kênh đặt sẵn loại p .. 20
Hình 1.6: Đặc tuyến truyền đạt và đặc tuyến ra của MOSFET kênh cảm ứng
loại n .................................................................................................................... 20
Hình 1.7: Đặc tuyến truyền đạt và đặc tuyến ra của MOSFET kênh cảm ứng
loại p .................................................................................................................... 21
Hình 1.8: Thí nghiệm đo dòng Idss của JFET ...................................................... 21
Hình 1.9: Thí nghiệm đo dòng Igs của JFET ....................................................... 22
Hình 1.10: Thí nghiệm đo điện áp thắt kênh Vp của JFET ................................. 22
Hình 1.11: Thí nghiệm đo dòng Idss của MOSFET ............................................. 23
Hình 1.12: Thí nghiệm đo điện áp thắt kênh Vp của MOSFET .......................... 24
Hình 2.1: Phân cực cố định cho JFET kênh p ..................................................... 29
Hình 2.2: Phân cực tự động cho JFET kênh n .................................................... 29
Hình 2.3: Sơ đồ phân cực phân chia điện áp cho JFET kênh n .......................... 30
Hình 2.4: Sơ đồ phân cực phân chia điện áp cho MOSFET kênh đặt sẵn loại n 30
Hình 2.5: Bộ khuếch đại CS dùng JFET kênh n ................................................. 31
Hình 2.6: Bộ khuếch đại CD dùng JFET kênh n ................................................. 31
Hình 2.7: Thí nghiệm bộ khuếch đại CS dùng JFET (tự phân cực) .................... 32
Hình 2.8: Thí nghiệm bộ khuếch đại CS dùng JFET (phân cực chia điện áp) ... 33
Hình 2.9: Thí nghiệm bộ khuếch đại CD dùng JFET (tự phân cực) ................... 34
Hình 2.10: Thí nghiệm bộ khuếch đại CD dùng JFET (phân cực chia điện áp) . 35
Hình 2.11: Thí nghiệm bộ khuếch đại CS dùng MOSFET (tự phân cực) .......... 35
Hình 2.12: Thí nghiệm bộ khuếch đại CS dùng MOSFET (phân cực chia điện áp) ... 36
Hình 2.13: Các phần lỗi của mạch khuếch đại CS dùng JFET (tự phân cực) ..... 37
Hình 2.14: Các phần lỗi của mạch khuếch đại CD (phân cực cố định) .............. 38
Hình 2.15: Các phần lỗi của mạch khuếch đại dùng MOSFET .......................... 38
Hình 3.1: Ghép tầng khuếch đại bằng tụ điện ..................................................... 46
Hình 3.2: Ghép tầng khuếch đại bằng biến áp .................................................... 46
Hình 3.3: Các thông số cơ bản của máy biến áp ................................................. 47
Hình 3.4: Ghép trực tiếp các tầng khuếch đại ..................................................... 48
193
Hình 3.5: Sơ đồ khối hệ thống khuếch đại .......................................................... 48
Hình 3.6: Đáp ứng tần số của hệ thống khuếch đại ............................................ 50
Hình 3.7: Bộ khuếch đại công suất chế độ A ...................................................... 51
Hình 3.8: Bộ khuếch đại công suất chế độ B ...................................................... 51
Hình 3.9: Bộ khuếch đại công suất chế độ AB ................................................... 52
Hình 3.10: Bộ khuếch đại công suất chế độ C .................................................... 52
Hình 3.11: Hiện tượng biệt danh ......................................................................... 53
Hình 3.12: Sơ đồ nguyên lý bộ khuếch đại cân bằng kép ................................... 54
Hình 3.13: Biến áp đầu vào của bộ khuếch đại cân bằng kép ............................ 54
Hình 3.14: Dạng sóng điện áp, dòng điện đầu ra của bộ khuếch đại cân bằng kép 55
Hình 3.15: Méo trong bộ khuếch đại cân bằng kép, chế độ B ............................ 55
Hình 3.16: Minh họa bộ khuếch đại cân bằng kép, chế độ AB .......................... 56
Hình 3.17: Phân cực cho bộ khuếch đại cân bằng kép ....................................... 56
Hình 3.18: Mạch OCL cơ bản ............................................................................. 58
Hình 3.19: Mạch OTL cơ bản ............................................................................. 58
Hình 3.20: Phân tích mạch OTL AMP ............................................................... 59
Hình 3.21: Mạch bổ sung tín hiệu đối xứng........................................................ 59
Hình 3.22: Các dạng mạch phân cực .................................................................. 59
Hình 3.23: Mạch OTL đầy đủ ............................................................................. 60
Hình 3.24: Mạch phân cực cho tầng khuếch đại tín hiệu lớn ............................. 60
Hình 3.25: Các thành phần hồi tiếp của mạch OTL AMP .................................. 60
Hình 3.26: Mạch ghép tầng khuếch đại dùng tụ điện ......................................... 62
Hình 3.27: Bộ khuếch đại ghép tầng trực tiếp .................................................... 62
Hình 3.28: Mạch khuếch đại ghép tầng dùng biến áp ......................................... 63
Hình 3.29: Mạch khuếch đại đẩy kéo.................................................................. 64
Hình 3.30: Sơ đồ gắn ghim mạch thí nghiệm bộ khuếch đại OTL ..................... 66
Hình 3.31: Sơ đồ gắn ghim mạch thí nghiệm bộ khuếch đại OCL ..................... 67
Hình 3.32: Sơ đồ gắn ghim mạch thí nghiệm bộ khuếch đại OCL ..................... 69
Hình 3.33: Các phần lỗi của mạch khuếch đại ghép tầng dùng tụ điện .............. 70
Hình 3.34: Các phần lỗi của mạch khuếch đại ghép tầng trực tiếp .................... 71
Hình 3.35: Các phần lỗi của mạch ghép biến áp ................................................. 71
Hình 3.36: Các phần lỗi của mạch khuếch đại đẩy - kéo .................................... 72
Hình 3.37: Các phần lỗi của mạch khuếch đại OTL ........................................... 72
Hình 3.38: Các phần lỗi của mạch khuếch đại OCL ........................................... 73
194
Hình 4.1: Cấu trúc bên trong của A741 ............................................................ 82
Hình 4.2: Mạch khuếch đại vi sai ........................................................................ 83
Hình 4.3: Bộ khuếch đại vi sai 1 đầu vào, 1 đầu ra (Vo1) ................................... 83
Hình 4.4: Bộ khuếch đại vi sai 1 đầu vào, 1 đầu ra (Vo2) ................................... 84
Hình 4.5: Tín hiệu ra OP AMP với kết nối 1 đầu vào......................................... 85
Hình 4.6: Bộ khuếch đại vi sai 1 đầu vào, 2 đầu ra ............................................. 85
Hình 4.7: Bộ khuếch đại vi sai 2 đầu vào, 1 đầu ra ............................................. 85
Hình 4.8: Dạng sóng của Vo1, Vo2 khi Vi1 = Vi2 (cùng pha) ................................ 86
Hình 4.9: Dạng sóng của Vo1, Vo2 khi Vi1 = -Vi2 (ngược pha) ............................ 86
Hình 4.10: Ký hiệu của OP AMP ........................................................................ 87
Hình 4.11: Nguồn cung cấp cho OP AMP .......................................................... 87
Hình 4.12: Trở kháng đầu vào của OP AMP ..................................................... 88
Hình 4.13: Trở kháng đầu ra của OP AMP ........................................................ 88
Hình 4.14: Mô tả SR ............................................................................................ 89
Hình 4.15: Mạch đo SR ....................................................................................... 89
Hình 4.16: Bù “không” cho OP AMP ở đầu vào đảo ......................................... 89
Hình 4.17: Bù “không” cho OP AMP ở đầu vào không đảo .............................. 90
Hình 4.18: Bù “không” ở mạch theo điện áp ...................................................... 90
Hình 4.19: Bù “không” ở bên trong OPA ........................................................... 90
Hình 4.20: Thí nghiệm mạch khuếch đại vi sai .................................................. 91
Hình 4.21: Thí nghiệm về trở kháng vào (Zi) của OP AMP ............................... 92
Hình 4.22: Thí nghiệm về trở kháng ra (Zo) của OP AMP ................................. 92
Hình 4.23: Thí nghiệm về tốc độ biến thiên (SR) của OP AMP ......................... 93
Hình 4.24: Thí nghiệm về băng thông (BW) của OP AMP ................................ 94
Hình 4.25: Điều chỉnh điện áp offset bằng sơ đồ khuếch đại đảo ...................... 95
Hình 4.26: Điều chỉnh điện áp offset bằng sơ đồ khuếch đại không đảo ........... 95
Hình 5.1: Mạch khuếch đại đảo dùng OP AMP ................................................ 103
Hình 5.2: Mạch khuếch đại không đảo dùng OP AMP .................................... 103
Hình 5.3: Mạch theo điện áp ............................................................................. 104
Hình 5.4: Mạch trừ dùng OP AMP ................................................................... 104
Hình 5.5: Mạch cộng dùng OP AMP ................................................................ 105
Hình 5.6: Mạch hạn chế dùng OP AMP ............................................................ 106
Hình 5.7: Mạch điện áp không đổi dùng OP AMP ........................................... 106
Hình 5.8: Mạch dòng điện không đổi ................................................................ 107
195
Hình 5.9: Mạch vi phân dùng OP AMP ............................................................ 107
Hình 5.10: Mạch tích phân dùng OP AMP ....................................................... 108
Hình 5.11: Thí nghiệm mạch khuếch đại đảo (không offset) ........................... 109
Hình 5.12: Thí nghiệm mạch khuếch đại đảo (có offset) ................................. 109
Hình 5.13: Thí nghiệm mạch khuếch đại không đảo ........................................ 110
Hình 5.14: Thí nghiệm mạch theo điện áp ........................................................ 111
Hình 5.15: Thí nghiệm về mạch trừ .................................................................. 112
Hình 5.16: Thí nghiệm về mạch cộng ............................................................... 113
Hình 5.17: Thí nghiệm mạch giới hạn ............................................................. 113
Hình 5.18: Thí nghiệm mạch giới hạn ............................................................. 114
Hình 5.19: Thí nghiệm mạch điện áp không đổi............................................... 115
Hình 5.20: Thí nghiệm mạch dòng điện không đổi .......................................... 116
Hình 5.21: Thí nghiệm mạch vi phân................................................................ 117
Hình 5.22: Thí nghiệm mạch tích phân ............................................................. 118
Hình 5.22: Biến dạng sóng do không có điện áp offset .................................... 119
Hình 5.23: Mắc thêm điện trở R cân bằng dòng đầu vào OPA ........................ 120
Hình 5.24: Mắc thêm mạch phân áp điện trở để tăng Zi ................................... 120
Hình 5.25: Mạch khuếch đại không đảo cải tiến ............................................... 120
Hình 5.26: Mạch hạn chế dùng kết hợp quang trở ............................................ 121
Hình 5.28: Mạch vi phân đầy đủ ....................................................................... 122
Hình 5.29: Các phần lỗi của mạch giới hạn ...................................................... 123
Hình 6.1: Quan hệ Vout/Vin của mạch lô ga rít .................................................. 132
Hình 6.2: Mạch khuếch đại lô ga rít .................................................................. 132
Hình 6.3: Mạch tách sóng đỉnh ......................................................................... 133
Hình 6.4: Mạch chỉnh lưu chính xác ................................................................. 134
Hình 6.5: Mạch điều áp ..................................................................................... 134
Hình 6.6: Mạch lấy và giữ mẫu ......................................................................... 134
Hình 6.7: Mạch khuếch đại nhạc cụ .................................................................. 135
Hình 6.8: Mạch khuếch đại vi sai cơ bản .......................................................... 135
Hình 6.9: Thí nghiệm mạch khuếch đại lô ga rít .............................................. 136
Hình 6.10: Thí nghiệm mạch khuếch đại lô ga rít đảo ...................................... 137
Hình 6.11: Thí nghiệm mạch tách sóng đỉnh (1) .............................................. 138
Hình 6.12: Thí nghiệm mạch tách sóng đỉnh (2) .............................................. 138
Hình 6.13: Thí nghiệm về mạch chỉnh lưu chính xác ....................................... 139
196
Hình 6.14: Thí nghiệm về mạch điều áp ........................................................... 140
Hình 6.15: Thí nghiệm mạch lấy và giữ mẫu .................................................... 141
Hình 6.16: Thí nghiệm mạch khuếch đại nhạc cụ ............................................. 141
Hình 6.17: Mạch chỉnh lưu toàn sóng ............................................................... 143
Hình 6.18: Các phần lỗi của mạch tách sóng đỉnh ............................................ 144
Hình 6.19: Các phần lỗi của mạch điều áp ........................................................ 144
Hình 6.20: Các phần lỗi của mạch lấy và giữ mẫu ........................................... 145
Hình 6.21: Các phần lỗi của mạch khuếch đại nhạc cụ .................................... 146
Hình 6.22 ........................................................................................................... 147
Hình 7.1: Tần số cắt của bộ lọc ......................................................................... 152
Hình 7.2: Đặc tính phát lại RIAA...................................................................... 153
Hình 7.3: Đặc tính ghi RIAA ............................................................................ 153
Hình 7.4: Bộ lọc thông cao ................................................................................ 154
Hình 7.5: Mạch lọc thông cao ........................................................................... 154
Hình 7.6: Bộ lọc thông thấp .............................................................................. 154
Hình 7.7: Mạch lọc thông thấp .......................................................................... 155
Hình 7.8: Cấu trúc và đặc tuyến biên độ - tần số của mạch lọc thông dải ........ 155
Hình 7.9: Sơ đồ khối mạch lọc thông dải .......................................................... 156
Hình 7.10: Cấu trúc khối khuếch đại Z1, Z2 ...................................................... 156
Hình 7.11: Mạch khuếch đại thông dải thực tế ................................................. 156
Hình 7.12: Đường cong đặc trưng phát lại RIAA ............................................. 156
Hình 7.13: Mạch điện thực hiện RIAA ............................................................. 157
Hình 7.14: Mạch khuếch đại RIAA .................................................................. 157
Hình 7.15: Mạch điều khiển âm điệu ................................................................ 158
Hình 7.16: Mạch khuếch đại một nguồn cung cấp ............................................ 159
Hình 7.17: Thí nghiệm mạch khuếch đại thông cao ......................................... 160
Hình 7.18: Thí nghiệm mạch khuếch đại thông thấp (I) ................................... 161
Hình 7.19: Thí nghiệm mạch khuếch đại thông thấp (II) .................................. 162
Hình 7.20: Thí nghiệm mạch khuếch đại thông dải .......................................... 163
Hình 7.21: Thí nghiệm về mạch khuếch đại RIAA .......................................... 163
Hình 7.22: Thí nghiệm về mạch điều khiển âm điệu ........................................ 164
Hình 7.23: Thí nghiệm mạch khuếch đại đảo với một nguồn cung cấp .......... 165
Hình 7.24: Một số bộ lọc thụ động cơ bản ........................................................ 166
Hình 7.25: Các phần lỗi của mạch lọc thông cao .............................................. 166
197
Hình 7.26: Các phần lỗi của mạch điều khiển âm điệu .................................... 168
Hình 7.27: Các phần lỗi của mạch khuếch đại đảo một nguồn cung cấp ......... 168
Hình 8.1: Mạch cộng hưởng nối tiếp ................................................................ 176
Hình 8.2: Mạch cộng hưởng song song ............................................................ 176
Hình 8.3: Mạch dao động dịch pha RC đơn ...................................................... 178
Hình 8.4: Mạch dao động 3 khâu dịch pha RC ................................................. 178
Hình 8.5: Dao động dịch pha RC - Transistor .................................................. 178
Hình 8.6: Mạch dao động dùng một khâu RC .................................................. 179
Hình 8.7: Sơ đồ nguyên lý của cầu dao động Wien .......................................... 179
Hình 8.8: Sơ đồ nguyên lý của mạch dao động Hartley ................................... 180
Hình 8.9: Sơ đồ nguyên lý của mạch dao động Colpitts ................................... 180
Hình 8.10: Mô tả tinh thể thạch anh .................................................................. 181
Hình 8.11: Thí nghiệm mạch dao động dịch pha RC ....................................... 182
Hình 8.12: Thí nghiệm mạch cầu dao động Wien ............................................ 183
Hình 8.13: Thí nghiệm mạch dao động Hartley................................................ 184
Hình 8.14: Thí nghiệm mạch dao động Colpitts ............................................... 184
Hình 8.15: Thí nghiệm mạch dao động dùng thạch anh ................................... 185
Hình 8.16: Mô tả bộ biến đổi tuyến tính vi sai ................................................. 186
Hình 8.17: Các phần lỗi của mạch dao động dịch pha RC ............................... 186
Hình 8.18: Các phần lỗi của mạch dao động cầu Wien .................................... 187
Hình 8.19: Các phần lỗi của mạch dao động thạch anh .................................... 187
198
DANH MỤC BẢNG BIỂU
Bảng 1: Các thí nghiệm trong lĩnh vực điện tử ..................................................... 8
Bảng 2: Các thí nghiệm trong lĩnh vực kỹ thuật điện ........................................... 8
Bảng 3: Các thí nghiệm trong lĩnh vực tự động hóa ............................................. 9
Bảng 4: Các thí nghiệm trong bảo dưỡng thiết bị điện tử ..................................... 9
Bảng 1-1: Các loại FET và ký hiệu ..................................................................... 17
Bảng TN1-1: Kết quả đo dòng Idss của JFET ...................................................... 25
Bảng TN1-2: Kết quả đo dòng Igs tương ứng với điện áp Vgs > 0 (< 0) của JFET ..... 25
Bảng TN1-3: Kết quả đo điện áp thắt kênh Vp của JFET ................................... 25
Bảng TN1-4: Kết quả đo dòng Idss của MOSFET ............................................... 26
Bảng TN1-5: Kết quả đo điện áp thắt kênh Vp của MOSFET ............................ 26
Bảng TN2-1.a: Kết quả đo VIN, VOUT tương ứng với R12 = 3.3k, C3 = 22F .. 39
Bảng TN2-1.b: Kết quả đo VIN, VOUT tương ứng với R16 = 6.8k, C3 = 22F .. 40
Bảng TN2-1.c: Kết quả đo điện áp IN, OUT khi ngắt kết nối C3 ....................... 40
Bảng TN2-2.a: Kết quả đo các điện áp VG, Vs và VGS của bộ khuếch đại CS
dùng JFET (phân cực chia điện áp) ..................................................................... 41
Bảng TN2-2.b: Kết quả đo điện áp IN, OUT của bộ khuếch đại CS dùng JFET
(phân cực chia điện áp) ........................................................................................ 41
Bảng TN2-3.a: Kết quả đo các điện áp VG, Vs và VGS của bộ khuếch đại CD
dùng JFET (tự phân cực) ..................................................................................... 41
Bảng TN2-3.b: Kết quả đo điện áp IN, OUT của bộ khuếch đại CD dùng JFET
(tự phân cực) ........................................................................................................ 42
Bảng TN2-4.a: Kết quả đo các điện áp VG, Vs và VGS của bộ khuếch đại CD
dùng JFET (phân cực chia điện áp) ..................................................................... 42
Bảng TN2-4.b: Kết quả đo điện áp IN, OUT của bộ khuếch đại CD dùng JFET
(phân cực chia điện áp) ........................................................................................ 42
Bảng TN2-5: Kết quả đo điện áp IN, OUT của bộ khuếch đại CS dùng MOSFET
(tự phân cực) ........................................................................................................ 43
Bảng TN2-6: Kết quả đo điện áp IN, OUT của bộ khuếch đại CS dùng MOSFET
(phân cực chia điện áp) ........................................................................................ 43
Bảng TN3-1: Điện áp IN/OUT của mạch khuếch đại ghép tầng bằng tụ điện ... 75
Bảng TN3-2.a: Điện áp IN/OUT của mạch khuếch đại ghép tầng trực tiếp ....... 76
Bảng TN3-2.b: Đáp ứng tần số của mạch khuếch đại ghép tầng trực tiếp ......... 77
Bảng TN3-3.a: Điện áp IN/OUT của mạch khuếch đại ghép tầng dùng biến áp 77
199
Bảng TN3-3.b: Đáp ứng tần số của mạch khuếch đại ghép tầng dùng biến áp .. 77
Bảng TN3-4.a: Kết quả đo tĩnh của transistor Q5, Q6 ......................................... 78
Bảng TN3-4.b: Kết quả đo các điện áp xoay chiều của mạch đẩy – kéo ........... 78
Bảng TN3-5: Kết quả thí nghiệm của mạch OTL ............................................... 79
Bảng TN3-6: Kết quả thí nghiệm của mạch OCL .............................................. 79
Bảng TN3-7: Kết quả thí nghiệm của mạch IC âm thanh OTL .......................... 80
Bảng TN4-1: Kết quả thí nghiệm mạch khuếch đại vi sai .................................. 98
Bảng TN4-2: Kết quả thí nghiệm đo trở kháng vào của OP AMP ..................... 98
Bảng TN4-3: Kết quả thí nghiệm đo trở kháng ra của OP AMP ........................ 99
Bảng TN4-4: Kết quả thí nghiệm đo trở kháng ra của OP AMP ........................ 99
Bảng TN4-5.a: Điện áp ra và hệ số khuếch đại tương ứng với điện áp vào tăng 99
Bảng TN4-5.b: Điện áp ra tương ứng với tần số thay đổi .................................. 99
Bảng TN4-5.c: Biểu đồ tỷ số công suất so với tần số ....................................... 100
Bảng TN5-1: Kết quả thí nghiệm mạch khuếch đại đảo ................................... 127
Bảng TN5-2: Kết quả thí nghiệm mạch khuếch đại không đảo ........................ 128
Bảng TN5-3: Kết quả thí nghiệm mạch theo điện áp ....................................... 128
Bảng TN5-4: Kết quả thí nghiệm mạch trừ ...................................................... 128
Bảng TN5-5: Kết quả thí nghiệm mạch cộng ................................................... 129
Bảng TN5-6: Kết quả thí nghiệm mạch giới hạn .............................................. 129
Bảng TN5-7: Kết quả thí nghiệm mạch dòng điện không đổi .......................... 129
Bảng TN5-8: Kết quả thí nghiệm mạch vi phân ............................................... 129
Bảng TN5-9: Kết quả thí nghiệm mạch tích phân ............................................ 130
Bảng TN6-1.a: Kết quả đo điện áp đầu ra mạch khuếch đại lô ga rít ............... 147
Bảng TN6-1.b: Đồ thị quan hệ Vo/Vi mạch khuếch đại lô ga rít ...................... 148
Bảng TN6-2a: Kết quả đo điện áp đầu ra mạch khuếch đại lô ga rít đảo ......... 148
Bảng TN6-2.b: Đồ thị quan hệ Vo/Vi mạch khuếch đại lô ga rít đảo ............... 148
Bảng TN6-3a: Kết quả đo Vout của mạch tách sóng đỉnh (có hồi tiếp âm) ....... 149
Bảng TN6-3b: Kết quả đo Vout của mạch tách sóng đỉnh (không có hồi tiếp âm) .. 149
Bảng TN6-4: Kết quả thí nghiệm mạch chỉnh lưu chính xác ........................... 149
Bảng TN6-5: Kết quả thí nghiệm mạch điều áp ............................................... 149
Bảng TN6-6: Kết quả thí nghiệm mạch lấy và giữ mẫu ................................... 149
Bảng TN6-7: Kết quả thí nghiệm mạch khuếch đại nhạc cụ ............................ 150
Bảng TN7-1.a: Kết quả thí nghiệm mạch khuếch đại thông cao ...................... 171
Bảng TN7-1.b: Đáp ứng tần số mạch khuếch đại thông cao ............................ 171
200
Bảng TN7-2.a: Kết quả thí nghiệm mạch khuếch đại thông thấp ..................... 171
Bảng TN7-2.b: Đáp ứng tần số mạch khuếch đại thông thấp ........................... 172
Bảng TN7-3: Đáp ứng tần số mạch khuếch đại thông dải ................................ 172
Bảng TN7-4: Kết quả thí nghiệm mạch khuếch đại RIAA ............................... 172
Bảng TN7-5.a: Kết quả điều chỉnh VR3 (bass) mạch điều chỉnh âm điệu ........ 173
Bảng TN7-5.b: Kết quả điều chỉnh R12 (treble) mạch điều chỉnh âm điệu ....... 173
Bảng TN7-6: Kết quả thí nghiệm mạch khuếch đại đảo với một nguồn cung cấp . 173
Bảng TN7-7: Kết quả thí nghiệm mạch lọc chắn dải (BT2) ............................. 174
Bảng TN8-1: Kết quả đo điện áp Vb, Vc và Vd của mạch dao động dịch pha RC
........................................................................................................................... 189
Bảng TN8-2: Kết quả đo điện áp các đầu ra mạch cầu dao động Wien ........... 189
Bảng TN8-3: Kết quả thí nghiệm mạch dao động Hartley ............................... 190
Bảng TN8-4: Kết quả thí nghiệm mạch dao động Colpitts ............................... 190
Bảng TN8-5: Kết quả thí nghiệm mạch dao động dùng thạch anh ................... 190
MỤC LỤC
201
LỜI NÓI ĐẦU……………………………………………………………...……3
DANH MỤC CÁC TỪ VIẾT TẮT ...................................................................... 5
BÀI MỞ ĐẦU: GIỚI THIỆU HỆ THỐNG .......................................................... 7
1. Giới thiệu hệ thống ............................................................................................ 8
2. Giới thiệu về nội dung thí nghiệm .................................................................... 9
3. Giới thiệu về phần cứng .................................................................................. 11
4. Phương pháp thực hiện thí nghiệm ................................................................. 13
5. Các trang thiết bị của phòng thí nghiệm ......................................................... 14
BÀI 1: CÁC ĐẶC TRƯNG CỦA TRANSTISOR TRƯỜNG ........................... 15
1.1. Mục tiêu....................................................................................................... 16
1.2. Tóm tắt lý thuyết ......................................................................................... 16
1.2.1. Một số thuật ngữ ....................................................................................... 16
1.2.2. Nguyên lý cơ bản ....................................................................................... 16
1.2.3. Các họ đặc tuyến của JFET ...................................................................... 17
1.2.4. Các họ đặc tuyến của MOSFET ................................................................ 19
1.3. Thiết bị, vật tư thí nghiệm ........................................................................... 21
1.4. Nội dung thí nghiệm.................................................................................... 21
1.4.1. Thí nghiệm về các đặc trưng của JFET .................................................... 21
1.4.2. Thí nghiệm về các đặc trưng của MOSFET .............................................. 23
1.5. Thảo luận về kết quả thí nghiệm ................................................................. 24
1.6. Ôn tập – vận dụng ....................................................................................... 24
1.7. Các biểu ghi kết quả thí nghiệm.................................................................. 25
BÀI 2: MẠCH KHUẾCH ĐẠI FET ................................................................... 27
2.1. Mục tiêu....................................................................................................... 28
2.2. Tóm tắt lý thuyết ......................................................................................... 28
2.2.1. Một số thuật ngữ ....................................................................................... 28
2.2.2. Nguyên lý cơ bản ....................................................................................... 28
2.3. Thiết bị, vật tư thí nghiệm ........................................................................... 32
2.4. Nội dung thí nghiệm.................................................................................... 32
2.4.1. Mạch khuếch đại CS dùng JFET (tự phân cực) ........................................ 32
2.4.2. Mạch khuếch đại CS dùng JFET (phân cực chia điện áp) ....................... 33
2.4.3. Mạch khuếch đại CD dùng JFET (tự phân cực) ....................................... 34
2.4.4. Mạch khuếch đại CD dùng JFET (phân cực chia điện áp) ...................... 34
2.4.5. Mạch khuếch đại CS dùng MOSFET (tự phân cực) ................................. 35
202
2.4.6. Mạch khuếch đại CS dùng MOSFET (phân cực chia điện áp) ................. 36
2.5. Thảo luận về kết quả thí nghiệm ................................................................. 36
2.6. Sửa chữa lỗi mô phỏng ................................................................................ 37
2.6.1. Mạch khuếch đại CS dùng JFET (tự phân cực) ........................................ 37
2.6.2. Mạch khuếch đại CD (phân cực cố định) ................................................. 37
2.6.3. Mạch khuếch đại dùng MOSFET .............................................................. 38
2.7. Ôn tập – vận dụng ....................................................................................... 38
2.8. Các biểu ghi kết quả thí nghiệm .................................................................. 39
BÀI 3: MẠCH KHUẾCH ĐẠI ĐA TẦNG ........................................................ 44
3.1. Mục tiêu ....................................................................................................... 45
3.2. Tóm tắt lý thuyết ......................................................................................... 45
3.2.1. Một số thuật ngữ........................................................................................ 45
3.2.2. Nguyên lý cơ bản ....................................................................................... 45
3.3. Thiết bị, vật tư thí nghiệm ........................................................................... 61
3.4. Nội dung thí nghiệm .................................................................................... 61
3.4.1. Ghép tầng khuếch đại dùng tụ điện........................................................... 61
3.4.2. Bộ khuếch đại ghép tầng trực tiếp ............................................................ 62
3.4.3. Mạch khuếch đại ghép tầng dùng biến áp ................................................ 63
3.4.4. Bộ khuếch đại đẩy kéo (dual-end push-pull amplifier) ............................. 64
3.4.5. Bộ khuếch đại OTL .................................................................................... 66
3.4.6. Bộ khuếch đại OCL ................................................................................... 67
3.4.7. IC khuếch đại âm thanh OTL .................................................................... 69
3.5. Thảo luận về kết quả thí nghiệm ................................................................. 69
3.6. Sửa chữa lỗi mô phỏng ................................................................................ 70
3.6.1. Mạch khuếch đại ghép tầng dùng tụ điện ................................................. 70
3.6.2. Bộ khuếch đại ghép tầng trực tiếp ............................................................ 71
3.6.3. Bộ khuếch đại ghép tầng dùng biến áp ..................................................... 71
3.6.4. Mạch khuếch đại đẩy kéo .......................................................................... 72
3.6.5. Bộ khuếch đại OTL .................................................................................... 72
3.6.6. Bộ khuếch đại OCL ................................................................................... 73
3.7. Ôn tập – vận dụng ....................................................................................... 74
3.8. Các biểu ghi kết quả thí nghiệm .................................................................. 75
BÀI 4: ĐẶC TÍNH CỦA BỘ KHUẾCH ĐẠI THUẬT TOÁN (OP AMP) ....... 81
4.1. Mục tiêu ....................................................................................................... 82
203
4.2. Tóm tắt lý thuyết ......................................................................................... 82
4.2.1. Một số thuật ngữ ....................................................................................... 82
4.2.2. Nguyên lý cơ bản ....................................................................................... 82
4.3. Thiết bị, vật tư thí nghiệm ........................................................................... 90
4.4. Nội dung thí nghiệm.................................................................................... 91
4.4.1. Mạch vi sai dùng transistor lưỡng cực. .................................................... 91
4.4.2. Các đặc tính cơ bản của OP AMP ............................................................ 91
4.4.3. Điều chỉnh điện áp offset bằng sơ đồ khuếch đại đảo .............................. 94
4.4.4. Điều chỉnh điện áp offset bằng sơ đồ khuếch đại không đảo ................... 95
4.5. Thảo luận về kết quả thí nghiệm ................................................................. 96
4.6. Ôn tập – vận dụng ....................................................................................... 97
4.7. Các biểu ghi kết quả thí nghiệm.................................................................. 98
BÀI 5: MẠCH KHUẾCH ĐẠI CƠ BẢN CỦA OP AMP................................ 101
5.1. Mục tiêu..................................................................................................... 102
5.2. Tóm tắt lý thuyết ....................................................................................... 102
5.2.1. Một số thuật ngữ ..................................................................................... 102
5.2.2. Nguyên lý cơ bản ..................................................................................... 102
5.3. Thiết bị, vật tư thí nghiệm ......................................................................... 108
5.4. Nội dung thí nghiệm.................................................................................. 108
5.4.1. Mạch khuếch đại đảo .............................................................................. 108
5.4.2. Mạch khuếch đại không đảo ................................................................... 110
5.4.3. Mạch theo điện áp ................................................................................... 111
5.4.4. Mạch trừ .................................................................................................. 111
5.4.5. Mạch cộng ............................................................................................... 112
5.4.6. Mạch giới hạn ......................................................................................... 113
5.4.7. Mạch điện áp không đổi .......................................................................... 115
5.4.8. Mạch dòng điện không đổi ...................................................................... 116
5.4.9. Mạch vi phân ........................................................................................... 117
5.4.10. Mạch tích phân ...................................................................................... 118
5.5. Thảo luận về kết quả thí nghiệm ............................................................... 119
5.5.1. Mạch khuếch đại đảo .............................................................................. 119
5.5.2. Mạch khuếch đại không đảo ................................................................... 120
5.5.3. Mạch theo điện áp ................................................................................... 120
5.5.4. Mạch trừ .................................................................................................. 121
204
5.5.5. Mạch cộng ............................................................................................... 121
5.5.6. Mạch hạn chế .......................................................................................... 121
5.5.7. Mạch điện áp không đổi .......................................................................... 122
5.5.8. Mạch dòng điện không đổi ...................................................................... 122
5.5.9. Mạch vi phân ........................................................................................... 122
5.5.10. Mạch tích phân ...................................................................................... 123
5.6. Sửa chữa lỗi mô phỏng .............................................................................. 123
5.6.1. Mạch giới hạn biên độ............................................................................. 123
5.6.2. Mạch điện áp không đổi .......................................................................... 123
5.7. Ôn tập – vận dụng ..................................................................................... 124
5.8. Các biểu ghi kết quả thí nghiệm ................................................................ 127
BÀI 6: ỨNG DỤNG CỦA OP AMP ................................................................ 131
6.1. Mục tiêu ..................................................................................................... 132
6.2. Tóm tắt lý thuyết ....................................................................................... 132
6.2.1. Một số thuật ngữ...................................................................................... 132
6.2.2. Nguyên lý cơ bản ..................................................................................... 132
6.3. Thiết bị, vật tư thí nghiệm ......................................................................... 135
6.4. Nội dung thí nghiệm .................................................................................. 135
6.4.1. Mạch khuếch đại lô ga rít ....................................................................... 135
6.4.2. Mạch khuếch đại lô ga rít đảo ................................................................ 136
6.4.3. Mạch tách sóng đỉnh ............................................................................... 137
6.4.4. Mạch chỉnh lưu chính xác ....................................................................... 139
6.4.5. Mạch điều áp ........................................................................................... 140
6.4.6. Mạch lấy và giữ mẫu ............................................................................... 140
6.4.7. Mạch khuếch đại nhạc cụ ........................................................................ 141
6.5. Thảo luận về kết quả thí nghiệm ............................................................... 142
6.5.1. Mạch khuếch đại lô ga rít và khuếch đại lô ga rít đảo ........................... 142
6.5.2. Mạch tách sóng đỉnh, mạch lấy và giữ mẫu ........................................... 142
6.5.3. Mạch chỉnh lưu chính xác ....................................................................... 143
6.5.4. Mạch điều áp ........................................................................................... 143
6.5.5. Mạch khuếch đại nhạc cụ ........................................................................ 143
6.6. Sửa chữa lỗi mô phỏng .............................................................................. 143
6.6.1. Mạch tách sóng đỉnh ............................................................................... 143
6.6.2. Mạch điều áp ........................................................................................... 144
205
6.6.3. Mạch lấy và giữ mẫu ............................................................................... 145
6.6.4. Mạch khuếch đại nhạc cụ ........................................................................ 145
6.7. Ôn tập – vận dụng ..................................................................................... 146
6.8. Các biểu ghi kết quả thí nghiệm................................................................ 147
BÀI 7: MẠCH LỌC TÍN HIỆU ........................................................................ 151
7.1. Mục tiêu..................................................................................................... 152
7.2. Tóm tắt lý thuyết ....................................................................................... 152
7.2.1. Một số thuật ngữ ..................................................................................... 152
7.2.2. Nguyên lý cơ bản ..................................................................................... 153
7.3. Thiết bị, vật tư thí nghiệm ......................................................................... 159
7.4. Nội dung thí nghiệm.................................................................................. 159
7.4.1. Mạch khuếch đại thông cao .................................................................... 159
7.4.2. Mạch khuếch đại thông thấp ................................................................... 160
7.4.3. Mạch khuếch đại thông dải ..................................................................... 162
7.4.4. Mạch khuếch đại RIAA ........................................................................... 163
7.4.5. Mạch điều khiển âm điệu ........................................................................ 164
7.4.6. Mạch khuếch đại đảo với một nguồn cung cấp ...................................... 165
7.5. Thảo luận về kết quả thí nghiệm ............................................................... 165
7.6. Sửa chữa lỗi mô phỏng ............................................................................. 166
7.6.1. Mạch lọc thông cao ................................................................................. 166
7.6.2. Mạch lọc thông thấp ............................................................................... 167
7.6.3. Mạch lọc thông dải ................................................................................. 167
7.6.4. Mạch điều khiển âm điệu ........................................................................ 167
7.6.5. Mạch khuếch đại đảo dùng một nguồn cung cấp ................................... 168
7.7. Ôn tập – vận dụng ..................................................................................... 169
7.8. Các biểu ghi kết quả thí nghiệm................................................................ 171
BÀI 8: MẠCH TẠO DAO ĐỘNG ................................................................... 175
8.1. Mục tiêu..................................................................................................... 176
8.2. Tóm tắt lý thuyết ....................................................................................... 176
8.2.1. Một số thuật ngữ ..................................................................................... 176
8.2.2. Nguyên lý cơ bản ..................................................................................... 177
8.3. Thiết bị, vật tư thí nghiệm ......................................................................... 182
8.4. Nội dung thí nghiệm.................................................................................. 182
8.4.1. Thí nghiệm về mạch dao động RC .......................................................... 182
206
8.4.2. Thí nghiệm về mạch dao động cao tần.................................................... 183
8.4.3. Thí nghiệm mạch dao động dùng thạch anh ........................................... 184
8.5. Thảo luận về kết quả thí nghiệm ............................................................... 185
8.5.1. Dao động hình sin ................................................................................... 185
8.5.2. Các ứng dụng .......................................................................................... 186
8.6. Sửa chữa lỗi mô phỏng .............................................................................. 186
8.6.1. Mạch dao động hình sin tần số thấp – dịch pha RC ............................... 186
8.6.2. Mạch dao động cầu Wien ........................................................................ 187
8.6.3. Mạch dao động thạch anh ....................................................................... 187
8.7. Ôn tập – vận dụng ..................................................................................... 188
8.8. Các biểu ghi kết quả thí nghiệm ................................................................ 189
ĐÁP ÁN CÂU HỎI ÔN TẬP ........................................................................... 191
DANH MỤC HÌNH VẼ .................................................................................... 192
DANH MỤC BẢNG BIỂU ............................................................................... 198