55_ IT SoC Magazine

Guide to SoC

Guide to SoC

STEP 1. IC 기초편

또한 트랜지스터의 구조는 MOS 형과 Bipolar 형으로 구분할 수 있다(자세한 내용은 ②를 참고할 것). IC

를 개발하 을 당시(1958년) 트랜지스터는 Bipolar형 RTL(Resistor Translator Logic)회로 으며, 1960년

에 들어서자 마자 DTL(Diode Translator Logic), ECL(Emitter Coupled Logic), TTL(Transistor

Transistor Logic)등논리회로를집적한Bipolar형IC를개발하 다.

한편, MOS형은 1960년 에 개발된 형태이다. 그러나 IC 로서 처음 제품화된 것은 1964년으로, 본격적으

로 시장에 등장한 것은 1970년 이후이다. Bipolar형에 비해 전력 소비가 적은 점이 주목을 받아 전자 계산

기나 시계 등에 이용되었다. 이후 MOS형 IC는 집적도를 높여, 마이크로프로세서, 메모리, 시스템 LSI로 발

전, IC 산업의중심이되었다.

MOS 형과 Bipolar 형

IC는 단결정 실리콘(Si)기반(웨이퍼)에 트랜지스터 등 각각의 부품을 배치한 것이다. 부품 자체는 실리콘

결정체 안을 전자 또는 정공(홀)이 움직이는 것을 이용하며, 이것들을 캐리어라고 한다. 이 움직임의 양을 제

어하여 증폭 등의 동작을 한다. 전자 또는 정공(홀)중에 하나를 캐리어로 이용하는 것이 FET(Field Effect

Transistor: 전계효과형트랜지스터)이다. 전자를이용하는n 형과정공(홀)을이용하는p 형으로구분된다.

MOS 형 FET를 기본으로 하는 IC가 MOS(Metal-Oxide-Semiconductor) IC 이다. 전자와 정공(홀)모두

를이용한pnp형및npn형구조의트랜지스터를Bipolar형이라한다.

"무엇을 만들 것인가" - 설계가 중요하다.

전자기구의거의모든기능을LSI 안에집적할수있게되면, LSI 설계와기계설계는매우유사한형태를

띄게 된다. 따라서 전자 기구의 성능, 특성, 크기 등의 사양을 결정하는 단계부터 LSI 설계자들이 참여한다.

기구설계자가LSI를설계한다고할수도있다.

LSI 설계만을전문으로하는회사도증가하 다. 최근들어서는LSI 제조장치를구입하면일정수준의성

능을 가진 LSI를 제작할 수 있다. 제조 장치 회사가 기술력 향상에 주력하여 자연스럽게 장치의 성능이 향상

되었기때문이다. LSI 만을전문으로제조하는회사(파운드리)도많다.

LSI의 부가 가치 창출은 "어떻게 만들 것인가"에서 "무엇을 만들 것인가"로 초점이 이동되었다. 시스템(기

구)설계가 중요하게 된 것이다. LSI 중에는 트랜지스터 등 구성 부품만으로도 목적한 기능을 실현시킬 수 있

는경우와프로그램(소프트웨어)에따라연산처리를하는경우가있다. 전자를하드웨어처리라고하며, LSI

칩 안에 논리 회로 구성을 고정시킨 것이다. 기능을 실현하기 위한 최적화 설계를 한 경우가 많고, 비교적 속

도가빠르고전력소모가적은것이특징이다.

후자를소프트웨어처리라고한다. 기본적으로는프로그램내장방식의컴퓨터와동일하게작동한다. 다른

프로그램을입력하는것만으로처리내용을변경할수있다. 유연성이매우좋으나, 하드웨어회로에비해처

리속도가늦은것이일반적이다.

2

3

SSI(Small Scale IC) 소규모 IC 100 개 이하 1958 ~ 1960 년

MSI(Medium Scale IC) 중규모 IC 100 ~ 1,000 개 수준 ~ 1960 년 후반

LSI(Large Scale IC) 규모 IC 1,000 개 이상 1970 년 ~

VLSI(Very Large Scale IC) 초 규모 IC 10 만 개 이상 1980 년 후반 ~

ULSI(Ultra Large Scale IC) 거 규모 IC 1,000 만개 이상 1990 년 ~

54_ IT SoC Magazine

IC는 전자 기구의 기능을 실현한다.

IC(Integrated Circuit: 집적회로)는, 수mm ~ 수십mm 크기의사각실리콘칩위에트랜지스터와다이

오드, 저항, 콘덴서등을배치하고, 이들을서로배선하여, 특정기능을가진전자회로의기능을하게하는것

을말한다. 이칩(chip)은다이(die)라고도하는데이자체로는다루기가힘들고, 다른IC와접선하기도어려워

일반적으로는패키지에넣어(조립) 사용한다.

SSI, MSI, LSI, VLSI 등의표현은1 개의IC 칩속에집적된트랜지스터수로구분한것이다(표2-A).

예를들어소규모IC 중에는flip-flop 회로를하나만배치한것도있다. 한편 규모집적회로인LSI에는

메모리, 마이크로프로세서, 그리고 이들을 복합한 시스템 LSI 등이 있다. 최근 들어서는 휴 전화나

DVD(Digital Video/Versatile Disc)의거의모든기능을2 ~ 3 개의LSI 만으로실현할수있게되었다.

표 2-A 집적 회로(IC)분류

약 자 의 미 소 자 수 주 요 연

1. IC 기초

6. 반도체기초지식

본 코너는 비전문가들을 위한 반도체 기초 지식에 관한 내용을 담고 있다.

앞으로 총 6회에 걸쳐 설계에서 완성까지 공정 순서에 따라 아래와 같이 연재 될 예정이다.

5. 품질관리 4. 조립, 검사공정

2. 설계및마스크만들기 3. 웨이퍼공정

1

IC 설계에서완성까지

출처 - 일본 전자정보기술산업협회 <IC 가이드북> 2003년판

STEP 1. IC 기초편

Guide toSoC

57_ IT SoC Magazine

웨이퍼 공정은 실리콘 웨이퍼 상에 "불순물 주입(도핑)","박막 형성", "에칭"을 반복하여 트랜지스터와 배선

등을형성하고, IC칩을완성시키는것이다. 1 개의웨이퍼로수십에서수천개의칩을만들수있다.

회로 원판인 레티클과 레티클에서 복제한 포토 마스크로부터 회로 패턴을 전사하는 공정이 리소그래피

(Lithography)이다. 불순물을 주입하는 장소 및 박막을 형성하는 장소 그리고 에칭을 하는 장소를 결정하기

위한공정이다. 웨이퍼상에도포한포토마스크(발광성수지막)를빛에노출시켜현상하고, 레지스트패턴을

얻는다. 이 레지스트 패턴이 불순물 주입 및 박막 형성, 에칭의 경우 마스크가 된다. 레지스트는 빛에 노출시

킨부분이굳어지는"네가형"과이와는반 로녹아버리는"포지형"이있다.

IC 는불순물주입, 박막형성, 에칭을반복할때마다, 마스크(노광공정)를하여야한다. 한종류의IC를완

성하기위해10 ~ 30 장의마스크를사용한다.

실리콘 웨이퍼 제작은 실리콘 제조 전문 회사가 담당한다. 실리콘 원료를 정제하여 다결정 실리콘을 만들

고, 이를다시단결정실리콘으로만든다. 단결정실리콘덩어리를얇게잘라내표면을연마하여웨이퍼를만

든다. 실리콘웨이퍼는직경125 ~ 300mm 이며, 두께약1mm 의초박형이다.

청결이 요구되는 웨이퍼 공정

실리콘 웨이퍼 상의 최소 패턴 사이즈 방식으로 현재 0.18μm ~ 0.13μm(180nm ~ 130nm)의 제품을 양산

하며, 첨단 공정을 이용한 0.10μm ~ 0.09μm(100nm ~ 90nm)제품의 생산도 시작하 다. 직경 200mm ~

300mm 의웨이퍼에이토록미세한사이즈로가공한다.

예를들어, 직경125mm 의실리콘웨이퍼에1μm 의선을긋는것은, 잠실운동장전체에1mm 의선을긋

는것과동일하다. 현재는웨이퍼직경이배가되고선의폭이한단위더가늘어졌다.

따라서웨이퍼공정에는무균실이필수적이다. 동시에웨이퍼제조에는초고순도약품및가스, 정제수를

사용한다. 일반적인쓰레기(먼지)나담배연기는수십μm 나되며, 가공하는패턴사이즈에비교하면어마어

마한크기이다. 공정중에이런것들이하나라도들러붙으면그IC 는불량품이된다.

웨이퍼공정을마친실리콘웨이퍼는조립공정으로이송된다. 일반적으로이단계에서IC 칩을개별로절

단하고분리한다. IC 카드에삽입하는IC 는웨이퍼상태로표면을연마하고, 두께수십μm 정도까지얇게잘

라낸것도있다. 이후IC 칩으로절단한다. 또웨이퍼레벨에서CSP(Chip Size Package)에삽입하는방법도

개발되었다.

하나씩분리한IC 칩은일반적으로리드프레임에직접고정하고, 전기적인접속(본딩)을한후, 에폭시수

지를 이용하여 최종적인 형태로 몰드 성형 한다(몰드 패키지). 패키지 종류에 따라 장착 방법은 상이하다. 이

중에는 패키지를 하지 않고 검사 및 출하되는 IC 도 있는데, 이를 페어 칩 이라고 한다. 시계, 카메라,

MCM(Multi-Chip Module) 등고 도부품장착에사용된다.

몰드 성형 후 리드를 성형한 IC는 검사 공정에서 전기적 특성 검사를 한 후 적절한 기능을 가진 제품만을

선별하여IC로완성한다.

- 다음 호에는 step 2. <설계 및 마스크>편이 이어집니다.

6

Guide to SoC

Guide to SoC

STEP 1. IC 기초편

56_ IT SoC Magazine

개발 기간을 단축시키는 설계 방법

기구 설계의 경우 우선 어떤 사양과 성능의 제품을 제작할 것인가(사용 결정), 어떤 것이 요구되는가(요구

분석)를명확히하여야한다. 위의사항들이불분명하면, 후속적인하드웨어설계및소프트웨어설계를진행

할수없다. 특히설계기간을단축하고설계품질을향상시키기위해서는가능한조속한단계에서검증을하

여동일한작업의반복을피하여야한다.

일반적으로사양서를만드는사람과하드웨어/소프트웨어를설계하는사람은다른분야, 다른회사의사람

인경우가많다. 따라서, 서로의생각을정확히이해할수있도록원활한커뮤니케이션을확보하는것이최우

선단계이다.

시스템및요구분석에 한기술을한후하드웨어와소프트웨어의기능분할에들어간다. 어떤기능을얼

마만큼하드웨어회로로실현할것인가, 소프트웨어로실현할것인가를구분하는것이다. 이것이불충분하면

이후재설계하여야하는부분이많아져서개발기간이길어진다. 하드웨어/ 소프트웨어의구분을마친후에

는하드웨어설계와소프트웨어설계를각각병행하여실시한다.

지금까지는 하드웨어가 동작하고 난 후, 소프트웨어를 넣어 동작 여부를 확인하 다. 그러나 하드웨어 완

성까지기다리고만있으면, 설계및개발기간이길어지게되므로, 적절한시뮬레이션을통해평가한다. 해당

하드웨어와 소프트웨어를 연동시켜 시뮬레이션 하는 것이 소프트웨어 / 하드웨어 협조 설계 시스템(협조 검

증, 협조 시뮬레이션)이다. 이 협조 검증을 보다 쉽게 할 수 있는 방법들 중 하나가 설계 언어로 C 언어(C+-,

System C, SpecC 등의확장C 언어)를사용하는것이다.

전 공정과 후 공정 - IC 제조 공정

상품을 기획한 후, LSI(하드웨어)설계에

착수한다. 이 단계에서는 RTL(Register

Transfer Level: 레지스터 간 동작)입력, 논

리 합성, 게이트레벨 / 레이아웃 / 타이밍 검

증 등의 설계 공정을 거쳐 마스크를 제작하

고 실리콘 웨이퍼 상에 회로를 구성한다. 이

마스크 제작 공정 다음 단계를 IC 제조 공정

(제조프로세스)이라고한다.

IC 제조공정은사용할기술과설비장치,

작업 환경에 따라 "웨이퍼 공정", "조립 공정

(어셈블리공정)", "검사공정(테스트공정)"의

세 단계로 나눌 수 있다. 일반적으로 웨이퍼

공정을전공정, 조립과검사공정을후공정

이라고한다(그림2-B).

[그림 2-B IC 구조의 흐름]

웨이퍼 공정

조립 공정

검사 공정

실리콘 웨이퍼

출하

품질

관리

시스템

마스크 생성

설계

상품 기획

5

4

Guide to SoC

Guide to SoC

STEP 1. IC 기초편