Folleto de Teoria y Ejercicios Digitales 2015

8/16/2019 Folleto de Teoria y Ejercicios Digitales 2015

1/69


2/69

CBTIS 122 CIRCUITOS DIGITALES

CYNTHIA P.GUERRERO SAUCEDO PALOMA G. MENDOZA VILLEGAS 1

INDICEUNIDAD 1: SISTEMAS NUMERICOS1 SISTEMA BINARIO……………………………………………............................................................................................3

1.1 CONVERSION DE DECIMAL A BINARIO……………........................................................................................4

1.2 CONVERSION DE BINARIO A DECIMAL……………........................................................................................61.3 ARITMETICA BINARIA…………………………………………………………………………………….……….…102

2. SISTEMA HEXADECIMAL……………..……………………………………………………………………………….….……..72.1 CONVERSION DE DECIMAL A HEXADECIMAL……………..............................................................................72.2 CONVERSION DE HEXADECIMAL A DECIMAL…………..................................................................................82.3 CONVERSION DE HEXADECIMAL A BINARIO…………...................................................................................82.4 CONVERSION DE BINARIO A HEXADECIMAL…………...................................................................................9

UNIDAD 2: CIRCUITOS LOGICOS3 COMPUERTAS LOGICAS…………………………...........................................................................................................134 CIRCUITOS LOGICOS COMBINACIONALES…………………………............................................................................15

4.1 DESCRIPCIÓN DE CIRCUITOS LÓGICOS DE FORMA ALGEBRAICA (EXPRESIÓN BOOLEANA)…….....154.2 IMPLEMENTACIÓN DE CIRCUITOS LOGICOS A PARTIR DE EXPRESIONES BOOLEANAS…………......194.3 OBTENCION DE LA TABLA DE VERDAD DE UNA EXPRESION BOOLEANA………………….…………..….21 4.4 OBTENCION DE UNA EXPRESION BOOLEANA A PARTIR DE SU TABLA DE VERDAD…………….…..…24

5 REDUCCION DE FUNCIONES LOGICAS5.1 TEOREMAS BOOLEANOS………………………………………………………………………………………...…...27

5.2 TEOREMAS DE DEMORGAN……………………………………………………………………………………........295.3 MAPAS DE KARNAUGH…………………………………………………………………………………………….….30

UNIDAD 3: CIRCUITOSLOGICOS SECUENCIALES6 FLIP-FLOPS………………………….................................................................................................................................367 CIRCUITOS CONTADORES…………………………... ....................................................................................................438 REGISTROS DE DESPLAZAMIENTO……………………................................................................................................479 CODIFICADORES Y DECODIFICADORES…………………………..............................................................................4910 EL MULTIPLEXOR Y DEMULTIPLEXOR…………………….........................................................................................56

11 CONVERTIDORES ANALOGICO-DIGITAL Y DIGITAL- ANALOGICO…………………………………………………….62


3/69



S ISTEMAS NUMERICOS

Los sistemas de numeración son conjuntos de dígitos usados pararepresentar cantidades, así se tienen los sistemas de numeracióndecimal, binario, octal, hexadecimal, etc. estos sistemas de

numeración se caracterizan por tener una base (número de dígitosdiferentes: diez, dos, ocho, dieciséis respectivamente).

o Sistema binarioo

Sistema hexadecimal


4/69



1 SISTEMA BINARIO

Definición El sistema binario es aquel que numera empleando sólo ceros (0) y unos (1). Esto quiere decir que, cualquiercifra puede expresarse a partir de estos números.

Un dígito binario por sí solo (como "0" o "1") se llama un "bit". Por ejemplo 11010 tiene cinco bits de longitud.La palabra bit viene de las palabras inglesas "binary digit".

El sistema binario es de valorposicional, en donde cada digitobinario tiene su propio pesoexpresado como potencia de dos.

Para mostrar que un número es binario, ponemos un pequeño 2 al final como porejemplo: 1012, de esta manera nadie pensará que es el número decimal "101"(ciento uno).

Los 15 primeros números binarios son se escriben como se muestra en la tabla dela derecha.

Este sistema es utilizado por las computadoras u ordenadores que funcionan conun par de voltajes diferentes y que atribuyen el 0 alapagado y el 1 al encendido. Además se utiliza paracodificar y decodificar información que se envía a travésde medios electrónicos.

Parte entera Parte fraccionariaPosición n-1 3 2 1 0

.Puntobinario

1 2 3

Peso2n-1 … 23 22 21 20 2-1 2-2 2-3

8 4 2 11

2

1

4

1

8

n= número de bits

Decimal Binario

0 00002

1 00012

2 00102

3 00112

4 01002

5 01012

6 01102

7 01112

8 10002

9 10012

10 10102

11 10112

12 11002

13 11012

14 11102

15 11112


5/69



1.1 Conversión de decimal a binario Para convertir un número decimal en un número binario se utiliza ladivisión entre dos, esto es, se divide en forma repetida el númerodecimal entre dos y se escribe el residuo después de cada divisiónhasta obtener un cociente de cero. El resultado se obtiene al escribir elprimer residuo como el bit menos significativo (LSB) y el último como elbit más significativo (MSB).

Ejemplo 1: Vamos a obtener el equivalente binario del valor decimal:2510

Num/2 Residuo25 1 LSB 12 0

6 03 11 1 MSB

25÷2

12÷2

6÷2

3÷2

1÷2

=12

=6

=3

=1

=0

+ residuo de 1

+ residuo de 0

+ residuo de 0

+ residuo de 1

+ residuo de 1

2510 = 110012

ACTIVIDAD 1: Realiza lo

siguiente:

a) Investiga y escribe en

tu cuaderno 3 ejemplos

de aplicación del

sistema binario.

b) Responde la siguiente

pregunta: ¿por qué es

tan importante en el

campo de la

electrónica conocer el

sistema binario?


6/69



Si el número decimal tiene parte entera y fraccionaria se deberá realizar la conversión en dos partes:

1. La parte entera se convierte utilizando el método explicado anteriormente.

2. La parte fraccionaria se puede convertir utilizando multiplicación sucesiva por 2. En este caso semultiplica la parte fraccionaria por 2 y después se multiplica cada parte fraccional resultante del producto por

2, hasta que el producto fraccionario sea 0 o hasta que se alcance el número deseado de posicionesdecimales. Los dígitos acarreados, o acarreos generados por la multiplicación dan lugar al número binario. Elprimer acarreo que se obtiene es el MSB y el último el LSB.

Ejemplo 2:Expresar el número decimal 109.62510 en el sistema binario.

Parte entera 10910=11011012

Num/2 Residuo109 154 027 113 1

6 03 1

1 1

Parte fraccionaria 0.62510=0.1012

Parteentera

Fraccionariax 20.625

1 .250 .501 .00

El resultado final es la unión de ambos valores:109.62510=1101101.1012


7/69



1.2 Conversión de binario a decimal

Cualquier número binario puede convertirse en su equivalente decimalcon solo sumar todos los pesos de las distintas posiciones en el númerobinario que contengan uno (1).

Ejemplo 1: Dado el número binario: “10112”, encontrar el equivalentedecimal.

Para encontrar el resultado solo sumamos los pesos en donde hay ununo en el número binario:

10112 = 8 + 2 + 1 = 1110

Ejemplo 2: Ahora vamos a realizar lo mismo pero con cifras decimales.Dado el número binario: “1011.0112”, encontrar el equivalente decimal.

11001.0112 = 16+8+1+1/4+1/8= 25.37510

Numerobinario

1 0 1 1

Peso 8 4 2 1

Numerobinario

1 1 0 0 1 . 0 1 1

Peso 16 8 4 2 1 1/2 1/4 1/8

ACTIVIDAD 2: Resuelve en

tu cuaderno las

conversiones que se

presentan en la siguiente

página e incluye todos los

procedimientos.


8/69



Actividad 2: Conversiones de decimal a binario y de binario a decimalConvierta los siguientes números de decimal abinario:

a) 4510=______________________________

b) 8310=______________________________

c) 13210=_____________________________

d) 28310=_____________________________

e) 52010=_____________________________

f) 73710=_____________________________

g) 94110=_____________________________

h) 137610=____________________________

i) 253910=____________________________

j) 345.8410=___________________________

k) 571.4310=___________________________

l) 938.8710=___________________________

m) 734.12910=__________________________

n) 1789.32710=_________________________o) 450.3710=___________________________

p) 825.2910=___________________________

q) 1953.3910=__________________________

Convierta los siguientes números de binario adecimal:

a) 1012=_____________________________

b) 11102=____________________________

c) 10102=____________________________

d) 10012=____________________________

e) 100102=___________________________

f) 101012=___________________________

g) 1101112=__________________________

h) 1100102=__________________________

i) 1101.1012=________________________

j) 1011.1102=________________________

k) 10100.0102=_______________________

l) 11000.111112=_____________________

m) 11110.12=_________________________

n) 1111.1112=________________________o) 10001111.111012=__________________

p) 111000.101012=____________________

q) 10101010.0012=____________________


9/69



1.3 Aritmética binaria Una de las principales aplicaciones de la electrónica digital es el diseñode dispositivos capaces de efectuar cálculos aritméticos, ya sea comoprincipal objetivo (calculadoras, computadoras, máquinas registradoras,

etc.) o bien, como una subfunción que les permita realizar su cometidoprincipal (medidores, controladores, registradores, etc.) Por ello, y dadoque los sistemas digitales solo pueden manejar información binaria, esnecesario entender las operaciones aritméticas fundamentales entérminos del sistema de numeración binario.

1.3.1 Suma binaria Para realizar una suma binaria se debe tomar encuenta la siguiente tabla:Ejemplo: Sumar los números binarios 00102 y 01102Paso 1: Esta operación matemática lacomenzamos a realizar de derecha aizquierda. De modo que 0+0=0

0 0 1 0+ 0 1 1 0

0 Resultado

Paso 2: Se suman los siguientes dígitos 1 +1 = 10 (según la tabla), se escribe el “0” yse acarrea o lleva un “1”.

1 Acarreo0 0 1 0

+ 0 1 1 00 0 Resultado

Paso 3: sumamos 1 + 1 = 10. De nuevoacarreamos o llevamos un “1”, quetendremos que pasar a la cuarta posicióndel sumando.

1 1 Acarreo0 0 1 0

+ 0 1 1 01 0 0 Resultado

Paso 4: De acuerdo con la tabla tenemosque 1+ 0 = 1

1 1 Acarreo0 0 1 0

+ 0 1 1 01 1 0 0 Resultado

Suma binaria0 + 0 = 00 + 1 = 11 + 0 = 1

1 + 1 = 10

ACTIVIDAD 3: Realiza en tu

cuaderno las siguientes

sumas binarias. (Deberás

convertir primero de

decimal a binario e incluir

todas las operaciones)

A) 15 + 7=

B) 22 + 16=

C) 47 + 53=

D) 25 + 18=

E) 100 + 45=

F) 8+ 24=

G) 12+ 38=H) 26+ 13=

I) 62+ 73=

J) 58+29=


10/69



1.3.2 Resta binaria

Para realizar una resta binaria se debe tomar encuenta la siguiente tabla:

Ejemplo: Restar los números binarios 1010012 y 10112Paso 1: Esta operación matemática lacomenzamos a realizar de derecha aizquierda. De modo que 1-1=0

1 0 1 0 0 1- 1 0 1 1

Acarreo0 Resultado

Paso 2: Se restan los siguientesdígitos 0 ‘ 1 = 11 (según la tabla), seescribe el “1” y se acarrea o lleva un“1”.

1 0 1 0 0 1- 1 0 1 1

1 Acarreo1 0 Resultado

Paso 3: restamos 0-1 = 11. De nuevoacarreamos o llevamos un “1”, quetendremos que pasar a la cuartaposición.

1 0 1 0 0 1- 1 0 1 1

1 1 Acarreo1 1 0 Resultado

Paso 4: De acuerdo con la tablatenemos que 1-1 = 0 y 0-1=11 escribeel “1” y se acarrea o lleva un “1”.

1 0 1 0 0 1- 1 0 1 1

1 1 1 Acarreo1 1 1 0 Resultado

Paso 5: restamos 0-1 = 11. De nuevoacarreamos o llevamos un “1”, quetendremos que pasar a la sextaposición.

1 0 1 0 0 1- 1 0 1 1

1 1 1 1 Acarreo1 1 1 1 0 Resultado

Paso 6: por ultimo restamos 1-1 = 0. 1 0 1 0 0 1- 1 0 1 1

1 1 1 1 Acarreo0 1 1 1 1 0 Resultado

Resta binaria0 - 0 = 00 - 1 = 111 - 0 = 11 - 1 = 0



restas binarias. (Deberás

convertir primero de

decimal a binario e incluirtodas las operaciones)

A) 15 - 7=

B) 22 - 16=

C) 87 - 53=

D) 25 - 18=

E) 100 - 45=

F) 48 - 24=G) 62 - 38=

H) 26 - 13=

I) 92 - 73=

J) 58 - 29=


11/69



1.3.3 Multiplicación binaria

Para realizar una multiplicación binaria se debetomar en cuenta la siguiente tabla:

Ejemplo:

1.3.4 División binariaSe sigue el mismo procedimiento que en la división decimal

10

11011



multiplicaciones y

divisiones binarias. (En el

caso de las divisiones

deberás convertir primeroa binario)

1011*111=

101010*11=

10010011*10=

1110*101=

1001*100=

15/5=

18/9=

49/7=

48/6=

54/9=


12/69



2 SISTEMA HEXADECIMALConsta de 16 símbolos. Para indicar que el número se expresa enhexadecimal se suele colocar una H al final, por ejemplo 34AF16 puedeindicarse como 34AFH

Base: 16Símbolos:0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F

2.1 Conversión de decimal a hexadecimal

Procederemos del mismo modo que en la conversión decimal-binario,considerando B=16. Dividiremos la parte entera sucesivamente por labase, y la parte fraccionaria la multiplicaremos por la base.

Ejemplo: Hállese el equivalente hexadecimal del número 4573.7910.

Parte entera 457310=11DD16

Num/16 Residuo4573 13=D

285 13=D17 1=1

1 1=10

Parte fraccional 0.7910=0.CA3D716

Parteentera

Fraccionaria160.79

C= .64 A= .243= .84D= .447= .04

El resultado final de ambos valores es: 4573.7910=11DD.CA3D71


tu cuaderno las siguiente

conversiones, incluye todos

los procedimientos.

Decimal a Hexadecimal:

18110=

20210=

8210=

15010=

19510=


13/69



2.2 Conversión de hexadecimal a decimal

La conversión se realiza siguiendo el mismo procedimiento que en lasconversiones binario-decimal, pero considerando la base B=16. En estecaso, además, deberemos sustituir los valores A, B, C, D, E, F por suequivalencia en el sistema decimal.

Ejemplo: Hállese el equivalente decimal del valor hexadecimal 39.B816.

39,B816 = 3·16 1 + 9·16 0 + B·16 -1 + 8·16 -2

= 3·16 1 + 9·16 0 + 11·16 -1 + 8·16 -2

= 48 + 9 + 0.6875 + 0.03125= 57.7187510

2.3 Conversión dehexadecimal a binario

Basta con sustituir cada símbolohexadecimal por su equivalente enbinario, según se indica en la tablasiguiente:


tu cuaderno las siguientes


los procedimientos.

Hexadecimal a decimal:

10AH=

35FH=

511H=

32AH=

FABH=

Hexadecimal a binario:

1DAH=6DH=

188H=

FFFH=

353H=


14/69



Ejemplo: Hállese el equivalente binario del número 9A7E16

Con lo que tenemos que 9A7E16

= 10011010011011102

2.4 Conversión de binario a hexadecimal

La conversión de un número binario a hexadecimal se realiza a lainversa: se forman grupos de cuatro cifras binarias a partir de la comadecimal, hacia la izquierda y hacia la derecha, y se sustituye cada grupopor su equivalente hexadecimal. Si el grupo final de la izquierda quedaincompleto, se rellena con 0’s por la izquierda. Del mismo modo, si elgrupo final de la derecha queda incompleto, se rellena con 0’s por laderecha.

Ejemplo:Calcúlese el equivalente hexadecimal del número binario1 1010 1011 1100 0111 0000 0001.1100 012

Agrupamos y rellenamos con 0’s:0001 1010 1011 1100 0111 0000 0001 . 1100 01002

Sustituimos cada grupo de 4 por su equivalente hexadecimal:

Resultado: 1ABC701.C4 16


tu cuaderno las siguientes


los procedimientos.

Binario a Hexadecimal:

1000010102=

11010111112=

101000100012=

11001010102=

1111101010112=


15/69



C IRCUITOS LOGICOS COMBINATORIOS

Los circuitos lógicos (también conocidos como circuitos digitales)están diseñados para producir voltajes de salida que se encuentrandentro de los intervalos de voltaje prescritos para 0 y 1, ademásresponden en forma predecible a los voltajes de entrada que seencuentran dentro de los intervalos definidos de 0 y 1.

o Compuertas lógicaso Circuitos lógicos combinacionaleso Reducción de funciones lógicas

por medio de teoremas booleanoso Reducción de funciones lógicas

por medio de mapas de karnaugh


16/69



3 COMPUERTAS LOGICASLas compuertas lógicas son bloques de hardwareque producen una señal de salida 1 o 0dependiendo de los valores de sus entradas.

En la siguiente tabla se muestran los distintos tipos de compuertaslógicas, además de su descripción, símbolo, expresión booleana y tablade verdad.

Una expresión booleana es una expresión algebraica que da lugar auno de dos posibles valores, 1 ("verdadero") o 0 ("falso"), conocidoscomo valores booleanos. Puedes utilizar un sistema de expresiones

booleanas para representar cualquier compuerta lógica o circuito convarias compuertas.

Una tabla de verdad es una herramienta para describir la forma en quela salida de un circuito lógico depende de los niveles lógicos presentesen las entradas del circuito.

NOMBRE DESCRIPCION SIMBOLO EXPRESIONBOOLEANA

TABLA DEVERDAD

CONFIGURACION INTERNA DELCIRCUITO INTEGRADO

NOTProduce unasalida inversao contraria asu entrada

= ̅ = ′

A X0 11 0

(74LS04)

ANDSolo se activacuando las dosentradas estánen 1

= = ∙

A B X0 0 00 1 01 0 01 1 1

(74LS08)

ACTIVIDAD 9: Investiga en

internet la configuración

interna de cada uno de los

circuitos integrados de las

distintas compuertas

lógicas y pega una imagen

de ellas o dibújalas en la

tabla de la siguiente

página.


17/69



NOMBRE DESCRIPCION SIMBOLOEXPRESIONBOOLEANA

TABLA DEVERDAD

CONFIGURACION INTERNA DELCIRCUITO INTEGRADO

OR

Solo se activasi cualquierade susentradas estaen 1

= +

A B X0 0 00 1 11 0 1

1 1 1

(74LS32)

NAND

Opera enformaexactamentecontraria a lacompuerta AND

= = ( )′

A B X0 0 10 1 11 0 11 1 0

(74LS00)

NOR

Opera en

formaexactamentecontraria a lacompuerta OR

= ( + ) = ( + )′

A B X

0 0 10 1 01 0 01 1 0

(74LS02)

XOR

Es similar a laOR, exceptoque cuandoambas

entradas son 1la XOR generaun 0

= ⊕

A B X0 0 00 1 11 0 11 1 0

(74LS86)

XNOR

Opera enformaexactamentecontraria a lacompuertaXOR

= ⊕

A B X0 0 10 1 01 0 01 1 1

(74LS266)


18/69



4 CIRCUITOS LOGICOS COMBINACIONESLos circuitos lógicos (también conocidos como circuitos digitales) están diseñados para producir voltajes desalida que se encuentran dentro de los intervalos de voltaje prescritos para 0 y 1, además responden enforma predecible a los voltajes de entrada que se encuentran dentro de los intervalos definidos de 0 y 1.

4.1 Descripción de circuitos lógicos de forma algebraica (expresión

booleana)

Cualquier circuito lógico, sin importar que tan complejo sea, puede describirse por completo mediante el usode las tres operaciones booleanas básicas ya que las compuertas AND, OR y NOT son los bloquesfundamentales para la construcción de sistemas digitales.

Ejemplo 1: Considere el siguiente circuito el cual tiene tres entradas A, B y C, y una sola salida X. Siutilizamos la expresión booleana para cada compuerta podemos determinar con facilidad la expresión parala salida.

La expresión de salida para la compuerta AND se escribe como AB. Esta salida AND está conectada como

entrada para la compuerta OR junto con C, otra entrada. Por lo tanto, podemos expresar la salida OR comoX=AB+C.

NOTA: En ocasiones puede haber confusión acerca de cuál operación debe llevarse a cabo primero en unaexpresión. Si una expresión contiene las operaciones AND y OR, la operación AND se realiza primero, amenos que haya paréntesis en la expresión, en cuyo caso la expresión encerrada entre paréntesis es la quese debe realizar primero.


19/69



Ejemplo 2: Considere el siguiente circuito el cual tiene tres entradas A, B y C, y una sola salida X.

La expresión de salida para la compuerta OR se escribe A+B. Esta salida sirve como entrada para lacompuerta AND junto con otra entrada C. Por ende, expresamos la salida de la compuerta AND comoX=(A+B)C. Utilizamos los paréntesis para indicar que primero se aplica la operación OR entre A y B, antesde que a su suma OR se le aplique un AND con C. Sin los paréntesis se interpretaría de manera incorrecta,ya que A+BC significa que a la entrada AND se le aplica un OR con el producto de BC.

Ejemplo 3: Considere el siguiente circuito el cual tiene dos entradas A y B, y una sola salida X.

Siempre que haya un INVERSOR presente en el diagrama de un circuito lógico, la expresión de su salida esigual a la expresión de la entrada con una barra sobre ella. Por lo tanto, la salida del INVERSOR es A . La

salida del INVERSOR se alimenta a una compuerta OR junto con B, de manera que la salida OR es igual aA+B.

Ejemplo 4: Considere el siguiente circuito el cual tiene dos entradas A y B, y una sola salida X.


20/69



La salida de la compuerta OR es igual a A+B y se alimenta a través de un

INVERSOR. Por lo tanto, la salida del INVERSOR es igual a (A+B ) ya queinvirtió toda la expresión de entrada. Un circuito equivalente al anterior serealizaría utilizando solo la compuerta NOR como se muestra acontinuación:

ACTIVIDAD 10: Expresión booleana de circuitos lógicos

Escribe la expresión booleana de los siguientes circuitos lógicos:

A

B

C

Y=_______

A

B

CD

W=_______

ACTIVIDAD 10: Escribe la

expresión booleana de los

circuitos de las páginas 19

y 20.


21/69



ACTIVIDAD 10: Expresión booleana de circuitos lógicos


22/69



4.2 Implementación de circuitos lógicos a

partir de expresiones booleanas

Cuando la operación de un circuito se define mediante una expresiónbooleana, podemos dibujar el diagrama de un circuito lógico de manera

directa a partir de esa expresión.

Ejemplo 1: Si necesitamos un circuito definido por X=ABC, deinmediato sabemos que todo lo que se requiere es de dos compuertas AND de dos entradas como en el diagrama que se muestran acontinuación:

Ejemplo 2: Si necesitamos un circuito definido por X=A+B,utilizaríamos una compuerta OR de dos entradas con un inversor enuna de ellas.

Ejemplo 3: Si necesitamos un circuito definido por X=(A+B) (B+C),tendríamos que utilizar una compuerta AND en donde sus entradasserian A+B y B+C, y cada uno de estos términos se generaría a partirde una compuerta OR como se muestra a continuación.

ACTIVIDAD 11: Realiza en

tu cuaderno los circuitos

lógicos de las expresiones

booleanas que se

muestran en la siguiente

página.


23/69



ACTIVIDAD 11: Circuitos lógicos a partir de expresiones booleanas

Realiza los circuitos lógicos de las siguientes expresiones booleanas:a) X=A+(BC)

b) Y=(A+B)B c) X=(A+B)+(BC) d) Z=AB +CD)

e) X=(A+B)C

f) W=(A+B)+(C+D )

g) Y=(AB)+BC+BD

h) X=A+(AB )+BC

i) Z=A(B+C)+C j) W=AB+(B+C )

k) X=(A+B)CD l) Z=A+B+AB+CD


24/69



4.3 Obtención de la tabla de verdad de una expresión booleana y de

un circuito lógico Una tabla de verdad es una herramienta para describir la forma en que la salida de un circuito lógicodepende de los niveles lógicos presentes en las entradas del circuito.

Ejemplo 1: En la siguiente figura semuestra un circuito lógico y su tabla deverdad. La tabla lista todas las posiblescombinaciones de niveles lógicos presentesen las entradas A y B, junto con elcorrespondiente nivel en la salida X.

La primer entrada en la tabla muestra cuando A, B y Cse encuentran en el nivel 0, en este caso la salida Xserá 0, ya que si sustituimos los valores en la expresiónbooleana tendríamos las siguientes operaciones:X=(0×0)+0=0. De igual forma podemos probar losvalores de entrada en el circuito y veremos que a lasalida tendremos un cero.

La segunda entrada muestra cuando A=0, B=0, C=1 y lasalida X=1, ya que si sustituimos los valores en laexpresión booleana tendríamos las siguientesoperaciones: X=(0×0)+1=1. Si probamos los valoresde entrada en el circuito veremos que a la salidatendremos un 1.

A B C X0 0 0 00 0 1 10 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1

Circuito lógico de 3 entradas y sutabla de verdad

Cuando A=0, B=0 y C=0 la salida X=0



25/69



La tercer entrada muestra cuando A=0, B=1, C=0 y la salida X=0, yaque si sustituimos los valores en la expresión booleana tendríamos lassiguientes operaciones: X=(0×1)+0=0. Si probamos los valores deentrada en el circuito veremos que a la salida tendremos un 0.

De manera similar, la tabla muestra que ocurre con el estado de lasalida para cualquier conjunto de condiciones de entrada.

Ejemplo 2: En la siguiente figura se muestra uncircuito lógico y su tabla de verdad.

La primer entrada muestra cuando A=0, B=0, C=0 y lasalida X=0, ya que si sustituimos los valores en la expresiónbooleana tendríamos las siguientes operaciones:

X=(0+0)×0= (0+0)×1=0. De igual forma podemos probarlos valores de entrada en el circuito y veremos que a lasalida tendremos un cero.

A B C X0 0 0 00 0 1 00 1 0 10 1 1 01 0 0 11 0 1 01 1 0 1

1 1 1 0

ACTIVIDAD 12: Simula en

Crocodile Clips los circuitos

de los ejemplos 1 y 2,

además comprueba su

tabla de verdad.

ACTIVIDAD 13: Realiza en

tu cuaderno la tabla de

verdad para cada uno de

los circuitos lógicos y

expresiones booleanas que

se presentan en la

siguiente página.


Circuito lógico de 3 entradas y sutabla de verdad



26/69



La tercer entrada muestra cuando A=0, B=1 y C=0 la salidaX=1, ya que si sustituimos los valores en la expresiónbooleana tendríamos las siguientes

operaciones: X=(0+1)×0= (0+1)×1=1. Si probamos losvalores de entrada en el circuito veremos que a la salida

tendremos un 1.

De manera similar, la tabla muestra que ocurre con elestado de la salida para cualquier conjunto de condiciones de entrada.

ACTIVIDAD 13: Tabla de verdad de circuitos lógicos y expresiones booleanas

Realiza la tabla de verdad para las siguientes expresiones booleanas y circuitos lógicos

a) X=(A+B)B b) Y=(A+B)+(BC) c) Z=(A+B)C d) W=A+(AB )+BC

e) f)

g) h)



27/69



4.4 Obtención de una expresión booleana a

partir de su tabla de verdad

Se puede obtener una expresión booleana para un circuito requerido apartir de una tabla de verdad siguiendo el siguiente procedimiento:

1. Interprete el problema y establezca una tabla de verdad paradescribir su operación.

2. Escriba el termino AND (producto) para cada caso en el que la salidasea 1.

3. Escriba la expresión de suma de productos para la salida.

Ejemplo 1: Paso1: Considere la siguiente tabla de verdad para un

circuito que tiene dos entradas A y B, y una salida X.

Paso 2: En cada renglón donde X=1 escribimossu expresión booleana como una operación ANDen donde las variables que valgan 0 se pondráncomo negadas, por lo tanto tenemos que lafunción booleana del segundo renglón es ̅.

Paso 3: Como no hay más renglones en donde X=1, tenemos que laexpresión booleana de la tabla de verdad es = ̅.

Su circuito lógico sería el siguiente:

A B X0 0 00 1 1 → ̅ 1 0 01 1 0

Circuito que produce una salida de 1 solopara la condición en la que A=0 y B=1

ACTIVIDAD 14: Obtén la

expresión booleana de

cada una de las tablas de

verdad que se muestran

en la página 28.


28/69



Ejemplo 2: Diseñe un circuito lógico que tenga tres entradas A, B y C, y cuya salida este en ALTO solocuando la mayoría de sus entradas estén en ALTO.

1. Con base al enunciado, la tabla quedaría de la siguiente manera:

2. Escribimos el termino AND para cada caso en que la salida sea 1.

3. Escribimos la suma de productos para la salida de la siguiente manera: = ̅ + + ̅ +

Su circuito lógico sería el siguiente:

Como puedes ver hay expresiones booleanas muy extensas como la del ejemplo 2 en donde realizar sucircuito lógico resulta complicado, por lo cual es necesario reducir la expresión booleana por medio deteoremas o mapas de Karnaugh como lo veremos en el tema 5.

A B C X0 0 0 00 0 1 00 1 0 00 1 1 1 ̅ 1 0 0 01 0 1 1 1 1 0 1 ̅ 1 1 1 1


29/69



ACTIVIDAD 14: Expresión booleana a partir de una tabla de verdad

Escribe la expresión booleana de cada una de las siguientes tablas de verdad:

a)

X=

A B X0 0 00 1 11 0 01 1 1

b)

Y=

A B Y0 0 10 1 01 0 11 1 0

c)

Z=

A B C Z

0 0 0 10 0 1 00 1 0 00 1 1 01 0 0 11 0 1 01 1 0 11 1 1 0

d)

X=

A B C X0 0 0 00 0 1 10 1 0 00 1 1 1

1 0 0 01 0 1 11 1 0 01 1 1 1

e)

W=

A B C W0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 01 0 1 01 1 0 01 1 1 1

f)

Y=

A B C Y0 0 0 10 0 1 10 1 0 00 1 1 0

1 0 0 11 0 1 11 1 0 01 1 1 1


30/69



5 REDUCCION DE EXPRESIONES BOLEANAS

5.1 TEOREMAS BOOLEANOS

Los teoremas booleanos permiten reducir la complejidad y extensión delas expresiones lógicas y circuitos lógicos. A continuación se enlistan losteoremas booleanos, en cada teorema A, B y C son variables lógicasque pueden ser un 0 o un 1.

1. ∙ 0 = 0 2. ∙ 1 = 3. ∙ = 4. ∙ ̅ = 0 5. + 0 =

6. + 1 = 1 7. + = 8. + ̅ = 1 9. + = +

10. ∙ = ∙ 11. + ( + ) = ( + ) + = + + 12. () = ( ) = 13a. ( + ) = + 13b.( + )( + ) = + + +

14. + = 15a. + ̅ = + 15b. ̅ + = ̅ +

Ejemplo 1: Simplifique la expresión = +.Para solucionarlo primero factorizamos las variables comunes :

= ( + )

Si utilizamos el teorema (8), el término ( + ) es equivalente a 1: = (1)

Utilizando el teorema (2) nos queda: =

Ejemplo 2: Simplifique la expresión = ( ̅ + )( + ).Podemos expandir la expresión si multiplicamos los términos utilizando

el teorema (13) = ̅ + ̅ + +

ACTIVIDAD 15: Los

teoremas Booleanos

fueron escritos por George

Boole, investiga su

biografía y escríbela en tu

cuaderno.


31/69



Si utilizamos el teorema (4), el término ̅ = 0. Además BB=B usando

el teorema (3). = 0 + ̅ + + = ̅ + + Si factorizamos la variable B utilizando el teorema (13) tenemos:

= ( ̅ + + 1) Usando los teoremas (6) y (2): =

Ejemplo 3: Simplifique la expresión = + ̅.Si factorizamos las variables comunes CD, tenemos que:

= ( + ̅)

Utilizando el teorema (15a) podemos sustituir + ̅ por + : = ( + )

= +

ACTIVIDAD 16: Teoremas booleanos

Simplifica las siguientes expresiones utilizando los teoremas booleanos:

a) Use los teoremas (13) y (14) para simplificar: = ̅ + ̅

b) Use los teoremas (13) y (8) para simplificar: = ̅ + ̅ ̅

c) Use los teoremas (13) y (15b) para simplificar: = ̅ + d) Simplifique la siguiente expresión utilizando los teoremas (13b),

(3) y (4): Z = (M + N)(M + P)(N + P) e) Simplifique la siguiente expresión utilizando los teoremas (13a),

(8) y (6) : = ̅ ̅ + ̅ + ̅

ACTIVIDAD 16: Simplifica

en tu cuaderno las

expresiones que se

muestran en el recuadro

de la actividad 16.


32/69



5.2 TEOREMAS DE DEMORGAN

Los teoremas de DEMORGAN son extremadamente útiles parasimplificar expresiones en las cuales se invierte un producto o la sumade variables. Los dos teoremas son:

16. + = ̅ ∙

17. ∙ = ̅ +

Ejemplo 1: Simplifique la expresión = ( ̅ + ) ∙ ( + ) en una enla que solo haya variables individuales invertidas.

Si utilizamos el teorema (17) y tratamos a ( ̅ + ) como la primeravariable y a ( + ) como la segunda variable, tenemos que:

= ( + ) + ( + ) Ahora aplicamos el teorema (16):

= ( ̿∙ ̅) + ( ∙ ) Cancelando las dobles inversiones nos queda por ultimo:

= ̅ +

Ejemplo 2: Simplifique la expresión = + ∙ en una en la quesolo haya variables individuales invertidas.

Primero colocaremos entre paréntesis las variables ∙ ya que comomencionamos anteriormente la operación AND se realiza primero y deesta manera no nos confundiremos:

= + ( ∙ ) Ahora aplicamos el teorema (16):

= ̅ ∙ ( ∙ )

Aplicando el teorema (17) a los términos ( ∙ ) tenemos:

ACTIVIDAD 17: Simplifica

en tu cuaderno las

expresiones que se

muestran en el recuadro

de la actividad 17

utilizando los teoremas de

DeMorgan.


33/69



= ̅ ∙ ( + ̅) Cancelando las dobles inversiones nos queda por ultimo:

= ̅ ∙ ( + ̅)

ACTIVIDAD 17: Teoremas de DeMorgan

Simplifique las siguientes expresiones en una en la que solo haya variables individuales invertidas:

a) = +

b) =

c) = ( + ) ∙ ( + )

d) = AB ∙ CD ∙ EF

e) = ̅ ̅

f) = ( + )

g) = ( + )( + )

5.3 Mapas de Karnaugh

El mapa de Karnaugh (mapa K) es una herramienta grafica que se utiliza para simplificar una ecuación lógica

o convertir una tabla de verdad en su correspondiente circuito lógico mediante un proceso simple yordenado.

Una tabla de verdad proporciona el valor de la salida X para cada combinación de valores de entrada, estamisma información es proporcionada por un mapa K pero en un formato distinto. Cada caso en la tabla deverdad corresponde a una casilla en el mapa K como se puede observar en los siguientes ejemplos:



34/69



A B X0 0 1 ̅ 0 1 01 0 0

1 1 1

= ̅ +

̅ 1 0

0 1

A B C X0 0 0 1 ̅ ̅0 0 1 1 ̅ 0 1 0 1 ̅ ̅ 0 1 1 0

1 0 0 01 0 1 01 1 0 1 ̅ 1 1 1 0

= ̅ ̅ + ̅ + ̅ ̅+ ̅

̅

̅ 1 1

̅ 1 0

1 0

0 0

A B C D X0 0 0 0 00 0 0 1 1 ̅ ̅ 0 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 1 ̅ ̅

0 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 01 1 0 0 01 1 0 1 1 A ̅ 1 1 1 0 01 1 1 1 1

= ̅

̅

+ ̅

̅

+ A ̅+

̅ ̅

̅ 0 1 0 0

̅ 0 1 0 0

0 1 1 0

0 0 0 0



35/69



Agrupamiento

La expresión para la salida X puede simplificarse mediante la combinación apropiad de las casillas en elmapa K que contengan 1s. El proceso para combinar estos 1s seconoce como agrupamiento.

Podemos considerar que la parte superior del mapa se dobla para tocarla parte inferior, de manera similar las casillas de la columna a laizquierda son adyacentes a las correspondientes a la columna a laderecha.

En base a lo anterior podemos agrupar los 1s en grupos de dos, cuatro y ocho. En donde acada grupo lo expresaremos como una operación AND entre las variables que conforman. Si se tuviera en

un grupo una variable multiplicada por la misma variable pero negada ( ∙ ̅) estas se cancelan como se

menciona en el teorema booleano número 4.

Si existen más de dos grupos debemos de formar la suma OR de todos los términos generados, uno porcada grupo.

Ejemplos de agrupamiento de pares (grupos de dos)

̅

̅ 0 0

̅ 1 0

1 0

0 0

̅

̅ 0 0

̅ 1 1

0 0

0 0

̅

̅ 1 0

̅ 0 0

0 0

1 0

̅ ̅

̅ 0 0 1 1

̅ 0 0 0 0

0 0 0 0

1 0 0 1

= ̅ = ̅ = ̅ = ̅ +

Mapa K Mapa K



36/69



Ejemplos de agrupamiento de cuartetos (grupos de cuatro)

Ejemplos de agrupamiento de octetos (grupos de ocho)

̅

̅ 0 0

̅ 1 1 1 1

0 0

̅

̅ 1 0

̅ 1 0 1 0

1 0

̅

̅ 1 1

̅ 0 0 0 0

1 1

̅ ̅

̅ 1 0 0 1

̅

0 1 1 0 0 1 1 0

1 0 0 1

= = ̅ = = +

̅ ̅

̅ 1 1 1 1

̅ 0 0 0 0

0 0 0 0

1 1 1 1

̅ ̅

̅ 1 0 0 1

̅ 1 0 0 1

1 0 0 1

1 0 0 1

̅ ̅

̅ 1 1 0 0

̅ 1 1 0 0

1 1 0 0

1 1 0 0

̅ ̅

̅ 0 0 0 0

̅ 1 1 1 1

1 1 1 1

0 0 0 0

= = = ̅ =



37/69



Ejemplo 1: La siguiente figura muestra un mapa K para un problemacon 4 variables obtenga su expresión booleana reducida:

̅ ̅

̅ 0 0 0 1

̅ 0 1 1 0

0 1 1 0

0 0 1 0

En este caso tenemos un 1 solo (sin otros1s adyacentes) por lo cual formara ungrupo y su expresión será:

̅ Para el par tendremos: Para el cuarteto tendremos:

Y por último tenemos que la expresiónbooleana reducida es:

= ̅ + +

Ejemplo 2: Reduce por medio de los mapas K la expresión booleana del ejemplo 2 de la página 25 quetenía el siguiente enunciado: Diseñe un circuito lógico que tenga tres entradas A, B y C, y cuya salida esteen ALTO solo cuando la mayoría de sus entradas estén en ALTO.

1. La tabla de verdad es la siguiente:

2. Escribimos el termino AND para cada caso en que lasalida sea 1.

3. Escribimos la suma de productos para la salida de lasiguiente manera:

= ̅ + + ̅ + 4. Realizando el mapa K nos queda lo siguiente:5. Al agrupar obtenemos 3 grupos pares.6. La función reducirá será:

= + +

A B C X0 0 0 00 0 1 00 1 0 00 1 1 1 ̅ 1 0 0 01 0 1 1 1 1 0 1 ̅ 1 1 1 1

̅

̅ 0 0 ̅ 0 1

1 1

0 1

ACTIVIDAD 18: Reduzca

las funciones obtenidas de

la actividad 14 por medio

de los mapas K.



38/69



C IRCUITOS LOGICOS SECUENCIALES

A diferencia de los circuitos combinacionales, en los circuitossecuenciales se guarda memoria de estado. Las salidas no dependentan solo del valor de las entradas en un instante dado, sino que

también están determinadas por el estado almacenado en el circuito.o Flip-flopso Codificadores y decodificadoreso Circuitos contadoreso Registros de corrimiento



39/69



6 FLIP-FLOPS El flip-flop (FF) es un elemento de memoria que almacena un bit de información y está formado por unconjunto de compuertas lógicas. Al flip-flop también se le conoce como latch y multivibrador biestable. Eltermino latch se utiliza para ciertos tipos de flip-flops que describiremos más adelante. El terminomultivibrador biestable es el nombre técnico más adecuado en español para un flip-flop.

6.1 Latch de compuerta NAND

El circuito de FF más básico puede crearse a partir de dos compuertas NAND o de dos compuertas NOR.

En la siguiente figura se muestra el latch de compuerta NAND y su tabla de verdad. En este latch la salida dela compuerta NAND-1 está conectada a una de las entradas de la compuerta NAND-2 y viceversa.

Las salidas de las compuertas identificadas como Q y Q , son las salidas del latch. Bajo condicionesnormales, una salida siempre será el inverso de la otra.

Existen dos entradas para el latch: la entrada SET (inicio) es la que establece Q en estado 1 y la entradaRESET (reinicio o borrado) es la que establece Q en estado 0. Por lo general las entradas SET y RESETpermanecen en el estado ALTO, y una de ellas cambiara al estado BAJO mediante un pulso cada vez quese quiera cambiar el estado de las salidas del latch. Cuando SET=RESET=0 se trata de establecer y borrar

al latch al mismo tiempo, y produce Q=Q=1, por lo cual esta condición de entrada no debe utilizarse.

Set Reset Salida

1 1 Sin cambio0 1 Q=11 0 Q=00 0 Invalido*

*Produce Q=Q=1



40/69



6.2 Latch de compuerta NOR

En la siguiente figura se muestra el latch de compuerta NOR y su tablade verdad. En este latch la salida de la compuerta NOR-1 estáconectada a una de las entradas de la compuerta NOR-2 y viceversa.Como se puede observar este arreglo es similar al latch de compuerta

NAND solo que las salidas Q y Q aparecen en posiciones invertidas.

Las salidas de las compuertas identificadas como Q y Q, son las salidasdel latch. Bajo condiciones normales, una salida siempre será el inversode la otra.

Existen dos entradas para el latch: la entrada SET es la que establece Q en estado 1 y la entrada RESET esla que establece Q en estado 0. Por lo general las entradas SET y RESET permanecen en el estado BAJO,y una de ellas cambiara al estado ALTO mediante un pulso cada vez que se quiera cambiar el estado de lassalidas del latch. Cuando SET=RESET=1 se trata de establecer y borrar al latch al mismo tiempo, y produce

Q=Q=0, por lo cual esta condición de entrada no debe utilizarse.

NOTA: Cuando se aplica energía aun circuito, no es posible predecir el estado inicial de la salida de un flip-flop si sus entradas SET y RESET se encuentran en su estado inactivo. Se tiene la misma probabilidad deque el estado inicial sea Q=0 que Q=1.

Set Reset Salida0 0 Sin cambio1 0 Q=10 1 Q=01 1 Invalido*

*Produce Q=Q=0

ACTIVIDAD 19: Simula en

Crocodile Clips el latch de

compuerta NAND y el latch

de compuerta NOR y

comprueba sus tablas de

verdad.



41/69



6.3 Señales de reloj y flip-flops sincronizados por reloj

Los circuitos digitales pueden operar en forma asíncrona o síncrona. En los sistemas asíncronos, las salidasde los circuitos pueden cambiar de estado en cualquier momento en el que una o más de sus entradascambien, como lo vimos con los latch NAND y latch NOR. En los sistemas síncronos, los tiempos exactos en

los que cualquier entrada puede cambiar de estado se determinan con base a una señal que se conocecomúnmente como el reloj (clock o clk). Por lo común, esta señal de reloj es un tren de pulsos rectangulareso una onda cuadrada.

A diferencia de los latch los flip-flops son dispositivos síncronos y el estado de sus salidas es controlado poruna señal de reloj. Los flip-flops son dispositivos que responden una señal de reloj durante los cambios de 1a 0 lógico (TPN, transición de pendiente negativa) o de 0 a 1 lógico (TPP, transición de pendiente positiva),según el tipo de flip-flop.

6.4 Circuitos generadores de reloj con el temporizador 555

El circuito integrado utilizado comúnmente para generar la señal de reloj u onda cuadrada es el 555. Estecircuito integrado puede operar en dos modos:

o Astable o Monoestable

Señal de reloj

Transición dependiente positiva

Transición dependiente negativa

1

0

CI 555



42/69



ACTIVIDAD 20: Generador de pulsos de reloj con el CI 555

a) Descripción de terminales

b) Modos de operacion

c) Circuito para el modo de operacióncomo astable

Circuito para el modo de operacióncomo monoestable

.

ACTIVIDAD 20: Para el

circuito integrado 555

Investiga lo siguiente y

completa el cuadro de la

izquierda:

a) La descripción de cada

terminal.

b) Describa sus modos de

operación como

astable y monoestable.

c) Los circuitos para cada

modo de operación.



43/69



6.5 Flip-flop sincronizado por reloj S-R

El latch NOR es un circuito secuencial asíncrono, pero siagregamos un circuito de conducción de pulsos de reloj formadopor dos compuertas AND podemos obtener un flip-flop sincronizadopor reloj S-R.

En este flip-flop las entradas S (SET) y R (RESET) controlan suestado de la misma forma como se describió antes para el latch decompuerta NOR, pero este flip-flop solo puede cambiar de estadocuando una señal que se aplica a su entrada C (clock o reloj)realiza la transición de 0 a 1 (transición de pendiente positiva).

En las siguientes figuras se muestra el símbolo lógico para un flip-flop sincronizado por reloj en S-R, la tablade verdad que muestra cómo responderá la salida del flip-flop a la transición de pendiente positiva (↑) en laentrada C para las diversas combinaciones de las entradas S y R, y las formas de onda que ilustran laoperación del flip-flop S-R sincronizado por reloj.

S R C Salida0 0 ↑ Sin cambio1 0 ↑ Q=10 1 ↑ Q=01 1 ↑ Invalido*

*Produce Q=Q=0

↑= transición de pendiente positiva de laseñal de reloj

Flip-flop S-R

Flip-flop sincronizado por reloj S-R

Formas de onda

Tabla de verdad

Latch NOR



44/69



6.6 Flip-flop sincronizado por reloj J-K

Si al latch NOR le agregamos un circuito de conducción depulsos de reloj formado por dos compuertas AND de 3 entradaspodemos obtener un flip-flop sincronizado por reloj J-K.

En este flip-flop las entradas J y K controlan su estado de lamisma forma que las entradas S y R controlan el flip-flop S-R almomento de una transición de pendiente positiva, pero con ladiferencia de que la condición J=K=1 (modo de conmutación) noproduce una salida ambigua, sino que el FF siempre cambiara asu estado opuesto cuando ocurra una transición de pendientepositiva.

En las siguientes figuras se muestra el símbolo lógico para un flip-flop sincronizado por reloj en J-K, la tabla

de verdad que muestra cómo responderá la salida del flip-flop a la transición de pendiente positiva (↑) en laentrada C para las diversas combinaciones de las entradas S y R, y las formas de onda que ilustran laoperación del flip-flop J-K sincronizado por reloj.

J K C Salida0 0 ↑ Sin cambio1 0 ↑ Q=10 1 ↑ Q=01 1 ↑ Conmuta o Báscula

↑= transición de pendiente positiva de laseñal de relojFlip-flop J-K

Flip-flop sincronizado por reloj J-K

Tabla de verdad

Formas de onda



45/69

C S C CU OS G S


6.7 Flip-flop sincronizado por reloj en D

El flip-flop D es unamodificación del latch NAND yrecibe su nombre debido a sucapacidad de transferir “datos”.

A diferencia de los flip-flop S-Ry J-K, este flip-flop solo tieneuna entrada de controlsíncrona D (Datos). El flip-flopD funciona de la siguientemanera: Q cambiara al mismo estado que esté presente en la entrada Dcuando ocurra una transición de pendiente positiva en C.

En las siguientes figuras se muestra el símbolo lógico para un flip-flopsincronizado por reloj en D, la tabla de verdad que muestra cómoresponderá la salida del flip-flop a la transición de pendiente positiva (↑)en la entrada C para las diversas combinaciones de la entrada D, y lasformas de onda que ilustran la operación del flip-flop D sincronizado porreloj.

D C Salida0 ↑ Q=01 ↑ Q=1↑= transición de pendientepositiva de la señal de reloj

Flip-flop D

ACTIVIDAD 21: Realiza las

siguientes actividades en

tu cuaderno:

a) Investiga y describe 3

aplicaciones de los flip-

flops.

b) Investiga la

configuración de las

terminales de los

circuitos integrados:

o Flip-flop J-K: 74LS73o Fli -flo D: 74LS74

Latch NAND

Flip-flop sincronizado por reloj D

Tabla de verdad

Formas de onda



46/69


7 CIRCUITOS CONTADORESUn circuito contador nos permite contabilizar cualquier tipo de eventos. Los contadores son circuitossecuenciales de salida binaria o cuenta binaria que tienen una sola entrada de pulsos los cuales seacumulan. Los pulsos de entrada se aplican a la entrada de reloj del contador, incrementándose si es un

contador que cuenta en sentido ascendente o decrementandose si es un contador que cuenta en sentidodescendente con cada pulso aplicado a la entrada.

Los circuitos contadores están formados por un conjunto de flip-flops y se pueden clasificar en dos tipos:contadores asíncronos y contadores síncronos.

7.1 Contadores asíncronos

Son aquellos en los que las entradas de reloj que los gobiernan

no actúan simultáneamente en todos los flip-flops sinosecuencialmente, es decir, los pulsos a contar no se aplican atodos los flip-flops a la vez, sino generalmente solo al primero, ylas entradas de reloj del resto son gobernadas por las salidas delflip-flop precedente, como se observa en la imagen de la derecha.

La siguiente figura muestra un circuito contadorasíncrono binario de cuatro bits, en este circuito

los pulsos de reloj se aplican solo a la entradaCLK del flip-flop A. Las salidas (Q) de los flip-flops D, C, B y A representan un numero binariode cuatro bits en donde D es el MSB (bit mássignificativo) y A es el LSB (bit menossignificativo).

Contador asíncrono

A B C D

Contador asíncrono de 4 bits

1 2 4 8



47/69


El flip-flop A conmutara (cambiara a su estado opuesto) cada vez quelos pulsos de reloj hagan una TPN (transición de pendiente negativa ocambio de 1 a 0) ya que el circulito en la entrada CLK de los flip-flopsnos indica que trabajan o conmutan con lógica negativa. Observe queJ=K=1 para todos los flip-flops. La salida normal (Q) del flip-flop A actúa

como la entrada CLK para el flip-flop B, por lo que el flip-flop Bconmutara cada vez que la salida de A cambie de 1 a 0. Así mismo elflip-flop C conmutara cuando B cambie de 1 a 0 y el flip-flop Dconmutara cuando C cambie de 1 a 0. Lo anterior se puede ver en elsiguiente diagrama de tiempos:

Este contador tiene 16 estados diferentes (de 0000 a 1111 binario o de0 a 15 decimal), por lo cual se dice que es un contador MOD 16. Elnúmero MOD es igual al número de estados por los que pasa elcontador en cada ciclo completo antes de que se reinicie. El númeroMOD puede aumentarse o disminuirse con solo agregar o quitar flip-flops al contador. Esto es: Numero MOD=2N en donde N es el

número de flip-flops conectados en el contador.

ACTIVIDAD 22: Contesta lo

siguiente:

a) Se requiere un contador

que cuente el número de

vehículos que ingresan a

un estacionamiento concapacidad de 31.

¿Cuántos flip-flops

necesita?______________

b) Se necesita un contador

que cuente el número de

personas que pasan al día

por una de las salidas de laestación del vivebus. El

contador debe ser capaz

de contar hasta 4095.

¿Cuántos flip-flops

necesita?______________

Diagrama de tiempos del contador asíncrono



48/69


7.2 Contadores síncronos

Son aquellos en los que los pulsos a contar se aplican a las entradas dereloj de todos los flip-flops a la vez, de forma tal que estos cambian deestado en forma simultánea.

La siguiente figura muestra un circuito contador síncrono binario de tresbits (MOD 8, cuenta de 000 a 111 binario), en este circuito los pulsos dereloj se aplican a la entrada CLK de todos los flip-flops. Las salidas (Q)

de los flip-flops C, B y A representan un numero binario de tres bits endonde C es el MSB (bit más significativo) y A es el LSB (bit menossignificativo).

El flip-flop A conmutara cada vez que el pulso de reloj haga una TPN(cambio de 1 a 0), por esta razón sus entradas J=K=1permanentemente. El flip-flop B conmutara en cada TPN de la señal dereloj mientras A=1, para ello se conecta la salida (Q) de A con lasentradas J y K del flip-flop B, de manera que J=K=1 solo cuando A=1. Elflip-flop C conmutara en cada TPN de la señal de reloj mientras A=B=1,

Contador síncrono

Contador síncrono de 3 bits

A B C

ACTIVIDAD 23: Realiza lo

siguiente:

a) Diseña un contador

síncrono de 4 bits y dibuja

el diagrama del circuito en

el cuadro de la siguiente

página.

b) Escribe el número MOD

del contador del inciso a)

______________________

c) El contador del inciso a)

contara del número

______ al número ______

binario.d) Investiga y escribe en tu

cuaderno la función de los

circuitos integrados

74LS90 y 74LS190.

4 2 1



49/69


para ello se coloca una compuerta AND a las entradas J y Kdel flip-flop C. Lo anterior se puede ver en el siguientediagrama de tiempos de la imagen de la derecha.

Podemos concluir que para un contador síncrono cada flip-

flop deberá de tener sus entradas J y K conectadas demanera que estén en ALTO solo cuando las salidas de todoslos flip-flops de menor orden se encuentren en estado ALTO.

ACTIVIDAD 23 a) Contador síncrono de 4 bits

Diagrama de tiempos del contador síncrono



50/69


8 REGISTROS DE DESPLAZAMIENTOUn registro de desplazamiento es un circuito digital que acepta datosbinarios de una fuente de entrada y luego los desplaza un bit a la vez, através de una cadena de flip-flops.

Un ejemplo del uso de los registros dedesplazamiento se puede ver en las calculadoras,donde al escribir una cifra de varios números, seobserva que el primer número pulsado le cedeespacio a los demás desplazándose a la izquierda,donde además se tienen características de memoriaya que se mantienen visibles los números pulsados.

Los distintos tipos de registros de desplazamientopueden clasificarse de acuerdo con la forma en que pueden introducirsedatos en el registro para su almacenamiento y la forma en que seenvían los datos de salida desde el registro:

Registros de desplazamientoEntrada/Salida Descripción Circuito integrado

Entrada enparalelo/Salida enparalelo

El registro entrada enparalelo/salida en paraleloes un grupo de flip-flopsque puede almacenarvarios bits al mismotiempo; en este tipo deregistro todos los bits delvalor binario almacenadoestán disponibles demanera directa.

El circuito integrado74LS174 es un registrode seis bits que tiene lasentradas en paralelo ylas salidas en paralelo.

Ejemplo de un registrode desplazamiento

ACTIVIDAD 24: Completa

la descripción de los

registros Entrada

paralelo/Salida serie y

Entrada serie/Salida

paralelo de la siguiente

tabla.



51/69


Entrada enserie/Salida enserie

El registro entrada enserie/salida en seriecargara los datos un bit ala vez. Los datos sedesplazaran bit por bit concada pulso de reloj, a

través del conjunto de flip-flops y hacia el otroextremo del registro. Conlos pulsos de relojcontinuos, los datossaldrán del registro unopor uno en el mismo ordenen el que se cargaron.

El circuito integrado74LS166 es un registro

de 8 bits y puedeutilizarse como unregistro de entrada enserie/salida en serie.

Entrada enparalelo/Salida enserie

El circuito integrado74LS165 es un registrode 8 bits, tipo entrada enparalelo/salida en serie.

Entrada enserie/Salida enparalelo

El circuito integrado74LS164 es un registrode 8 bits, tipo entrada enserie /salida en paralelo.



52/69


9 CODIFICADORES Y CODIFICADORES

9.1 Codificadores

Un circuito codificador tiene cierto número de líneas de entrada, de lascuales solo una se activa en un momento dado y produce un código

binario de salida de N bits, dependiendo de la entrada que se active.

Codificador de 4 entradas a 2 salidas

La siguiente figura muestra el circuito lógico básico de un codificador de4 entradas (0 al 3) y 2 salidas (B y A, donde B es el bit más significativoy A es el bit menos significativo). Utiliza solo compuertas OR por lo quesus salidas son activadas en ALTO. Observe que cuando se activa una

sola de las entradas se genera a la salida el código binariocorrespondiente (por ejemplo, cuando se activa la entrada 2 se tiene ala salida el código binario BA=10.

Cada una de las entradas producirá un código binario en las salidas B y A como se explica a continuación:

La entrada 0 no activa a ninguna de las dos compuertas OR de manera que obtengamos en las salidasB=0 y A=0 .

La entrada 1 solo activa a la compuerta OR1 para obtener BA=01 .

Entradaactivada

Código de salida(Binario)

decimal B A 0 0 01 0 12 1 0

3 1 1


siguientes actividades:

a) Simula en crocodile el

decodificador de 2

entradas a 4 salidas.

b) Diseña en el cuadro dela siguiente página el

circuito para un

codificador de 8


c) Investiga y escribe en

tu cuaderno la función

del circuito integrado

74LS147.

Tabla de verdad de un codificador 4 a 2 Circuito lógico de un decodificador 2 a 4



53/69


000001000

La entrada 2 solo activa a la compuerta OR2 para obtener BA=10 .

La salida 3 activa a las compuertas OR1 y OR2 para obtener BA=11 .

Codificador de decimal a BCD

El codificador decimal a BCD posee diez entradas (del 0 al 9,correspondientes cada una a un digito decimal) y cuatrosalidas en código BCD (D, C, B y A, donde D es el bit mássignificativo y A es el bit menos significativo). Cuando seactiva una de las entradas se producirá en la salida el códigoBCD correspondiente a la entrada activada. Por ejemplo, enla siguiente imagen se muestra un codificador de decimal a

BCD en donde se activa la entrada 6 y se obtiene en lassalidas el código DCBA=0110.

ACTIVIDAD 25 b) Codificador de 8 entradas a 3 salidas

Ejemplo de un codificador de decimal a BCD



54/69


9.2 Decodificadores

Un decodificador es un circuito lógico por el que se introduce un número binario de N bits y se activa una ysólo una de las salidas, permaneciendo el resto desactivadas. Por lo general los decodificadores tienen Nentradas y M=2N salidas.Los decodificadores se utilizan mucho en el sistema de memoria de una computadora, en donde responden

al código de dirección que genera el procesador central para activar una posición de memoria especifica.

Decodificador de 2 entradas a 4 salidas

La siguiente figura muestra el circuito lógico básico de un decodificador de 2 entradas y 22=4 salidas. Utilizasolo compuertas AND por lo que sus salidas son activadas en ALTO. Observe que para un código deentrada dado, la única salida activa (ALTO) es la que corresponde al equivalente decimal del código deentrada binario (por ejemplo, la salida O 2 cambia a ALTO solo cuando BA=10 2 =2 10 ).

Cada combinación de las entradas producirá que se active una salida como se explica a continuación:

La salida O 0 se activara cuando B=0 y A=0 ya que = ̅

La salida O 1 se activara cuando B=0 y A=1 ya que =

La salida O 2 se activara cuando B=1 y A=0 ya que = ̅

La salida O 3 se activara cuando B=1 y A=1 ya que =

Númerobinario

Salida activa

B A 0 0 0 0 0 10 1 0 0 1 01 0 0 1 0 01 1 1 0 0 0

Tabla de verdad de un decodificador 2 a 4 Circuito lógico de un decodificador 2 a 4



55/69


Decodificador de 3 entradas a 8 salidas

La siguiente figura muestra elcircuito lógico para undecodificador de 3 entradas y23=8 salidas.

Para un código de entrada dado,la única salida activa (ALTO) es laque corresponde al equivalentedecimal del código de entradabinario (Por ejemplo, la salida O 6 cambia a ALTO solo cuandoCBA=110 2 =6 10 .

De esta manera, cadacombinación de las entradasproducirá que se active una salidacomo se explica en la siguientetabla de verdad:

ACTIVIDAD 26 b): Decodificador 3 a 8

Numero binario

Salida activa C B A 7 5



a) Simula en Crocodile el

decodificador de 2


b) Completa la tabla de

verdad para el

decodificador de 3




56/69


001

1

Decodificador de BCD a decimal

El decodificador BCD a decimal posee cuatro entradas (D, C, B y A,donde D es el bit más significativo y A es el bit menos significativo) y 10salidas (del 0 al 9, correspondientes cada una a un digito decimal).Cada salida se activa (en ALTO o en BAJO) solo cuando se aplica su

entrada BCD correspondiente. Por ejemplo, en la siguiente imagen semuestra un decodificador de BCD a decimal en donde se activa la salida3 solo cuando la entrada DCBA=0011.

Decodificador de BCD a 7 segmentos

La mayoría de los sistemas digitales cuentan con un medio paravisualizar la información ya sea en forma de números o letras, demanera que el usuario pueda comprender con facilidad.

Una de las maneras más sencillas paravisualizar la información consiste en el uso deun display de 7 segmentos (de a a g ), endonde cada segmento contiene un led y conellos se pueden formar los números del 0 al 9.

Ejemplo de un decodificador de BCD a decimal



a) Investiga y escribe en



74LS42.b) Investiga y escribe en la

tabla de la siguiente

página las diferencias

entre un display ánodo

común y un cátodo

común.

c) Completa la tabla de la

siguiente página con la

información que se te

pide sobre el

decodificador de BCD a

7 segmentos.

Display de 7 segmentos



57/69


Un decodificador de BCD a 7 segmentos se utiliza para tomar un número BCD de cuatro 4 bits y activar lossegmentos necesarios de un display para mostrar un numero decimal.

ACTIVIDAD 27 c): Decodificador de BCD a 7 segmentos 74LS47 y 74LS48

¿Cuál es la diferencia entre los decodificadores de BCD a 7 segmentos 74LS47 y 74LS48?

Configuracion de terminales del 74LS47 Configuracion de terminales del 74LS48

ACTIVIDAD 27 b) El display

nodo común Cátodo común



58/69


9.3 Juntando codificadores y decodificadores

Supongamos que queremos visualizar el número que presionamos enun teclado de diez dígitos (del 0 al 9) en un display de 7 segmentos. Loprimero que tenemos que hacer es transmitir un número binario concada una de las pulsaciones de un teclado, esta condición la podemos

satisfacer con 4 bits. Para solucionar el problema del ejemploutilizaremos un codificador de decimal a BCD y un decodificador deBCD a 7 segmentos, como se muestra en la siguiente imagen.



a) Observa el video “El

codificador 74LS47”

que se encuentra en la

siguiente dirección:

https://www.youtube.com

/watch?v=WCKMyVRN94

M

b) Realiza en tu cuaderno

un resumen del video

del inciso a).

Ejemplo de aplicación de los codificadores y decodificadores parala visualización en display de un dígito seleccionado en un teclado.


https://www.youtube.com/watch?v=WCKMyVRN94Mhttps://www.youtube.com/watch?v=WCKMyVRN94Mhttps://www.youtube.com/watch?v=WCKMyVRN94Mhttps://www.youtube.com/watch?v=WCKMyVRN94Mhttps://www.youtube.com/watch?v=WCKMyVRN94Mhttps://www.youtube.com/watch?v=WCKMyVRN94Mhttps://www.youtube.com/watch?v=WCKMyVRN94M


59/69


Ejemplo del uso de un multiplexor paraseleccionar la fuente de audio

Múltiples entradasde datos

Selector de datos(Switch)

Una salida dedatos

Multi lexor

10 EL MULTIPLEXOR Y DEMULTIPLEXOR

10.1 Multiplexor (MUX)

Un autoestéreo puede tener un botón que seleccione músicade una de cuatro fuentes: un disco compacto (CD), unamemoria USB, un sintonizador de radio o una entrada auxiliartal como el audio de un celular. El botón selecciona una de lasseñales electrónicas de una de estas cuatro fuentes y la envíaal amplificador de poder y las bocinas. En términos simples,esto es lo que hace un multiplexor (MUX): selecciona una devarias señales de entrada y la pasa a la salida.

Un multiplexor digital o selector de datos es un circuito lógico

que acepta varias entradas de datos digitales y selecciona unade ellas para pasarla a la salida dependiendo del selector dedatos, a esto se le conoce como multiplexaje.

Multiplexor de 2 entradas (MUX 2X1)

En la siguiente figura se muestra el circuito lógico para elmultiplexor de dos entradas de datos (I 0 e I 1 ), una entrada deselección (S) y una de salida (Z ). El nivel lógico que se aplica a la

entrada S determina cual compuerta AND está habilitada, demanera que su entrada de datos pase a través de la compuertaOR a la salida Z como se describe a continuación:

se conecta a la compuerta AND1 con ,̅ de manera que pasara a travez de su compuerta AND1 y la compuerta ORhasta llegar a la salida Z solo cuando S=0 .

se conecta a la compuerta AND2 con , de manera que pasara a travez de su compuerta AND2 y la compuerta OR Circuito lógico de un MUX 2x1



60/69


hasta llegar a la salida Z solo cuando S=1 .La siguiente tabla de verdad muestra el comportamiento del multiplexorcumpliendo con lo descrito anteriormente.

Multiplexor de 4 entradas (MUX 4X1)

En la siguiente figura se muestra el circuito lógico del multiplexor decuatro entradas de datos (I 0 , I 1 , I 2 e I 3 ), dos entradas de selección (S1 y S2 ) y una de salida (Z ).

Para seleccionar cualentrada de datos pasara ala salida se seleccionauna de cuatro posiblescombinaciones de lasentradas de selección S1 y S2.

Cada entrada de datos se

conecta a una compuerta AND con unacombinación distinta deniveles de entrada deselección:

S Salida

0 Z=I 0

1 Z=I 1 Selección de datos del MUX 2x1

0

S

1

S

Tabla de verdad de un MUX 2x1ACTIVIDAD 29: Realiza las


a) Escribe en tu cuaderno

3 aplicaciones de los

multiplexores y una

breve descripción de

cada una.

b) Simula en Crocodile el

multiplexor de dos

entradas, imprime y

pega la imagen del

circuito en tu

cuaderno.

c) Realiza en tu cuaderno

el circuito lógico del

multiplexor de 8

entradas y una salida.

d) Investiga y escribe en



74LS151.

Circuito lógico de un MUX 4x1



61/69


se conecta en una compuerta con , de manera que pasara a travez de su compuerta AND haciala salida Z solo cuando S 1 =0 y S 2 =0 .

se conecta en una compuerta con , de manera que pasara a travez de su compuerta AND haciala salida Z solo cuando S 1 =0 y S 2 =1 .

El mismo análisis se realiza para e .

En la siguiente tabla de verdad se muestra el comportamiento del multiplexor de cuatro entradas:

10.2 Demultiplexor (DEMUX) En el CBTIS 122 se tiene un número telefónico de atención aalumnos, padres y maestros, pero al llamar a este número nospiden el número de extensión para comunicarnos con losdistintos departamentos ya sea dirección, escolares, serviciosdocentes, vinculación, orientación, etc. En términos simples,esto es lo que hace un demultiplexor o distribuidor de datos:realiza la función contraria a un multiplexor, ya que recibe datospor una sola entrada y los distribuye a través de una de variassalidas.

En el campo de las telecomunicaciones el demultiplexor es undispositivo que puede recibir a través de un medio detransmisión compartido una señal compleja multiplexada yseparar las distintas señales integrantes de la mismaencaminándolas a las salidas correspondientes.

S 1 S 2 Salida

0 0 Z=I 0 0 1 Z=I 1 1 0 Z=I 2 1 1 Z=I 3

0 0

0 1

1 1

1 0

Tabla de verdad de un MUX 4x1 Selección de datos del MUX 4x1

Ejemplo del uso de un demultiplexor para laselección de extensión telefónica

Extensiones

Conmutador



62/69


Demultiplexor de 2 salidas (DEMUX 1X2)

En la siguiente figura se muestra elcircuito lógico para el demultiplexor deuna entrada de datos (I ), una entrada deselección (S ) y dos salidas (Z 0 y Z 1).

El nivel lógico que se aplica a la entrada S determina cual compuerta AND estáhabilitada, de manera que la entrada dedatos pase a través de la compuerta ANDhabilitada a la salida Z 0 o Z 1 como sedescribe a continuación:

La entrada de datos I se conecta en la compuerta AND1 con ,̅ de

manera que pasara a través de su compuerta AND1 hacia la salidaZ 0 solo cuando S=0 . La entrada de datos I también se conecta en la compuerta AND2

con S , de manera que pasara a través de su compuerta AND2 haciala salida Z 1 solo cuando S=1 .

La siguiente tabla de verdad muestra el comportamiento del multiplexorcumpliendo con lo descrito anteriormente:

S Salidas

0 Z 0 =I 1 Z 1 =I



a) Escribe en tu cuaderno

3 aplicaciones de los

demultiplexores y una

breve descripción decada una.

b) Simula en Crocodile el

demultiplexor de dos

salidas, imprime y pega

la imagen del circuito

en tu cuaderno.

c) Realiza en tu cuaderno

el circuito lógico del

demultiplexor de 8

salidas.

d) Investiga y escribe en



74LS138.

Selección de datos del DEMUX 1x2

0

S

1

S

Tabla de verdad de un DEMUX 1x2

Circuito lógico de un DEMUX 1x2



63/69


Demultiplexor de 4 salidas (DEMUX 1X4)

En la siguiente figura se muestra el circuito lógico para eldemultiplexor de una entrada de datos (I) , dos entradas deselección (S 0 y S 1 ) y cuatro salidas (Z 0, Z 1 , Z 2 y Z 3 ).

El nivel lógico que se aplica a las entradas S 0 y S 1 determina cualcompuerta AND está habilitada, de manera que la entrada de datospase a través de la compuerta AND habilitada a la salidacorrespondiente como se describe a continuación:

La entrada de datos I se conecta en la compuerta AND1 con , de manera que pasara a través de la compuerta AND1hacia la salida Z 0 solo cuando S 1 =0 y S 2 =0 .

La entrada de datos I también se conecta en la compuerta AND2

con , de manera que pasara a través de la compuerta AND2hacia la salida Z 1 solo S 1 =0 y S 2 =1 . El mismo análisis se realiza para Z 2 y Z 3 .

La siguiente tabla de verdad muestra el comportamiento deldemultiplexor cumpliendo con lo descrito anteriormente:

S 1 S 2 Salida

0 0 Z 1 =I

0 1 Z 2 =I 1 0 Z 3 =I1 1 Z 4 =I

Tabla de verdad de un DEMUX 1x4

0 0

0 1

1 0

1 1

Selección de datos del DEMUX 1x4



64/69


10.3 Juntando Multiplexores y DemultiplexoresVamos a ver una aplicación típica de los multiplexores y demultiplexores.Imaginemos que tenemos cuatro sistemas a los que llamaremos a , b , c y d , yque necesitamos enviar información a otros cuatro dispositivos A , B , C y D .La comunicación es uno a uno, es decir el sistema a solo envía información aldispositivo A , el b al B , el c al C y el d al D .

¿Que alternativas hay para que se produzca este envío de datos? Unaposibilidad es obvia y es la que se muestra en la figura de la derecha.

Pero esta no es la única solución. Puede ser que podamos tirar los cuatrocables, porque sean muy caros o porque solo hay un solo cable quecomunique ambas partes, y será necesario llevar por ese cable todas lascomunicaciones.

La solución se muestra en la siguientefigura, veamos que los sistemas a , b , c yd se conectan a un multiplexor. Uncircuito de control, conectado a lasentradas de selección del multiplexor,selecciona periódicamente los diferentessistemas, enviando por la salida el canalcorrespondiente. Podemos ver que a lasalida del multiplexor se encuentra la

información enviada por los cuatrosistemas. Se dice que esta informaciónesta multiplexada en el tiempo. Al final deesta línea hay un demultiplexor querealiza la función inversa. Un circuito decontrol selecciona periódicamente lasalida por la cual debe salir lainformación que llega a la entrada.

Una alternativa para comunicarsistemas

Uso de un multiplexor y un demultiplexor para transmisión de datospor un único cable



65/69


11 CONVERTIDORES ANALOGICO-DIGITAL Y DIGITAL-

ANALOGICO

La conversión A/D (Análogo aDigital) tiene por objeto latransformación de un valor detensión o corriente analógico en uncódigo binario de n bits. Mientrasque la conversión D/A (Digital a Análogo) transforma el códigobinario de n bits a una señalanalógica. Esto se puede observaren el ejemplo de la figura 10.1, en

donde se convierte una señal deaudio en un número binario ydespués se vuelve a convertir enuna señal de audio.

11.1 Conversión Digital-Analógico (DAC)

La conversión Digital-Analógico es el proceso de tomar un valor representado en código digital (como

Folleto de Teoria y Ejercicios Digitales 2015

Documents

Transcript of Folleto de Teoria y Ejercicios Digitales 2015