マルチビット型パイプライン型2006/05/26 · 2 1.背景...

1

マルチビット型パイプライン型ADCの検討

東京工業大学大学院理工学研究科

電子物理工学専攻松澤研究室

○遠藤洋輝、宮原正也、松澤昭

H18 5/26

2

1.背景・通信機器や画像処理にともなうデータ転送量の増加、高詳細化 → ADCの高性能要求・8～14bitの分解能と数MHz～数100MHzの速度ではパイプライン型ADCが主力・高画質化に伴い12bit以上のADCが必要だが、速度・消費電力とも不十分→同程度の速度で消費電力が1、2桁違う。

1

10

100

1000

10000

1 10 100 1000

Conversion Frequency[MHz]

Pow

er[

mW

]

10bit12bit14bit

14bit

10bit

Fig.1 パイプライン型ADCの変換周波数と消費電力

3

発表内容

1.マルチビット構成概要2.検討事項

-オペアンプ必要利得-容量ミスマッチ解析-ノイズ解析-容量値算出

3.マルチビット構成の性能見積もり-消費電流と変換周波数の関係

4

発表内容




5

1.パイプライン型ADCの構成

・Stageが縦続に接続・それぞれのstageがkiビットのデジタル出力をもつ

全体構成

stage構成・オペアンプ、容量、コンパレータ、サブDAC、サブADCにより構成されるスイッチトキャパシタ回路

DACf

sin

f

sout vC

CvCCv −

+= 1

Output Register

inputS/H

Stage1

Stagei

StageN

・・・・・・

k bits k’’ bitsk’ bits

Dout

ステージゲイン

パイプライン型ADCの全体図

パイプライン型ADCのstage構成

6

パイプライン動作

増幅フェーズ

サンプリングフェーズ増幅フェーズ

サンプリングフェーズ

+

-Vdac

Cs

Cf

comp

+

-Vdac

αCs

αCf

+

-Vdac

Cs

Cf

Vin

comp

+

-Vdac

αCs

αCf

次段では容量値をスケーリングする。

7

+

-Vdac

Cs

Cf

Vin

comp

+

-Vdac

αCs

αCf

帰還係数βと負荷容量CL

サンプリング時に前段の負荷容量となる

・帰還係数βはフィードバック系でオペアンプ出力から入力に帰還される量・負荷容量はサンプリング時のCsとCf。（CpiとCpoはオペアンプ入出力の寄生容量）

出力から入力に帰還される電圧

pifs

f

CCCC

++=β

初段２段目

L

mclosed C

gGBWπβ

2_=

8

シングルビット構成

・１段で1bit分のデジタル出力を持つ。・ステージのゲインは2倍。・デジタルに出力された分をアナログ領域で減算している。

サンプリング時

増幅時

入出力トランスファーカーブ

D=0 D=1

Vout

Vref

-Vref

VrefVin

9

マルチビット構成1

・1stageで数ビットを出力するため、ステージのゲインを大きくする。（3bit構成ならば8倍にして後段に送る）

1+=f

sstage C

CG

3bitゲイン：8 (≒1/β2)

ゲイン：2 (≒1/β1)

1b 1b1b

・シングルビット構成は1段で1bit分の変換を行うが、マルチビット構成は１段で3bit分の変換を行う。

000001010

111

D=0 D=1

Vout

Vref

-Vref

-Vref

Vref

Vin

・stage数の減少・数段分の誤差が許容される

10

マルチビット構成２

pifs

f

CCCC

++=β ・・・ステージゲインの逆数

帯域幅

ゲイン

1/β1

1/β2

利得を上げると帯域が減少

１次の系のオペアンプの応答

L

mclosed C

gGBWπβ

2=

・帰還係数βが減少 → 変換速度低下・負荷容量が減少 → 変換速度向上

どちらの影響が大きいのか？

減少

減少

13

+−≤

MNGBWf closedc ・・・変換周波数はGBWで

制限される。

11

懸念事項

stage利得の増加 → 帯域低下？ → 速度低下？

検証

オペアンプ → 必要なゲインが不明

容量 → ミスマッチの影響？最適な容量値？

・負荷容量とβの関係

・ノイズ解析・ミスマッチ解析

・ゲインエラーの影響

12

発表内容




13

( )

+++−=

f

piM

CC

MNdBG 2log2016)(

オペアンプ必要利得

( )[ ]

out

io

f

pifs

DACsinfsf

out

vv

CCCC

vCvCCC

v++

−

−+=

1

1

1/β 1/G

1211

+−≤−≈ MNerror GG

β

( ) βlog2016)( −+−= MNdBG

1/4LSBを算定基準とすると

ゲインエラー

・マルチビット構成でオペアンプの要求利得が増えることはない。→ 初段で数ビット分変換するため、後段では誤差が緩和される。

※14bit構成で初段が4bit出力→91dB

キャンセル

・・・を代入

f

piM

CC

+=

2

1β

6N+66N+76N+86N+96N+10必要利得(dB)

5bit4bit3bit2bit1bit

14

容量ミスマッチ（DNL)

ref

refref

VCC

VCCV

CC

∆=+=∴

∆=

∆=

21

21 41,

43

δδδ

δδ

( )

Ck

CC

VV

CC

MNref

refM

M

=∆

≤∆

−−

= +− 1212

121δ

( )DACinf

f

s

s

ff

outs

s

outout

vvCC

CC

CCvC

Cvv

−

∆−

∆=

∆∂∂

+∆∂∂

=∆

容量ミスマッチが出力に与える影響

( )122 2 +−×≥ MNkC

マルチビット構成時、容量が満たす条件

DNL特性が改善される

マルチビット拡張

15

INL検討容量ミスマッチがINLに及ぼす影響について、モンテカルロシミュレーションを用いて検討した。

出力誤差（最大値平均） = |105uV|

2bit構成 3bit構成


16

INL検討

・マルチビット構成ではINLは劣化しない。

4bit構成


17

ノイズ源特定

・主なノイズ源はオペアンプとスイッチのオン抵抗であり、等価回路図は下図のようになる。

18

ノイズ解析

・オペアンプノイズ（テレスコピック型）・スイッチのオン抵抗ノイズ

Lopampout C

kTnVβ

γ3

22_

⋅⋅= MBSWout

CTkV 2_2 =

・全体の入力換算ノイズ

( )C

TkVVV BMSWoutopampouttotin α=+= 22

_2

_2

_ 21

0.20 0.39 0.77 1.50 2.89 α


Cf

Cs Cpi

Cpo CLInRon Cs Cf Cs

Cf

Cpi

ノイズ電荷

ノイズは1bitごとに約1/2となる。

19

容量値算出

ノイズ解析により決まる容量値はマルチビットでもほぼ同じ。（トータル容量、Vref=0.8V）

容量ミスマッチから決まる容量値は1bitごとに１/２になる。

0.001

0.01

0.1

1

10

100

1000

10000

0 1 2 3 4 5 6

初段bit数

必要

容量

[pF]

8bit

10bit

12bit

14bit

16bit

容量ミスマッチは誤差補正可能なので不可避なノイズでの容量値を用いる。

20

サンプル容量・負荷容量

1298.30.770.300.0275bit

25416.11.260.330.0274bit

49131.02.190.390.0273bit

91957.73.860.490.0282bit容量

96260.44.050.520.0281bit負荷


139186.925.430.3400.025bit

138386.415.400.3380.024bit

136785.425.340.3340.023bit[pF]

133783.545.220.3260.022bit容量

128380.185.010.3130.021bitトータル


・サンプルする容量はマルチビットでも変わらない。

・容量スケーリングのためstageの負荷につく容量は小さくなる。

Cs Cf

Ci

CL

Cs

Cf

VinVout

Vout

サンプルモード増幅モード

21

発表内容




22

1bit2bit

3bit

4bit

5bit

1

10

100

1000

1.E+01 1.E+02 1.E+03 1.E+04 1.E+05Ids[uA]

fc[M

Hz]


1.E+00

1.E+01

1.E+02

1.E+03

1.E+04

1.E+01 1.E+02 1.E+03 1.E+04 1.E+05

Ids[uA]

GB

W[M

Hz]

速度検討(12bit)算出した容量値をもとにマルチビット型での速度を検討。マルチビットでも1bitより速い領域がある。

L

mclosed C

gGBWπβ

2_=

13

+−≤

MNGBWf closedc

12ビット構成マルチビットが高速な領域

徐々に飽和

βとCLの比がほぼ同じGBWは変わらない

23

0.1

1

10

100

1.E+01 1.E+02 1.E+03 1.E+04 1.E+05

Ids[uA]

fc[M

Hz]

0.1

1

10

100

1000

1.E+01 1.E+02 1.E+03 1.E+04 1.E+05

Ids[uA]

GB

W[M

Hz]

速度検討(14bit)

14ビット構成

・より高分解能な領域ではマルチビットの速度優位が顕著になる。

・サンプリングする容量が大きいため100mAの電流でも飽和しない。

24

まとめ

オペアンプ

・オペアンプの利得はシングルビット構成と同程度でよい。

容量

・ミスマッチ誤差が緩和され、DNL特性が改善される。・初段でサンプリングされる容量はシングルビット構成と同程度。・DNLは緩和される。INLは変わらない。

消費電流と速度

・低消費電流な領域ではマルチビット構成のほうが高速。・高速化には不向き。・14bit以上の分解能では、マルチビット構成が有利。

25

ENDEND

マルチビット型パイプライン型2006/05/26 · 2 1.背景...

Documents

Transcript of マルチビット型パイプライン型2006/05/26 · 2 1.背景...