クロック・ジッタ解析によるシリアル・データのBERの低減

Application Note

2

目次 はじめに . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3シリアル・データでのジッタの影響 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3ジッタの概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3ジッタが重要な理由 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4位相雑音から生じるジッタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4振幅雑音から生じるジッタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5ジッタ確率密度関数 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5基準クロック . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6ランダム・ジッタ（RJ）とデターミニスティック・ジッタ（DJ） . . . . . . . . . . . . . . . . . . . . . . .6ランダム・ジッタ（RJ）の性質 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7デターミニスティック・ジッタ（DJ）の性質 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7BERで表した全ジッタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8ジッタの分類 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9ジッタ解析の技術 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9

シリアル信号におけるジッタの伝搬 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10シリアル・データにおける基準クロックの役割 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10トランスミッタによるクロック・ジッタの影響 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10チャネルによるクロック・ジッタの影響 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11レシーバにおけるクロックの役割：PLLベースのクロック・リカバリ . . . . . . . . . . . . . . . . . .12レシーバにおけるクロックの役割：分配クロック・システム、位相補間クロック・リカバリ .13クロック・リカバリの周波数応答、代表的伝達関数 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13ユニット・インターバル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14シリアル・データ・システムのユニット・インターバル：位相ジッタ . . . . . . . . . . . . . . . . . .14クロック・ジッタをどうやって解析するか . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15

基準クロックと位相雑音 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15発振器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15電気的発振器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15発振器のパラメータ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16発振器（例：水晶発振器） . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17発振器雑音 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17位相雑音とは不要な位相変調のこと（例：正弦波位相雑音） . . . . . . . . . . . . . . . . . . . . . . . . . .18ベッセル・ヌルと比 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18クロック信号：タイム・ドメイン表示 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18クロック信号：周波数ドメイン表示 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19クロック信号：タイム・ドメインの位相雑音 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19クロック信号：周波数ドメインの位相雑音 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20位相雑音 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20位相雑音解析：位相スペクトラム密度Sj(fj) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21位相雑音と電圧雑音 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22クロックのジッタ：単側波帯雑音スペクトラムL(fj) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23SSBスペクトラムと位相スペクトラム密度 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23位相雑音とジッタ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24位相スペクトラム密度からのRJの計算 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24

基準クロックの品質解析 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24基準クロックの品質解析 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24歴史的な基準クロックの仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25クロック・データシートに記載される数値 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25リアルタイム・オシロスコープでのTIE解析 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26タイム・インターバル・エラー・データセットに対するジッタ解析 . . . . . . . . . . . . . . . . . . . .26タイム・インターバル・エラー解析 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26リアルタイム・オシロスコープでのTIE解析（例：スペクトラム拡散クロック） . . . . . . . . . . .27位相雑音解析 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27位相雑音アナライザでのRJ解析 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28位相雑音アナライザでのPJ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28位相雑音解析の帯域幅制限 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29PLL応答のエミュレーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29TIEと位相雑音解析の利点と欠点 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30

クロック・ジッタ解析のツール . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30各クロック・ジッタ解析機器の機能 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30クロック・ジッタに関する結論 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31シリアル信号でのジッタ伝達 - ツール . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31

参考文献 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32

3

はじめに クロック・ジッタの解析は、データ・レートの上昇とともに重要性を増しています。高速シリアル・データでは、トランスミッタ、伝送ライン、レシーバにおいて、クロック・ジッタがデータ・ジッタに影響し、クロック測定も重要性を増しています。現在注目されているのは、クロック性能とビット・エラー比（BER）で表したシステム性能との関係です。

本アプリケーション・ノートでは、シリアル・データ・システムにおけるクロック・ジッタの問題について説明します。内容としては、シリアル・データでのジッタの概要、基準クロックの役割、クロックのジッタがシステムに与える影響を扱います。基準クロックの知識と問題を前提として、発振器と位相雑音について復習した後、コンプライアンス・テストの新しい手法を中心に、クロック品質評価の手法について説明します。最後に、ジッタ解析用の機器について紹介します。

シリアル・データでのジッタの影響NISTによるジッタの定義1は、「デジタル信号の有意瞬間の理想的な時間位置からの短期的な位相変動」というものです。「ジッタ」という用語は、通常は10 Hzより上の非累積的な変動を指します。10 Hzより下の累積的な位相変動は通常は「ワンダ」と定義されます。シリアル・データの場合、クロックがデータに埋め込まれ、レシーバで再構成されるため、ワンダについて考慮する必要は通常はありません。

図1. NISTによるジッタの定義は「デジタル信号の有意瞬間の理想的な時間位置からの短期的な位相変動」

図1で、滑らかな青い線は実際のアナログ波形、黒い線は理想的なデジタル波形、グレーの直線は理想的なレシーバのしきい値を示します。「理想的な時間位置」Tn

は、理想的なデジタル波形がしきい値と交わる点です。「有意瞬間」tnは、実際のアナログ波形がしきい値と交わる点です。ジッタすなわち位相変動fnは、この2つの差fn=tn－Tnです。

ジッタの概要「有意瞬間」をロジック遷移時間またはエッジと解釈するのは、自然であり正確です。

図2. データ信号の有意瞬間を示すデータ信号

Φn

位相変動 有意瞬間 tn

理想的な時間位置 Tn

有意瞬間はロジック遷移時間

tnt1

S(t) = P (2πfdt + ϕ(t))

信号 データ周波数 位相雑音

4

「理想的な時間位置」をビット周期Tの整数倍と解釈するのは、厳密に正確ではないにしても便利です。この場合、位相変動はfn＝tn－nTと表されます。これは「位相ジッタ」の定義であり、「累積ジッタ」とも呼ばれます。名前はどうであれ、これは単に各エッジのジッタです。

図3. 位相ジッタとは各エッジのジッタ

重要なこととして、ジッタは離散的な量です。信号の一般関数S（t）をロジック値のパルス列Pによって記述した場合、その引数2πfd＋j（t）は、ジッタがどのようにシステムに加わるかを表します。理想的なシステムでは、各エッジは信号fdのデータ周波数に基づいて配置され、位相雑音項j（t）はすべてのtに対して0です。この位相雑音項からジッタが生じます。位相雑音j（t）は時間の連続関数ですが、ジッタ（位相ジッタ、累積ジッタ）fnは交差時点における位相雑音の大きさを表します。

位相ジッタは、位相雑音（ラジアン単位）によって次のように表されます。

ジッタが重要な理由ジッタが重要な理由は、S/N比が重要な理由と全く同じです。S/N比が低いと、ビット・エラー比が大きくなります。雑音によって信号電圧がロジックしきい値の上下に変動した場合、ビット・エラーが生じます。同様に、ジッタによって信号遷移のタイミングがサンプリング・ポイントの前後に変動した場合、エラーが生じます。サンプリング・ポイントとは、ビットが論理1か0かをレシーバが判定する電圧／時間の点（t, V）です2。

ジッタを解析する理由は、もっぱらBERを制限することにあります3。

図4. S/N比が低いために信号が垂直方向に変動するとエラーが生じるように、ジッタによって信号が水平方向に変動するとエラーが生じます

位相雑音から生じるジッタクロック信号は次のように表されます。

vreal(t) = (v0 +∆v(t)) sin(ωt + ϕ(t)),

この式では、振幅雑音と位相雑音、すなわち振幅変調（AM）と位相変調（PM）を識別できます。ジッタはAMとPMの両方から生じます。位相雑音項j（t）は周期関数（この例では単純な正弦波）を水平方向に変形し、振幅雑音項Dv（t）は垂直方向に変形します。

Φn =ϕ(tn)

2πƒd

Φ1Φn

t1 tn

S/N比

ジッタ ⇔

⇔

5

振幅雑音から生じるジッタジッタは振幅雑音からも生じます。これは2次の効果です。すなわち、信号の立ち上がり／立ち下がり時間が0なら、振幅雑音からジッタは生じません。もちろん、実際の信号の立ち上がり／立ち下がり時間は0ではなく、振幅雑音は信号を上下に移動することによりロジック遷移のタイミングを変化させます。

図5. 振幅雑音からジッタが生じる例

図5では、垂直方向の移動によって各エッジの交差点が変化することによりジッタが生じています。エッジの立ち上がり／立ち下がり時間が長いほど、ずれは大きくなります。

ほとんどの場合、クロック・ジッタは主に位相雑音で決まりますが、雑音は雑音であるということは覚えておく必要があります。ジッタと電圧雑音は単純に別々の項として考えがちですが、実は相関しています。電圧雑音項Dv（t）の要素が、位相雑音項j（t）を変化させる可能性もあるのです。

ジッタ確率密度関数ジッタ確率密度関数（PDF）は、ロジック遷移が理想からある大きさ（fとf＋df）だけずれる確率を表します。ジッタPDFを測定する方法の1つは、交差点のヒストグラムを作成することです。ヒストグラムの各エントリは、ヒストグラムの時間分解能（ビン幅）で分類されたエッジの時間位置です。

ジッタの各ソースから、コンボリューション4という演算プロセスによって結果のジッタPDFが導かれます。図6は正弦波ジッタのPDFを示します。

図6. 正弦波ジッタの確率密度関数（PDF）

交差点ヒストグラムは、 ジッタPDFを測定する 1つの方法です。

Φn = tn – nTBN

Φ

E1

E0

t = 0

6

基準クロック図7は、基準クロックの4つの主要な要素を示します。トランスミッタは通常、パラレル信号の組をより高速なシリアル・データに変換します。信号が伝搬する伝送チャネルは、バックプレーンとケーブルから構成されます。レシーバは入力シリアル・データを解釈し、クロックを再構成して、パラレル・データに戻します。この種のアプリケーションでは、基準クロックは主役というよりは構成要素の1つに過ぎませんが、高速シリアル・データ・システムでは基準クロックが主要な役割を果たします。

通常、基準クロックはデータ・レートよりもはるかに低い周波数で発振し、トランスミッタ内部で逓倍されて、シリアル・データのタイミングを定義するために用いられます。基準クロックは送信されるデータに含まれています。レシーバにおける処理は2通りあります。基準クロックが分配されない場合、レシーバはフェーズ・ロック・ループ（PLL）などを使ってデータ・ストリームからクロックを回復し、それに基づいてサンプリング・ポイントの時間位置を決定します。基準クロックが分配されている場合、レシーバはデータ信号と基準クロックの両方を使ってサンプリング・ポイントの位置を決定します。

図7. シリアル・データ・システムの主要な要素を示す図

ランダム・ジッタ（RJ）とデターミニスティック・ジッタ（DJ）シリアル・データ・システムの解析では、ジッタをランダム・ジッタ（RJ）とデターミニスティック・ジッタ（DJ）の2つのカテゴリに分類するのが有用です。

図8は、RJとDJが信号にどのように現れるかを示しています。DJはアイ・ダイアグラムでの各ロジック遷移の軌跡を決定し、RJはそれぞれの軌跡を不明瞭にする役割を果たします。DJはp-p値[DJ（p-p）]と関連付けられ、RJはその分布sの幅（rms値）と関連付けられます。

図8. ランダム・ジッタとデターミニスティック・ジッタの性質

シリアル・ データ

分配クロックの 場合は

点線を接続

パラレル出力パラレル入力

Reference clock

チャネル RxTx

ロジック遷移の タイミングを決定

サンプリング・ポイントの 時間位置を決定

デターミニスティック・ジッタ（DJ）

各ロジック遷移の軌跡を決定

DJ (p-p)

ランダム・ジッタ（RJ）

同じガウス分布に基づいて 各軌跡を不明瞭にする

σσ DJ (p-p)

7

ランダム・ジッタ（RJ）の性質RJは、個々にはきわめて小さいプロセスが膨大な数だけ累積することによって生じます。例えば、熱雑音、トレース幅の変動、ショット・ノイズなどです。確率と統計5の中心極限定理によってRJを記述できます。無限の数の小さい独立なランダム・プロセスのPDFは、次のガウス分布に従います。

エンジニアリングの常として、形式的な厳密さは多少犠牲にされています。プロセスの多くは独立ではなく、中にはそれほど小さくないものもあります。

図9. ランダム・ジッタには明確に定義されたp-p値がない

RJに関して重要なのは、PDFが有界でないことです。理想的な時刻よりも前または後のどんな時刻においても、RJによってロジック遷移が発生する確率は0ではありません。RJが有界でないということは、明確に定義されたp-p値がないということです。RJはガウス分布によって記述されるので、分布の幅、すなわち標準偏差sによってRJの大きさを記述できます。

デターミニスティック・ジッタ（DJ）の性質DJの原因となるのは比較的少数のプロセスです。これらは独立であるとは限らず、大きい場合もあります。例としては、電磁干渉、反射、チャネルの周波数応答などがあります。「デターミニスティック」・ジッタと呼ばれる理由は、システムに関する情報がすべて知られていれば、原理的には各エッジのジッタを正確に予測できるからです。DJに関して重要なのは、PDFが有界であることです。すなわち、RJと異なり、DJには明確に定義されたp-p値[DJ（p-p）]があります。

図10. デターミニスティック・ジッタは複合によりさまざまな形状の有界分布を作る

g(x) =1

exp( –(x – µ)2

)√2π σ 2σ2

µ

σ

8

BERで表した全ジッタジッタPDFはRJとDJのコンボリューションであり、RJ成分のために有界ではありません。ジッタPDFは有界でないので、p-p値は明確に定義されません。実際に、測定時間が長いほどその大きさは大きくなるはずです。

クロックなどのコンポーネントの性能を比較するためには、信号のジッタの大きさを、BERに対するそのコンポーネントの寄与を表す量が必要です。ジッタPDFの単なるp-p値は、この要求を満たしていません。

このために、全ジッタをビット・エラー比に対する全ジッタTJ（BER）で定義します。

TJ（BER）を与えられたBERでのアイ・クロージャと定義します6。これを説明するには、BERTscanまたはバスタブ曲線を使用するのが最も便利です7。バスタブ曲線は、BERをサンプリング・ポイントxの時間位置の関数として測定したものです。BER（x）を測定するには、ビット・エラー・レート・テスタ（BERT）を使って、アイ・ダイアグラム上でサンプリング・ポイントをスキャンし、各ポイントxでのBERを測定します。交差点近くではBER（x）は大きく、rを信号遷移の密度として、ピーク値1/r2を取ります。サンプリング・ポイントがアイの中心に向かって動くにつれて、BERは急速に低下します。一方、サンプリング・ポイントが反対側の交差点に近づくにつれて、BERは急速に増大します。与えられたBERでのアイ・オープニングは、そのBERでのBER（x）の2つのスロープの間の距離です。TJ（BER）はアイ・クロージャであり、アイの幅からアイ・オープニングを引いた値です。

図11. バスタブ曲線はサンプリング・ポイントの時間位置の関数としてBERを示す

10–3

10–6

10–9

10–12

BER＝10－12での

アイ・オープニング

0 0.5T T

BER

TJ（BER）＝T－（BERでのアイ・オープニング）

全ジッタTJ (BER)

サンプリング・ポイントxを アイ上でスキャン

BER（x）を測定

9

ジッタの分類図12は、ジッタの大まかな分類（DJの成分を含む）と、それらの間の関係の概要です。

図12. ジッタの系統図

ジッタ解析の技術あらゆるジッタ測定は、2つのクロックの比較に帰着します。基準クロックと、テスト・クロックまたは信号のデータ遷移のタイミングで表されるクロックのタイミングとが比較されます。シリアル・データのジッタ解析では、基準クロックは規格で規定された周波数応答に従わなければならない場合があります。ジッタ解析に用いられる基本的な技術は次の3つです。

サンプリング法：データ信号を繰り返しサンプリングすることによりジッタ・データを抽出します。これはAgilentの等価時間サンプリング・オシロスコープ86100CInfiniium DCA-Jに採用されている技術です。

リアルタイム法：信号の連続掃引からジッタ・データを抽出します。リアルタイム技術にはさまざまな手法があります。例えば、Agilentの80000 Infiniiumシリーズなどのリアルタイム・オシロスコープや、AgilentのE5052A/E5001A SSA-Jなどの位相雑音アナライザが挙げられます。

デジタル法：ビット単位でジッタ・データを抽出します。各ビットに対して、ジッタが観察されたかどうかを表す真偽データが得られます。これは、AgilentのN4900シリーズなどのBERTのジッタ解析で、バスタブ曲線[BER（x）]を作成するのに用いられる方法です。

BERでの全ジッタ

ランダム・ ジッタ（RJ）、σ

デターミニスティック・ ジッタ、JppDJ

周期的 ジッタ（PJ）

データ依存 ジッタ（DDJ） 有界非相関（BUJ）

デューティ・ サイクル歪み（DCD）

シンボル間 干渉（ISI）

抽象的な「p-p値」

有界、p-p値有界でない 変動

正弦波 データ・ スミアリング

クロストーク

立ち上がり／ 立ち下がりエッジ

ロング／ ショート・ビット

熱雑音、ショット・ ノイズ、フリッカ

10

シリアル・データにおける基準クロックの役割

シリアル信号におけるジッタの伝搬シリアル・データ・システムのジッタに関する説明のまとめとして、各コンポーネントから生成されやすいジッタの種類について図13に示します。

図13. 基準クロック、トランスミッタ、チャネル、レシーバ、その他の回路要素から生成されるジッタの種類

基準クロック：主に発生するのは、発振器の熱雑音によるRJ、発振器のスプリアス側波帯共振によるPJ、発振器回路の非線形性によるデューティ・サイクル歪み（DCD）です。

トランスミッタ：熱効果によるRJ、内部伝送ラインの周波数応答によるシンボル間干渉（ISI）、EMIの混入による周期的ジッタ（PJ）があります。

伝送チャネル：ISIを発生し、入力信号にデューティ・サイクル歪み（DCD）がある場合は、周波数応答と減衰特性によるデータ依存ジッタ（DDJ）が発生します。

レシーバ：ショット・ノイズによるRJと、内部回路からのDDJが発生します。レシーバは信号のロジック値を識別するので、レシーバから生じるジッタの種類は、レシーバが正しくビットを識別できるかどうかに比べれば重要ではありません。

回路要素のEMI：PJおよび有界非相関ジッタ（BUJ）を生じることがあります。PJ、ISI、DCD、DDJに対しては明確に定義された数学的記述を与えられるのに対して、BUJはその他の種類の有界ジッタをひとくくりにしたものです。BUJの例としては、隣接信号のクロストークから生じるものが挙げられます。

シリアル・データでは、基準クロックがシステム・タイミングの最終的なソースです。基準クロックはトランスミッタのタイムベースを供給し、クロック分配システムでも非分配システムでも、基準クロックの特性がレシーバのクロック・リカバリ回路で再現されます。このセクションでは、クロック・ジッタがシステムの各部分にどのように伝搬するかを説明します。

トランスミッタによるクロック・ジッタの影響ロジック遷移のタイミングを定義するには、トランスミッタは基準クロックに適切な係数を逓倍してデータ・レートまで上げる必要があります。例えば、基準クロックが100 MHzで出力信号が5 Gb/sの場合、トランスミッタはPLLを使って基準クロックに係数50を乗算します。PLL逓倍器は、クロックのジッタを増幅するとともに、それ自身のジッタも追加します。これは主に、PLLの電圧制御発振器（VCO）からのRJです。係数nによる周波数乗算8の効果は、位相雑音パワーとキャリアの比をn2

で乗算することに相当し、ジッタは急速に増加します。

分配クロックの場合は 点線を接続

シリアル・ データ パラレル出力パラレル入力

基準クロック

チャネル RxTx

RJ, ISI, PJ ISI, DDJ RJ, DDJ

RJ、PJ、DCDソース

11

図14. トランスミッタによるクロック・ジッタの影響

トランスミッタのPLL逓倍器には周波数応答9があります。通常は図に示すような2次の応答です。周波数応答が一様でないことから興味深い問題が生じます。実際に問題になるクロック・ジッタはどれかということです。

PLLが完全で帯域幅が0の場合、すべてのクロック・ジッタを除去してジッタのないタイムベースをトランスミッタに供給するはずです。もちろん、帯域幅が0だとロック時間が無限大になるので、現実には不可能ですが、PLL帯域幅が狭いほど、基準クロックからデータに伝達されるジッタは少なくなります。クロックがシステムで必要なBERを実現できるかどうかを判断するには、ジッタ周波数スペクトラムを注意深くテストする必要があります。

図15. 代表的な2次のPLL周波数応答

チャネルによるクロック・ジッタの影響伝送チャネルはパッシブなので、発生するRJは無視できます。しかし、チャネルの抵抗とインピーダンス不整合の組み合わせと、表皮効果によって、減衰が生じ、周波数応答が一様でなくなるため、シンボル間干渉10（ISI）が発生します。基準クロックから発生するジッタにはISIはありません。干渉するシンボルがないからです。しかし、DCDは存在する可能性があります。チャネルから発生するISIはDCDの影響を受けます。ISIとDCDの組み合わせはデータ依存ジッタ（DDJ）と呼ばれ、ISIから生じるDDJの大きさはDCDの大きさによって変化します。DDJ＝DCD * ISIです。

トランスミッタ

シリアライザ

×50 PLL逓倍器 fd = 5 GHz

パラレル 入力

100 MHz基準クロック

fc = 100 MHz

クロック・ジッタ： RJ、PJ、DCD

クロックからのジッタはPLL逓倍器で 増幅されてシリアル・データに現れる

パワー（

dB）

ω3 dB

12

ISIは主にチャネルの周波数応答から生じます。DCDがない場合、データ信号には奇数次の高調波だけが存在します。DCDが入ると、偶数次の高調波も加わります。DCDは信号の周波数特性を変化させるので、チャネルから生じるISIも変化します。ISIとDCDはこの意味で相関しています。一方を変えるともう一方も変わるのです。

図16. 基準クロックDCDは信号に偶数次高調波を加え、チャネルから生じるISIを複雑にします

レシーバにおけるクロックの役割：PLLベースのクロック・リカバリレシーバにおけるクロックの役割は、システムに分配クロックがあるかどうかによって異なります。最初に、基準クロックが分配されない場合を考えます。この場合、レシーバはすべてのクロック情報をデータから得る必要があります。このようなシステムでは通常、PLLベースのクロック・リカバリ（CR）回路11が用いられます。

レシーバに到達するまでに、クロック・ジッタはトランスミッタによって逓倍／フィルタされ、チャネルのISIとのコンボリューションを経ています。この劣化した信号から、レシーバはクロックを回復し、それを使ってサンプリング・ポイントの位置を決定して信号のロジック・レベルを正確に識別する必要があります。

トランスミッタの逓倍器と同様、レシーバのクロック・リカバリPLLにも周波数応答があります。しかしレシーバでは、帯域幅が狭いほど、ジッタによるビットの誤認識の確率が高まり、BERが大きくなります。極端な場合を考えてみましょう。CR回路の帯域幅が無限大の場合、回復されたクロックにはデータからのすべてのジッタが含まれます。サンプリング・ポイントはデータと全く同じように前後に移動するため、エラーは発生しません。この意味で、回復されたクロックはデータ・ジッタをトラッキングします。

反対に、CR回路の帯域幅が0の場合、サンプリング・ポイントは「理想的な時間位置」に固定されます。あらゆる周波数のデータ・ジッタによって、ロジック遷移はサンプリング・ポイントの前後に変動し、エラーが生じます。

もちろん、帯域幅が0や無限大のCR回路は実現できません。実際のCR回路の帯域幅は有限であり、高周波よりも低周波のジッタをより多くサンプリング・ポイントに通します。CR回路の帯域幅はアプリケーションにとって重要な特性であり、規格によって規定されるべきものです。

図17. レシーバはPLLを使ってデータからクロックを回復

クロック・ジッタ：RJ、DCD、PJ

パラレル入力

基準クロック

チャネル特性：抵抗*インピーダンス*表皮効果＝フィルタリング＋減衰

→ISI

Tx

PLL伝達関数H2 (jω)

レシーバ

fd

13

レシーバにおけるクロックの役割：分配クロック・システム、位相補間クロック・リカバリ分配クロック・システムの場合、レシーバは基準クロックにアクセスできます。基準クロックはまず逓倍によってデータ・レートまで上げられ、位相補間器によって入力データと整列されます。位相補間器は、非分配システムで用いられる注意深く設計された（すなわち高価な）PLL CR回路でなく、デジタル技術を使用します。位相補間器の欠点は、ノンリニア・デバイスであるため、周波数応答がPLLの場合よりもモデリングしにくいことです。詳細なデータがない場合は、通常はPLLとしてモデリングされます。

図18. 位相補間器による分配クロック・リカバリ

クロック・リカバリの周波数応答、代表的伝達関数クロック・リカバリ伝達関数は、図19に示すように、2次のPLLでモデリングされます。この伝達関数には、固有周波数とダンピング・ファクタの2つのパラメータがあり、これらの組み合わせによって帯域幅が決まります。ピークはダンピング・ファクタによって決まります。ダンピング・ファクタが大きいほど、ピークも大きくなります。

レシーバの伝達関数は通常は2次のPLLでモデリングされます。

基準 クロック

位相補間器

PLL逓倍器

レシーバ

ƒdƒc

パワー（

dB）

ω3 dB

ここで

ωnは固有周波数

ζはダンピング・ファクタsはラプラス変数

固有周波数ωnは3 dB周波数と次の関係にあります。

ピークは ζで決まる

ω3dB = ωn√ 1 + 2ζ2 + √ (1 + 2ζ2)2 + 1

H(s) = 2sζωn + ωn

2

s2 + 2sζωn + ωn2

図19. クロック・リカバリはジッタ・フィルタとして動作します。レシーバは低周波ジッタをトラッキングしますが、高周波ジッタはトラッキングしません。

14

図20には2つの重要な点が示されています。第1に、CRはローパス・ジッタ・フィルタとして動作します。このため、回復されたクロックはデータの低周波ジッタをトラッキングしますが、高周波クロック・ジッタはトラッキングしません。その結果、システムBERは低周波ジッタよりも高周波ジッタの影響を多く受けます。第2に、ジッタの一部は伝達関数のピークによって増幅されます。CR回路によって増幅されるジッタは対応するデータ・ジッタをトラッキングしないため、システムBERを増大させます。

ユニット・インターバル本稿の最初のセクションに次のような謎めいた記述があったことをご記憶でしょうか。「『理想的な時間位置』をビット周期Tの整数倍と解釈するのは、厳密に正確ではない......」信号のジッタをサンプリング・ポイントがトラッキングする能力に対するCR帯域幅の影響を考えると、「理想的な時間位置」を定義することが重要になります。

理想的な時間位置とは、レシーバがそこにサンプリング・ポイントを設定することによりエラーのないシステムを実現できる時間のことです。ユニット・インターバルの簡略な定義であるビット周期は、帯域幅が0のCR回路に対応します。これに対して、本稿で述べたように、帯域幅が広い方がエラーは減少します。レシーバがジッタをトラッキングでき、それによってジッタの影響を受けないことは、重要な利点です。TJ（BER）の文脈ではユニット・インターバルおよびビット周期の意味が複雑になりますが、BERを引き下げるためには有効です。

図20. クロック・リカバリ回路によってサンプリング・ポイントの位置が決まることを示すレシーバのダイアグラム

シリアル・データ・システムのユニット・インターバル：位相ジッタ図21は、これまで述べたことのまとめです。第1に、トランスミッタはクロック周波数を逓倍してデータ・レートまで上げ、ロジック遷移のタイミングを定義します。この過程で、トランスミッタの乗算回路からのジッタがデータに追加され、逓倍回路の帯域幅内のクロック・ジッタが増幅されます。チャネルはデータにISIを追加します。その大きさはDCDによって決まり、DDJが生じます。

これらはすべてレシーバで組み合わせられます。BERはサンプリング・ポイントとデータ遷移の位置ずれによって決まります。サンプリング・ポイントとロジック遷移の理想的な時間位置との間隔は一定ではなく、変動します。わかりにくい「理想的な時間位置」は、各サンプリング・ポイントとそれに関連するデータ遷移の相対的な時間位置によって決まりますが、サンプリング・ポイントはデータ遷移から回復されたクロックによって決定されます。これは興味深い相互依存の関係になっています。

クロック・ リカバリ

レシーバ

チャネル

クロック・ リカバリ

レシーバ

チャネル

「理想的な」時間位置はサンプリング・ポイントの位置によって決まる

クロック・リカバリはデータ遷移のタイミングによって決まる......

サンプリング・ポイントの位置はクロック・リカバリによって決まる

図21. データ遷移、クロック・リカバリ、「理想的な時間」、サンプリング・ポイントの位置の間の相互依存関係

15

クロック・ジッタをどうやって解析するかクロック・ジッタを解析するには、トランスミッタとレシーバの伝達関数に関するシステム固有の仮定によって、与えられたクロックが与えられたシステムで必要なBERを実現できるかどうかを判定する必要があります。このためには次のことを行います。

1. システムの制限要件（通常は標準化機関による）を決定します。例えば、PCI-Express、FBD、sATA、FibreChannelなどです。

2. 制限ケースのトランスミッタ／レシーバ伝達関数をクロックに適用します。

3. ジッタを解析して、BERに対するクロック・ジッタの影響を判定します。

解析に入る前に、クロックとは何か、どのように動作するか、どのような特性を持つかを確認しておく必要があります。

このセクションでは、最初に発振器について、その雑音特性を中心に復習します。これは当然、位相雑音、ベッセル関数、SSBスペクトラム、振幅雑音と位相雑音の区別方法の説明を含み、最後にもう一度位相雑音とジッタの関係を扱います。

発振器発振器とは、反復ダイナミクスを持つあらゆるシステムを指します。小振幅振り子のダイナミクスは、時間tの関数で表した振り子の垂直上昇yの、定数係数の線形2次非同次常微分方程式で表されます。発振器がどのようにドライブされるかは項D（t）で記述されます。ダンピング・ファクタ（PLL伝達関数に関して先に述べたダンピング・ファクタと同じ）は通常は十分に小さいので、発振器は自由に発振できます。微分方程式の解は単純な正弦波であり、その周波数はドライブ項によって決まります。ドライブ項がない場合に振り子が発振する周波数を、固有（共振）周波数と呼びます。興味深いことに、線形システムの場合、共振周波数は構成の形状のみに依存し、発振器やドライブ項の初期条件には依存しません。

図22. 発振器とは振り子のような周期的変動を示すシステム

電気的発振器電気的発振器は、LRC回路で記述するのが最も簡単で一般的です12。ダイナミクスは振り子の場合と同じです。空気抵抗と摩擦が振り子のダンピング項で表されたように、電気抵抗は発振器のダンピング項で表されます。ドライビング項はもちろん、印加電圧で与えられます。クロックの場合、これは周波数wの単純な正弦波です。よい発振器（ここで扱う発振器はもっぱらこれ）とは、抵抗が十分小さくて共振周波数への影響が無視できるものです。キャリア周波数としては通常発振器の共振周波数が選ばれます。

基準クロックと位相雑音

gωR = √ l

ダイナミクス：

d2y(t) dy(t)+2ζ + ω

R2 y(t) = D(t)

dt2 dt

空気抵抗と摩擦

➔ダンピング・ファクタ ζ ≒0

y(t) = Asinωt

共振周波数ωRは形状に依存

振り子

16

図23. 電気的発振器とそのダイナミクス

発振器のパラメータ発振器を記述するのに一般的に使用されるパラメータを図24に示します。このプロットは、3つの異なる発振器の電流応答i（t）をドライブ周波数の関数として表したものです。3つの発振器の唯一の違いは抵抗にあります。最も鋭いピークを持つ発振器のダンピング・ファクタは、次に鋭いピークを持つ発振器の1/3、最もピークが鋭くない発振器の1/10です。帯域幅はダンピング・ファクタに比例し、Q値は共振周波数と帯域幅の比で表され、抵抗に反比例します。発振器のQ値は、応答曲線のピークの鋭さを表します。データ／通信アプリケーションに用いられる水晶発振器のQ値は、通常104～106程度です。グラフ中の鋭いピークを持つ発振器のQ値は100です。

図24. 発振器のパラメータ

V(t)

C L R

V(t)

C L R

0.9ωR ωR 1.1ωR

d2i(t) di(t)+2ζ + ω

R2 i(t) = D(t)

dt2 dt

i(t) = Vm sin ωt

√R 2 + (ωL – 1/ωC)2d2i(t) R di(t) 1 1

+ + i(t) = V(t)dt2 L dt LC L

1 R 2 1ωR = √ – ( / ) ≈LC 2L √LC

R/ = ζ2L

1 R 2 1ωs = √ – ( / ) ≈LC 2L √LC

Rζ = /2L

よい発振器の場合

電気的発振器：

ダンピング・ファクタ

ζ1 = (1/3) ζ2 = (1/10) ζ3

ダンピングがある場合の共振周波数

ƒR 1 LQ = = √∆ƒ R C

帯域幅

∆ƒ1 = (1/3) ∆ƒ2 = (1/10) ∆ƒ3

Q値

Q1 = 3Q2 = 10Q3

i(t) = Vo sin ωt

√R 2 + (ωL – 1/ωC)2

ζ R∆ƒ = =π 2πL

17

発振器（例：水晶発振器）これまで「基準クロック」と呼んでいたもののほとんどは、水晶発振器を中心として構成されています。振り子と同様、結晶（通常は水晶などの圧電性結晶）も、わずかな誘因で発振します13。安定した発振14を実現するには、最初に結晶にランダム雑音を印加します。結晶はその共振周波数において最大振幅の応答を示します。結晶の応答は増幅され、フィードバック・ループによって結晶に戻されます。結晶は引き続き主に共振周波数で応答し、発振器出力の振幅はループ利得と水晶発振器の帯域幅で決まる速度で増加します。増幅器利得が外部から下げられるか、自分自身のノンリニアリティによる制限によって低下したときに、振幅は安定し、信号は共振周波数に鋭いピークを示します。

水晶発振器の利点の1つは、水晶自体の形状を変更することで共振周波数を調整できることです。

発振器雑音キャリアに近い周波数では、最大の雑音は共振の0でない幅から生じます。雑音のない発振器は、帯域幅が0でQ値が無限大です。これは抵抗が0であることを意味し、超伝導体でしか実現できません15。キャリアから遠い周波数では、発振器のフィードバック・ループから生じる電源フィードスルーやインピーダンス不整合といった一般的な要因が、発振器の位相と振幅の両方に影響します16。

ジョンソン雑音などの熱効果は、白色ノイズを発生します。温度と圧力は水晶の形状に影響し、共振周波数を変化させます。水晶の振動によって、目的の共振周波数から数10 kHz程度上にスプリアス周波数が発生することもあります。周波数ドメインでは、スプリアス周波数は振動周波数とキャリア周波数の差の整数倍の位置に現れます。

発振器雑音からは、実用的に重要な2つのシステム・レベルの問題が生じます。1つめは、雑音のパワーの分キャリアのパワーが減少することです。2つめは、すでに述べたように、発振器周波数が逓倍によってデータ・レートまで上げられるときに、位相雑音が乗数の2乗に比例して増加することです。すなわち、乗数の1桁ごとに側波帯は20 dB増加します。困ったことに、位相雑音はリミット・アンプで除くことはできず、雑音の多くがキャリアの近くにあるため、フィルタで除くこともできません。

理想的な発振器 videal (t) = v0 sin 2π ƒct

現実の発振器 vreal (t) = (v0 + ∆v(t)) sin(2π ƒct + ϕ(t))

振幅雑音 位相雑音

18

位相雑音とは不要な位相変調のこと（例：正弦波位相雑音）正弦波位相雑音は、さまざまな理由によって重要な例とされています。主な理由の1つは、ジッタと位相雑音に関する議論の多くで、ベッセル関数が使用されるからです8。次の式を考えます。

vreal(t) = (v0 +∆v(t)) sin(2π ƒct + ϕ(t))

ここで振幅雑音を無視し、Dv（t）＝0とします。位相雑音のジッタ周波数をwjとして、j（t）＝Asin（wjt）とすると、次の式が得られます。

vreal(t) = v0 sin(2π ƒct + Asin(ωj t))

ここで、sin（A＋B）に関する三角関数の恒等式を利用すると、次の式が得られます。

vreal(t) = v0 [sin(2π ƒct) cos(Asin(ωj t)) + cos(2π ƒct) sin(Asin(ωj t))]

ベッセル関数を使って、面倒なcos（sin x）とsin（sin x）の項を次のように変形します。

cos(Asin(ωj t)) = J0 (A) + 2 [J2 (A)cos(2ωj t) + J4 (A)cos(4ωj t) + ...]

sin(Asin(ωj t)) = 2 [J1 (A)sin(ωj t) + J3 (A)sin(3ωj t) + ...]

ベッセル関数展開をvreal（t）の元の式に代入すると、位相雑音周波数の整数倍だけキャリア周波数から離れた正弦波の和が得られます。

vreal(t) = v0 [J0 (A)sin(2π ƒct) + J1 (A)sin(2π ƒct +ωj t) – J1 (A)sin(2π ƒct – ωj t)+

J2 (A)sin(2π ƒct +2ωj t) + J2 (A)sin(2π ƒct – ωj t) + ...]

ベッセル・ヌルと比キャリアの振幅は、位相雑音の振幅で評価された0次ベッセル関数によって変更されてv0J0（A）となり、1つめの側波帯の振幅は1次ベッセル関数と必要信号の振幅の積[±v0J1（A）]で表されます。

この結果は、発振器の応答を計算するための技法として使用できます。キャリアと1つめの側波帯の振幅の比から、位相雑音の振幅がわかります。位相雑音の振幅を調整することにより、キャリアまたは側波帯の振幅を0にできます。これが、位相雑音およびジッタ・ソースのアナライザを校正するための「ベッセル・ヌル」法です。

クロック信号：タイム・ドメイン表示図25にクロック信号の例を示します。この例は、2.5 GHzのクロック信号に、振幅が－56 dBc（キャリアより56 dB下）の300 kHz方形波位相雑音項が加わったものです。これはAgilent 86100C DCA等価時間サンプリング・オシロスコープによるタイム・ドメイン表示であり、信号の正弦波エンベロープが示されています。右側のしきい値付近を拡大表示すると、ジッタの広がりがはっきりと見られます。

vreal(t) = (v0 +∆v(t)) sin(2π ƒct + ϕ(t))

図25. タイム・ドメインで表示したクロック信号

19

クロック信号：周波数ドメイン表示これは、同じクロック信号を周波数ドメインで表示したものです。この表示は、Agilent E4440パフォーマンス・スペクトラム・アナライザの表示です。周波数スペクトラム密度は、信号の単位周波数あたりのパワーの大きさを表します。数学的には、S（f）を信号のフーリエ変換の2乗と考えるのが便利です。電圧雑音も位相雑音もない理想的な信号の場合、スペクトラムはデルタ関数のスパイクを示します。実際には、方形波位相雑音項から生じる300 kHzとその整数倍のオフセット周波数にある側波帯と、どこにでもある白色ノイズが明らかに見て取れます。

図26. 周波数ドメインで表示されたクロック信号

クロック信号：タイム・ドメインの位相雑音これは、信号の位相雑音をタイム・ドメインで測定したものです。方形波が明確に見て取れます。

図27. クロック信号の位相雑音のタイム・ドメイン表示

スペクトラム・アナライザに よる周波数スペクトラム密度の プロット

S(ƒ)

理想信号すなわち∆v = ϕ(t) = 0の場合、

S(ƒ) = δ(ƒ – ƒR)

ϕ(t)

S(ƒ) =|F [vreal(t)]|2 = |F [ (v0 + ∆v(t))sin(2πƒt + ϕ(t))]|2

20

クロック信号：周波数ドメインの位相雑音最後に、位相雑音の最も一般的な表示方法である周波数ドメインのプロットを示します。位相雑音の周波数ドメインは、スペクトラム・アナライザに表示される周波数ドメインとは異なっていることに注意してください。スペクトラム・アナライザは信号の周波数ドメインを表示します。位相雑音アナライザは、位相雑音項の周波数ドメインを表示します。別の見方をしてみましょう。周波数スペクトラム密度S（f）は、信号のスペクトラム密度のフーリエ変換の2乗です。位相スペクトラム密度Sj（f）は、位相雑音項のフーリエ変換の2乗です。これらは異なる周波数ドメインであり、異なる関数です。後で見るように、位相雑音の周波数ドメインfjは、信号の周波数ドメインfとオフセット周波数式fj＝f－fcによって関連付けられます。また、位相雑音のスペクトラム密度は単側波帯スペクトラムとL（f）≒ 1/2Sj（f）の関係にあります。この関係はさまざまな歴史的理由によって重要なので、上に示す表示は実際には1/2Sj（f）であり、Sj（f）よりも3 dB小さくなっています。

図28. 位相雑音の周波数ドメインで表したクロック信号の位相雑音

位相雑音位相雑音17は、いくつかの要因に還元できるのが普通であり、そうすることによって有用な診断情報が得られます。図29には位相雑音の5つの一般的な原因が示されていますが、ほとんどの場合は、2つか3つの雑音プロセスが支配的です。各種類のノイズは回路中のそれぞれ異なるプロセスから生じており、位相雑音を特定のオフセット周波数で解析することによりそれぞれのプロセスを識別できます。

図29. 位相雑音の5つの一般的な原因

位相雑音アナライザによる 位相スペクトラム密度の プロット

Sϕ(ƒϕ)

位相雑音の周波数ドメイン はオフセット周波数で 与えられる

ƒϕ = ƒ– ƒc

1/ƒϕ4 ランダム・ウォークFM

1/ƒϕ3 フリッカFM

1/ƒϕ2 白色FM

1/ƒϕフリッカ位相雑音 1/ƒϕ0 白色位相雑音

log(ƒϕ)

Sϕ(ƒϕ)(dB)

Sϕ(ƒϕ) =|F [ϕ(t)]|2 = |ϕ(ƒϕ )|2~

定数nランダム雑音プロファイル Sϕ(ƒϕ) = Σ

ƒϕn

21

ランダム・ウォーク周波数変調（FM）雑音は、fj－4に従うので、通常はキャリアに近すぎて測定できません。ランダム・ウォークFMがシステムで支配的な場合、発振器自体に機械的衝撃、振動、温度変動が生じているために、キャリア周波数にランダム・シフトが起きている可能性が高いといえます。

フリッカ18FM雑音は、fj－3に従います。フリッカは興味深いプロセスで、まだよく理解されていませんが、因果律に関係しているようです。実際的には、フリッカFMが支配的な場合、発振器自体に何か基本的な問題がある可能性が高いといえます。フリッカFMはあらゆる発振器に存在しますが、通常は白色ノイズに比べて無視できます。

白色FM雑音は、fj－2に従い、高Qフィルタの特性を持つ別の共振デバイスにロックされた水晶などのスレーブ発振器を使用するクロックで一般的に見られます。

フリッカ位相変調（PM）雑音は、fj－1に従います。フリッカFMと同様、フリッカPMは共振子の物理的動作に関連付けられますが、電子回路の雑音の影響である可能性が高いといえます。高Q発振器の場合でも、信号レベルを上げるために標準的に用いられる増幅器の影響で一般的に見られます。フリッカPMは、トランスミッタで一般的に用いられる周波数逓倍器からも生じます。フリッカPMを減らす最も簡単な方法は、発振器回路向けに低雑音増幅器を設計することです。

白色PM雑音はフラットなバックグランドfj0であり、電子回路の雑音から生じます。通常は、抵抗、インダクタ、増幅器、ダイオードなどで生じる熱雑音に起因します。白色雑音は帯域幅が広いので、狭帯域フィルタを使って減らすことができます。

位相雑音解析：位相スペクトラム密度[Sj（fj）]位相雑音解析19は、位相検波器を使って搬送波を除去することにより、信号の位相雑音だけを残します。下の図では、基準クロックと被試験クロックをミキシングしています。基準クロックの相対位相は、位相シフタにより、被試験クロックと直交する（π/2）ように保たれています。ローパス・フィルタを通った出力はV（t）≒Kjsin（j（t））となります。ミキサの帯域幅内では、基準クロックと被試験クロックとの位相差は小さく（Dj << 1ラジアン）、Kjsin（j（t））≒Kj（t）（ここでKjは位相／電圧変換係数で、単位はV/ラジアン）です。Kjで除算することにより、位相雑音項[j（t）]が残ります。シグナル・アナライザは、位相雑音を位相スペクトラム密度[Sj（fj）]に変換します。

図30. 位相雑音解析

被試験クロック

sin(2πƒct + ϕ(t))

理想クロック

sin(2πƒct + ϕ0)sin(2πƒct + 1/2π)

Sϕ(ƒϕ)

ϕ(t)

シグナル・

アナライザ

LNA

ϕ

Sϕ(ƒϕ) = ∆ϕ2

rms (ƒϕ) [ rad2/Hz]∆ƒϕ

22

位相雑音と電圧雑音この時点で、前に戻って位相雑音と電圧雑音の違いについて確認してみましょう。まず、Sv（f）を電圧スペクトラム密度とします。

電圧周波数密度Svの2乗は、スペクトラム・アナライザの出力です。これには振幅と位相の両方の雑音が含まれます。Sj（fj）には位相雑音だけが含まれます。

このため、これは信号パワーの分布だけに影響し、全信号パワーには影響しません。位相雑音が存在しない場合、電圧雑音は発振器高調波周波数のインパルス関数の列です。

位相雑音が加わると、インパルス関数の幅が広がり、振幅が小さくなるため、全パワーは変わりません。定性的な結果としては、位相雑音が大きいほど、線幅は広がり、信号振幅は小さくなります。

図31のフェーザ・ダイアグラムに上記のまとめを示します。キャリアはキャリア周波数でフェーザの周りを回転します。電圧雑音は信号に対してベクトル的に加算されます。電圧雑音の寄与のうち、キャリア・ベクトルに平行な成分は振幅雑音、垂直な成分は位相雑音を引き起こします。パワーはオームの法則12によって電圧に関連付けられており、位相には関係しません。

発振器は、キャリアとその高調波から遠い周波数以外では、位相雑音に支配され、位相雑音解析は電圧雑音解析よりも何桁も感度が高いので、クロックの解析は位相雑音（オフセット）周波数ドメインfj＝f－fcで実行した場合に最も正確になるのが普通です。

図31. フェーザ・ダイアグラム

Sv (ƒ) = ∆v2

rms (ƒ) [ V2/Hz]∆ƒ

Sϕ(ƒϕ) = ∆ϕ2

rms (ƒϕ) [ rad2/Hz]∆ƒϕ

Im (v)

∆Vnoise

Vcarrier

Re (v)

2πƒct

∆ϕ

23

クロックのジッタ：単側波帯雑音スペクトラムL（fj）発振器雑音を解析するもう1つの方法は、単側波帯（SSB）雑音スペクトラムL（fj）を抽出することです。電圧スペクトラム密度[Sv（f）]の各単位がキャリア・パワーで除算され、その単位とキャリアの周波数差f－fcの関数として対数でプロットされます。

スペクトラム・アナライザの中には、図32に示すようなSSBスペクトラムを抽出するソフトウェアを備えたものが少なくありません。

図32. 周波数ドメイン信号から抽出されたSSB

SSBスペクトラムと位相スペクトラム密度SSBスペクトラムと位相スペクトラム密度は同じものであるという誤解が広く見られます。L（fj）はSj（fj）でなくSv（f）から導出されるので、違いは明らかですが、ここで少しL（fj）とSj（fj）の類似点について見てみましょう。図33では、オームの法則を使ってパワーを電圧に変換しています（P＝v2/R）。共通項は打ち消し合い、電圧スペクトラム密度[Sv（f）]が現れます。最後のステップで、振幅雑音が無視できると仮定すると、電圧雑音はフェーザ・ダイアグラムでキャリアに垂直な成分だけに寄与します。すなわち、振幅雑音が0であるという制限の下でのみ、SSBスペクトラムは位相スペクトラム密度の1/2に等しくなります。

一見した印象と異なり、L（f）、Sv（f）、Sj（fj）の各項の次元は一致します。ラジアンとデシベルは、メートル、キログラム、秒、クーロンなどと同じ意味での次元は持ちません。dBcとラジアンは単に参考のために記されているだけで、次元には無関係です。

図33. SSBスペクトラムと位相スペクトラム密度

log(P)

log(L(ƒ))

log(ƒ–ƒc)

ƒc ƒ

1 Hz

Im (v)

∆Vnoise

Vcarrier

Re (v)

2πƒct

∆ϕ

L(ƒ) = 1 ∆P (ƒϕ )

2Pc ∆ƒϕ

=1 1/2 ∆v 2

noise rms /R=

1 ∆v 2noise rms

∆ƒϕ v 2carrier /R 2∆ƒϕ v 2

carrier

=∆v 2

rms= 1/2 S v (ƒ)

2∆ƒ

≈∆ϕ 2

rms= 1/2 Sϕ(ƒϕ )

2∆ƒϕ

L(ƒ) = [dBc/Hz] = 1/2 S v (ƒ) [dBc/Hz] ≈ 1/2 Sϕ(ƒϕ ) [ rad2/Hz]

L(ƒ) =1 ∆P(ƒ)

=1つの位相変調側波帯のパワー密度 [ dBc2/Hz]2PC ∆ƒ キャリア・パワー

24

基準クロックの品質解析

位相雑音とジッタ電圧、振幅、位相雑音の間の関係についてはわかったので、今度はジッタの位置付けについて考えてみましょう。ジッタは「デジタル信号の有意瞬間の理想的な時間位置からの短期的な位相変動」であることを思い出してください。位相雑音は、デジタル信号の位相の理想位相からのずれを表す時間の連続関数[j（t）]です。ジッタとは、ロジック信号がしきい値と交わる実際の時間と理想時間との離散的な差[fn]です。

したがって、ジッタは各しきい値において位相雑音に比例します。

ジッタ[fn]は、ここに示すように秒単位で表すことも、最後の行のキャリア周波数を除いてラジアンで表すことも、最後の行のキャリア周波数と係数[2π]を除いてユニット・インターバルで表すこともできます。

位相スペクトラム密度からのRJの計算有用な結果として、位相スペクトラム密度からRJを計算できます。Sj（fj）は単位オフセット周波数あたりの平均位相偏移の2乗です。したがって、これをある帯域幅にわたって積分し、結果の平方根を取ることにより、RJのガウス分布の幅[s]が得られます。

ジッタは離散的ですが、RJは連続体から導出できます。そのランダムな性質より、波形の任意の点での位相雑音の全体は、しきい値におけるものと同一です。位相雑音解析の帯域幅は位相雑音アナライザの位相検波器の帯域幅によって制限されます。シリアル・データの場合、RJはシステムのナイキスト周波数を上限として指定されます。

図34. RJは連続位相スペクトラム密度を目的の帯域幅で積分することによって得られる

クロックを評価する方法の背後には、重要な歴史的動機があります。位相雑音解析をはじめ、確立されている方法の多くは、高速シリアル・データ・システムのクロック品質解析における堅固な基礎となります。

基準クロックの品質解析クロックの品質は、どの観点から見るかによって異なります。p-p位相ジッタ、周期ジッタ、サイクル間ジッタといった従来のクロック仕様は、クロックの品質の指標とはなりますが、本当に重要な唯一の問題、すなわち「このクロックは現在設計中のシステムで動作するか」という疑問に答えることはできません。重要なのはエラーの原因となるジッタだけであり、すでに見たように、与えられたシステムでエラーの原因となるジッタ周波数の範囲は、テクノロジーごとに異なります。与えられたアプリケーションに対するクロックの評価は、まずデータシートを見ることから始まります。

Φn = tn – nT

ϕ(tn)=

2πƒc

ƒ1 ƒ2 周波数 (Hz)

Sϕ(fϕ)[ラジアン2/Hz]

ƒ2 ∆ϕ 2rms (ƒ)

σ = √ ∫ dƒƒ1

∆ƒ

ƒ2

= √ ∫ Sϕ(ƒ) dƒ ≈ƒ1

ƒ2√ ∫ 2L(ƒ) dƒƒ1

25

歴史的な基準クロックの仕様位相／周期／サイクル間ジッタの定義は次のとおりです。

位相ジッタ：理想クロックからの位相変動を累積した結果∆tphase (n) = t(n) – nT

周期ジッタ：理想周期からのクロック・サイクルの変動∆tperiod (n) = [t(n) – nT] – [t(n–1) – (n–1)T] = t(n) – t(n–1) – T

= ∆tphase (n) – ∆tphase (n–1)

サイクル間ジッタ：隣接クロック周期の変動∆tcyc-cyc (n) = [t(n+1)) – t(n)] – [t(n) – t(n–1)] = t(n+1) – 2t(n) + t(n–1)

= ∆tperiod (n) – ∆tperiod (n–1)

位相ジッタfnは累積ジッタと同じであり、通常「ジッタ」といえばこれを指します。データシートでは、これらの値はp-p値で表されることが多く、明確に定義された値ではありません。クロック品質を比較する際には、これらは定性的な指標となる単一の値として使用できます。rms値が記載されている場合もあります。これらは明確に定義された値であり、やはり定性的な指標となります。

以前からデータシートに記載されてきたクロック品質指標の中で最も有用なのは、位相雑音スペクトラムです。クロックがアプリケーションに適するかどうかを判断する簡単な方法は、位相雑音スペクトラムにマスク・テストを適用することです。位相雑音がマスクの下に収まることを要求することで、さまざまなオフセット周波数バンドでの位相雑音の大きさを制限できます。

シリアル・データ・システムでのTJ（BER）の推定にRJとDJが用いられることを受けて、一部のクロック・ベンダはRJとDJの記載を始めました。位相雑音スペクトラムにマスク・テストを適用するのと同様の考え方で、RJとDJを使って、与えられたアプリケーションにおけるTJ（BER）へのクロックからの最大寄与を簡単に推定できます。クロックDJは、周期的ジッタ（PJ）とデューティ・サイクル歪み（DCD）の組み合わせです。ほとんどの場合、基準クロックはDCDを示さないので、DJはPJだけで表されます。

いずれの場合も、特定のアプリケーションでクロックが使用できるかどうかを判定するには、トランスミッタ／レシーバのクロック・リカバリ機能のワースト・ケース応答仕様のモデルを適用する必要があります。

クロック・データシートに記載される数値表1に、1 Gb/s以上のシリアル・データで使用されるクロックのデータシートに記載される代表的な値の範囲を示します。

表1. クロック・データシートの代表的な値の範囲

数値 代表的な値（アプリケーションにより異なる）

サイクル間ジッタ 30～150 ps

位相ジッタ 30～80 ps

p-pジッタ（測定サイクル数の指定なし） 20～50 ps

ジッタ分布全体のrms 2～5 ps

指定された帯域幅内のrmsランダム位相ジッタ 0.3～4 ps

キャリアを基準とした位相雑音（指定されたオフセット周波数での） －100～－80 dBc/Hz

rms RJ 0.3～2 ps

DJ（DJ（p-p）かDJ（dd）かの指定なし） 0.1～1 ps

TJ（10-12） 3～40 ps

26

リアルタイム・オシロスコープでのTIE解析リアルタイム・オシロスコープは、タイム・インターバル・エラー（TIE）の解析に最適なツールです。最初に信号が捕捉され（図のいちばん上のトレース）、次にその信号の電圧レベルでの値が収集されることによって、TIEデータ[{tn}]が得られます。実際のデータはきわめて高速なADCから得られるので、真のアナログではありません。正確な交差時間は、レベルの前後の2つのデータ・ポイントの組から補間する必要があります。オシロスコープの帯域幅が十分（通常はデータ・レートの3倍以上）の場合は、補間によって生じる不確かさは無視できます。

TIEデータがあれば、位相ジッタ・ヒストグラム（PDFの尺度）が容易に抽出でき、ジッタ・トレンドj（tn）をプロットできます。離散ジッタ・トレンドj（tn）と、位相雑音j（t）の連続タイム・ドメイン表示とは異なります。ジッタ・スペクトラムは、離散データ・セット[{tn}]に0を補って離散フーリエ変換20を適用するという一般的な手法によって計算できます。この場合も、ジッタ・スペクトラム（交差時間のフーリエ変換）と位相雑音スペクトラム（位相雑音のフーリエ変換）とは異なります。

図35. リアルタイム・オシロスコープでのTIE解析

タイム・インターバル・エラー・データセットに対するジッタ解析TIEデータセット[{t（n）}]からは、位相／周期／サイクル間ジッタを容易に抽出できます。

∆tphase (n) = max (または rms) { t(n) – nT }∆tperiod (n) = max (または rms) { [t(n) – nT] – [t(n–1) – (n–1)T] = t(n) – t(n–1) – T }∆tcyc-cyc (n) = max (または rms) { [t(n+1) – t(n)] – [t(n) – t(n–1)] }

また、RJとDJ21も抽出できます。

タイム・インターバル・エラー解析ジッタ解析におけるTIEデータの威力は絶大です。トランスミッタ／レシーバのワースト・ケース伝達特性が与えられれば、デジタル信号処理22（DSP）の手法が安全に使用できます。例えば、次の2次のPLL伝達関数があるとします。

これをTIEデータに適用することで、システムのTJ（BER）に対してクロックから加わるRJとDJを求めることができます。

信号

ヒストグラム

スペクトラム

トレンド

ω3dB = ωn√ 1 + 2ζ2 + √ (1 + 2ζ2)2 + 1

H(s) = 2sζωn + ωn

2

s2 + 2sζωn + ωn2

27

実際には、TIEデータの収集に使用するオシロスコープは、信号を表現するのに十分な帯域幅を持ち、確度を保証するのに十分な量のデータを供給できるメモリ長を備えている必要があります。

TIEを使う方法の最大の問題点は、リアルタイム・オシロスコープの信号品質です。リアルタイム・オシロスコープは柔軟性において最も優れたツールであることは間違いありませんが、忠実度においては等価時間サンプリング・オシロスコープに及ばず、感度においては位相雑音アナライザよりもはるかに劣っています。

リアルタイム・オシロスコープでのTIE解析（例：スペクトラム拡散クロック）多くの規格では、特定の周波数にEMIを集中させないため、スペクトラム拡散クロックの使用しています。スペクトラム拡散クロック（SSC）とは、単にクロックを低周波変調したものです。

図36に示すのは、2.5 Gb/sの信号に33 kHzの三角波変調を加えたものです。上の2つの図は、信号に対するスペクトラム拡散クロックの影響を示します。左上のアイ・ダイアグラムでは交差点が不明瞭になっており、右上のジッタ・トレンドには三角波変調が示されています。オシロスコープ内蔵のソフトウェアを使って23、レシーバPLLのモデルをTIEデータに適用することにより、下の2つの図が得られます。これより、回復されたクロックがスペクトラム拡散クロックから生じるジッタをトラッキングすることにより、アイが開いた形を示すことがわかります。

図36. リアルタイム・オシロスコープによるTIE解析

位相雑音解析クロック信号の徹底した解析にはフェムト秒の確度が必要ですが、これを実現できるのは位相雑音アナライザだけです。位相雑音解析には、周波数ドメイン[Sj（fj）]とタイム・ドメインj（t）の2つの主要な測定があり、この中に位相検波器の帯域幅内にあるクロックのすべての位相情報が含まれます。

スペクトラム拡散クロックによる信号

ジッタ・トレンド

＋PLL伝達関数

ジッタ・トレンド

28

位相雑音アナライザでのRJ解析位相雑音アナライザでRJを解析することにより、2つの重要な目標が達成されます。第1に、RJスペクトラムを積分することにより、対応するRJガウス分布の幅が目的の帯域幅内で抽出できることです。

第2に、Sj（fj）のべき級数の挙動を解析することにより、RJの主要な原因を分離できることです。

図37. 位相雑音アナライザのRJ解析

位相雑音アナライザでのPJPJは位相雑音スペクトラムに鋭いスプリアスをもたらします。PJ周波数を知ることは、問題の診断に非常に役立ちます。タイム・ドメイン表示には、RJとPJの組み合わせによって交差点が不明瞭になり、エラーが生じることが示されます。また、一部の仕様への適合に必要なクロックDJの抽出にも使用できます。

図38. 位相雑音アナライザのPJ

ƒ2

σ = √ ∫Sϕ(ƒ) dƒƒ1

定数nSϕ(ƒϕ) = Σ

ƒϕn

Sϕ(ƒ)のスプリアス PJの周波数と振幅を分離

オフセット周波数ドメイン： タイム・ドメイン：

ϕ(t)からのジッタ・ヒストグラムTJ(BER)に対するPJの影響を評価

29

位相雑音解析の帯域幅制限位相雑音アナライザの帯域幅、すなわちSj（fj）の帯域幅は、位相検波器の帯域幅に制限されます。このため、RJ測定には、ほとんどのシリアル・データの仕様で要求されているナイキスト周波数までのRJの寄与を含めることができません。この制限は念頭に置いておく必要がありますが、通常は問題になることはありません。位相雑音は、その逆べき法則の性質からわかるように、オフセット周波数とともに急激に減少します。位相検波器の帯域幅より上の白色雑音を積分したものは、キャリア付近のRJに比べて無視できる大きさにしかなりません。いずれにせよ、位相検波器の帯域幅制限まで無視できない大きさの白色ノイズがある場合、発生するRJはどのような仕様も超えてしまうはずです。

同じ問題が、PJスプリアスに対しても発生します。位相検波器の帯域幅は、衝撃や振動といった発振器自体の問題によるスプリアスを観察するには十分ですが、クロック回路や電源スイッチングの混入などから生じるすべてのスプリアスを検出するには十分でない可能性があります。

図39. 帯域幅は位相検波器の帯域幅に制限される

PLL応答のエミュレーション図40は、PLL応答関数を位相雑音信号[j（t）]に直接適用した結果を示します。ジッタ伝達関数は、クロック・リカバリを適用した後に残るものです。H（s）をクロック・リカバリ伝達関数とすると、1-H（s）がジッタ伝達関数です。ジッタ伝達関数を位相雑音スペクトラムに適用することにより、システムに影響する位相雑音だけが残ります。低周波ジッタが抑圧される様子を見ることができます。BERに影響する位相雑音だけを解析できるのは非常に便利です。

図40. PLL応答関数を位相雑音信号j（t）に直接適用した結果

ジッタ伝達関数あり

ジッタ伝達関数なし

30

TIEと位相雑音解析の利点と欠点位相雑音解析には他にもいくつかの利点があります。第1に、RJをさまざまな帯域幅で解析して、その原因を突き止めることができます。第2に、周期的ジッタを位相雑音スペクトラムのスプリアスとして容易に識別できます。第3に、位相雑音信号j（t）に数学的フィルタを直接適用することにより、クロックに対するトランスミッタとレシーバの応答を観察できます。

欠点としては、位相雑音解析が帯域幅制限されていることが挙げられます。位相雑音アナライザの入力信号帯域幅はリアルタイム・オシロスコープの場合よりもはるかに大きくできますが、オフセット周波数が位相検波器の帯域幅（通常50 MHz程度）によって制限されます。TIEデータセットは、ナイキスト周波数までの帯域幅をカバーしますが、下限はオフセット周波数によって制限されます。オフセット周波数は、リアルタイム・オシロスコープの場合はメモリ長、等価時間オシロスコープの場合はサンプリング・レートに依存します。

注意すべきこととして、位相雑音アナライザはクロック信号に対してしか使用できません。データ信号を解析するには、帯域幅が広く、きわめて平坦なジッタ伝達関数を持つクロック・リカバリ回路に信号を通しておく必要があります。

位相雑音解析の方がはるかに低いノイズ・フロアを示します。

● TIEはほぼ無制限の柔軟性を持ちます。● どちらもPJを測定して識別できます。● 位相雑音解析はさまざまな周波数バンドでRJを測定できます。● TIEはナイキスト周波数までのRJを測定できます。● 位相雑音解析は最低1 HzまでのRJを測定できます。● どちらもトランスミッタ／レシーバ応答モデルを適用できます。● 位相雑音解析はクロック信号にしか適用できません。

クロック・ジッタ解析のツール以下のリストでは、クロック・ジッタ解析のための具体的な機器を、位相雑音アナライザとオシロスコープの比較に重点をおいて紹介します。

位相雑音アナライザ：SSA● Agilent E5052Aシグナル･ソース･アナライザ＋精密クロック・ジッタ解析ソフトウェア、E5001A、SSA-J

リアルタイム・オシロスコープ● Agilent 80000シリーズInfiniiumオシロスコープ＋E2688Aシリアル・データ解析およびEZJIT＋ソフトウェア

等価時間サンプリング・オシロスコープ：DCA● Agilent 86100C Infiniiumデジタル・コミュニケーション・アナライザ、DCA-J

スペクトラム・アナライザ● Agilent E4440シリーズPSA

各クロック・ジッタ解析機器の機能オシロスコープと位相雑音アナライザで実行される測定の間の基本的な違いとして、すでに説明した帯域幅の問題の他に、ノイズ・フロアとダイナミック・レンジがあります。

図41. 各機器のジッタ測定範囲

E5052A SSA

DCA-J

リアルタイム・オシロスコープ

10 uUI 100 uUI 1 mUI 10 mUI 0.1 UIRJ

31

位相雑音アナライザであるAgilentのE5052Aシグナル･ソース･アナライザ（SSA）は、ジッタ・ノイズ・フロアが最も低くなっています24。その値は数10フェムト秒程度で、Agilent 86100C DCA25よりも1桁下です。一方、Agilent DSO81304Bリアルタイム・オシロスコープ21のノイズ・フロアはこれら2機種よりも高くなります。

SSA ≒ 10 fs < 等価時間オシロスコープ≒ 300 fs < リアルタイム・オシロスコープ≒ 2 ps

ダイナミック・レンジ（ジッタ・シーリング）の方は、さまざまな理由から、これとは逆の順序になります。リアルタイム・オシロスコープのダイナミック・レンジは、ほぼ任意の大きさになります。DCAで測定できるジッタは、技術的な制限により、UIの数分の1程度に制限されます。位相雑音アナライザSSAの測定範囲は、内部VCOの安定度のために、約10 mUIに制限されます。

リアルタイム・オシロスコープ≒数UI > 等価時間オシロスコープ≒1/4 UI > SSA ≒ 8 mUI

クロック・ジッタに関する結論シリアル・データ・システムで用いられる埋込みクロックでは、BERに対するジッタの影響を減らすために、まずトランスミッタ側で狭帯域幅のクロック逓倍器を使用することで送信データのジッタを減らし、次にレシーバ側で広帯域場のクロック・リカバリ回路を使用します。これにより、レシーバはデータのジッタの多くをトラッキングします。

シリアル・データの場合、クロック・ジッタ解析の最大の目標は、基準クロックのジッタがシステムのビット・エラー比（BER）に与える影響を知ることです。最も正確な方法は、ワースト・ケース・トランスミッタ／レシーバの伝達関数をクロックに適用して、発生するクロックRJ/DJを測定することです。これらを他のシステム・コンポーネントのRJ/DJと組み合わせることにより、最大システムTJ（BER）を予測でき、システムの4つの主要コンポーネントであるトランスミッタ、伝送チャネル、レシーバ、基準クロックの間でジッタ・バジェットを分配できます。

シリアル信号でのジッタ伝達－ツールAgilentでは、シリアル・データ・システムのジッタ解析のための豊富なツール・セットを提供しています。

図42. シリアル・データ・システム用のジッタ解析ツール

シリアル・データ

分配クロックの場合は 点線を接続

パラレル出力 パラレル入力

基準クロック

チャネル RxTx

Agilent物理層テスト・システム

Agilent 86100C DCA-J

Agilent E5052A SSA-J Agilent N4903A J-BERT

参考文献

1. NIST Technical Note 1337, "Characterization of Clocks and Oscillators," edited by D.B. Sullivan, D.W.Allan, D.A. Howe, F.L. Walls, 1990.

2. For a general reference, see Howard Johnson, High speed signal propagation：advanced black magic,Prentice Hall, 2003; H.W. Johnson and M. Graham, High Speed Digital Design, Prentice Hall, 1993.

3. Ransom Stephens, "The rules of jitter analysis," http://www.analogzone.com/nett0927.pdf, 2004;Ransom Stephens, "Analyzing Jitter at High Data Rates," IEEE Communications Magazine, vol. 42, no. 2,February 2004, pp. 6-10; Agilentアプリケーション・ノート、"Jitter Fundamentals：Agilent 81250ParBERT Jitter Injection and Analysis Capabilities"、カタログ番号5988-9756EN、2003.

4. Eugene Butkov, Mathematical Physics, Addison-Wesley, 1968.

5. See any standard probability and statistics text, for example, Anthony J. Hayter, Probability andStatistics For Engineers and Scientists, 2nd ed. Brooks/Cole Publishing, 2002.

6. Ransom Stephens、"Jitter analysis：The dual-Dirac model, RJ/DJ, and Q-scale"、Agilentホワイトペーパー、カタログ番号5989-3206EN、2005.

7. T11.2 / Project 1230 / Rev 10, "Fibre Channel - Methodologies for Jitter Specification," www.t11.org,1999.

8. W. P. Robins, Phase Noise in Signal Sources Theory and Applications, Peter Peregrinus Ltd., 1982.

9. F.M. Gardner, Phaselock Techniques 3rd Edition, New York：Wiley & Sons, 2005; Dan Wolaver, Phase-locked Loop Circuit Design, Prentice-Hall, 1991.

10. William R. Eisenstadt, Bob Stengel, Bruce M. Thompson, Microwave Differentical Circuit Design UsingMixed-Mode S-Parameters, Artech House Publishers, 2006.

11. Behzad Razavi （editor）, Monolithic Phase-Locked Loops and Clock Recovery Circuits Theory andDesign, Wiley-IEEE Press, 1996.

12. John David Jackson, Classical Electrodynamics 3rd Edition, John Wiley & Sons, Inc., 1999.

13. L.D.Landau and E.M.Lifshitz, Statistical Physics, Part 2, 3rd ed., Pergamon Press, 1980.

14. Emad Hegazi, Jacob Rael, Asad Abidi, The Designer's Guide to High-Purity Oscillators, Springer, 2004;George D. Vendelin, Design of Amplifiers and Oscillators by the S-Parameter Method, John Wiley andSons, 1990;

15. Alan M. Kadin, Introduction to Superconducting Circuits, Wiley-Interscience, 1999.

16. Burkhard Schiek, Heinz-Juergen Siweris, Ilona Rolfes, Noise in High-Frequency Circuits and Oscillators,Wiley-Interscience, 2006.

17. J.A. Barnes and D.W. Allan, "A Statistical Model of Flicker Noise," Proc. IEEE, vol. 43, pp. 176-178,February 1966; D. Halford, "A General Mechanical Model for ¦f¦a Spectral Density Random Noise withSpecial Reference to Flicker Noise 1/¦f¦," Proc. of the IEEE, vol. 56, no. 3, March 1968, pp. 215-258;Sullivan, D. B., et al. （eds.）, Characterization of Clocks and Oscillators, National institute of Standardsand Technology Technical Note 1337, National institute of Standards and Technology, Boulder, CO80303-3328; R.B. Blackman and J.W. Tukey, The Measurement of Power Spectra, New York：Dover,1958.

18. J.A. Barnes and D.W. Allan, "A Statistical Model of Flicker Noise," Proc. IEEE, Vol. 43, pp. 176-178,February 1966; Chase P. Hearn, "The role of amplitude-to-phase conversion in the generation ofoscillator flicker phase noise," NASA technical memorandum, 1985.

19. Kroupa, V. F. （ed.）, Frequency Stability：Fundamentals and Measurement, IEEE Press, New York, 1983;Hewlett-Packard, "Precision Frequency Measurements," Application Note 116, July 1969; P.F. Panter,Modulation, Noise, and Spectral Analysis, McGraw-Hill, New York, 1965.

20. William H. Press, et al., Numerical Recipes in C＋＋ The Art of Scientific Computing, Cambridge UniversityPress, 2002.

21. Agilentアプリケーション・ノート、" EZJIT Plusソフトウェアによるジッタの解析"、カタログ番号5989-3776JAJP, 2005.

22. Emmanuel Ifeachor and Barrie Jervis, Digital Signal Processing：A Practical Approach, Addison-Wesley,1993.

23. Agilentデータシート、『E2688A/N5384A Infiniium 54830/54850用クロック・リカバリ機能内蔵ハイスピード・シリアル・データ解析ソフトウェア』、カタログ番号5989-0108JA、2006.

24. Agilentテクニカル・オーバビュー、『E5052A信号源アナライザとE5001A SSA-Jソフトウェアによるフェムト秒分解能の高精度クロック・ジッタ解析』、カタログ番号5989-5040JAJP、2006.

25. Agilentプロダクト・ノート、86100C-1、『86100C DCA-Jを用いた正確なジッタ解析』、カタログ番号5989-1146JA、2006.

January 15, 2007

5989-5718JAJP0000-00DEP

アジレント・テクノロジー株式会社本社〒192-8510 東京都八王子市高倉町9-1

計測お客様窓口受付時間 9:00-19:00（土・日・祭日を除く）FAX、E-mail、Webは24時間受け付けています。

TEL■■ 0120-421-345(042-656-7832)

FAX■■ 0120-421-678(042-656-7840)

Email contact_japan@agilent.com

電子計測ホームページwww.agilent.co.jp

●記載事項は変更になる場合があります。ご発注の際はご確認ください。

Copyright 2007アジレント・テクノロジー株式会社