FEUILLE D'EXERCICES : Logique séquentielle.

Exercices logique séquentielle – V1.31 1/30Lycée Jules Ferry – Versailles - CRDEMA 2007 - 2008

FEUILLE D'EXERCICES : Logique séquentielle.

TABLE DES MATIERES :

1 FONCTION DECOMPTEUR ASYNCHRONE A BASCULE D................................................................................... 2

2 FONCTION COMPTEUR ASYNCHRONE A BASCULE D ........................................................................................ 3

3 FONCTION COMPTEUR ASYNCHRONE MODULO 5 A BASCULE D................................................................... 4

4 FONCTION COMPTEUR ASYNCHRONE MODULO 10 A BASCULE D................................................................. 5

5 FONCTION "REGISTRE A DECALAGE". .................................................................................................................. 6

6 ETUDE DU "COMPTEUR A ANNEAU"....................................................................................................................... 8

7 ETUDE DU "COMPTEUR DE JOHNSON". ................................................................................................................. 9

8 FONCTION COMPTEUR ASYNCHRONE MODULO X A BASCULES JK". ........................................................ 10

9 FONCTION COMPTEUR ASYNCHRONE MODULO 10 A BASCULE JK............................................................. 11

10 FONCTION "DIVISION DE FREQUENCE". ............................................................................................................. 12

11 FONCTION ASYNCHRONE A BASCULE JK. .......................................................................................................... 14

12 ETUDE D’UN COMPTEUR BINAIRE. ....................................................................................................................... 15

13 ETUDE DE COMPTEURS . .......................................................................................................................................... 17

14 ASSOCIATIONS DE COMPTEURS MODULO 10..................................................................................................... 19

15 FONCTION "COMPTEUR A MODULO DEFINI PAR CABLAGE". ...................................................................... 20

16 ETUDE D’UN COMPTEUR-DECOMPTEUR A PRECHARGEMENT. ................................................................... 22

17 COMPARER DES CHRONOGRAMMES SYNCHRONES ET ASYNCHRONES. .................................................. 25

18 ANNEXE ........................................................................................................................................................................ 27

HEF4518B DUAL BCD COUNTER ............................................................................................................................................ 2774HC/HCT393 DUAL 4-BIT BINARY RIPPLE COUNTER............................................................................................................... 2774HC/HCT193 PRESETTABLE SYNCHRONOUS 4-BIT BINARY UP/DOWN COUNTER ......................................................................... 2874HC/HCT4040 12-STAGE BINARY RIPPLE COUNTER ................................................................................................................... 2974HC/HCT163 PRESETTABLE SYNCHRONOUS 4-BIT BINARY COUNTER ........................................................................................ 30


1 FONCTION DECOMPTEUR ASYNCHRONE A BASCULE D

Schéma structurel : 1. Le fonctionnement de ces bascules est-il synchrone ou asynchrone ? Argumenter votre réponse.

2. Tracer les chronogrammes des sorties Qa, Qb et Qc (à l’état initial, Qa=Qb=Qc= "0").

3. Convertir en décimal les trois bits binaires Qc, Qb et Qa en prenant Qa pour bit de poids faible.

4. Quelle est la fonction réalisée ?

5. Donner le modulo du compteur

Qaa

HC1

1DQbb

C1

1DQcc

C1

1D

0

1

t

0

1

t

0

1

t

0

H1

t

t

Qa

Qb

Qc

NQD 0


2 FONCTION COMPTEUR ASYNCHRONE A BASCULE D

Schéma structurel : 1. Le fonctionnement de ces bascules est-il synchrone ou asynchrone ? Argumenter votre réponse.

2. Tracer les chronogrammes des sorties Qa, Qb et Qc (à l’état initial, Qa=Qb=Qc= "0").

3. Convertir en décimal les trois bits binaires Qc, Qb et Qa en prenant Qa pour bit de poids faible.

4. Quelle est la fonction réalisée ? Comparer ce schéma structurel avec celui de l’exercice précédent et conclure sur l’incidence de la fonction réalisée.

5. Donner le modulo du compteur

Qaa

HC1

1DQbb

C1

1DQcc

C1

1D

0

H1

t

0

1

t

Qa

0

1

t

Qb

0

1

t

Qc

tNQD 0


3 FONCTION COMPTEUR ASYNCHRONE MODULO 5 A BASCULE D

1. Donner la table de vérité de l’opérateur logique (/R = f (Qa, Qc))2. Quel est le role de l’entrée /R ?A quel niveau est elle active ? Cette entrée est dite prioritaire, qu’entendez vous par

là ?3. Tracer les chronogrammes des sorties Qa, Qb, Qc et /R (à l’état initial, Qa=Qb=Qc= "0").4. Convertir en décimal les trois bits binaires Qc, Qb et Qa en prenant Qa pour bit de poids faible.5. Quelle est la fonction réalisée ?


4 FONCTION COMPTEUR ASYNCHRONE MODULO 10 A BASCULE D

1. Donner la table de vérité de l’opérateur logique (R = f (Q1, Q3))2. Quel est le rôle de l’entrée R ? A quel niveau est elle active ?3. Tracer les chronogrammes des sorties Q0, Q1, Q2, Q3 et R (à l’état initial, Q0=Q1=Q2=Q3= "0").4. Convertir en décimal les trois bits binaires Q0, Q1, Q2 et Q3 en prenant Q0 pour bit de poids faible.5. Quelle est la fonction réalisée ?


5 FONCTION "REGISTRE A DECALAGE".

Le schéma structurel pourrait être réalisé à partir du circuit logique CD4013A ou d’un 74LS374

Schéma structurel :

Construire le chronogramme de cette structure demande d’avoir à l’esprit que tout opérateur introduit un temps de latence entre le moment de la commande et celui où le résultat aboutit en sortie. Ce temps est appelé temps de propagation. Or ici les entrées de commandes sont actionnées simultanément. Lors d’un front montant de CL un opérateur voit donc l’état de l’opérateur qui le précède avant que celui-ci n’ait eu le temps de changer d’état. Ce principe étant admis vous pouvez construire successivement les chronogrammes de Q0, Q1,…, Q6 et Q7.

Chronogrammes en page suivante

D

CL

Q0

1D

C1

Q1

1D

C1

Q2

1D

C1

Q3

1D

C1

Q4

1D

C1

Q5

1D

C1

Q6

1D

C1

Q7

1D

C1


t

t

t

t

D 1 0

Q0 1 0

Q1 1 0

Q2 1 0

ms0 0,2 0,4 0,6 0,8 1 1,2 1,4 1,6 1,8 2 2,2 2,4 2,6 2,8

tCL 1 0

t

t

t

Q3 1 0

Q4 1 0

Q5 1 0

t

t

Q6 1 0

Q7 1 0


6 ETUDE DU "COMPTEUR A ANNEAU".

Schéma structurel.

1. Tracer les chronogrammes de Q0, Q1 et Q2 (s'aider du mémotech pour la documentation du CD4013).

2. Exprimer la fréquence FQ0 en fonction de FH

3. Au vu des chronogrammes, indiquer le modulo de ce compteur.

0

1

t

0

1

t

0

1

t

0

H1

t

0

1

t

RAZ

Q0

Q1

Q2


7 ETUDE DU "COMPTEUR DE JOHNSON".

Schéma structurel.

1. Faire le même travail que précédemment (compteur en anneau) sur ce nouveau schéma.

2. Quelle différence existe-t-il entre ce schéma et le précédent ? Quelle en est la conséquence sur le modulo et la fréquence des signaux de sortie?

0

1

t

0

1

t

0

1

t

0

H1

t

0

1

t

RAZ

Q0

Q1

Q2


8 FONCTION COMPTEUR ASYNCHRONE MODULO X A BASCULES JK".

1. Sur quel front fonctionnent les bascules ?2. A quel niveau logique les entrées /R sont elles activent ?3. Compléter les chronogrammes de Qa, Qb, Qc et de /R (à l’état initial, Qa=Qb=Qc= "0").4. Donner un nom à cette structure (modulo) ?


9 FONCTION COMPTEUR ASYNCHRONE MODULO 10 A BASCULE JKOn désire réaliser un compteur asynchrone modulo 10 à l’aide de bascules JK activent sur front montant.

1. Réaliser le schéma permettant de réaliser ce compteur2. Tracer les chronogrammes des sorties Q0, Q1, Q2, Q3 et Raz (à l’état initial, Q0=Q1=Q2=Q3= "0").3. Convertir en décimal les quatre bits binaires Q3, Q2, Q1 et Q0 en prenant Q0 pour bit de poids faible.


10 FONCTION "DIVISION DE FREQUENCE".

Le schéma structurel est réalisé à partir du circuit logique HEF4027B

Schéma structurel.

Le circuit U2 est alimenté sous 0/5V.

1. Il vous appartient de câbler les broches repérées S et R de façon à inhiber la "mise à un" et à effectuer une "remise à zéro" de la sortie Us dès la mise sous tension du circuit. On utilisera le signal RAZ (cf chronogrammes).

Conditions initiales:

- la sortie Q de U2a est au niveau bas,

- la sortie Q de U2b est au niveau bas.

2. Sachant que Ucad est une ddp logique 0/5V de fréquence F=10KHz, représenter les

chronogrammes des grandeurs J , K, Q et Q (chronogrammes en page suivante) pour les deux bascules JK, mettant en évidence le fonctionnement de la structure. Et ceci pour 9 périodes de Ucad.

3. Déterminer la fréquence du signal de sortie, et préciser la division effectuée.


0

1

t

0

1

t

0

1

t

0

Ucad1

t

0

1

t

Qa

Qb/Us

bQ

aQ

0

1

t

RAZ


11 FONCTION ASYNCHRONE A BASCULE JK.

Le schéma structurel est réalisé à partir du circuit logique HEF4027B

Schéma structurel.

Tracer les chronogrammes des sorties Q1 et Q2.

JEC

Q11J C1

KE 1K Q1

Q21J C11K Q2

t

t

t

t

KE 1 0

C 1 0

Q1 1 0

Q2 1 0

µs0 4 8 12 16 20 24 28 32 36 40 44 48 52 56

tJE 1 0


12 ETUDE D’UN COMPTEUR BINAIRE.

Symbole :

1. En exploitant sa table de vérité ou sa représentation déterminer :

l’entrée et l’événement provoquant sa mise à zéro ;

l’entrée et l’événement provoquant le comptage ;

le modulo du comptage ;

le nombre mini possible en sortie ;

le nombre maxi possible en sortie.

2. Compléter les chronogrammes suivants :


t

t

t

t

NHD

RAZ 1 0

Q0 1 0

Q1 1 0

ms0 4 8 12 16 20 24 28 32 36 40 44 48 52 56

tH 1 0

t

Q2 1 0

Q3 1 0

t

t

t

t

Q5 1 0

Q6 1 0

t

Q7 1 0

Q8 1 0

?

tQ4 1 0

t

t

t

Q9 1 0

Q10 1

0Q11 1

0


13 ETUDE DE COMPTEURS .

Symboles :

1. Pour chacun des composants représentés ci-dessous, déterminer :

l’entrée et l’événement (0, 1 ou ) provoquant leur mise à zéro ;


et le modulo de comptage.

2. Compléter les chronogrammes suivants.

Procédure :

- En faisant attention aux événements de mise à zéro (RAZ) compléter le chronogramme du nombre de sortie NO.

- En déduire l'état de chaque ligne de sortie du compteur


tMR 1

0

ms0 4 8 12 16 20 24 28 32 36 40 44 48 52 56

tCP0 1 0

t

t

t

O0 1 0

O1 1 0

t

O2 1 0

O3 1 0

NODt?

tMR 1

0

ms0 4 8 12 16 20 24 28 32 36 40 44 48 52 56

tCP0 1 0

NODt11

t

t

t

O0 1 0

O1 1 0

t

O2 1 0

O3 1 0

4518

4520


14 ASSOCIATIONS DE COMPTEURS MODULO 10.

Schéma structurel.

ms0 4 8 12 16 20 24 28 32 36 40 44 48 52 56

t

t

t

t

MR 1 0

U0 1 0

U1 1 0

t/CP1 1 0

t

U2 1 0

U3 1 0

t

t

t

D0 1 0

D1 1 0

t

D2 1 0

D3 1 0

ND10 t4

NU10 t3

N10 t43

Travail demandé : tracer les chronogrammes ci-dessous


15 FONCTION "COMPTEUR A MODULO DEFINI PAR CABLAGE".

Schéma structurel.

Le schéma ci-dessus est celui d’un compteur dont le modulo est déterminé par câblage.

1. Pour IC1, déterminer :


l’entrée et l’événement provoquant la mise à zéro de son contenu.

2. Déterminer la première valeur du contenu remettant à zéro le compteur.

3. Enoncer la succession de nombres stables produits par ce compteur.

4. Compléter les chronogrammes sur la page suivante.

5. Proposer un nouveau câblage afin d’obtenir une fonction comptage modulo 12. Enoncer la suite des nombres stables produits par cette structure.


tH 1 0

N .

CT0 1 0

CT1 1 0

CT0 1 0

CT2 1 0

CT3 1 0R 1 0

ms0 4 8 12 16 20 24 28 32 36 40 44 48 52 56


16 ETUDE D’UN COMPTEUR-DECOMPTEUR A PRECHARGEMENT.

Symbole :

1. En exploitant sa table de vérité ou sa représentation déterminer :

l’entrée et l’événement provoquant sa mise à zéro ;


l’entrée et l’événement provoquant le décomptage ;

le modulo du décomptage et du comptage ;

l’entrée et l’événement provoquant le préchargement ;

les entrées de données pour le préchargement ;

la condition pour que RINC soit actif et l’état associé ;

la condition pour que RDEC soit actif et l’état associé.

2. Compléter les chronogrammes des deux pages suivantes :


ms0 4 8 12 16 20 24 28 32 36 40 44 48

t

t

t

t

t

t

RAZ 1 0

HINC 1 0

Q3 1 0

t

t

t

t

Q0 1 0

Q1 1 0

Q2 1 0

tNQD

?

CHARGE 1 0

RINC 1 0

RDEC 1 0

HDEC 1 0


CHARGE 1 0

t

t

RAZ 1 0

ms48 52 56 60 64 68 72 76 80 84 88 92 96 100 104

t

HINC 1 0

t

t

t

Q0 1 0

Q1 1 0

t

Q2 1 0

Q3 1 0

NQD t?

t

t

t

RINC 1 0

RDEC 1 0

HDEC 1 0


17 COMPARER DES CHRONOGRAMMES SYNCHRONES ET ASYNCHRONES.

Schéma structurel.

Voici une structure de comptage. Le compteur 74163a est un compteur synchrone, le 74393 est un compteur asynchrone. Vous allez construire les chronogrammes de l'un et de l'autre suivant les procédés respectifs de chacun de ces compteurs. Ils sont tous deux commandés par le même signal de commande H, le comptage est donc simultané. Ainsi vous pourrez vous rendre compte de la différence entre les deux modes de fonctionnement.Procédure :

- Construire le premier chronogramme comme vous en avez l'habitude (H est commun)Le deuxième chronogramme dilate l'échelle de temps au voisinage de t=32ms du premier chronogramme. À cette échelle vous ne pourrez pas négliger les temps de propagation de l'information dans les opérateurs. Pour simplifiervous considérerez qu'un temps de propagation TP vaut 15ns.

- Les quat re sor t ies de l 'opéra teur synchrone sont tou tes commandées par H.Construire le chronogramme de ces sorties en considérant un TP entre de H et chaque transition de sortie.

- L a s o r t i e A S 0 d e l ' o p é r a t e u r a s y n c h r o n e e s t c o m m a n d é e p a r d e H . Construire le chronogramme de AS0 en considérant un TP entre de H et transition de AS0. La sortie AS1 est commandée par de AS0, un TP doit donc s'écouler entre ces deux événements. Vous procéderez ainsi aussi pour les sorties AS2 et AS3.

- Représenter chaque TP par une flèche de couleur. (voir exemple)- Déterminer pour chaque instant (même pendant les transitions) les valeurs de S et AS.


tH 1 0

S .

S0 1 0

S1 1 0

S2 1 0

S3 1 0

/RAZ 1 0

ms16 20 24 28 32 36 40

AS .

AS0 1 0

AS1 1 0

AS2 1 0

AS3 1 0

88

tH 1 0

S .

S0 1 0

S1 1 0

S2 1 0

S3 1 0

/RAZ 1 0

ms31,980 32,000 32,020 32,040 32,060 32,080 32,100

AS .

AS0 1 0

AS1 1 0

AS2 1 0

AS3 1 0

1515


18 ANNEXE

HEF4518B Dual BCD counter

FUNCTION TABLECP0 CP1 MR MODE H L counter advances

L L counter advances

X L no change

X L no change

L L no change

H L no change

X X H O0 to O3 = LOW

74HC/HCT393 Dual 4-bit binary ripple counter

PIN DESCRIPTION

PIN NO. SYMBOL NAME AND FUNCTION

1, 13 1CP, 2CP clock inputs (HIGH-to-LOW, edge-triggered)2, 12 1MR, 2MR asynchronous master reset inputs (active HIGH)

3, 4, 5, 6,11, 10, 9, 8

1Q0 to 1Q3,2Q0 to 2Q3

flip-flop outputs

7 GND ground (0 V)14 VCC positive supply voltage


74HC/HCT193 Presettable synchronous 4-bit binary up/down counter

FUNCTION TABLEINPUTS OUTPUTS

OPERATING MODE MR14

/PL11

CPU

5CPD

4D0

15D1

1D2

10D3

9Q0

3Q1

2Q2

6Q3

7/TCU

12/TCD

13

reset (clear) HH

XX

XX

LH

XX

XX

XX

XX

LL

LL

LL

LL

HH

LH

parallel load

LLLL

LLLL

XXLH

LHXX

LLHH

LLHH

LLHH

LLHH

LLHH

LLHH

LLHH

LLHH

HHLH

LHHH

count up L H H X X X X count up H Hcount down L H H X X X X count down H H


74HC/HCT4040 12-stage binary ripple counter

PIN DESCRIPTIONPIN NO. SYMBOL NAME AND FUNCTION8 GND ground (0 V)9, 7, 6, 5, 3, 2, 4, 13, 12, 14, 15, 1 Q0 to Q11 parallel outputs10 CP clock input (HIGH-to-LOW, edge-triggered)11 MR master reset input (active HIGH)

16 VCC positive supply voltage


CP MR Qn

L no change

L countX H L

Timing diagram:


74HC/HCT163 Presettable synchronous 4-bit binary counter

PIN DESCRIPTIONPIN NO. SYMBOL NAME AND FUNCTION1 MR synchronous master reset (active LOW)2 CP clock input (LOW-to-HIGH, edge-triggered)3, 4, 5, 6 D0 to D3 data inputs7 CEP count enable input8 GND ground (0 V)9 PE parallel enable input (active LOW)10 CET count enable carry input14, 13, 12, 11 Q0 to Q3 flip-flop outputs15 TC terminal count output16 VCC positive supply voltage


OPERATING MODE MR CP CEP CET PE Dn Qn TC

reset (clear) L X X X X L L

parallel load HH

XX

XX

LL

LH

LH

L(1)

count H H H L X count (1)

hold(do nothing)

HH

XX

LX

XL

HH

XX

qnqn

(1)L

(1) The TC output is HIGH when CET is HIGH and the counter is at terminal count (HHHH).

FEUILLE D'EXERCICES : Logique séquentielle.

Documents

Transcript of FEUILLE D'EXERCICES : Logique séquentielle.

Cours 6 Logique séquentielle (2)

Cours 7 Logique séquentielle (3)

CH13 Logique synchrone et séquentielle - fuuu.befuuu.be/polytech/ELECH301/ELECH301_CH13.pdf · logiques connectées sans rétroaction des sorties sur les entrées, tandis qu'un bistable

© ESIM EII-ISMEA1999 cours de logique combinatoire et séquentielle N° 1 Plan Formalismes Algèbre de Boole Tables de vérité Portes Logiques de Base (réalisation.

4. Logique séquentielle asynchrone - dil.univ-mrs.frguizol/Polys/Asynchro.pdf · On appelle circuit séquentiel un circuit pour lequel l'état des sorties à un instant donné (t)

Introduction à la logique séquentielle

TD2 : Logique combinatoire et séquentielle Industrielle/TD2.pdf · Soit le circuit logique ci-dessous : TD2 : Logique combinatoire et séquentielle C. DROMAS Informatique Industrielle

Logique séquentielle - Polytech Marseillefrancois.touchard.perso.luminy.univ-amu.fr/1/C4-sequentielle.pdf · les bascules les registres ... La largeur tp des impulsions est supposée

Département Informatique Logique combinatoire & Logique séquentielle Laurent JEANPIERRE D’après le cours de Pascal FOUGERAY IUT de CAEN – Campus 3.

Logique séquentielle

Plan du cours dautomatique séquentielle Logique séquentielle Grafcet - La norme Grafcets : compléments Implémentations matérielles Sécurité et Gemma.

Cours 6 Logique séquentielle (2) - perso.telecom …perso.telecom-bretagne.eu/catherinedouillard/data/ELP304/Cours6.pdf · Cours 6 Logique séquentielle (2) ELP 304 : Electronique

EN103 : électronique numérique Logique combinatoire … · Logique combinatoire et séquentielle Semestre 5 ... SEANCES DE TD ET TP CAO ... SEANCE 3 : LES BASCULES ...

Logique séquentielle. Définition Définition En logique combinatoire, le niveau de la sortie dépend directement du niveau logique des entrées : En logique.

Architecture et Technologie des Ordinateurs - 4 - Logique séquentielle

Logique Séquentielle - chari.123.ma€¦ · A la différence d'un circuit ... C’est le rôle des entrées de forçage asynchrone Preset (Set) et ... successives est appelé le

Bascules et logique séquentielle - lri.frde/ISIC-sequentiel.pdf · Principe fondamental de la logique synchrone D0 C Q0 Bascule D C Q1 Bascule D D1 Logique combinatoire tpdbasc tpdcomb

Polycopié 2/2 Logique séquentielle - demay.iut.lr.free.frdemay.iut.lr.free.fr/doc/1A/Informatique/I2-1 - Codage et circuits... · 5.2.3 Compteurs / décompteurs asynchrones à cycles

Ch III – Systèmes à logique séquentielle – Le GRAF ...lyc58-renardfollereau.ac-dijon.fr/ljr/cours/supsi/si/...grafcet.pdf · GRAFCET correspond au modèle GRAFCET , ... d'une

12. Logique Séquentielle - en construction · 2018. 9. 10. · 53 Systèmes Logiques Chapitre 12 Dans cette deuxième partie, nous allons examiner les systèmes séquentiels qui