Fet Biasing

download Fet Biasing

of 62

  • date post

    16-Jul-2015
  • Category

    Documents

  • view

    342
  • download

    17

Embed Size (px)

Transcript of Fet Biasing

DASAR ELEKTRONIKA

FET BIASINGBAB VI

Oleh: DITYO KURNIAWAN I MADE SUTAMA I GEDE MADE SUGIRI ARNAWA

Jurusan Teknik Elektro Fakultas Teknik Universitas Udayana 2010

BAB 6 FET BIASING

6.1 PENDAHULUAN Dalam Bab 5 kita menemukan bahwa tingkat biasing untuk konfigurasi transistor silikon dapat diperoleh dengan menggunakan persamaan karakteristik VBE? 0,7 V, IC? IB,? Dan IE IC. Hubungan antara variabel input dan output yang disediakan oleh, yang dianggap? tetap di besarnya untuk analisis yang akan dilakukan. Fakta bahwa beta adalah konstanta menetapkan hubungan linear antara IC dan IB. Menggandakan nilai IB akan berlipat ganda tingkat IC, dan sebagainya. Untuk transistor efek medan, hubungan antara jumlah input dan output disebabkan nonlinier dengan istilah persamaan kuadrat di Shockley's. hubungan linier hasil dalam garis lurus bila diplot pada grafik satu variabel dibandingkan dengan yang lain, sementara fungsi nonlinear mengakibatkan kurva sebagai diperoleh untuk karakteristik transfer dari JFET. Hubungan nonlinier antara ID dan VGS dapat menyulitkan matematika pendekatan analisis dc konfigurasi FET. Pendekatan grafis mungkin membatasi solusi untuk akurasi persepuluh-tempat, tetapi merupakan metode cepat untuk amplifier FET paling. Karena pendekatan grafis pada umumnya yang paling populer, analisis bab ini akan memiliki orientasi grafis daripada teknik matematika langsung. Perbedaan lain yang berbeda antara analisis transistor BJT dan FET adalah bahwa pengendalian input variabel untuk transistor BJT adalah tingkat saat ini, sedangkan untuk FET tegangan variabel control. Dalam kedua kasus, variabel kontrol di sisi output adalah tingkat saat ini yang juga mendefinisikan level tegangan penting dari rangkaian output. Jenderal hubungan yang dapat diterapkan pada analisis dc semua FET amplifier adalah :

( 6.1 ) Dan

( 6.2 ) Untuk JFET dan MOSFET deplesi-jenis, persamaan Shockley adalah diterapkan untuk berhubungan jumlah input dan output:

( 6.3 ) Untuk perangkat tambahan MOSFET tipe, persamaan berikut ini berlaku:

( 6.4 ) Sangatlah penting untuk menyadari bahwa semua persamaan di atas adalah untuk perangkat hanya! Mereka tidak mengubah konfigurasi jaringan dengan masing-masing selama perangkat adalah pada daerah aktif. Jaringan hanya mendefinisikan tingkat arus dan tegangan terkait dengan titik operasi melalui set sendiri persamaan. Pada kenyataannya, dc solusi jaringan BJT dan FET adalah solusi persamaan simultan didirikan oleh perangkat dan jaringan. Solusi ini dapat ditentukan menggunakan matematika atau pendekatan fakta-grafis yang akan ditunjukkan oleh beberapa jaringan pertama untuk dianalisis. Namun, seperti disebutkan sebelumnya, pendekatan grafis yang paling populeruntuk jaringan FET dan bekerja dalam buku ini. Beberapa bagian pertama dari bab ini dibatasi untuk JFET dan pendekatan grafis untuk analisis. MOSFET tipe deplesi kemudian akan diperiksa dengan meningkatkan berbagai titik operasi, diikuti oleh peningkatan MOSFET tipe. Akhirnya, masalah yang bersifat desain diselidiki untuk sepenuhnya menguji konsep dan prosedur yang diperkenalkan pada bab ini. 6.2 TETAP-BIAS CONFIGURATION Yang paling sederhana biasing pengaturan untuk n-channel JFET muncul pada Gambar. 6.1. Dirujuk sebagai konfigurasi fixed-bias, ini adalah salah satu dari beberapa yang konfigurasi FET dapat diselesaikan sama langsung baik menggunakan pendekatan matematika atau grafis. Baik metode yang termasuk dalam bagian ini untuk menunjukkan perbedaan antara kedua filsafat dan juga untuk menetapkan fakta bahwa solusi yang sama dapat diperoleh dengan menggunakan metode tersebut. Gambar konfigurasi. 6.1 mencakup tingkat ac Vi dan Vo dan kopling kapasitor (C1 dan C2). Ingat bahwa kapasitor kopling adalah "rangkaian terbuka" untuk dc analisis dan impedansi rendah (dasarnya sirkuit pendek) untuk analisis ac. The RG resistor hadir untuk memastikan bahwa Vi muncul di masukan ke penguat FET untuk analisis ac (Bab 9). Untuk analisis dc,

Dan Penurunan nol volt di RG RG izin mengganti dengan yang setara-pendek, seperti muncul di jaringan Gambar. khusus digambar ulang untuk analisis dc 6.2.

Gambar 6.1 Fixed-bias konfigurasi.

Gambar 6.2 Jaringan untuk analisis dc.

Fakta bahwa terminal negatif baterai dihubungkan langsung ke didefinisikan potensi positif dari VGS jelas mengungkapkan bahwa polaritas VGS secara langsung berlawanan dengan yang VGG. Menerapkan hukum tegangan Kirchhoff ke arah jarum jam dari loop ditunjukkan pada Gambar. 6.2 akan menghasilkan ( 6.5 ) Dan

Karena VGG adalah suplai dc tetap, tegangan VGS tetap besar, mengakibatkan notasi "tetap bias konfigurasi." Tingkat dihasilkan ID drain saat ini sekarang dikendalikan oleh persamaan Shockley's:

Karena VGS adalah kuantitas tetap untuk konfigurasi ini, kebesaran dan tanda dapat hanya diganti menjadi Shockley persamaan dan tingkat dihasilkan ID dihitung. Ini adalah salah satu dari beberapa contoh di mana suatu solusi matematis untuk konfigurasi FET cukup langsung. Analisis grafis akan membutuhkan sebidang Shockley persamaan seperti ditunjukkan pada Gambar. 6.3. Ingat bahwa memilih VGS VP / 2 akan menghasilkan menguras saat IDSS / 4

ketika merencanakan persamaan. Untuk analisis bab ini, tiga titik yang didefinisikan oleh IDSS, VP, dan persimpangan baru saja dijelaskan akan cukup untuk merencanakan kurva.

Gambar 6.3 Alur Shockley's persamaan. Dalam Gambar. 6.4, tingkat tetap VGS telah ditumpangkan sebagai garis vertikal di VGS VGG. Pada setiap titik pada garis vertikal, tingkat VGS adalah VGG "tingkat ID hanya harus ditentukan pada garis vertikal. titik di mana kedua kurva

Gambar 6.4 Mencari solusi untuk konfigurasi fixed-bias. berpotongan adalah solusi umum untuk konfigurasi-sering disebut sebagai diam atau operasi titik. Subskrip Q akan diterapkan untuk mengalirkan arus dan gerbang-untuk-sumber tegangan untuk mengidentifikasi tingkat mereka pada titik-Q. Catatan pada Gambar. 6.4 bahwa Tingkat diam dari ID ditentukan dengan menggambar garis horizontal dari titik-Q untuk ID vertikal sumbu seperti ditunjukkan pada Gambar. 6.4. Adalah penting untuk menyadari bahwa sekali jaringan Gambar. 6.1 dibangun dan beroperasi, tingkat dc dari ID dan VGS yang akan diukur dengan meter dari Gambar. 6,5 adalah nilai-nilai diam didefinisikan oleh Fig. 6.4.

Gambar 6.5 Mengukur diam nilai ID dan VGS. Dan ( 6.6 ) Ingatlah bahwa satu-subscript tegangan lihat tegangan pada satu titik berkenaan dengan tanah. Untuk konfigurasi Gambar. 6.2,

6.7 Menggunakan notasi ganda subscript:

Atau Dan ( 6.8 )

Selain itu, Atau Dan ( 6.9 )

Fakta bahwa VD VDS dan VGS VG cukup jelas dari kenyataan bahwa VS 0 V, tetapi derivasi diatas dimasukan untuk menekankan hubungan yang ada antara notasi subscript ganda dan single-subscript. Sejak konfigurasi membutuhkan dua pasokan dc, penggunaannya terbatas dan tidak akan disertakan dalam akan datang daftar FET konfigurasi yang paling umum. Tentukan berikut ini untuk jaringan dari Gambar. 6.6. CONTOH 6.1

Gambar 6.6 Contoh 6.1 Solusi Matematika Pendekatan :

Pendekatan grafis: Kurva Shockley dihasilkan dan garis vertikal pada VGS 2 V diberikan pada Gambar.6.7. Hal ini tentu sulit untuk membaca di luar tempat kedua tanpa secara signifikan dalam kebijakan untuk mengurangi ukuran gambar,

Gambar 6.7 Grafik solusi untuk jaringan dari Gambar. 6.6. tapi solusi dari 5,6 mA dari grafik Gambar. 6.7 adalah cukup dapat diterima. Oleh karena itu, untuk bagian (a),

Hasil jelas mengkonfirmasi kenyataan bahwa pendekatan matematika dan grafis menghasilkan solusi yang cukup dekat. 6.3 SELF-BIAS CONFIGURATION Konfigurasi diri bias menghilangkan kebutuhan untuk dua pasokan dc. Pengendaligerbang-untuksumber tegangan sekarang ditentukan oleh tegangan melintasi sebuah RS resistor diperkenalkan di leg sumber konfigurasi seperti ditunjukkan pada Gambar. 6.8.

Gambar 6.8 JFET self-bias konfigurasi.

Gambar 6.9 DC Analisis self-bias konfigurasi.

Untuk analisis dc, kapasitor lagi bisa diganti dengan open circuits dan yang RG resistor diganti dengan yang setara hubungan arus pendek sejak IG 0 A. Hasilnya adalah Gambar jaringan. 6.9 untuk analisis dc penting. Arus melalui RS sumber arus IS, tapi IS ID dan Untuk loop tertutup yang ditunjukkan pada Gambar. 6,9, kita menemukan bahwa Dan Atau ( 6.10 )

Catatan dalam hal ini bahwa VGS adalah fungsi dari ID arus keluaran dan tidak tetap besarnya seperti yang terjadi untuk konfigurasi fixed-bias.

Persamaan (6.10) didefinisikan oleh konfigurasi jaringan, dan persamaan Shockley's berkaitan jumlah input dan output dari perangkat. Kedua persamaan berhubungan sama dua variabel, yang memungkinkan baik solusi matematika atau grafis. Solusi matematika dapat diperoleh hanya dengan mengganti Persamaan. (6.10) menjadi Shockley's persamaan sebagai berikut:

Atau Dengan melakukan proses mengkuadratkan menunjukkan dan mengatur ulang persyaratan, persamaan formulir berikut dapat diperoleh: Persamaan kuadrat kemudian dapat diselesaikan untuk solusi yang tepat untuk ID. Urutan di atas mendefinisikan pendekatan matematis. Pendekatan grafis mensyaratkan bahwa pertama-tama kita membentuk karakteristik transfer perangkat seperti ditunjukkan pada Gambar. 6.10. Sejak Persamaan. (6.10) mendefinisikan sebuah garis lurus pada grafik yang sama, mari kita sekarang mengidentifikasi duatitik pada grafik yang ada di garis dan hanya menarik garis lurus antara dua titik. Kondisi yang paling jelas untuk menerapkan adalah ID 0 A karena hasil di IDRS VGS (0 A) RS 0 V. Untuk Persamaan. (6.10), oleh karena itu, satu titik pada lurus garis didefinisikan oleh ID 0 A dan VGS 0 V, seperti muncul pada gambar. 6.10.

Gambar 6.10 Menentukan titik pada garis diri bias.

Poin kedua untuk Persamaan. (6.10) mensyaratkan bahwa tingkat VGS atau ID yang dipilih dan t