Escola Politécnica da Universidade de São Paulo

Departamento de Engenharia de Sistemas Eletrônicos - PSI

PSI-2451- Introdução ao Projeto de Circuitos Integrados

Experiência 2: DESENHANDO O LEIAUTE DE UM TRANSISTOR NMOS E REALIZANDO SUA SIMULAÇÃO

1 - OBJETIVOS

Esta experiência visa dar continuidade à familiarização do estudante com a metodologia de projeto dedicado com aplicativo IC Station da Mentor Graphics e o programa de simulação de circuitos ELDO. Especificamente, objetiva a geração do leiaute de um transistor NMOS e a observação das regras de projeto utilizadas, dadas em dimensão λ. Realizar a extração do diagrama elétrico deste transistor, editar arquivos adicionais necessários e realizar a simulação.

2 - PARTE TEÓRICA

2.1. O transistor NMOS – funcionalidade

O modelo mais simples e antigo do transistor MOS, o chamado NIVEL 1, prevê que o transistor se comporte de acordo com as equações abaixo. Este é o modelo normalmente usado no desenvolvimento de equações para se determinar as primeiras aproximações de comportamento de circuitos MOS.

Ids=0 , para Vgs < Vtn

Ids=β Vgs−VtnVds−Vds2

2 , para Vgs>Vtn e Vds<Vgs-Vtn (chamada região linear)

Ids= β2

Vgs−Vtn 2 , para Vgs>Vtn e Vds>Vgs-Vtn (chamada região linear)

sendo: β=μn CoxWL

, µn a mobilidade dos elétrons, Cox a capacitância por unidade de

área da porta do transistor (depende da característica do óxido de porta e de sua espessura), W e L a largura e o comprimento do transistor NMOS.

Uma primeira curva interessante de se estudar é a resultante do experimento colocando-se uma tensão baixa em Vds e aumentando gradualmente a tensão Vgs. Supondo que a condição seja tal que o transistor venha da região de corte, quando Vgs<Vtn e vá direto para a região de linear, e supondo que Vds<<Vgs-Vtn, a equação o transistor nesta região será: Ids≈β Vds Vgs−Vtn . Neste caso a curva resultante é a apresentada abaixo. Veja que desta curva os valores de Vtn e de β podem ser obtidos. Tendo W e L o valor de ‘µn Cox’ também pode ser obtido.

2

Ids

gatedrain

source

bulk

Vgs

Ids

Vtn

tan(θ) ≅ β*Vds

Uma outra curva interessante de se obter com as equações anteriores é a que mostra como o transistor conduz quando tanto a tensão Vgs varia como a Vds. Esta curva é mostrada na figura a seguir (Ids x Vds).

2.2. O Transistor NMOS – construção

Um desenho do transistor NMOS é mostrado na figura a seguir. Perceba que além do transistor em si é necessário fazer o contato de substrato, no caso substrato N que na tecnologia TSMC-035 será a própria lâmina. Portanto não será necessário desenhar o Poço N, este apenas será necessário quando houver necessidade de desenhar transistores canal P.

3

Vds

Idsβ /2 (Vgs-Vtn)2

Região Ativa

Si-poli

Seleção p+

Seleção n+

Poço n

Contacto

Metal 1

n+

n+

p+

subs P

3 PARTE EXPERIMENTAL

3.0 – Preparo Inicial

Faça os procedimentos de preparação já vistos em experiência anterior, ou seja:• Crie diretório: ~/psi2451/exp2• Abra um terminal e vá para este diretório;• Tecle source /home/disc/psi2451/perfil_mgc1 para ativar as variáveis do ambiente.• Tecle adk_ic & para disparar a ferramenta. • Abra uma nova célula (comando New e em seguida preenchendo a janela que se abre).

O nome da célula será NMOS. O processo e as regras serão as mesmas da exp1.

Obs.: para fazer o relatório você pode usar o OpenOffice, se você for até o relatório no LINUX, caso vá usar o WINDOWS, salve em formato ‘.doc’, tome cuidado com fórmulas ou símbolos que podem ter a conversão não correta e seja necessário edições.

3.1 – Desenhando o transistor

Utilizando os diversos comandos anteriores, desenhe um transistor NMOS de dimensões:

Largura do transistor (Wn em λ) é o primeiro algarismo do seu número USP (a partir da direita). Se for < 5, some o valor 5 a ele.

Comprimento do transistor (Ln) é o segundo algarismo do seu número USP (a partir da direita). Se for < 3, some o valor 3 a ele.

Exemplo: #USP 3164142 leva a Wn =7λ (2+5) e Ln=4λ.

Neste exemplo, como estamos usando a tecnologia 0,35μm, temos que λ=0,2μm. Logo o transistor terá Wn =7λ=1,4µm e Ln=4λ = 0,8µm.

Durante a edição do seu leiaute você deverá obedecer às regras do processo CMOS da TSMC035. Algumas regras estão indicadas no anexo 1 da apostila 1.

ATENÇÃO: o programa DRC deverá ser usado durante a edição para verificar se nenhuma regra de projeto está sendo violada.

• Desenhe as camadas na sequência:• Nwell (não utilizado)• Active• Poly• N_ Plus_Selec• P_ Plus_Selec (não utilizado)• Contact_to_Poly (não utilizado)• Contact_to_Active• Metal 1• Via• Metal2

4

• A camada Active seve ter a dimensão Wn x (Ln+12λ ) = Wn x (2 DRC6_1 + 2 DRC6_2 + 2 DRC6_4 + Ln) = calcule o seu valor

• A camada Poly deve estar centralizada em relação à camada Active e ter Ln x (Wn+2 DRC3_3) = = calcule o seu valor

NO RELATÓRIO: anote os valores das suas dimensões da região ativa e do silício poli.

• A camada N Plus deve conter a camada Active avançando 2λ (DRC4_2) em todos os lados.

• Os contatos de fonte e dreno devem ter exatamente 2λ x 2λ (DRC6_1) e devem estar distantes de 2λ (DRC6_4) da camada POLY e estar contidos na camada Active no mínimo a 1,5λ (DRC6_2) de cada lado.

• A máscara MET1 deve conter os contatos avançando pelo menos 1λ (DRC7_3) de cada lado.

• Salve o seu desenho. Não esqueça que após salvar, o seu desenho NÃO estará reservado para edição. Para continuar o seu trabalho reserve o seu desenho novamente.

Atenção: As camadas poço N, seleção P, contato para Poli, via e metal 2 não foram utilizadas por enquanto.

A figura resultante deve ser parecida com a mostrada a seguir.

5

Ative agora a verificação do leiaute (DRC) para observar se algum erro foi cometido. Se você cometeu algum erro que viole as regras acima mencionadas, corrija-as e reative o seu DRC até que estas tenham sido corrigidas.

ATENÇAO: haverá 1 único erro que você não será capaz de corrigir neste momento.

No relatório

• Apresente o erro que ainda permaneceu e justifique-o.

Para obter o desenho do leiaute (a ser incluído no seu relatório), acione File→Print, na janela que aparece escolha 'Use formatter' e 'Export to file'. Tecle no retângulo 'Formatter Options' e lá escolha o 'Output format' como TIFF (poderia ser outro formato), escolha um nome 'Output file' por exemplo NMOS.tiff, selecione 'Omit page numbers', acione o 'color output' (ou sairá em preto e branco), finalmente tecle OK nesta janela. Tecle OK na primeira janela aberta. No seu diretório de trabalho deve aparecer um arquivo 'NMOS.tiff' com a figu-ra. A figura a ser obtida é a mostrada a seguir, no caso foi feito um escalamento desta figura no próprio WORD.

6

No relatório

• Apresente o seu leiaute obtido em formato tiff.

3.2 – Adicionando o contato de substrato

Para implementar o contato de substrato será utilizada uma célula da biblioteca padrão que acompanha o pacote ADK.

Na pasta ‘/tools/mgc_tree/adk3_1/technology/ic/process/tmsc035’

Estão armazenados diversos blocos lógicos digitais (inversores, nands, nors, etc…).

Na pasta ‘/tools/mgc_tree/adk3_1/technology/ic/process/tmsc035_via’

Estão armazenadas células de contato de substrato possíveis de serem usadas nesta tecnologia.

Iremos usar a célula ‘pwell_contact’ que se encontra nesta segunda pasta. Para isto, acione na barra de menu (na parte superior da tela) o comando

• Add→Instance

7

e procure (usando o browser) a célula acima. Acrescente esta célula encostando-a em baixo do transistor já desenhado. Use a tecla Esc (do teclado) para sair deste modo.

Para ver todas as camadas desenhadas, inclusive as das células:• Selecione todo o leiaute com: Select→Select→All• Visualize com: View→Peek→Peek e na caixa selecione o Number of Level 99 e tecle

OK.• Deselecione todo o leiaute (F2 com o ponteiro do mouse sobre a grade, mas fora do

leiaute).• Se o leiaute não couber na tela use a opção View -> All.

No relatório

• Apresente todas as camadas que compõem este contato de substrato.• Apresente o nome do contato da ilha N e as camadas que o compõem (esta célula

também se encontra na pasta ‘/tools/mgc_tree/adk3_1/technology/ic/process/tmsc035_via’ e será usada na exp3. ).

3.3 – Inserção de portos (port) ligados ao METAL1 e seus rótulos (labels)

No relatório

• Anote os valores da largura e espaçamento mínimo da camada METAL1 (estes valores estão no Apêndice 1 da experiência 1 e no manual da tecnologia).

• Anote os mesmos valores relativos à camada Poly

Ligue a fonte do NMOS com o contato de substrato usando a camada METAL1. Há diversas formas para fazer esta ligação. Você pode desenhar um retângulo de ME-

TAL1 encostando-o no quadrado de METAL1 já desenhado e cobrindo o contato de substrato. Outra forma (mais elegante) é aumentar o tamanho do quadrado de METAL1 já desenhado sobre o contato da fonte de forma a envolver o contato de substrato (usando o comando Stret-ch).

Desenhe duas tiras horizontais de Metal1 cobrindo os contatos de fonte e de dreno conforme mostrado na figura abaixo.

Faça um contato de porta (gate) como mostrado na figura abaixo. Para isto:Acrescentar um quadrado de POLY de dimensão 5λx5λ (DRC5_1+2*DRC5_2) sepa-

rado em 2λ do canal do transistor (DRC3_5 diz que separação pode ser 1λ, mas para que os metais estejam espaçados de forma adequada use 2λ). Cuide para que este quadrado de POLY esteja ligado à porta do transistor (uma ligação feita com o próprio POLY).

Acrescente, usando o comando ‘Easy Edit -> Shap’ e selecionando a camada ‘Con-tact_to_Poly’, no centro deste quadrado de poly o contato com dimensão 2λx2λ (DRC5_1)

Cubra o contato com um retângulo de METAL1 de dimensão 4λx4λ (DRC5_1+2 DRC7_3).

Acrescente uma tira de METAL1 como mostra a figura abaixo.

Adicione texto para cada terminal (PORTA, FONTE, DRENO, por exemplo) ligado às

8

tiras de METAL1 que você acabou de desenhar. Use para isto a camada METAL1.PORT. A camada METAL1.PORT não corresponde a uma máscara sendo usada apenas para fixar onde estão as portas da célula. Estas são os portos da célula que serão usados como terminais de co-municação desta célula com alguma célula mãe (de maior hierarquia).

Para adicionar as portas use o comando ‘Add→Text’.Observe se em ‘Object Editor’ o Layer Name seja ‘METAL1.PORT’. Se não estiver,

isto pode ser feito tanto usando a Layer Palete como escrevendo diretamente.Também, no ‘Object Editor’ coloque o nome do porto a ser usado (DRENO, por ex-

emplo) no campo Value. Para que este valor (nome) seja efetivado pelo ‘Object Editor’ tecle RETURNEm seguida posicione o cursor (grudado no cursor está o nome que você usou) em

cima do METAL1 que servirá de porto e clique o botão da esquerda do mouse para imple-mentar.

Repita o procedimento 3 vezes para, uma para cada terminal (dreno, fonte e porta).

A figura resultante deve ser parecida com a mostrada a seguir.

Salve a sua célula e depois volte a habilitá-la para edição.Faça a verificação do leiaute (DRC). Se houver erros, elimine-os até que nenhum erro

apareça.

Repita o mesmo procedimento já apresentado no final da seção 3.1 para obter o desenho deste leiaute (que deve ser parecida com a figura a seguir).

9

No relatório

• Inclua o desenho de seu leiaute.• Pergunta: Caso o porto da sua célula fosse ligada ao METAL2, qual seria o nome

da camada que você deveria ligar o ‘label’ correspondente?• Pergunta: E como seria se o porto fosse ligado ao Silício Poli?

3.4 – Gerando arquivo GDSII

Um formato bem comum de ser usado para guardar as informações sobre o leiaute é o GDSII. Este é o formato usado para transmitir o ASIC para ser fabricado na Foundry. Para ge-rar esta descrição acione File→Export→GDSII. Na janela que aparece selecione a célula topo de seu leiaute e escolha um nome para o ‘Output GDS File’, por exemplo: NMOS.gds2.

10

Clique em OK. O arquivo GDSII não é legível.

No relatório

• Relate o tamanho do arquivo GDSII gerado, para isto, use o comando ‘ls –l’ em uma janela terminal que esteja no diretório onde esta experiência está sendo realizada.

3.5 – Extração do diagrama elétricoApós realizarmos o leiaute, uma verificação que pode ser feita para os circuitos é reali-

zar a extração do diagrama elétrico e sua posterior simulação. Para realizar a extração, será usado um programa chamado CALIBRE. Para isto siga os seguintes passos:• acione Tools→Calibre→Run PEX. • Na janela que aparece após a licença ser adquirida preencha o campo Load Runset

File: /tools/mgc_tree/adk3_1/technology/calibre/pex.tsmc035.runset (que são algumas das variáveis usadas na extração) • Confirme clicando em OK• Clique em Run Pex e aguarde.

Se tudo correu bem, o programa gerará 3 arquivos: ‘NMOS.sp’, ‘NMOS.sp.pex’ e ‘NMOS.sp.NMOS.pxi’. Veja que o nome depende do nome da célula que originou os arqui-vos, no caso, NMOS. Estes arquivos contêm as informações do diagrama elétrico do circuito, tanto dos transistores como das conexões internas que são tratadas, por default como linhas do tipo RC.

No relatório

• Inclua o conteúdo dos 3 arquivos (utilize o Kwrite ou o Kate).• Explique o conteúdo de cada um deste 3 arquivos.

3.6 – Simulação de Ids x Vds usando o ELDO e visualização usando o EZWAVEO ELDO é o simulador elétrico da MENTOR (muito semelhante ao SPICE). Antes de

disparar o programa, você precisa criar um arquivo com a descrição do circuito a ser simula-do. Este arquivo irá chamar o arquivo NMOS.sp criado anteriormente. Use o programa Kwri-te. O seu arquivo será semelhante ao exemplo mostrado a seguir. Salve o arquivo com um nome qualquer à sua escolha. No exemplo abaixo o arquivo foi denominado de exp2IdsVds.sp.

ATENÇÃO: xEXP2 é o nome de um sub-circuito que chama o circuito descrito no ar-quivo NMOS.sp. A ordem em que os terminais do sub-circuito são chamados deve ser a mes-ma em que comparecem no arquivo NMOS.sp. O extrator pode colocar os terminais em dife-rentes ordens dependendo da posição geométrica dos mesmos no leiaute.

OBSERVAÇÃO: O arquivo exemplo exp2IdsVds.sp encontra-se na pasta /home/disc/psi2451. Se quiser, copie este arquivo para a sua pasta e apenas edite as alterações que forem necessárias.

11

ARQUIVO EXEMPLO (exp2IdsVds.sp)

Simulacao do transistor NMOS no ELDO para determinar a curva Ids x Vds.include "NMOS.sp".include /tools/mgc_tree/adk3_1/technology/ic/models/tsmc035.modxEXP2 porta dreno 0 NMOS vdreno dreno 0 3.3vporta porta 0 3.3.dc vdreno 0 3.3 0.1 vporta 0 3.3 0.5 .plot dc i(vdreno).end

No relatório

O manual do eldo se encontra em: /tools/mgc_tree/ams/docs/pdfdocs/eldo_ref.pdfNo relatório, informe em que capítulo do manual se encontra a descrição de fontes inde-pendentes. Em que capítulo a descrição de elementos passivos e subcircuito. Em que ca-pítulo se encontra a descrição do mosfet.

Para rodar o ELDO você deve estar na janela e na pasta de onde rodou o ‘perfil_mgc1’. Para disparar o simulador tecle:• eldo exp2IdsVds.sp (eldo nome_do_seu_arquivo_de_simulação).

Verifique se não houve nenhum erro na execução e corrija, se necessário.

O programa ezwave é usado para visualizar gráficos. Para rodar o ezwave tecle:• ezwave exp2IdsVds.wdb (ezwave nome_escolhido_por_você.wdb).

No ezwave abra a pasta 'exp2IdsVds’ na janela da esquerda e arraste para a janela da direita o arquivo 'DC'.

A figura resultante deve ser parecida com a seguinte.

12

Para obter a curva em formato portável para o WORD clique:

• File→Print• Na janela que aparece clique em File e digite um nome(IdsVds, por exemplo). • Tecle OK.

Em sua pasta de trabalho aparecerá o arquivo IdsVds.ps. Para converter este arquivo em um que seja tratável pelo WORD, use o programa GIMP.

Dispare o GIMP:• gimp• abra o arquivo com o comando File→Open e na janela que aparece selecione o

arquivo IdsVds.ps confirmando com OK. • Aparecerá uma nova janela perguntando se você quer importar este arquivo,

responda Importar. A seguir salve escolhendo o mesmo nome mas uma extensão '.jpg', ou seja, acione o comando File→SaveAs, e escolha o nome IdsVds.jpg, tecle em Salvar, aceite a resolução proposta de 85% teclando em Save, novamente, e o arquivo exportado para jpeg aparecerá no diretório. Este arquivo deve ser anexado ao relatório. Foi feito um escalamento no próprio WORD.

13

No relatório

• Incluir a figura do EZWAVE no relatório. • Incluir o arquivo topo que você escreveu.• Determinar e incluir os valores de IDS para VDS=3V e VGS=1.0V, 2.0V, 3.0V.• Responder no relatório: Por que a corrente mostrada é negativa? Você esperava

14

isto para um transistor canal N?• A descrição do modelo de transistor foi incluída em seu arquivo topo no comando

‘.include /tools/mgc_tree/adk3_1/technology/ic/models/tsmc035.mod’. Abra este arquivo, com o Kwrite ou o Kate, e reporte quantos parâmetros são usados para descrever o transistor NMOS.

• Calcular estes 3 valores de IDS usando a equação de corrente apresentada no livro texto e observar se houve discrepâncias. ATENÇ!ÃO: usar neste cálculo os valores dos parâmetros indicados no manual relativo à tecnologia TSMC035.

3.7 – Simulação de Ids x Vgs usando o ELDO e visualização usando o EZWAVECrie um novo arquivo de simulação cujo nome, por exemplo será exp2IdsVgs.sp (você

pode usar outro nome). A forma mais simples de criar este arquivo é criar uma cópia do seu arquivo anterior e

modificá-lo como mostrado abaixo (não esqueça de modificar a primeira linha).

ARQUIVO EXEMPLO (exp2IdsVgs.sp)Simulacao no eldo do Transistor Ids x Vgs nome exp2IdsVgs.sp.include "NMOS.sp".include /tools/mgc_tree/adk3_1/technology/ic/models/tsmc035.modxEXP2 porta dreno 0 NMOS vdreno dreno 0 0.1vporta porta 0 3.3 .dc vporta 0 1 0.01 .plot dc i(vdreno).end

Não esqueça de que para rodar o ELDO você deve estar na janela e diretório onde ro-dou o ‘perfil_mgc1’.

Tecle: • eldo exp2IdsVgs.sp.

Verifique se não ocorreram erros na execução (corrija se houver).

Rode o ezwave:• ezwave exp2IdsVgs.wdb’.

No ezwave, abra na janela a esquerda a pasta 'exp2IdsVgs' e arraste para a janela a di-reita o arquivo 'DC'.

A figura resultante deve ser parecida com a seguinte.

15

No relatório

• Inclua a curva Ids x Vgs (repetindo o procedimento anterior, ou seja, gerando o ‘.ps’ e depois o ‘.jpg’).

• Determine o valor da tensão de limiar do transistor e inclua no relatório.• Relate o valor da tensão de limiar do modelo teórico para os transistores NMOS e

PMOS. • Compare o valor da tensão de limiar obtido por simulação e o do modelo para o

transistor NMOS.

16