Experiencia 01

Oscilador e Sequenciador Binario - Decimal

Thiago Valentin de Oliveira

29/09/2010

1 Introducao

Esta experiencia consta basicamente da uniao dos ramos analogico e digital da Eletronica. Abordamosa construcao de um oscilador astavel utilizando um chip LM555 e o estudo analogico por tras desseprocesso. Como aplicacao, utilizaremos um contador, decodificadores, display e LED’s para criar umsequenciamento numerico binario e decimal, constituindo o sistema digital do projeto.

Em suma, criamos uma onda quadrada que ira alimentar um circuito logico. Este ultimo realizarauma contagem decimal (0 a 9), mostrando de tres formas diferentes o valor da contagem: representacaobinaria atraves de LED’s, representacao decodificada em decimal atraves de LED’s e representacao doalgarismo correspondente em display de sete segmentos. As tres exibicoes sao independentes e qualqueruma delas pode ser omitida sem comprometer o funcionamento do circuito.

Como teste, adicionaremos um circuito simples anti-bouncing, isto e, um circuito anti-trepidacao. Elesera usado para testar a implementacao digital do circuito de forma manual, independente do osciladorque estamos utilizando.

Se voce e engenheiro formado, aluno de graduacao ou mesmo um desconhecido no assunto, naodevera encontrar dificuldades ao realizar este projeto, ja que tentarei expor as ideias da forma maisclara possıvel. Por outro lado, se voce e estudante da area e gostaria de aprofundar um pouco mais oconhecimento da Eletronica, alem do Calculo e da Fısica por tras desta, este texto pretende cumprir talpapel.

2 Material Necessario

Antes de prosseguirmos, devemos tomar nota do material necessario para executar esse projeto. Citoabaixo a relacao do material que foi utilizado por mim, mas deve ficar claro que outros componentespodem ser usados.

• 1 Protoboard de 1680 pinos

• 1 Fonte DC - 5,0 V - 1,0 A

• 1 CI LM 555

• 1 CI TTL 7490 - Contador de decada

• 1 CI TTL 7442 - Decodificador BCD - Decimal

• 1 CI TTL 7448 - Decodificador BCD - 7 segmentos

• 1 CI TTL 7400 - 4 portas Nand de 2 entradadas cada

• 24 Resistores de 330 Ω ou 470 Ω

• 2 Resistores de 10 KΩ

1

• 2 Resistores de 100 KΩ ou 1 MΩ *

• 1 Capacitor de 10 nF a 1 µF

• 1 Capacitor de 100 µF

• 1 Capacitor de 10 µF *

• 1 Capacitor de 1 µF *

• 15 LED´s

• 1 Display de Sete Segmentos Catodo Comum

• Fios para conexao na Protoboard

Os itens marcados com um asterisco (*) sao dispensaveis em um primeiro momento, mas eles seraoutilizados para fazer algumas mudancas apos a montagem do circuito e verificar como varia seu compor-tamento.

Seria interessante, se possıvel, ter um multımetro digital em maos (ou mesmo um voltımetro analogicoou digital) para que voce possa fazer alguns testes e medidas e corrigir possıveis erros durante o processo.Mas se nao tiver tal material, nao se preocupe: realizando o passo-a-passo indicado, nenhum problemadevera ocorrer.

3 LM 555

Neste projeto, estamos interessados em construir um oscilador astavel a partir de um CI 555, de modoque estudar um pouco o funcionamento desse chip se faz necessario.

O circuito integrado LM 555 (e outros como NE 555, CA 555 e MC 1455) e um temporizadorou timer que opera em dois modos basicos: o modo monoestavel e o modo astavel. O primeiroconsiste em um pequeno pulso controlado, que e ativado por uma das entradas do chip; a saıda produzidae um sinal em nıvel logico 0, que muda para nıvel logico 1 e permanece por um intervalo de tempo pre-determinado, depois voltando ao nıvel logico 0 e assim permanecendo ate que outra entrada chegue aochip. Neste caso, ocorre apenas um estado estavel: o nıvel baixo.

O segundo modo e o que vamos utilizar e consiste numa modificacao do primeiro: vamos gerar omesmo pulso que o monoestavel, mas o proprio pulso servira para realimentar o circuito, de modo queeste pulso sera seguido por outro e por outro, indefinidamente. Em outras palavras, obtemos uma ondaretangular e, por isso, nao ocorre nenhum estado estavel, ja que se trata de um sinal periodico.

3.1 Circuito Interno do 555

Abaixo ilustramos a pinagem (figura 1) e o circuito interno (figura 2) de um CI 555. Observe odiagrama dos pinos e as interligacoes entre os amplificadores operacionais, o flip-flop, o transistor, osresistores e os pinos de entrada e saıda.

Figura 1: Pinagem do Chip 555

2

Figura 2: Circuito Interno do 555

O funcionamento interno do circuito sera estudado nos modos de operacao do temporizador, bemcomo as conexoes externas que devem ser feitas aos pinos do chip.

A tabela 1 mostra os oito pinos disponıveis no chip, os nomes e a funcao de cada um. O pino #RESETcom uma tralha a esquerda indica que o sinal ativo e o de nıvel baixo.

1 GND Ground - Terra: nıvel logico 02 TRIG Trigger - Entrada de disparo3 OUT Saıda do sinal onda quadrada4 #RESET Resetar flip-flop SR com nıvel logico 05 CONT Control - Controle do amplificador operacional ligado ao Set do SR (default: 2Vcc/3)6 THRES Thereshold - Limiar: quando a voltagem em THR supera a de CTRL, o pulso acaba7 DISCH Discharge - Descarga: saıda em coletor aberto; e usado para descarregar o capacitor8 VCC Nıvel logico 1

Tabela 1: Pinagem do CI 555

3.2 Operacao Monoestavel

A figura 3 ilustra a conexao externa que deve ser feita ao 555 para permitir seu funcionamento comomonoestavel. Sao necessarios um resistor e um capacitor (R = 10 KΩ e C = 100 µF, respectivamente),alem de um capacitor de capacitancia bem pequena (indicado entre 10 nF e 1 µF).

O pino 8 esta em nıvel alto (Vcc) e o pino 1 esta em nıvel baixo (GND). Entre eles, ha uma linha de

tres resistores em serie, de modo que, em cada um, ha uma queda de tensao deVcc3

. Assim, a entrada

inversora do operacional superior esta fixa em2

3Vcc e a entrada nao inversora do operacional inferior

esta fixa emVcc3

.

Inicialmente, o SR esta com saıda Q alta (ja que Q esta baixo). O transistor esta ON e o terra etransmitido ao pino 7, fazendo com que o capacitor se mantenha descarregado. Quando um disparochega no pino 2, o operacional inferior e ativado, emitindo um sinal de reset ao SR. A saıda Q se tornabaixa e Q se torna alta; e o inıcio do pulso na saıda 3. Como Q = 0, o transistor corta, desconectando opino 7. Assim, uma corrente flui atraves do resistor R, passando pelo capacitor e carregando-o. A tensao

no capacitor e usada como limiar no pino 6, de modo que ao atingir cerca de2

3Vcc, o operacional superior

emite um sinal de set ao SR, fazendo Q voltar a nıvel alto e Q a nıvel baixo. Novamente em modo de

3

Figura 3: Operacao Monoestavel

saturacao, o transistor conduz nıvel baixo ao pino 7, descarregando o capacitor. Assim, o circuito voltaa sua estabilidade inicial.

O que interessa como projetista e poder calcular o tempo T1 em que a saıda esta em nıvel logico 1. Daexplicacao acima, vimos que esse perıodo equivale ao tempo de carga do capacitor. Nao vamos consideraros atrasos do amplificador operacional e do flip-flop SR, ja que eles sao da ordem de nanossegundos eseus efeitos se compensam com um atraso na transicao 0→ 1 em Q e depois na transicao 1→ 0 em Q.

No intervalo de tempo que o capacitor esta se carregando temos o seguinte modelo: uma fontecontınua de tensao Vcc associada em serie com um resistor de resistencia R e um capacitor de capacitanciaC, ligado ao terra.

Devemos lembrar, agora, algumas formulas de circuitos eletricos. A Lei de Ohm fornece a relacaoentre voltagem, resistencia e corrente para o resistor: VR = R.I. A equacao equivalente para o capacitorrelaciona carga armazenada, capacitancia e voltagem: q = C.VC .

Por fim, traduzindo o modelo como uma malha unica e aplicando a Lei de Kirchoff das Malhas,obtemos Vcc − VR − VC = 0 ou R.I + VC = Vcc. Mas a corrente e a derivada, em relacao ao tempo, da

quantidade de carga que flui pelo sistema, isto e, I =dq

dt. Assim, escrevendo a equacao para VC , fazemos

I =d

dt(C.VC) = C

dVCdt

e, substituindo, obtem-se RCdVCdt

+ VC = Vcc e a equacao diferencial se torna

dVCdt

+1

RCVC =

VccRC

(1)

que e uma equacao diferencial linear de primeira ordem.Para resolve-la, multiplicamos ambos os membros pelo fator integrante µ(t) = e

∫1RC dt = e

tRC , obtendo

dVC(t)

dt.e

tRC +

1

RCVC .e

tRC =

VccRC

.etRC

que equivale ad

dt

(VC(t).e

tRC

)=VccRC

.etRC

Integrando ambos os membros em relacao a t, obtemos

VC(t).etRC =

∫VccRC

.etRC dt

4

ouVC(t) = e−

tRC .

[Vcc.e

tRC +K

]ou

VC(t) = Vcc +K.e−tRC (2)

Agora, observamos que independente do valor da constante K, limt→∞

VC(t) = Vcc, como ja se esperava;

isto e, para um intervalo de tempo muito grande, a voltagem nos terminais do capacitor se torna iguala voltagem da fonte que alimenta o circuito.

Adicionando a condicao fısica inicial VC(0) = 0 encontramos 0 = Vcc +K ou K = −Vcc. Portanto, asolucao da equacao (1) e dada por (3).

VC(t) = Vcc

(1− e− t

RC

)(3)

Como estamos interessados em carregar o capacitor ate cerca de2

3Vcc, calculamos T1 de modo

que VC(T1) =2

3Vcc. Assim VC(T1) = Vcc

(1− e−

T1RC

)⇒ 2

3Vcc = Vcc

(1− e−

T1RC

)⇒ 2

3= 1− e−

T1RC ⇒

e−T1RC =

1

3⇒ − T1

RC= ln

1

3⇒ T1

RC= ln 3 ⇒ T1 = RC ln 3. Assim:

T1 ≈ 1, 1RC (4)

Conclusao: o perıodo T1 vale aproximadamente 1,1RC. Assim, ao escolhermos um resistor comR = 10KΩ e um capacitor com C = 100µF , obtemos T1 ≈ 1, 1s.

Uma observacao que deve ser feita e que define-se a constante de tempo τ = RC de modo que quandotemos t = τ , o argumento da exponencial na equacao (3) torna-se −1, isto e, VC(τ) = Vcc

(1− e−1

)ou

VC(τ) = 0, 632Vcc. Assim, decorre da definicao que τ e o tempo necessario para que o capacitor atinja

entre seus terminais 63,2 % da voltagem da fonte que o carrega. Como2

3Vcc = 0, 667Vcc ou 66,7% de

Vcc, conclui-se que o tempo necessario para o capacitor atingir2

3Vcc nos seus terminais e pouco mais

que uma constante de tempo τ .Com essa nomenclatura, as equacoes (1), (2), (3) e (4) se tornam

dVCdt

+1

τVC =

Vccτ

(5)

VC(t) = Vcc +K.e−tτ (6)

VC(t) = Vcc

(1− e− t

τ

)(7)

T1 ≈ 1, 1τ (8)

3.3 Operacao Astavel

Para implementar o oscilador astavel a partir do 555, e preciso fazer uma ligeira modificacao do projetoanterior. Basicamente, precisaremos de mais um resistor para conectar o pino 7 aos pinos 6 e 2. A funcaodesse resistor e descarregar o capacitor quando o transistor transmitir o terra ao pino de descarga (7).O pino de limiar (6) e ligado ao pino disparador (2) para que o processo de descarga do capacitor sirva

de disparo para um proximo pulso. Com isso, a voltagem do capacitor oscilara entreVcc3

e2

3Vcc.

Vamos chamar o primeiro resistor de R1 e o segundo, o que adicionamos por ultimo, de R2. A figura4 ilustra as conexoes externas que devem ser feitas para o 555 operar como oscilador astavel, segundoo descrito acima. Como na carga do capacitor, a corrente flui atraves dos dois resistores, a constante

5

Figura 4: Operacao Astavel

de tempo na carga do capacitor e τ1 = (R1 +R2)C. Ja durante a descarga do capacitor, a corrente fluiatraves do resistor R2 somente, de modo que a constante de tempo na descarga do capacitor e τ2 = R2C.

O modelo da equacao de carga e descarga do capacitor e semelhante ao modelo anterior para omonoestavel, alterando apenas alguns parametros. Para a carga do capacitor, a equacao diferencial esemelhante a (5), ajustando a constante de tempo para τ1 = (R1 +R2)C e obtendo (9).

dVCdt

+1

τ1VC =

Vccτ1

(9)

A solucao geral e dada pela equacao (6), ajustando, tambem, a constante de tempo, obtendo aequacao geral (10).

VC(t) = Vcc +K.e−tτ1 (10)

Sendo T1 o perıodo de carga do capacitor (entre os referidos valoresVcc3

e2

3Vcc), onde a saıda fica

em nıvel logico 1, consideramos a condicao inicial VC(0) =Vcc3

. Neste caso, excluımos apenas o primeiro

perıodo de execucao, ja que ao ligar o circuito, o capacitor tera voltagem inicial nula. Obtemos, entao,

VC(0) =Vcc3

= Vcc +K ou K = −2

3Vcc. Substituindo, obtemos a solucao dada pela equacao (11).

VC(t) = Vcc

(1− 2

3e−

tτ1

)(11)

Sendo VC(T1) =2

3Vcc, segue que

2

3Vcc = Vcc

(1− 2

3e−

T1τ1

)⇒ 2

3= 1− 2

3e−

T1τ1 ⇒ 2

3e−

T1τ1 =

1

3⇒

e−T1τ1 =

1

2⇒ −T1

τ1= ln

1

2⇒ T1

τ1= ln 2 ⇒ T1 = τ1 ln 2

Assim, segue que

T1 ≈ 0, 693(R1 +R2)C (12)

O modelo de descarga (perıodo T2) e exatamente o oposto: a voltagem inicial e Vc(0) =2

3Vcc e a

voltagem final e Vc(T2) =Vcc3

. O equacao diferencial, agora, nao admite uma fonte externa; basta fazer

Vcc = 0 e tomar a constante de tempo τ2, obtendo a equacao (13).

6

dVCdt

+1

τ2VC = 0 (13)

Para resolve-la, escrevemos a equacao na forma

dVCdt

= − 1

τ2VC

o que fornece uma solucao geral

VC(t) = K.e−tτ2 (14)

Adicionando a condicao inicial do problema Vc(0) =2

3Vcc obtemos K =

2

3Vcc. Assim, a solucao e

dada pela equacao (15).

VC(t) =2

3Vcc.e

− tτ2 (15)

Sendo Vc(T2) =Vcc3

, temosVcc3

=2

3Vcc.e

−T2τ2 ⇒ e−T2τ2 =

1

2⇒−T2

τ2= ln

1

2⇒ T2

τ2= ln 2⇒ T2 = τ2 ln 2

e, portanto,

T2 ≈ 0, 693R2C (16)

Agora, podemos definir o perıodo total do pulso como sendo T = T1 + T2 ou T = τ1 ln 2 + τ2 ln 2 ouT = (τ1 + τ2) ln 2. Desse modo, resulta a equacao (17).

T ≈ 0, 693(R1 + 2R2)C (17)

Diretamente da equacao anterior, podemos encontrar a frequencia de oscilacao do sinal atraves daequacao (18).

f =1

T≈ 1, 443

(R1 + 2R2)C(18)

A figura 5 ilustra o comportamento da saıda em funcao do tempo, simultaneamente com o processode carga e descarga do capacitor.

Figura 5: Saıda do Oscilador e Voltagem no Capacitor

Por fim, observamos que o perıodo T1 deve ser, por definicao, maior que o perıodo T2. Desta formapode ser interessante estudar o comportamento da relacao entre os dois perıodos. Chamamos de duty

7

cycle a razao entre o perıodo T2 e o perıodo total T . Ela varia de 50 % a 100 %. Da equacao (19),observamos que para R1 << R2, D ≈ 50%. Ja para R1 >> R2, D ≈ 100%.

D =T2T

=R2

R1 + 2R2(19)

No nosso projeto, utilizaremos dois resistores com resistencias R1 = R2 = 10KΩ e um capacitorde capacitancia C = 100µF . Dessa forma, teremos T1 ≈ 1, 4s, T2 ≈ 0, 7s e T ≈ 2, 1s. Como estamosinteressados apenas no perıodo de oscilacao do sinal (T ), nao nos importamos com a distribuicao entreT1 e T2 e o duty cycle.

4 TTL 7490 ou TTL 74LS90

O CI 7490 da famılia TTL e entitulado em seu data sheet original como Decade counter, isto e,trata-se de um contador de decada. A figura 6 ilustra a arquitetura interna do CI, constituıda por quatroflip-flops (tres JK e um SR). As saıdas de contagem sao Q3, Q2, Q1 e Q0, do bit mais significativo parao menos significativo; isto e o numero e representado por Q3Q2Q1Q0.

Figura 6: Arquitetura interna do 7490

O flip-flop correspondente ao bit menos significativo (Q0) tem uma entrada de clock denominadaCP0 e este bit e independente dos demais, de modo que o flip-flop correspondente ao segundo bit menossignificativo (Q1) apresenta uma entrada de clock denominada CP1. Trabalhando de forma independenteCP0 exibe em Q0 um contador de modulo 2 e CP1 exibe em Q3Q2Q1 um contador de modulo 5, atravesdos outros flip-flops. Para montador o contador modulo 10 basta conectar Q0 (pino 12) a CP1 (pino 1)e utilizar CP0 (pino 14) como entrada de clock.

Figura 7: Representacao Logica e Pinagem do 7490

8

As entradas MR1 e MR2 sao controladores de Master Reset e ambos precisam estar em nıvel logico1 para resetar o contador (Q3Q2Q1Q0 = 0000, isto e, 0). As entradas MS1 e MS2 sao controladores deMaster Set e ambos precisam estar em nıvel logico 1 para setar o contador (Q3Q2Q1Q0 = 1001, istoe, 9). Ambos os clocks sao ativados por transicao negativa e todos esses detalhes podem ser observadosna figura 7.

Para simplificar, na figura 6, as entradas J e K estao em nıvel logico 1 quando nada for explicitado(quando elas estiverem em aberto). Alem disso, alguns pinos deste chip nao sao utilizados internamente.Denotamos seus nomes por NC: Not Connected (Nao Conectado). A pinagem completa tambempode ser observada na figura 7.

Para melhor explicar seu funcionamento as tabelas 2 e 3 mostram como as saıdas se exibem em funcaodas entradas de controle. As entradas com um X sao os chamados don’t cares, isto e, podem assumirqualquer valor, seja nıvel logico 0 ou nıvel logico 1.

ENTRADAS SAIDASMR1 MR2 MS1 MS2 Q3 Q2 Q1 Q0

1 1 0 X 0 0 0 01 1 X 0 0 0 0 0X X 1 1 1 0 0 10 X 0 X CONTAGEMX 0 X 0 CONTAGEM0 X X 0 CONTAGEMX 0 0 X CONTAGEM

Tabela 2: Modos de operacao do 7490

Q3 Q2 Q1 Q0 Valor0 0 0 0 00 0 0 1 10 0 1 0 20 0 1 1 30 1 0 0 40 1 0 1 50 1 1 0 60 1 1 1 71 0 0 0 81 0 0 1 9

Tabela 3: Contagem do 7490

5 TTL 7442 ou TTL 74LS42

O CI 7442 da famılia TTL e um decodificador BCD para decimal. Ele recebe quatro bits codificadosem BCD (Binary Coded Decimal) e ativa uma de suas dez saıdas correspondente ao valor decimal (0 a9). A figura 8 ilustra sua arquitetura interna.

O princıpio de funcionamento do decodificador e bem simples: as entradas A3, A2, A1 e A0 e seuscomplementos A3, A2, A1 e A0 sao combinadas em diversas posicoes para ativar sempre apenas uma dasdez portas NAND’s (nıvel logico 0) que estao conectadas as saıdas do circuito. Isso faz com que todasas outras saıdas permanecam inativas (nıvel logico 1).

9

Figura 8: Arquitetura interna do 7442

O sımbolo logico deste CI pode ser observado na figura 9, bem como a sua pinagem. As entradas A3,A2, A1 e A0 representam os quatro bits de entrada BCD, do mais significativo para o menos significativo.Neste caso, serao as proprias saıdas Q3, Q2, Q1 e Q0 do contador, respectivamente.

Os sımbolos que se apresentam em todas as dez saıdas do circuito, pequenos cırculos entre o chipe os pinos, sao utilizados para indicar que a saıda e invertida, isto e, a saıda ativa deve estar em nıvellogico 0, ao passo que a inativa esteja em nıvel logico 1.

Figura 9: Representacao Logica e Pinagem do 7442

A tabela 4 ilustra a Tabela Verdade do CI 7442, mostrando qual saıda esta ativa para as dez entradasdiferentes. Os ultimos seis casos sao invalidos, pois nao ha codigo BCD maior que 1001, ou 9. Nessescasos, todas as saıdas estao inativas (nıvel logico 1).

Os valores invalidos nao serao utilizados pois este CI sera alimentado pelas saıdas do contador dedecada. Assim, apenas valores entre 0 e 9 ocorrerao.

10

ENTRADAS SAIDASA3 A2 A1 A0 0 1 2 3 4 5 6 7 8 90 0 0 0 0 1 1 1 1 1 1 1 1 10 0 0 1 1 0 1 1 1 1 1 1 1 10 0 1 0 1 1 0 1 1 1 1 1 1 10 0 1 1 1 1 1 0 1 1 1 1 1 10 1 0 0 1 1 1 1 0 1 1 1 1 10 1 0 1 1 1 1 1 1 0 1 1 1 10 1 1 0 1 1 1 1 1 1 0 1 1 10 1 1 1 1 1 1 1 1 1 1 0 1 11 0 0 0 1 1 1 1 1 1 1 1 0 11 0 0 1 1 1 1 1 1 1 1 1 1 01 0 1 0 1 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1 1 1 1 11 1 0 0 1 1 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1

Tabela 4: Tabela Verdade do 7442

6 TTL 7448 ou TTL 74LS48

Assim como o CI 7442, o 7448 tambem e um decodificador, mas trata-se de um decodificador BCD - 7segmentos. Ele e usado para decodificar o codigo em BCD para uma de suas sete saıdas, que representamos sete filamentos de um display de sete segmentos. A figura 10 ilustra sua arquitetura interna e a figura11 mostra seu sımbolo logico e seu diagrama de pinos.

Figura 10: Arquitetura interna do 7448

O CI 7448 apresenta uma entrada LT : Lamp Test (pino 3) que forca todas as saıdas para nıvellogico 1 se ela estiver em nıvel logico 0. Ja os pinos 5 e 4, RBI e BI/RBO, respectivamente, sao usadospara cascateamento de CI´s. Se RBI = 1, o decodificador opera normalmente. Se RBI = 0 entao assaıdas operam normalmente somente se ele nao estiver mostrando o numero zero. Se o numero a ser

11

exibido for zero, as saıdas sao desativadas (quando conectado ao display, ele apaga) e BI/RBO = 0.A tabela 5 representa a Tabela Verdade de funcionamento desse chip, quando RBI = 1 e LT = 1.

Para os casos em que o numero e maior que 9, atribuiu-se alguns sımbolos para serem formados nodisplay. Como esse decodificador sera alimentado por um contador de decada, isso nunca ocorrera, poisapenas valores entre 0 e 9 surgirao nas entradas do decodificador.

Figura 11: Representacao Logica e Pinagem do 7448

As saıdas do decodificador sao conectadas aos pinos correspondentes no display de sete segmentostipo catodo comum atraves de um resistor. Assim, quando a saıda do decodificador esta em nıvel logico1, o filamento correspondente no display esta aceso.

ENTRADAS SAIDASA3 A2 A0 A1 a b c d e f g0 0 0 0 1 1 1 1 1 1 00 0 0 1 0 1 1 0 0 0 00 0 1 0 1 1 0 1 1 0 10 0 1 1 1 1 1 1 0 0 10 1 0 0 0 1 1 0 0 1 10 1 0 1 1 0 1 1 0 1 10 1 1 0 0 0 1 1 1 1 10 1 1 1 1 1 1 0 0 0 01 0 0 0 1 1 1 1 1 1 11 0 0 1 1 1 1 0 0 1 11 0 1 0 0 0 0 1 1 0 11 0 1 1 0 0 1 1 0 0 11 1 0 0 0 1 0 0 0 1 11 1 0 1 1 0 0 1 0 1 11 1 1 0 0 0 0 1 1 1 11 1 1 1 0 0 0 0 0 0 0

Tabela 5: Tabela Verdade do 7448

6.1 Display de Sete Segmentos

O display de sete segmentos apresenta sete segmentos (a, b, c, d, e, f, g) e um ponto decimal. Elee ligado as respectivas saıdas do 7448 atraves de um resistor. A saıda alta do decodificador ativa ofilamento correspondente ja que o display e do tipo catodo comum (todos os LED’s dos filamentos estaoligados ao terra pelo catodo). A figura 12 mostra a pinagem e a estrutura deste display. Observe quedois pinos devem ser conectados ao terra. O pino correspondente ao ponto decimal (pino 5) nao serausado nesta experiencia.

12

Figura 12: Display de sete segmentos

7 Circuito Antitrepidacao

Um circuito antitrepidacao e muito simples de ser feito. Usando um CI TTL 7400 (composto porquatro portas NAND de 2 entradas cada), montamos o circuito ilustrado abaixo.

Figura 13: Circuito antitrepidacao

A chave do lado esquerdo esta ligada ao terra e indica que devemos fazer manualmente a conexaodo terra com um pino do NAND superior (4) e depois com um pino do NAND inferior (9). Enquantoa conexao esta em aberto, ambos os pinos ficam polarizados em nıvel logico 1. O NAND superior eresponsavel por setar a saıda e o inferior por reseta-la. O circuito funciona como um pequeno flip-flopSR modificado.

Em ambos os NAND´s a numeracao e indicada, mas pode-se usar outros pinos do mesmo CI, conformeilustra a figura 14. Nao esqueca de conectar o pino 1 ao terra e o pino 14 ao Vcc.

Figura 14: Circuito interno e pinagem do 7400

13

Esta parte do projeto e extremamente dispensavel. Ela so e feita para criar um clock manual, quesera conectado ao contador de decada. Uma vez verificado que o contador e os decodificadores estaooperando corretamente e o oscilador astavel tambem funciona, a saıda do oscilador substituira o clockmanual.

8 Execucao

Agora que todos os detalhes foram explicados e todas as demonstracoes foram feitas, basta concluir oprojeto unindo todas as partes. A lista a seguir indica a ordem de execucao das tarefas. Maos a obra!

• Monte e teste o oscilador astavel como descrito na secao 3

• Se desejar, monte o circuito antitrepidacao descrito na secao 7 para utiliza-lo como clock para ocontador

• Monte e teste o contador de decada como descrito na secao 4, incluindo LED’s para mostrar oestado atual do contador

• Monte e teste o decodificador BCD - Decimal como descrito na secao 5, incluindo LED’s paraverificar seu funcionamento

• Monte e teste o decodificador BCD - 7 segmentos como descrito na secao 6, incluindo LED’s paraverificar seu funcionamento

• Conecte a saıda do oscilador a entrada de clock do contador e verifique o funcionamento do projetocomo um todo

Depois de tudo pronto, troque as resistencias e a capacitancia do oscilador astavel e observe as mu-dancas que ocorrem. Segundo nossas contas, o perıodo total de oscilacao da saıda do astavel e dado pelaequacao (17)

T ≈ 0, 693(R1 + 2R2)C

e para R1 = R2 = 10KΩ e C = 100µF , obtivemos T ≈ 2, 1s (vide pagina 7).Se voce utilizar por exemplo capacitores com C = 10µF e C = 1µF , ira diminuir o perıodo em 10 e

em 100 vezes, respectivamente. Observe o efeito que isso cria.

Para pensar: se voce trocar os resistores de resistencias R1 = R2 = 10KΩ por R1 = R2 = 100KΩ eo capacitor de capacitancia C = 100µF por C = 10µF ou mesmo se trocar os resistores por R1 = R2 =1MΩ e o capacitor por C = 1µF , o perıodo de oscilacao se mantem inalterado. O que muda entao nessasituacao?

As imagens (15) e (16), mostram, respectivamente, o projeto completo e o resultado que eu obtive aorealiza-lo em minha protoboard. O projeto nao inclui o circuito antitrepidacao apresentado na secao 7.

Na foto do meu projeto, o oscilador esta no canto superior esquerdo, ligado a um LED para verificarsua atividade. Ao lado dele esta o contador de decada, ligado a quatro LED’s que verificam seu estadoatual. No lado direito, encontra-se o decodificador BCD - decimal, que aciona um dos dez LED’s dispostosno canto inferior direito. No centro da plataforma inferior esta o decodificador BCD - 7 segmentos e,ao seu lado esquerdo, o display de sete segmentos em atividade. Finalmente, no canto inferior esquerdoesta o clock manual, o circuito antitrepidacao.

14

Fig

ura

15:

Pro

jeto

Com

ple

to

15

Fig

ura

16:

Res

ult

ad

od

op

roje

toex

ecu

tad

o

16