Electronica Secuenciales SENA, Act Com 1
description
Transcript of Electronica Secuenciales SENA, Act Com 1
ACTIVIDADES COMPLEMENTARIASUnidad 1. Circuitos secuenciales básicos
Una vez finalizadas las dos actividades complementarias de esta unidad, comprima el archivo en formato zip o rar, dando clic derecho al archivo, Enviar a, Carpeta comprimida. Luego envíelas a su facilitador a través del medio utilizado para tal fin en el curso.
Actividad complementaria 1Llenar las siguientes tablas correspondientes al funcionamiento de cada uno de los siguientes circuitos secuenciales. Tenga en cuenta los simuladores que se encuentran en los contenidos de la unidad 1, allí encontrará la manera de realizar la verificación de circuito combinacional, tabla de verdad y diagrama de tiempos de cada circuito secuencial.
Funcionamiento de latch SR con entrada activa en nivel alto
Circuito combinacional
Ubica las entradas R y S y las salidas Q y Q (escribiendo en las casillas en blanco) en el siguiente diagrama.
Tabla de verdad
Llena la tabla de la verdad de acuerdo al comportamiento de las entradas
Entradas
salidas Comentario de funcionamiento
S R Q Q0 0 Q ~Q Almacena0 1 0 1 Reset, Pone 01 0 1 0 Set. Pone 11 1 0 0 Estando No Valido.
Diagrama de Raye el cronograma de acuerdo al comportamiento de la
1
R
S
Q
~Q
tiempos tabla de verdad. Ejemplo de cómo llenar la cuadricula del diagrama de tiempos
2
Circuito combinacional
Tabla de verdad
Llena la tabla de la verdad de acuerdo al comportamiento de las entradas
Entradas
salidas Comentario de funcionamiento
S R Q Q0 0 1 1 Estado No Valido0 1 1 0 Set, Pone 1.1 0 0 1 Reset, Pone0.1 1 Q ~Q Almacena
Diagrama de tiempos
Raye el cronograma de acuerdo al comportamiento de la tabla de verdad. Ejemplo de cómo llenar la cuadricula del diagrama de tiempos
Funcionamiento de latch SR con entrada activa de validaciónCircuito combinacional
Ubica las entradas E, R y S y las salidas Q y Q (escribiendo en las casillas en blanco) en el siguiente diagrama.
3
~S
~R
Q
~Q
Tabla de verdad
Llena la tabla de la verdad de acuerdo al comportamiento de las entradas
Entradas salidas Comentario de funcionamiento
E S R Q Q1 0 0 Q ~Q Almacena1 0 1 0 1 Reset, Pone 0.1 1 0 1 0 Set, Pone 1.0 1 1 NC NC Estado No Valido.
Diagrama de tiempos
Raye el cronograma de acuerdo al comportamiento de la tabla de verdad. Ejemplo de cómo llenar la cuadricula del diagrama de tiempos
4
Q
R
E
~Q
S
Actividad complementaria 2
Llenar las siguientes tablas correspondientes al funcionamiento de cada uno de los siguientes circuitos secuenciales. Tenga en cuenta los simuladores que se encuentran en los contenidos de la unidad 1, allí encontrará la manera de realizar la verificación de circuito combinacional, tabla de verdad y diagrama de tiempos de cada circuito secuencial.
Funcionamiento de latch D
Circuito combinacional
Ubica las entradas E y D y las salidas Q y Q (escribiendo en las casillas en blanco) en el siguiente diagrama.
Tabla de verdad
Llena la tabla de la verdad de acuerdo al comportamiento de las entradas
Entradas
salidas
Comentario de funcionamiento
E D Q Q1 0 0 1 Reset, Pone 0.1 1 1 0 Set, Pone 1.0 X Q ~
QAlmacena.
Diagrama de tiempos
Raye el cronograma de acuerdo al comportamiento de la tabla de verdad. Ejemplo de cómo llenar la cuadricula del diagrama de tiempos
5
Funcionamiento de Flip-Flop SR
Circuito combinacional
Ubica las entradas CLK, S y R y las salidas Q y Q (escribiendo en las casillas en blanco) en el siguiente diagrama.
Tabla de verdad
Llena la tabla de la verdad de acuerdo al comportamiento de las entradas
Entradas salidas
Comentario de funcionamiento
S R CLK
Q Q
0 0 X Q ~Q
Almacena.
0 1 ↑ 0 1 Reset, Pone 0.1 0 ↑ 1 0 Set, Pone 1.1 1 ↑ NC NC Estado No Valido.
Diagrama de tiempos
Raye el cronograma de acuerdo al comportamiento de la tabla de verdad. Ejemplo de cómo llenar la cuadricula del
6
R
S
QCLK
~Q
diagrama de tiempos
Funcionamiento de Flip-Flop Jk
Circuito combinacional
Ubica las entradas CLK, J y K y las salidas Q y Q (escribiendo en las casillas en blanco) en el siguiente diagrama.
Tabla de verdad
Llena la tabla de la verdad de acuerdo al comportamiento de las entradas
Entradas salidas
Comentario de funcionamiento
J K CLK
Q Q
0 0 ↑ Q ~Q
Almacena
0 1 ↑ 0 1 Reset, Pone 0.1 0 ↑ 1 0 Set, Pone 1.
7
K
J
QCLK
~Q
1 1 ↑ ~Q
Q Toggle.
Diagrama de tiempos
Raye el cronograma de acuerdo al comportamiento de la tabla de verdad. Ejemplo de cómo llenar la cuadricula del diagrama de tiempos
Actividad complementaria 3Realice una lista de aplicaciones donde estén implícitos los flip-flop tipo D, T y maestro-esclavo.
Aplicaciones de Flip-Flop
Flip-Flop AplicacionesTipo D
Se usa principalmente cuado se requiere almacenar un unico bit de informacion.
Tipo T Es de utilidad en la construccion de contadores binarios, divisores de frecuencia y dispositivos de suma binaria en general.
Maestro-esclavo
8
9