超低損失・高信頼性SiCパワーデバイス (SiC-SIT)

矢野浩司山梨大学・大学院・医工学総合研究部

田中保宣、高塚章夫、八尾勉産業技術総合研究所・先進パワーエレクトロニクス研究センター

2010年12月21日：JST 山梨大学新技術説明会

省エネルギー技術戦略2008～次世代省エネデバイス技術～

幅広い分野で使用される半導体などのデバイスの高性能化により省エネを図る技術。

例：シリコンカーバイド(SiC)を用いた変換器・モーター等の省電力化技術等

次世代パワーデバイス材料の物性定数

SiCで超低損失、高信頼性パワーデバイスの実現

SiCで超低損失、高信頼性パワーデバイスの実現

山梨大学大学院医学工学総合研究部 産業技術総合研究所

埋め込みゲート型SiC静電誘導トランジスタの開発(SiC - Buried Gate Static Induction Transistor: SiC-BGSIT)

参考文献SiC-BGSITに関して :Y.Tanaka et al., IEEE EDL,27,No11,2006埋め込みゲートSITに関して：J.Nishizawa et al. IEEE Trans. ED, 1975

n drift layer

p+ p+ p+ p+N source layer

n+ substrate

GATE

DRAIN

SOURCE

n n n

◆ ドライエッチング＋リフィルによるサブミクロンチャネル部形成◆ 3Dデバイス、熱、回路連成シミュレーション技術

埋め込みゲート

山梨大学大学院医学工学総合研究部 産業技術総合研究所

－ 仕様 －・電流定格:20A以下・降伏電圧：800～1200V・パッケージ：T0220・ノーマリーオンおよびノーマリーオフ型

山梨大学大学院医学工学総合研究部 産業技術総合研究所

1

10

40

0.2k 1k 3k阻止電圧 (V)

オン抵抗

(mΩ・

cm2 )

Si limit

GaN limit

SiC limit

100

200

4

6k 10k 20k

産総研ローム

ローム

産総研

日立

日立

日立

東芝

パナソニック

Semi South

Purdue大

Rutgers大

古河電工

古河電工

古河電工

パナソニック三菱

SiCEDローム

SiCED

SiCED

Cree

SiCEDCree SiCED

ローム

サンケン

三菱

Semi South

豊田中研

Infineon

東芝

Infineon東芝

富士電

関西電力/Cree

関西電力/Cree

Cree

Cree

CreeRutgers大Purdue大

Infineon

三菱

ABB

三菱

三菱

トヨタ

富士電

三菱

SJ-MOSFET

Si-IGBT

SiC-MOSFET SiC-IGBT/SEJFETSiC-GTO

GaN-HEMT

Si-SJMOSFETSi-IGBT

Tj=25℃の単位チップ面積のオン抵抗。ＩＧＢＴやＧＴＯなどのバイポーラ素子のオン抵抗は定格電流でのオン電圧を定格電流密度で除した値を記した。Infineon

SiC-JFET/SIT

Cree

Cree

CreeSiCED

SiCED

Semi South

◆超低損失半導体パワースイッチを実現

・ノーマリーオン型 1)700V, 1.0mΩcm2

2)1270V,1.2mΩcm2

・ノーマリーオフ型 1000V, 1.5mΩcm2

本研究

開発したSiC-BGSITの性能

n+ Sub

nP+

(1)Epitaxial growth of p+

layer for gates

n+ Sub

nP+ P+

(2)Channel definition with ICP etching

n

n+ Sub

nP+ P+

(3)Channel formation with epitaxial refilling

n

n+ Sub

nP+ P+

n+

Ni

Al/Ni

(5)Formation of the electrodes

n

n+ Sub

nP+ P+

n+

(4)Source n+ formation with implantation

山梨大学大学院医学工学総合研究部 産業技術総合研究所

SiC-BGSITの製造フロー異方性エッチング＆埋め戻しエピ成長を組み合わせたチャネル構造の微細制御

SiC-BGSITの設計技術～デバイスシミュレーションによる厳密設計手法の確立～

[1]K. Yamaguchi at al., IEEE Trans Electron Dev. Vol.ED24,pp.1061-1069,1977.

Channel doping Nch (cm-3)

Hal

f Cha

nnel

wid

th b

(μm

)

0.2

0.5

0.7

オン抵抗による設計限界(VGS=2.5V)

設計範囲(xj=1μm)

3μm

xj=1μm

従来設計範囲[1]

降伏電圧による設計限界(VGS=-15V) P+

n+

P+xj

a b

source

n-ch.(Nch)

SiC-BGSITの主要設計パラメータ

•チャネルドーピング濃度 Nch•半チャネル幅 b•チャネル長 Xj

山梨大学大学院医学工学総合研究部 産業技術総合研究所

0 200 400 600 800 100012000

1m

2m

3m

4m

5m0 ~ -6 V step -2 V

Dra

in c

urre

nt [A

]

Drain voltage [V]0 1 2 3

0

2

4

6

8

10VG= 0~2.5V step 0.5V

Dra

in c

urre

nt [A

]

Drain voltage [V]

静特性

スイッチング特性

試作デバイスの諸元の代表値

項目 数値 単位

ノーマリオン/オフ ノーマリオン

特性オン抵抗 1.0-2.0 mΩcm2

降伏電圧 600-1200 V

ターンオン時間 80 ns

ターンオフ時間 40 ns

200�C

150�C25�C

VGS

IDS

VDS

10V/div

1A/div

100V/div

100ns/div

200�C

150�C

25�C

VDS

IDS

VGS10V/div

1A/div

100V/div

100ns/div

ターンオン ターンオフ

開発したSiC-BGSITの性能（ノーマリーオン型）

✓Si-IGBTの1/10のオン損失✓高破壊強度✓高スイッチング速度

山梨大学大学院医学工学総合研究部 産業技術総合研究所

山梨大学大学院医学工学総合研究部 産業技術総合研究所

SiC-BGSITの特性（ノーマリーオフ型）

オン特性 降伏特性

田中、高塚、八尾、荒井、矢野、ノーマリーオフ型SiC-BGSITの開発、平成２２年電気学会全国大会

山梨大学と産業技術総合研究所（産総研）の

超低損失SiC-BGSITプロジェクト

第１世代(2005～)ノーマリーオン型プロトタイプ

第１世代(2005～)ノーマリーオン型プロトタイプ

第２世代ノーマリーオン型(2007～)電流容量(4A)、歩留まり向上

第２世代ノーマリーオン型(2007～)電流容量(4A)、歩留まり向上

第3世代

ノーマリーオフ型(2010～)

第3世代

ノーマリーオフ型(2010～)

実用化実用化

駆動回路、実装、信頼性技術

駆動回路、実装、信頼性技術

応用研究応用研究今後の予定

山梨大学大学院医学工学総合研究部 産業技術総合研究所

競合技術の問題点と新技術の特徴～SiC-BGSITはなぜ良いか？～

酸化膜/SiC界面および酸化膜自体の品質がまだ低い

山梨大学大学院医学工学総合研究部 産業技術総合研究所

ソース電極

ドレイン電極

チャネル領域埋め込みゲート

ゲート電極

p+ p+ p+ p+

n+

n+ 基板

n ドリフト層

p+ p+ゲート電極

p+

SiC-BGSIT

解決

新技術

•SiC/酸化膜界面を用いない•チャネル形成時のマスク整合不要（微細化、低損失、高オフゲイン）

p n+

n+ 基板

n ドリフト層

ソース電極

ドレイン電極

pn+ソース電極

ゲート電極

電子電流

SiC-MOSFET従来技術

MOSチャネル移動度の不足

MOSチャネル移動度の不足

酸化膜の低い信頼性酸化膜の低い信頼性

SiC-BGSITの負荷短絡耐量の評価～電力変換回路の短絡事故による過電流発生～

M

負荷

出力短絡

M

負荷

地絡

M

負荷

アーム短絡

他アームの素子破壊

M

負荷

直列アーム短絡

駆動回路の誤動作

破壊パワーデバイスへの要求◆短絡検出から保護回路動作まで自己破壊耐量を有すること(～１０μs)◆短絡電流を一定レベルに抑えること

パワーデバイスへの要求◆短絡検出から保護回路動作まで自己破壊耐量を有すること(～１０μs)◆短絡電流を一定レベルに抑えること

山梨大学大学院医学工学総合研究部 産業技術総合研究所

ノーマリーオンSiC-BGSITの負荷短絡耐量の為の解析構造と試験回路

-15V

Pulse width

2.5V t

300V

Rg

駆動回路 vin

Gas

Cu

n+ sub

P+ P+

n-drift region

Source

drainSolder

nchannel

チャネル幅2b

山梨大学大学院医学工学総合研究部 産業技術総合研究所

SiC-BGSITの負荷短絡波形（実測）

VDS

ID

IG

短絡パルス幅tw

VDS

ID

IG

IG (A)ID (A)VDS (V)

短絡パルス幅tw

ターンオフ成功

誤動作

ターンオフターンオフ

ターンオフ失敗

tw=31μs tw=33μs

ドレイン電流は短絡初期において定格電流の１０倍のピークを持ち、その後、急激に減少する。

熱暴走の抑制に効果的である。

山梨大学大学院医学工学総合研究部 産業技術総合研究所

bおよびWsの減少に伴い、最大短絡エネルギーが増加

内部の温度上昇を抑制出来ているため

Esc,max

tmax

Ip

Max

. sho

rt-c

ircui

t ene

rgy

dens

ity E

sc,m

ax(J

/cm

2 )

Max

.pul

sew

idth

t w, m

ax(μｓ

)

Peak

dra

in c

urre

nt I p

(A)

b=0.5μmb=0.4μm

Source length Ws (μm)

ソース長Wsと半チャネルbに対する各種短絡性能パラメータ依存性（実測値）

t

VDS

iD

tmax

Ip

破壊寸前時の波形

Esc,max = vds0

t max∫ id dt最大短絡エネルギー

ソース

ドレイン

N+

N

P+ P+ P+ Ws

2b

山梨大学大学院医学工学総合研究部 産業技術総合研究所

負荷短絡動作のシミュレーション

・ 短絡初期(@t=40ns)でソース領域及びドリフト領域の一部の移動度が高い

・ t≧5μsではソース、チャネル、ドリフトの全領域で移動度が低い

Y-distance (μm)

Elec

tron

mob

ility

(cm

2 /Vs)

G

P+N+

P+N+S D

G

N-drift region

電子の移動度の経時変化

ドレイン電流の急激な減少の原因

Y-distance (μm)La

ttice

tem

pera

ture

(K)

40ns5μs10μs15μs

20μs

25μs

30μs

ハンダSiC chipGas

Al Ni

格子温度の経時変化

t≧5μsでは格子温度はSiCチップ表面付近でピークを持ち、ピーク温度は1000K以上である

山梨大学大学院医学工学総合研究部 産業技術総合研究所

sourcen+

P+ P+

バリアハイト制御

チャネル幅による効果的な負荷短絡電流抑制

定格電流域

ドレインーソース間電圧

ドレイン電流

チャネル幅大 短絡動作電流域

SITのオン特性（不飽和特性）

短絡電流の抑制

チャネル幅小

低オン抵抗の維持

sourceチャネル幅制御

n+

P+ P+

チャネル幅

山梨大学大学院医学工学総合研究部 産業技術総合研究所

チャネル幅の最適化でオン抵抗を増加させず、短絡電流を抑制することが可能

短絡エネルギー密度、特性オン抵抗RonSのチャネル幅に対する依存性

Half channel width b (μm)

0

0.5

1

1.5

2

2.5

0 0.2 0.4 0.6 0.8

measuredsimulation

Ron

S(mΩ

cm2 )

RonSー半チャネル幅

0

5000

10000

0.2 0.3 0.4 0.5 0.60

5

10

15

20

25

30

35

40

45

Peak

cur

rent

den

sity

JP

(A/c

m2 )

Shor

t circ

uit e

nerg

y de

nsity

Esc

,max

(J/c

m2 )

Half channel width b (μm)

00.2

0

曲線：シミュレーション、 マーク：実測 Es

JP

JP及びEsー半チャネル幅

半チャネル幅を0.3μm程度まで減少させれば、RonSは殆ど増加せず、短絡エネルギー密度を改善できる

半チャネル幅を0.3μm程度まで減少させれば、RonSは殆ど増加せず、短絡エネルギー密度を改善できる

0.3

山梨大学大学院医学工学総合研究部 産業技術総合研究所

SiC-BGSITとSi-IGBTとの短絡性能のベンチマーク

素子

電源電圧

(V)

IP

(A)Tw

(μs)ESC

(J/cm2)ケース温度

(℃）文献

本研究

600V級300 39

53 18 25 ECSCRM’08

23.5 10.8 125

IGBT1200V級

800 70 10 2.8 125IEEE Trans ED,

ED-34,p351, 1987

IGBT2600V級

400 - - 12 27IEEE Trans ED,43,p490, 1996

IGBT3600V級

400 22- 6.2 27

ISPSD’93,p35,19934 125

IGBT41200V級

800 (400) 20 7~8.4 125 ISPSD’02,p281,2002

IGBT51200V級

800 (~1000) 10 8 125 ISPSD’02,p277,2002

※Tw:破壊時のパルス幅,（ ）は電流密度

山梨大学大学院医学工学総合研究部 産業技術総合研究所

SiC-BGSITの想定される用途

三相インバータ回路 負荷（モータ）整流回路

U

VW

可変電圧可変周波数制御(VVVF)電鉄、EV,HEV,エアコン

電力系統

負荷

単相インバータブリッジ

昇圧チョッパ

太陽電池

DC250V AC100V(3.3kW)

住宅太陽光発電用コンディショナ

バッテリー(~300V）

バッテリー(~300V）

昇圧回路(500V)

昇圧回路(500V)

インバータインバータ エンジンエンジン動力分割機構

動力分割機構

発電機発電機

モーターモーター

HEV

発電装置

ACDC

バッテリー

DC

DC

CPU

整流装置

DC48V

① ②ICT装置

データセンターの直流給電

山梨大学大学院医学工学総合研究部 産業技術総合研究所

山梨大学大学院医学工学総合研究部 産業技術総合研究所

想定される業界

•HEV,EV用パワーエレクトロニクス

•太陽光発電用インバータ

•直流給電、ハイブリッド給電システム

•各種電源

山梨大学大学院医学工学総合研究部 産業技術総合研究所

実用化に向けた課題

•実装技術（高温、低寄生インピーダンス）•電流容量の増加•信頼性評価•損失最小化のための駆動回路開発

• 20A以下、800～1200V級のサンプル素子の開発•電気的特性、負荷短絡耐量を評価済み

現状

今後の課題

実機試験による問題点抽出

山梨大学大学院医学工学総合研究部 産業技術総合研究所

本技術に関する知的財産権

• 発明の名称：炭化珪素静電誘導トランジスタ構造の設計方法

• 出願番号 ：特願2007-524006

• 出願人 ：山梨大学、独立行政法人産業技術総合研究所

• 発明者 ：矢野浩司、春日正伸、田中保宣、八尾勉、岡本光央

• 発明の名称：埋め込みゲート型炭化珪素静電誘導

トランジスタおよびその設計方法

• 出願番号 ：特願2010-048002

• 出願人 ：山梨大学、独立行政法人産業技術総合研究所

• 発明者 ：矢野浩司、八尾勉、田中保宣、高塚章夫

山梨大学大学院医学工学総合研究部 産業技術総合研究所

問い合わせ先

産UniversityUniversity

学IndustryIndustry

官AdministrationAdministration

国立大学法人 山梨大学

産学官連携・研究推進機構 地域連携室

室長 還田 隆

ＴＥＬ：055-220-8758

ＦＡＸ：055-220-8757

e-mail：renkei-as@yamanashi.ac.jp